JP3499640B2 - 電界電子放出素子 - Google Patents

電界電子放出素子

Info

Publication number
JP3499640B2
JP3499640B2 JP06607895A JP6607895A JP3499640B2 JP 3499640 B2 JP3499640 B2 JP 3499640B2 JP 06607895 A JP06607895 A JP 06607895A JP 6607895 A JP6607895 A JP 6607895A JP 3499640 B2 JP3499640 B2 JP 3499640B2
Authority
JP
Japan
Prior art keywords
electrode
electron emission
emitter electrode
emitter
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06607895A
Other languages
English (en)
Other versions
JPH08264107A (ja
Inventor
善昭 赤間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06607895A priority Critical patent/JP3499640B2/ja
Publication of JPH08264107A publication Critical patent/JPH08264107A/ja
Application granted granted Critical
Publication of JP3499640B2 publication Critical patent/JP3499640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば、真空マイク
ロエレクトロニクス技術を利用した電界電子放出素子に
関する。
【0002】
【従来の技術】従来から、真空を電荷輸送媒体とする真
空素子が研究されているが、この真空素子の一つとして
電界電子放出素子(真空マイクロ素子)がある。そし
て、代表的な電界電子放出素子には、図17に示すよう
にエミッタ電極1が基板2から略鉛直方向に四角錐や円
錐の形状を呈しているもの(以下、スピント型と記す)
と、図18(a)及び(b)に示すようにエミッタ電極
3が基板2と平行な方向に三角形の飛び込み板形状、即
ち楔形の形状を呈しているもの(以下、平面型と記す)
とがある。なお、図17および図18において、4、5
で示すのはそれぞれ上記エミッタ電極1、3から電子を
引き出すためのゲ−ト電極である。
【0003】上記スピント型の電界電子放出素子の作製
は、例えば東北大学電気通信研究所の横尾邦義氏が電気
学会誌 Vol.112,No.4 (1992) pp257-262に記しているよ
うに、スタンフォ−ド研究所のスピント(C.A.Spint) 氏
らの開発した回転させながら斜め方向から陰極チップを
蒸着する技術や、アメリカ海軍研究所のグレイ(H.F.Gra
y)氏らの開発したSi単結晶を選択的に異方性エッチング
する技術を基本にして行われる。
【0004】さらに、平面型等の他のエミッタ電極の作
製方法は、例えば、工業技術院電子技術総合研究所の伊
東順司氏及び金丸正剛氏によって、「微小冷陰極の応用
−真空マイクロ素子−」(オプトロニクス誌 No.109 (1
991) pp193-198)や、「微小三極真空素子の試作とその
応用」(日本学術振興会荷電粒子ビ−ムの工業への応用
第132 委員会第111 回研究会資料 (1990) pp7-13)で説
明されている。
【0005】
【発明が解決しようとする課題】ところで、上述した従
来の電界電子放出素子には、以下に説明する解決すべき
課題がある。すなわち、これらの電界電子放出素子を例
えば平面ディスプレイ装置の電子放出源として利用する
場合、この電界素子から放出される電子の軌道は各図に
おいて上方に向かうほうが都合が良い。
【0006】この点、前述したスピント型の電界電子放
出素子は有利である。しかし、このようなエミッタ電極
を作成するには、スピント型では前述したような複雑な
作成プロセスを経る必要がある。
【0007】一方、平面型では、上記スピント型に比べ
て作成は容易であるが、電子を上方向に放出させるのは
困難である。この発明は、このような事情に鑑みてなさ
れたもので、作成が容易で上方向に電子を放出すること
ができる電界電子放出素子を提供することを目的とする
ものである。
【0008】
【課題を解決するための手段】この発明は、尖鋭化され
た電子放出部を有し、電界が与えられることでこの電子
放出部から電子を放出する板状のエミッタ電極と、この
エミッタ電極の一面側に絶縁層を介して積層され、上記
エミッタ電極に電界を与えるベ−ス電極と、このエミッ
タ電極の他面側に絶縁層を介して積層され、上記エミッ
タ電極に電界を与えるゲ−ト電極とを有し、上記ゲ−ト
電極は、上記エミッタ電極の他面と平行な方向に所定ギ
ャップを存して分割され、各々上記エミッタ電極の電子
放出部に電界を与える第1、第2のゲ−ト電極を有し、
上記エミッタ電極から放出された電子は、この第1、第
2のゲ−ト電極間を通して上記エミッタ電極の他面側に
放出され、上記ベ−ス電極は、上記エミッタ電極の一面
と平行な方向に所定ギャップを存して分割され、各々上
記エミッタ電極の電子放出部に電界を与える第1、第2
のベ−ス電極を有し、上記エミッタ電極から放出された
電子は、この第1、第2のベ−ス電極の間を通してエミ
ッタ電極の一面側にも放出される電界電子放出素子であ
る。
【0009】
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】この発明は、尖鋭化された電子放出部を有
し、電界が与えられることでこの電子放出部から電子を
放出する板状のエミッタ電極と、このエミッタ電極の一
面側に絶縁層を介して積層され、上記エミッタ電極に電
界を与えるベ−ス電極と、このエミッタ電極の他面側に
絶縁層を介して積層され、上記エミッタ電極に電界を与
えるゲ−ト電極とを有し、上記エミッタ電極とベ−ス電
極の電位差と、上記ゲ−ト電極とエミッタ電極の電位差
を制御することで、上記エミッタ電極の一面側と他面側
とに電子を放出させる制御手段を有する電界電子放出素
子である。
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【作用】この発明によれば、ゲート電極からだけでな
く、ベース電極からも上記エミッタ電極に対して電界を
与えることで、このエミッタ電極の電子放出部における
電界集中度を向上させることができ、この電界電子放出
素子の電子放出効率が向上するとともに、エミッタ電極
の一側面にも電子を放出することが可能になる。
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】この発明によれば、上記ベース電極に与え
る電圧を上記ゲート電極に与える電圧と略等しくするこ
とで、エミッタ電極から放出される電子をエミッタ電極
の他側面と一側面の双方に放出させることができる。
【0031】
【0032】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。まず、この発明の第1の実施例を図1〜図8
を参照して説明する。図1(a)はこの第1の実施例を
示す電界電子放出素子10が多数集積されてなる電界放
出素子アレイ9の平面図であり、図2はその斜視図であ
る。この図では、電界放出素子アレイ9が2列形成され
なり、各列には、それぞれ6個の電界放出素子10…が
連続的に設けられている。
【0033】図1(b)は、図1(a)のI−I線に沿
う位置にある電界放出素子10の縦断面図を示したもの
であり、図1(c)は、図1(a)のII−II線に沿
う位置にある電界放出素子10の縦断面図を示したもの
である。
【0034】以下、この電界放出素子10の構造を図1
(b)および(c)を参照して説明する。この電界電子
放出素子10は5層構造を有しており、平坦な基板11
上に、薄膜状のベ−ス電極12、第1の絶縁膜13、第
1の導電膜14、第2の絶縁膜15、および第2の導電
膜16とが順に積層されてなる。
【0035】上記基板11は例えばガラス等の絶縁性基
板であり、上記第1、第2の絶縁膜13、15の材質と
してはSiO2 等が採用される。また、上記ベ−ス電極
12および第1、第2の導電膜14、16の材質として
はCu,Ni,W等の金属材料を用いるのが一般的であ
る。
【0036】また、図に示すように、第1の絶縁膜1
3、第1の導電膜14、第2の絶縁膜15および第2の
導電膜16には、これら4つの層を貫通して上方に開放
する電子放出溝17が形成されている。
【0037】この電子放出溝17により、上記第1の導
電膜14は第1、第2のエミッタ電極18、19に分割
され、上記第2の導電膜16は第1、第2のゲ−ト電極
20、21に分割されている。そして、この電子放出溝
17の底部には、上記ベ−ス電極12の表面が露出して
いる。
【0038】また、上記第1、第2の絶縁膜13、15
は、上記電子放出溝17内において、上記第1、第2の
ゲ−ト電極20、21の縁部の周囲に位置する部位およ
び第1、第2のエミッタ電極18、19の縁部の周囲に
位置する部位が除去されてなる。したがって上記エミッ
タ電極18、19およびゲ−ト電極20、21の縁部
は、上記電子放出溝17内に所定寸法をもって突出して
いる。
【0039】なお、この電子放出溝17は、図1(a)
および図2に示すように、隣り合うすべての電界放出素
子11に跨がって形成されている。また、この電子放出
溝9は、図に示すように蛇行するように形成され、これ
により、上記第1、第2のゲ−ト電極20、21および
第1、第2のゲ−ト電極18、19の縁部は、上記基板
と平行な方向に、楔形状に尖鋭化された部分と、湾曲し
た部分とが交互に連続するように形成されている。
【0040】一方、図1(b)、(c)に示すように、
上記第1、第2のエミッタ電極18、19の互いに対向
する縁部は、その厚さ方向上面側からえぐられて、円弧
面あるいは傾斜面が形成されている。このことにより、
この第1、第2のエミッタ電極18、19の縁部は上記
電子放出溝17内に突出するにつれて厚さ方向に尖鋭化
されている。
【0041】したがって、図4(a)〜(c)の平面
図、側面図、斜視図に示すように、上記第1のエミッタ
電極18の平面視楔形状に形成された部位の先端部は、
3次元的に尖鋭化され、その最先端は同図(c)に示す
ように、微細な直線状となっている。この直線状に尖鋭
化された部位は、第1のエミッタ電極18の電子放出部
18aとなる。また、上記第2のエミッタ電極19につ
いても同様であり、平面視楔形状に形成された部位の先
端は線状に尖鋭化された電子放出部19aとなる。
【0042】なお、図1(a)および図2からも明らか
なように、上記平面視楔形状の部位は各電界電子放出素
子10につき1つずつ位置するようになっている。した
がって、各電界電子放出素子10には、第1のエミッタ
電極の電子放出部18aあるいは第2のエミッタ電極1
9の電子放出部19aのいずれか1つが位置するように
なっている。
【0043】すなわち、図1(b)の電界電子放出素子
1では、第2のエミッタ電極19のみが直線状に尖鋭化
されて電子放出部19aとなっており、図1(c)の電
界電子放出素子10では、第1のエミッタ電極18のみ
が直線状に尖鋭化されて電子放出部18aとなってい
る。
【0044】次に、この電界電子放出素子10の動作
を、図1(c)に示す電界電子放出素子10を例にとっ
て説明する。この電界電子放出素子10は、上記第1の
エミッタ電極18に対して電界を印加することで、量子
力学的現象に基づき、図3に示すように、このエミッタ
電極18の電子放出部18aから真空中に電子(−e)
を放出するものである。
【0045】この実施例では、上記エミッタ電極18に
対して、上記第1、第2のゲ−ト電極20、21および
上記ベ−ス電極12から電界を印加する。すなわち、例
えば、上記第1の導電膜(エミッタ電極)をグランド
(0V)とし、上記ベ−ス電極に10V、上記第2の導
電膜(ゲ−ト電極)にこれよりも高い100Vを与え
る。
【0046】このことで、上記エミッタ電極18とゲ−
ト電極20、21および上記エミッタ電極18とベ−ス
電極12の表面との間に電位差が生じ、上記エミッタ電
極18に電界が印加される。印加される電界は、後述す
るように上記エミッタ電極18の尖鋭化された電子放出
部18aに集中し、この電子放出部18aから電子(−
e)が放出される。放出された電子は図に示すように、
上方に放出されることとなる。
【0047】このとき、この電界放出素子10の上方
に、さらに高い電圧(例えば200V)が印加されてな
るアノ−ド電極22を配置しておけば、放出された電子
は100パ−セントこのアノ−ド電極22に引き寄せら
れることとなる。
【0048】なお、説明を省略するが、上記図1(b)
に示す電界電子放出素子では、上記第2のエミッタ電極
19の電子放出部19aから、同様に電子が放出される
こととなる。
【0049】次に、この電界電子放出素子10の製造方
法を図5に基づいて説明する。電界電子放出素子10の
作製プロセスは、大まかには、成膜、パタ−ニング、及
び、エッチングの各工程からなる。
【0050】この実施例においては、まず、図5(a)
に示すように、基板11上に、ベ−ス電極(WSi)1
2、第1の絶縁膜(SiO2 )13、第1の導電膜(W
Si)14、第2の絶縁膜(SiO2 )15および第2
の導電膜(WSi)16を順次積層し、この最上層の第
2の絶縁膜16上にAlからなる金属マスク24を積層
する。
【0051】ついで、この金属マスク24上にレジスト
25を塗布し、同図(b)に示すようにステッパや大面
積露光装置等を用いた露光によるパタ−ンニングを行
う。このパタ−ンニングは、図1に示した電子放出溝1
7に対応するように蛇行状に設定される。
【0052】また、この露光の際の焦点位置はレジスト
25に合った状態(ジャストフォ−カスの状態)にな
く、焦点位置はジャストフォ−カスの状態から上方へず
らされている。このため、同図(b)に示すようにレジ
スト25に残留部26が生じ、この部分のレジスト25
の断面形状は下端に向かうにしたがって緩やかに狭まる
ように成形される。
【0053】露光の焦点位置とレジスト25の形状との
関係を図6に示す。ジャストフォ−カスの場合には、図
6(a)に示すようにレジスト25の壁面25aが平坦
になる。しかし、焦点位置を下方(−側)にずらすとレ
ジスト25の壁面25aは膨らみ(同図(b))、上方
(+側)にずらすとレジスト25の壁面25aは窪む
(同図(c))。
【0054】この実施例においては、焦点位置が+側に
ずらされているので、レジスト25に上述した形状の残
留部26を形成することができるのである。この後、こ
のレジスト25をエッチングマスクとして、例えばBC
3 とO2 の2種類の反応ガスを用いて異方性エッチン
グ(例えばRIE(反応性イオンエッチング)など)を
行うと、上記金属マスク24にこのレジスト25の形状
が反映され上記金属マスク24は図5(c)に示すよう
な形状となる(すでにレジスト25を洗浄除去した状
態)。
【0055】ついで、この金属マスク24に反応しない
反応ガスを用いてRIE(反応性イオンエッチング)を
行う。ここでは、例えばCF4 とO2 の2種類の反応ガ
スを導入してエッチングを行う。
【0056】このようなエッチングを行うと、上記金属
マスク24以外の層(16、15、14)を選択的にエ
ッチングすることができる。このことで、図5(d)に
示すように、上記第1、第2の導電膜14、15は2分
割され、第1、第2のエミッタ電極18、19、および
第1、第2のゲ−ト電極20、21が形成されることと
なる。
【0057】なお、上記金属マスク24は、上記反応ガ
スには反応しない材質であるが、上記金属マスク24の
薄い部分、すなわち残留部24aはエッチング時のイオ
ン衝撃によって、徐々にエッチングされる。
【0058】したがって、この残留部24aの形状が下
層に反映され、同図(d)に示すように、エッチング除
去された部位の底部付近に位置する上記第1の導電膜1
4(エミッタ電極18、19)の縁部は上側からえぐら
れた円弧面形状となる。このことで、上記第1、第2の
ミッタ電極18、19の縁部は厚さ方向に尖鋭化され
る。
【0059】また、このエッチングは図1に示した蛇行
パタ−ンで行われるから、前述したように上記第1、第
2のエミッタ電極18、19には、基板11の表面と平
行な方向に楔状部位と湾曲状部位とが交互に形成され
る。そして、上記第1、第2のエミッタ電極18、19
の楔状部位の先端部は上述したように厚さ方向にも尖鋭
化された線状の電子放出部18a、19aとなる(図6
参照)。
【0060】また、上記電子放出溝17の幅(各電極間
の基板表面と平行な方向のギャップ)は、パタ−ニング
後のレジスト25(金属マスク24)の残留部26(2
4a)形状とその後のエッチング時間とによって制御さ
れる。
【0061】つまり、金属マスク24の残留部24aの
形状が、上記電子放出溝17の幅に影響を及ぼす。エッ
チングを長く行うと、上記残留部24aがイオン衝撃に
よって徐々に削られていくので、徐々に上記電子放出溝
17(電極間のギャップ)の幅が大きくなっていくので
ある。
【0062】例えば、図5(d)の時点でエッチングを
終了すると、上記第1、第2のエミッタ電極18、19
間のギャップを非常に小さくすることができる。また、
さらにエッチングを続けることでこのギャップを大きく
することもできる。
【0063】このようにして第1、第2の導電膜14、
16のエッチングが終了したならば、例えばHF(5%
〜10%濃度の希ふっ酸)を用いたウエットエッチング
を行う。このことで、同図(e)に示すようにSiO2
(第1、第2の絶縁層13、15)だけが選択的にエッ
チングされる。
【0064】すなわち、上記第1、第2のエミッタ電極
18、19および第1、第2のゲ−ト電極20、21縁
部の周辺に存在する上記第1、第2の絶縁膜13、15
が除去され、上記エミッタ電極18、19およびゲ−ト
電極20、21は所定の寸法をもって電子放出溝17内
に突出することとなる。
【0065】また、この電子放出溝17の底面には、上
記ベ−ス電極12の表面が露出する。なお、このベ−ス
電極12(WSi)は、上記ウエットエッチングでは削
られないから、エッチングストッパとして機能すること
となる。
【0066】この最終工程において、エミッタ電極1
8、19及びゲ−ト電極20、21の十分な突出量が確
保される。この工程は、真空中でエミッタ電極18、1
9の各電子放出部18a、19aから効率良く電子を放
出させるために必要な工程である。なお、この図では、
第1のエミッタ電極18の電子放出部18aのみを図示
している。
【0067】以上の工程で製造された第1の実施例の電
界電子放出素子10によれば、以下に説明する効果を得
ることができる。すなわち、この発明の電界放出素子1
0によれば、上記エミッタ電極18、19の電子放出部
18aに対する電界集中度を高めることができ、この電
界放出素子の動作電圧を下げることができる効果があ
る。
【0068】一般に、エミッタ電極の電子放出部から放
出された電子によるエミッション電流の密度(電子放出
効率)は、印加する電圧が等しい場合でも、電子放出部
に対する電界集中度が高い程大きい。したがって上記電
子放出部に対する電界集中度が高い程、この電界電子放
出素子の動作電圧を低くすることができるのである。そ
して、この電界集中度は、ゲ−ト電極とエミッタ電極間
との距離や、エミッタ電極の尖鋭度等の幾何学的要素や
電圧のかけ方等によって定まる。
【0069】まず、エミッタ電極18、19の尖鋭度に
ついて説明すると、上述したこの発明の電界電子放出素
子10では、蛇行した電子放出溝17を形成すると共
に、上記第1、第2のエミッタ電極19、18の縁部に
円弧面を形成することで、平面視楔状に形成された部位
の先端部をさらに尖鋭化して微細な線状の電子放出部1
8a、19aに形成するようにした。
【0070】つまり、エミッタ電極18、19の縁部を
円弧状にえぐった場合には、単に斜めに加工した場合に
比べて先端部の厚さを非常に薄くできる。また、この円
弧面は、上記エミッタ電極18、19の楔状部の縁部に
沿って設けられているから、その最尖鋭部では、上記エ
ミッタ電極18、19は、厚さ方向および面方向にも薄
くなり、図6(c)に示すような微細な直線状の電子放
出部18a、19aを成形することができるのである。
【0071】したがって、従来例と比較して、上記エミ
ッタ電極18、19の電子放出部18a、19aの尖鋭
度を非常に高くすることができ、電界集中度を向上させ
ることが可能になる。
【0072】また、電界電子放出素子10の製造方法と
しては、露光の焦点距離(フォ−カスポイント)をずら
すことで行うようにしたので、上記エミッタ電極18、
19の縁部を容易に円弧面状に形成することができる。
このため、エミッタ電極18、19の尖鋭化を容易に行
うことができる。
【0073】次に、上記エミッタ電極18、19の電子
放出部18a、19aと第1、第2のゲ−ト電極20、
21間の距離(ギャップ)について説明する。なお、こ
こでは、図3に示すような、上記第1のエミッタ電極1
8の電子放出部18aのみを有する電界電子放出素子を
例に説明する。第2のエミッタ電極19の電子放出部1
9aを有する電界電子放出素子については、図3の場合
と同様であるのでその説明は省略する。
【0074】まず、上記第1のエミッタ電極18とその
直上に位置する第1のゲ−ト電極20間のギャップは、
第2の絶縁膜15の厚さによって決まる。上記第2の絶
縁膜15は、パタ−ニング技術ではなく、製膜技術によ
り作製されるので、その薄膜化(例えば1000オング
ストロ−ム以下)が容易である。また、そのギャップの
調整も容易に行える。
【0075】一方、上記第1のエミッタ電極18と、そ
のの対角線上に位置する上記第2のゲ−ト電極21間の
ギャップの大きさは前述したようにレジスト25の残留
部26の形状に依存する。
【0076】この残留部26の形状は上記露光の焦点位
置をずらす量によって高精度に決定でき、前述したよう
にエッチングの時間を調整することで、上記第1のエミ
ッタ電極18と第2のゲ−ト電極21間の距離を容易に
制御することができる。
【0077】すなわち、上記ステッパ露光のパタ−ンニ
ング解像度にあまり関係なく、このギャップを小さくす
ることが可能である。したがって、ステッパのパタ−ニ
ング解像度によって制限されることなく、上記第1のエ
ミッタ電極18と第2のゲ−ト電極21を接近させるこ
とが可能になる。
【0078】このように上記第1のエミッタ電極18の
電子放出部18aに、上記第1、第2のゲ−ト電極2
0、21を接近させたことにより以下の効果がある。例
えば、この電界電子放出素子10を3極管として用いる
場合を例にとって説明する。この電界電子放出素子10
を3極管として用いる場合には、この電界電子放出素子
10の上方に図3に示すようにアノ−ド電極22を配置
する。
【0079】仮に、上記第1のエミッタ電極18に対し
て第1のゲ−ト電極20しか存在しない場合(第2のゲ
−ト電極21がない場合)には、上記第1のエミッタ電
極18から放出された電子の略半分以上が上記第1のゲ
−ト電極20にトラップされるか略水平に放出され、上
記アノ−ド電極22との間に流れる電流量が小さくな
る。
【0080】また、この第1のゲ−ト電極20だけであ
ると、上記第1のエミッタ電極18の尖鋭化された電子
放出部18aの先端部がこの第1のゲ−ト電極20の方
向に向いていないために電子の電界集中度が悪いという
こともある。
【0081】また、仮に、上記第2のゲ−ト電極21が
存在する場合であっても、この第2のゲ−ト電極21と
上記エミッタ電極18の電子放出部18aの距離が離れ
ている場合には、この第2のゲ−ト電極21から上記電
子放出部18aに印加される電界が小さいくなってしま
うために、やはり上述した場合と同じ事態が生じる。
【0082】しかし、図3に示すこの発明の電界電子放
出素子10のように、上記第1のエミッタ電極18に対
して上記第1、第2のゲ−ト電極20、21を近付ける
ことができる場合には、上記第1のエミッタ電極18の
電子放出部18aに対して上記第2のゲ−ト電極21か
らの電界を有効に印加することができる。
【0083】また、この電子放出部18aの延出方向に
上記第2のゲ−ト電極21が位置することになるから、
電界集中度を向上させることができる。さらに、上記第
1のゲ−ト電極20とこの第2のゲ−ト電極21とによ
って、放出される電子を上方向に偏向させて略100%
上記アノ−ド電極22に向かわせることができるように
なる。
【0084】一方、この実施例では、上記第2のゲ−ト
電極21の縁部は、図2に示すように、平面視で上記第
1のエミッタ電極18の電子放出部18aを囲む湾曲状
に形成されている。このことにより、電界集中係数を高
めることができ、上記第1のエミッタ電極18からの電
子放出率を向上させることができる効果がある。
【0085】この理由について図7を参照して説明す
る。今、上記第2のゲ−ト電極21の形状を図7(a)
〜(c)に示すように、三種類に変更させて、電界集中
係数を比較する。この場合において、上記エミッタ電極
18に印加する電圧は0V、上記ゲ−ト電極21に印加
する電圧は100Vである。
【0086】各種類について、10V毎の等電位分布を
考えると、図に示す等電位線のようになる。電子放出率
は、エミッタ電極18の電子放出部18aに印加される
電界の集中係数(集中度)が大きい程高くなるが、この
電界集中係数は、上記電子放出部18a近傍での等電位
線が急峻なほど大きくなる。
【0087】図7において、(c)が、この実施例の電
界電子放出素子10のエミッタ電極18とゲ−ト電極2
1の関係を示すものである。すなわち、尖鋭化されたエ
ミッタ電極18の電子放出部18aを、ゲ−ト電極21
の湾曲部で囲むように構成されている。
【0088】一方、同図(a)は、上記ゲ−ト電極21
が略直線状で上記エミッタ電極18の電子放出部18a
が密に形成された場合、同図(b)はゲ−ト電極21が
同様に直線状で電子放出部18aが粗く形成された場合
である。
【0089】この図より、対向する両電極に与える電圧
および電極間のギャップが等しい場合であっても、上記
電子放出部18aに対する電界集中度は(b)、
(a)、(c)の順に大きくなることが分かる。
【0090】また、エミッタ電極18の電子放出部18
aが同じ密度で形成されていても、上記エミッタ電極2
1が湾曲状である方が、上記電子放出部18a付近での
等電位線が急峻になり電界集中度が高くなることも分か
る。
【0091】さらに、この実施例では、ベ−ス電極12
を設け、このベ−ス電極12からも上記エミッタ電極1
8の電子放出部18aに対して電界を印加するようにし
た。このことにより、次に説明する効果を得ることがで
きる。
【0092】図8(a)は、上記ベ−ス電極12に電圧
を印加しない場合の等電位分布図であり、図8(b)
は、ベ−ス電極12に電圧を印加した場合(この実施
例)の等電位分布線である。
【0093】この図から明らかなように、ベ−ス電極1
2に対して電圧を印加している電界放出素子(b)の方
が、上記エミッタ電極18の電子放出部18aの周囲に
おいて、上記等電位線が急峻になっている。したがっ
て、この実施例の方が電界集中係数を高めることがで
き、電子放出効率が高くなる。
【0094】すなわち、同じ大きさのエミッション電流
値を得る場合、図8(a)に示す電界電子放出素子に比
べて図8(b)に示すこの実施例の電界放出素子の方
が、印加電圧を低くすることができる。
【0095】したがって、例えば、上記ゲ−ト電極を1
00Vとし上記エミッタ電極を0Vとした場合におい
て、図8(a)においては電子が放出されない場合であ
っても、図8(b)に示すように上記ベ−ス電極に10
Vの電圧を印加した場合には、電子が放出されることが
ある。
【0096】また、この実施例において、上記ベ−ス電
極12に印加する電圧と、上記ゲ−ト電極20、21に
印加する電圧とを等しくすると(例えば100V)、放
出される電子は上下2方向に別れることとなる。しか
し、この実施例のように、上記ベ−ス電極12に与える
電圧(10V)をゲ−ト電極20、21に与える電圧
(100V)よりも引く設定することで、上記放出電子
を上方に向かわせることができる。
【0097】そして、上述したように、アノ−ド電極2
2に上記ゲ−ト電極20、21よりおさらに高い電圧
(200V)を印加することで、放出された電子を10
0パ−セント上方に引き寄せることができる。
【0098】以上述べたように、この発明の電界放出素
子によれば、上記エミッタ電極18(19)に対する電
界集中度を高めることができるから、電子放出効率を向
上させることができる。このため、低い電圧であって
も、十分なエミッション電流を得ることができる。
【0099】また、従来のスピント型等のように放出さ
れた電子を略100パ−セント上方に放出することがで
きる。さらに、この電界放出素子10は、基本的には平
面型の電界電子放出素子であるから、スピント型の電界
放出素子に比べて非常に生産性が良い。
【0100】次に、この発明の第2の実施例について図
9を参照して説明する。この第2の実施例は、上記第1
の実施例で示した電界電子放出素子10の製造方法の変
形例にかかるものである。
【0101】すなわち、上記第1の実施例では、Alか
らなる金属マスク24を用いていたが、この実施例で
は、上記金属マスク24を設けず、最上層の第2の導電
膜16の材質をNiとすることで、この第2の導電膜1
6を金属マスクとして用いるものである。以下、説明す
る。
【0102】この実施例においては、まず、図9(a)
に示すように、基板11上に、ベ−ス電極(WSi)1
2、第1の絶縁膜(SiO2 )13、第1の導電膜(W
Si)14、第2の絶縁膜(SiO2 )15および第2
の導電膜(Ni)16を順次積層する。
【0103】ついで、この第2の導電膜16上にレジス
ト25を塗布し、同図(b)に示すようにステッパや大
面積露光装置等を用いた露光によるパタ−ンニングを行
う。このパタ−ンニングは、図1に示した電子放出溝1
7に対応するように蛇行状に設定され、上記第1の実施
例と同様に、焦点位置をジャストフォ−カスの状態から
上方へずらして行われる。このことで、上記レジスト2
5は、残留部26が生じた状態でパタ−ンニングがなさ
れる。
【0104】この後、このレジスト25をエッチングマ
スクとして、例えばBCl3 とO2 の2種類の反応ガス
を用いて異方性エッチング(例えばRIE(反応性イオ
ンエッチング)など)を行うと、上記第2の導電膜16
にこのレジスト25の形状が反映され上記第2の導電膜
16は同図(b)に示すように残留部16aが生じた形
状となる(すでにレジスト25を洗浄除去した状態)。
また、このことで、上記第2の導電膜16は、第1、第
2のゲ−ト電極20、21に分割される。
【0105】ついで、この第2の導電膜16(Ni)に
反応しない反応ガスを用いてRIE(反応性イオンエッ
チング)を行う。ここでは、例えばCF4 とO2 の2種
類の反応ガスを導入してエッチングを行う。
【0106】このようなエッチングを行うと、上記第2
の導電膜16以外の層(15、14)を選択的にエッチ
ングすることができる。このことで、図9(c)に示す
ように上記第1導電膜14は2分割され、第1、第2の
エミッタ電極18、19が形成されることとなる。
【0107】なお、上記第2の導電膜16は、上記反応
ガスには反応しない材質であるが、上記第2の導電膜1
6の縁部の薄い部分、すなわち残留部16aはエッチン
グ時のイオン衝撃によって、徐々にエッチングされる。
【0108】したがって、この残留部16aの形状が下
層に反映され、エッチング除去された部位の底部付近に
位置する上記第1の導電膜14(エミッタ電極18、1
9)の縁部は上側からえぐられた円弧面形状となる。こ
のことで、上記第1、第2のミッタ電極18、19の縁
部は厚さ方向に尖鋭化される。
【0109】最後に、HF(5%〜10%濃度の希ふっ
酸)を用いたウエットエッチングを行う。このことで、
同図(e)に示すようにSiO2 (第1、第2の絶縁層
13、15)だけが選択的にエッチングされる。この工
程により、上記第1の実施例と同様に、上記エミッタ電
極18、19とゲ−ト電極20、21の十分な突出量が
確保される。そして、上記第1の実施例と略同一形状の
電界電子放出素子10を得ることができる。
【0110】このような構成によれば、第2の導電膜の
材質として、HFに侵されず、他の層(WSiおよびS
iO2 )のマスクとなり得る材質(Ni)を用いたの
で、上記第1の実施例で用いていた金属マスク24が不
要になり、電界電子放出素子の製造工程が簡略化できる
効果がある。
【0111】すなわち、上記一実施例では、第2の導電
膜26として第1の導電膜14と同じ材質であるWSi
を用いていたので、上述したようにエミッタ電極18、
19の先端部を尖鋭化するには前述した金属マスク(A
l)が必要であった。
【0112】そして、上記第2の導電膜をAlにすると
いう考えもあるが、このAlは、最終エッチング工程に
おいてHFに侵されてしまうので、採用できないという
ことがある。
【0113】一方、この実施例によれば、上記Niは、
WSiとSiO2 のマスクとして用いることができ、か
つHFに侵されない。したがって、上記第2の導電膜1
6をNiで形成することで、この第2の導電膜16を金
属マスクとして使用することができるのである。
【0114】次に、この発明の第3の実施例について図
10を参照して説明する。なお、上記第1の実施例と同
様の構成要素には、同一符号を付してその説明は省略す
る。
【0115】この第10の実施例の電界電子放出素子2
8は、図10(c)に示すようなものであり、上記エミ
ッタ電極18、19の縁部は、上記第1の実施例と異な
り厚さ方向には尖鋭化されていない。すなわち、上記エ
ミッタ電極18、19は、蛇行状の電子放出溝(図1参
照)によって平面視楔状に尖鋭化されているのみであ
り、この楔状部の先端部が電子放出部18a、19aと
なる。(この図では、第2のエミッタ電極19の電子放
出部19aについては図示を省略している。) このような構成であっても、上記第1、第2のゲ−ト電
極20、21およびベ−ス電極12から上記第1のエミ
ッタ電極18の電子放出部18aに対して電界が印加さ
れることとなり、この部分から電子が引き出されること
となる。ただし、上記エミッタ電極18の電子放出部が
厚さ方向に尖鋭化されていない分、上記第1の電界電子
放出素子10と比較して第3の電界電子放出素子28の
動作電圧は若干高くなる。
【0116】次に、この電界電子放出素子28の製造方
法について説明する。まず、図10(a)に示すよう
に、基板11上に、ベ−ス電極12(Ni)、第1の絶
縁膜(SiO2 )13、第1の導電膜(WSi)14、
第2の絶縁膜(SiO2 )15および第2の導電膜(W
Si)16を順次積層する。ついで、この最上層の第2
の導電膜16上に金属マスク24(Al)を被着し、こ
の金属マスク24の表面にレジスト25を塗布する。
【0117】次に、このレジスト25を上記電子放出溝
のパタ−ン(蛇行状)にパタ−ンニングする。このパタ
−ンニングは、上記第1の実施例と異なり、ジャストフ
ォカ−スで行う(図6(a)に示す状態)。
【0118】ついで、このレジスト25をマスクとし
て、例えばBCl3 とO2 の2種類の反応ガスを用いて
異方性エッチング(例えばRIE(反応性イオンエッチ
ング)など)を行うと、図10(a)に示すように、上
記金属マスク24には略垂直な壁を有する開口29が形
成される。
【0119】ついで、この金属マスク24をマスクとし
て、この金属マスク24に反応しない反応ガスを用いて
RIE(反応性イオンエッチング)を行う。ここでは、
例えばCF4 とO2 の2種類の反応ガスを導入してエッ
チングを行う。
【0120】このことで、上記金属マスク24以外の層
(16、15、14)を選択的にエッチングすることが
でき、図10(b)に示すように、上記第1、第2の導
電膜14、15は2分割され、第1、第2のエミッタ電
極18、19、および第1、第2のゲ−ト電極20、2
1が形成されることとなる。
【0121】なお、上記ベ−ス電極12は、Ni(Al
でも良い)で形成されているので、CF4 とO2 ではエ
ッチングされない。したがって、このベ−ス電極12は
エッチングストッパとして機能する。
【0122】ついで、例えばHF(5%〜10%濃度の
希ふっ酸)を用いたウエットエッチングを行う。このこ
とで、SiO2 (第1、第2の絶縁層13、15)だけ
が選択的にエッチングされ、上記エミッタ電極18、1
9およびゲ−ト電極20、21の電子放出溝17内への
突出量が確保される。このことにより、同図(c)に示
す電界電子放出素子28を得ることができる。
【0123】このような構成によれば、上記第1の実施
例の電界電子放出素子10よりは若干電子放出効率は低
下するが、電子を上方に放出することができ、略同じ効
果を得ることができる。
【0124】なお、上記この第3の実施例において、上
記第2の導電膜16をNiで形成するようにすれば、こ
の第2の導電膜16を金属マスクとして使用することが
でき、上記第2の実施例と同様の効果を得ることができ
る。
【0125】なお、上記第1、第3の実施例のエミッタ
電極18、19および第1、第2のゲ−ト電極20、2
1の平面視形状は、図1に示したものに限定されるもの
ではなく、例えば、図11(a)〜(d)に示すような
形状であっても良い。
【0126】このような形状であっても、上記第1、第
2のエミッタ電極18、19の電子放出部に第1、第2
のゲ−ト電極20、21を近接させることができるの
で、上記第1〜第3の実施例と略同様の効果を得ること
ができる。
【0127】なお、特に(d)に示す星形を採用した場
合には、鋭利なエッジが多くかつ高密度に形成されるか
ら、ト−タル電流値が高くなる。なお、以上述べた第1
〜第3の実施例では、電界電子放出素子10、28自体
の構成について説明したが、この電界電子放出素子1
0、28の用途は自由である。例えば、面発光型の平面
ディスプレイ装置、SEM(走査型電子顕微鏡)、電子
ビ−ム直描装置、或いは、レチクル作製用の露光装置等
の電子放出源として利用することが考えられる。
【0128】次に述べる第4、第5の実施例では、上記
電界電子放出素子10を平面ディスプレイに適用した例
を説明する。まず、第4の実施例の平面ディスプレイ装
置を図12および図13に基づいて説明する。
【0129】この平面ディスプレイ装置は、図12に示
すようなものであり、第1の実施例の電子放出素子10
を集積してなる電子放出源30と、この電子放出源30
から放出された電子を受けて発光表示を行う表示部31
とからなる。
【0130】この電子放出源30は、図に示すように、
マトリックス状に配設された多数の電子放出領域32…
を有する。各電子放出領域32には、前記電界電子放出
素子アレイ9が複数列形成されている。すなわち、各電
子放出領域32には、多数の電界電子放出素子10が集
積されている。
【0131】このような電子放出源30は、第1あるい
は第2の実施例で説明した方法(図5あるいは図9)に
より上記基板11上に多数の電界電子放出素子10を作
成することで得ることができる。また、最上層に位置す
る第2の導電膜16は、エッチングの手段を用いて各電
子放出領域32を含む複数列の導電膜16aに分割さ
れ、アドレスラインを構成している。
【0132】なお、このアドレスライン16aの形成
は、例えば、図5(b)および(c)に示す工程におい
て、上記金属マスク24に、上記帯状のアドレスライン
用のパタ−ンを形成しておくことで作成することができ
る。
【0133】一方、上記表示部31は、透明基板(石英
ガラス等)34と、この透明基板34の上記電子放出源
30側の表面に被着され、上記第2の導電膜(アドレス
ライン)と直交する多数の帯状に分割された透明導電膜
35(アノ−ド電極)と、この透明導電膜35の表面側
に被着された多色発光蛍光体36とからなる。
【0134】ここでは、上記透明導電膜35として、例
えばITO(Indium Tin Oxide)膜を用いている。この
ITO膜は、酸化錫をド−プした酸化インジウム膜であ
り、導電性と透光製を有する膜である。
【0135】また、上記多色発光蛍光体36は、低加速
電子線用の蛍光体であり、例えばZnO:Znが利用さ
れる。なお、上記帯状の透明導電膜35は、上記電子放
出源30に形成されたアドレスライン(導電膜16a)
に対してデ−タラインを構成する。
【0136】最後に、この表示部31と上記電子放出源
30は、図示しない縁部で互いに接合される。この接合
は、例えば真空雰囲気中で静電接合を利用して行われ、
上記表示部31と電子放出源30とによって挟まれた空
間は真空に保たれる。
【0137】このように構成された平面ディスプレイ装
置では、上記各電界電子放出素子10を集積してなる電
子放出領域32が、この平面ディスプレイ装置の1画素
を構成する。そして、上記電子放出源30の導電膜から
なるアドレスラインと上記表示部31の透明導電膜35
からなるデ−タラインとに、それぞれ駆動ドライバ3
8、39を接続すれば、例えば、単純マトリックス方式
の液晶ディスプレイ装置と同様の方法で駆動することが
できる。
【0138】すなわち、図13に示すように、上記ベ−
ス電極12に対しては10Vを印加しておき、上記エミ
ッタ電極18、19(第1の導電膜14)には電圧を加
えずgrand(0V)としておく。そして、所定のゲ
−ト電極20、11(アドレスライン:第2の導電膜1
6a)にベ−ス電極12よりも高い電圧(100V)を
選択的に印加すれば、その電圧差によって、そのアドレ
スライン上に位置する任意の上記電界電子放出素子10
から電子が上方に放出されることになる。
【0139】一方、放出された電子は、同図左側に示す
ように、選択的に電圧が印加されてなるデ−タライン
(透明導電膜35)に引き寄せられ収束する。このこと
によって、所望位置の蛍光体36を発光させることがで
き、表示部31に必要な表示を行わせることができる。
【0140】なお、上記任意のデ−タライン35に対
し、選択的に電圧を与えないか、またはマイナスの電圧
を与えれば、同図の右側に示すように、電子は表示部ま
で達しないから上記蛍光体36の発光は行われない。
【0141】このような構成の平面ディスプレイ装置に
よれば、以下の効果を得ることができる。第1に、低い
作動電力であっても良好に作動する平面ディスプレイ装
置を得ることができる。
【0142】すなわち、この発明の電界電子放出素子1
0は前述したように電子放出効率が非常に高く、この電
界電子放出素子10を集積してなる電子放出領域32は
平面ディスプレイに適した面状電子ビ−ム放出源とな
る。このため、低い作動電力であっても良好に作動する
平面ディスプレイ装置を得ることができる。
【0143】第2に、平面ディスプレイ装置の画素を非
常に緻密に配置することができる効果がある。すなわ
ち、この平面ディスプレイ装置では、電界電子放出素子
10どうしを接近させても、各電界電子放出素子10間
の距離がエミッタ電極とゲ−ト電極間の距離よりも少し
でも大きければ影響はない。
【0144】このため、電界電子放出素子10どうしの
間隔を非常に小さくして1画素となる電子放出領域32
を形成し、これらを緻密に配置することで、上記電子放
出源30側に非常に狭い間隔でアドレスラインを形成す
るようにしてもクロスト−ク等の問題は生じない。
【0145】第3に、上記表示部31側にデ−タライン
を設けることによって、発散する電子ビ−ムを収束させ
ることができるから、発光箇所を正確に制御することが
できる効果がある。
【0146】次に、この発明の第5の実施例について図
14を参照して説明する。なお、上記第4の実施例と同
様の構成要素については同一符号を付してその詳しい説
明は省略する。
【0147】この第5の実施例の平面ディスプレイは、
上記ベ−ス電極12を上記電子放出領域32毎に分割し
てアドレスラインとして構成し、上記第2の導電膜16
をこれと直交するデ−タラインとして構成したものであ
る。
【0148】すなわち、上記第4の実施例と異なり、電
子放出源30側にアドレスラインとデ−タラインが形成
されている。したがって、上記表示部31に設けられた
透明導電膜35は分割されておらず、図に示すように上
記透明基板34の全面に亘って被着されている。
【0149】この平面ディスプレイ装置では、TFTを
用いたアクティブマトリックス型の液晶ディスプレイ装
置と同様の制御方法を採ることができる。すなわち、駆
動ドライバを制御し、任意のアドレスライン(ベ−ス電
極12)とデ−タライン(第2の導電膜16)とを選択
してそれぞれに10Vと100Vの電圧を印加する。
【0150】このことで、そのラインが交わる箇所に位
置する電子放出領域32から表示部側に電子が放出さ
れ、この電子放出領域32に対向する蛍光体36を発光
させることができる。
【0151】なお、上記第2の導電膜16に100Vの
電圧を印加するのみでは、上記電子は放出されない。上
記エミッタ電極18、19の電子放出部18a、19a
に対する電界集中が足りないからである。しかし、上記
ベ−ス電極12に10Vを印加することで、上記電子放
出部18a、19aに対する電界集中度が向上するから
電子が放出されることになる(図8参照)。
【0152】このような平面ディスプレイ装置であって
も上記第4の実施例と略同様の効果を得ることができ
る。次に、第6の実施例の平面ディスプレイ装置を図1
5を参照して説明する。
【0153】この第6の実施例の平面ディスプレイ装置
は、上記電子放出源30側のベ−ス電極12をアドレス
ラインとして構成し、上記表示部31側の透明導電膜3
5をデ−タラインとして構成したものである。そして、
上記第2の導電膜16(ゲ−ト電極20、21)には常
時100Vを印加し、上記第1の導電膜14(エミッタ
電極18、19)はgrand(0V)に接続してい
る。
【0154】このような構成によれば、上記第4の実施
例と同様に、単純マトリックス方式の液晶ディスプレイ
装置と同様の制御方法を採ることができる。そして、上
記第4の実施例と同様の効果を得ることができる。
【0155】次に、この発明の第7の実施例の電界電子
放出素子について図16を参照して説明する。なお、前
記実施例と同様の構成要素については、同一符号を付し
てその説明を省略する。
【0156】前記平面ディスプレイ装置に応用された第
1〜第3の電界電子放出素子10、28は、いずれも上
方向にのみ電子を放出するものであったが、この第7の
実施例の電界電子放出素子42は、上方向だけでなく下
方向にも電子を放出することができるようにしたもので
ある。
【0157】すなわち、この電界電子放出素子42は、
図16に示すように、上記ベ−ス電極12についても、
上記ゲ−ト電極20、21と同様に、第1、第2のベ−
ス電極12a、12bに分割し、この第1、第2のベ−
ス電極12a、12bからも上記エミッタ電極18(1
9)に対して電界を印加するものである。
【0158】すなわち、このような構成によれば、上記
ゲ−ト電極20、21とベ−ス電極12a、12bとに
略同じ電圧(100V)を与えることで、上記エミッタ
電極18の電子放出部18aに対して効率良く電界を印
加することができ、そして、この電子放出部18aから
引き出した電子を偏向させて上下に2分割して放出する
ことができる。
【0159】次に、この電界電子放出素子42を利用し
た平面ディスプレイ装置を、同図に基づいて説明する。
この平面ディスプレイ装置は、この電界電子放出素子4
2を用いることで、両面表示可能な平面ディスプレイを
実現するものである。
【0160】上記電界電子放出素子42は、上記第4〜
第6の平面ディスプレイ装置と同様にアレイ状に集積化
され、電子放出領域32毎にマトリックス状に配置され
てなり、電子放出源30´を構成している(図12参
照)。そして、上記ゲ−ト電極20、21(第2の導電
膜16)とベ−ス電極12a、12b(12)は、上記
電子放出領域32毎に帯状に分割され、アドレスライン
を構成している。
【0161】一方、この電子放出源30´の上下には、
それぞれ、上記第4の実施例と同じ構成を有する表示部
31が対向配置されている。この各表示部31には、上
記アドレスラインを構成する上記第2の導電膜16およ
びベ−ス電極12に直交する帯状の透明導電膜35が形
成されている。そして、上記上側の表示部31に設けら
れた透明導電膜35は第1のデ−タラインを構成し、下
側の表示部31に設けられた透明導電膜35は第2のデ
−タラインを構成している。
【0162】このような平面ディスプレイ装置では、上
記ゲ−ト電極20、21およびベ−ス電極12a、12
bに対してアドレスライン用駆動ドライバ38からアド
レス信号を与えると共に、各表示部31の上記透明導電
膜35に与える電圧を、それぞれ第1、第2のデ−タラ
イン用駆動ドライバ39a、39bで個別に制御する。
このことで、上記2つの表示部31に異なる画像を表示
することができる。
【0163】このような構成によれば、両面表示可能な
平面ディスプレイを非常に簡単な構成で得ることができ
る。すなわち、従来の液晶ディスプレイ装置では、一つ
の素子で両面別々の表示を行うことは不可能であった。
また、発光を得るにはバックライト等が必要であるか
ら、構成が非常に複雑化するということがあった。
【0164】しかし、この第7の実施例の構成によれ
ば、このような欠点を克服した非常に薄い両面ディスプ
レイ装置を得ることができる効果がある。なお、この発
明は、上記一実施例に限定されるものではなく、発明の
要旨を変更しない範囲で種々変形可能である。
【0165】例えば、上記実施例においては、上記エミ
ッタ電極18、19の電子放出部18a、19aを作成
するために、前記レジスト25を残留部26を残して露
光するようにし、このような露光を行うために露光の焦
点位置をこのレジスト25からずらして行うようにし
た。しかし、これに限定されるものではない。
【0166】例えば、前記レジスト25の代わりに、化
学増幅系レジスト、一例として、IBM社のMaltabes.
J.G氏らがProc.SPIE Vol.1262(1990)に発表しているよ
うな化学増幅系レジストを用いても良い。このようなレ
ジストに対して、アミン化合物(例えばNH3 等)を含
む雰囲気中で例えばエキシマレ−ザ光を用いたパタ−ン
ニングを行うと、このレ−ザ光が照射された領域にはレ
ジスト現像液に対して一部難溶な層ができる。
【0167】ついで、このレジストを現像すると、この
レジストは、完全には抜け切らず残留部が生じることと
なる。そして、この残留部を含むレジストをマスクとし
て異方性エッチング(RIE)を行うと、上記第1、第
2の実施例と同様の効果を得ることができる。
【0168】
【発明の効果】以上説明したように、この発明の電界電
子放出素子は、エミッタ電極に対して、ゲ−ト電極から
だけでなく、ベ−ス電極からも電界を印加するようにし
たものである。
【0169】このことにより、上記エミッタ電極の尖鋭
化された電子放出部の電界集中度を向上させることがで
きる。したがって、低い電圧であっても良好に電子を放
出することができる効果がある。
【0170】そして、この際、ゲ−ト電極とエミッタ電
極の電位差を、上記ベ−ス電極とエミッタ電極の電位差
よりも大きくすることで、放出される電子をベ−ス電極
側に偏向させることができ、アノ−ド電極側に良好に導
くことが可能になる。
【0171】したがって、この電界電子放出素子を集積
して電子放出源や平面ディスプレイ装置を構成すること
によって、これらの装置を低い電圧であっても良好に作
動する平面ディスプレイ装置を得ることができる。
【0172】また、この発明の電界電子放出素子の製造
方法によれば、上記エミッタ電極の製造、特に、エミッ
タ電極の尖鋭化および電極間もギャップの縮小化をパタ
−ンニングの解像度に影響されずに行うことが可能であ
る。したがって上述した電子放出効率の高い電界電子放
出素子およびこの電界電子放出素子を集積してなる平面
ディスプレイ装置を容易に製造することができる効果が
ある。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す平面図、および
縦断面図。
【図2】同じく、斜視図。
【図3】同じく、動作を説明する縦断面図。
【図4】同じく、エミッタ電極の尖鋭度を説明するため
の、平面図、側面図および斜視図。
【図5】同じく、電界電子放出素子の製造工程を示す工
程図。
【図6】同じく、焦点距離と、レジストの形状の関係を
示す説明図。
【図7】同じく、エミッタ電極およびゲ−ト電極の形状
と、電界集中度の関係を示す平面図。
【図8】同じく、ベ−ス電極と、電界集中度の関係を示
す縦断面図。
【図9】第2の実施例の電界電子放出素子の製造工程を
示す工程図。
【図10】第3の実施例の電界電子放出素子の製造工程
を示す工程図。
【図11】第1〜第3の実施例の変形例を示す平面図。
【図12】第4の実施例の平面ディスプレイ装置を示す
斜視図。
【図13】同じく、縦断面図。
【図14】第5の実施例の平面ディスプレイ装置を示す
縦断面図。
【図15】第6の実施例の平面ディスプレイ装置を示す
縦断面図。
【図16】第7の実施例の電界電子放出素子および平面
ディスプレイ装置を示す縦断面図。
【図17】従来のスピント型の電界電子放出素子を示す
断面図。
【図18】従来の平面型の電界電子放出素子を示す平面
図、および縦断面図。
【符号の説明】
10…電界電子放出素子、10…基板、11…基板、1
2…ベ−ス電極、13…第1の絶縁膜、14…第1の導
電膜、15…第2の絶縁膜、16…第2の導電膜、18
…第1のエミッタ電極、18a…電子放出部、19…第
2のエミッタ電極、19a…電子放出部、20…第1の
ゲ−ト電極、21…第2のゲ−ト電極、22…アノ−ド
電極、30…電子放出源、31…表示部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 1/304 H01J 9/02 H01J 29/02 H01J 31/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 尖鋭化された電子放出部を有し、電界が
    与えられることでこの電子放出部から電子を放出する板
    状のエミッタ電極と、 このエミッタ電極の一面側に絶縁層を介して積層され、
    上記エミッタ電極に電界を与えるベ−ス電極と、 このエミッタ電極の他面側に絶縁層を介して積層され、
    上記エミッタ電極に電界を与えるゲ−ト電極とを有し、 上記ゲ−ト電極は、上記エミッタ電極の他面と平行な方
    向に所定ギャップを存して分割され、各々上記エミッタ
    電極の電子放出部に電界を与える第1、第2のゲ−ト電
    極を有し、 上記エミッタ電極から放出された電子は、この第1、第
    2のゲ−ト電極間を通して上記エミッタ電極の他面側に
    放出され、 上記ベ−ス電極は、上記エミッタ電極の一面と平行な方
    向に所定ギャップを存して分割され、各々上記エミッタ
    電極の電子放出部に電界を与える第1、第2のベ−ス電
    極を有し、 上記エミッタ電極から放出された電子は、この第1、第
    2のベ−ス電極の間を通してエミッタ電極の一面側にも
    放出される ことを特徴とする電界電子放出素子。
  2. 【請求項2】 請求項1記載の電界電子放出素子におい
    て、 上記エミッタ電極の電子放出部は、このエミッタ電極の
    他面側からえぐられることで、厚さ方向に尖鋭化されて
    いることを特徴とする電界電子放出素子。
  3. 【請求項3】 請求項1記載の電界電子放出素子におい
    て、 上記第1、第2のゲ−ト電極のいずれか一方は、上記エ
    ミッタ電極の電子放出部を囲む縁部を有することを特徴
    とする電界電子放出素子。
  4. 【請求項4】 請求項1記載の電界電子放出素子におい
    て、 上記エミッタ電極は、上記ゲ−ト電極およびベ−ス電極
    と平行な方向に所定隙間を存して分割された第1、第2
    のエミッタ電極を有し、 第1、第2のエミッタ電極のそれぞれに電子放出部が設
    けられ、 上記第1のエミッタ電極の電子放出部と、第2のエミッ
    タ電極の電子放出部は、上記ゲ−ト電極およびベ−ス電
    極と平行な方向に交互に設けられていることを特徴とす
    る電界電子放出素子。
  5. 【請求項5】 尖鋭化された電子放出部を有し、電界が
    与えられることでこの電子放出部から電子を放出する板
    状のエミッタ電極と、 このエミッタ電極の一面側に絶縁層を介して積層され、
    上記エミッタ電極に電界を与えるベ−ス電極と、 このエミッタ電極の他面側に絶縁層を介して積層され、
    上記エミッタ電極に電界を与えるゲ−ト電極とを有し、 上記エミッタ電極とベ−ス電極の電位差と、上記ゲ−ト
    電極とエミッタ電極の電位差を制御することで、上記エ
    ミッタ電極の一面側と他面側とに電子を放出させる制御
    手段を有する ことを特徴とする電界電子放出素子。
JP06607895A 1995-03-24 1995-03-24 電界電子放出素子 Expired - Fee Related JP3499640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06607895A JP3499640B2 (ja) 1995-03-24 1995-03-24 電界電子放出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06607895A JP3499640B2 (ja) 1995-03-24 1995-03-24 電界電子放出素子

Publications (2)

Publication Number Publication Date
JPH08264107A JPH08264107A (ja) 1996-10-11
JP3499640B2 true JP3499640B2 (ja) 2004-02-23

Family

ID=13305464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06607895A Expired - Fee Related JP3499640B2 (ja) 1995-03-24 1995-03-24 電界電子放出素子

Country Status (1)

Country Link
JP (1) JP3499640B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011924A (ko) * 1998-07-23 2000-02-25 이데이 노부유끼 냉음극전계방출소자및냉음극전계방출표시장치
JP4568090B2 (ja) * 2004-11-16 2010-10-27 日本放送協会 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法

Also Published As

Publication number Publication date
JPH08264107A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
US7118439B2 (en) Field emission display utilizing a cathode frame-type gate and anode with alignment method
US5679960A (en) Compact display device
US20040104668A1 (en) Triode structure of field emission display and fabrication method thereof
US6116975A (en) Field emission cathode manufacturing method
KR100343222B1 (ko) 전계방출표시소자의제조방법
US20020185951A1 (en) Carbon cathode of a field emission display with integrated isolation barrier and support on substrate
US20020195958A1 (en) Method of variable resolution on a flat panel display
US20020187707A1 (en) Method for aligning field emission display components
US5719466A (en) Field emission display provided with repair capability of defects
US20020195959A1 (en) Method for driving a field emission display
US20020185950A1 (en) Carbon cathode of a field emission display with in-laid isolation barrier and support
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
US20020195960A1 (en) Method for controlling the electric field at a fed cathode sub-pixel
US7009336B2 (en) Micro-field emitter device for flat panel display
JP3499640B2 (ja) 電界電子放出素子
US20040145299A1 (en) Line patterned gate structure for a field emission display
JP3579127B2 (ja) 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、および電界電子放出素子の製造方法
JP3526344B2 (ja) 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、電界電子放出素子の製造方法
JPH0973869A (ja) 電界放射型ディスプレイ、その製造方法及びその駆動方法
KR100556744B1 (ko) 탄소 나노튜브 전계방출소자 및 제조 방법
JP2000003664A (ja) 電界放出陰極とその駆動方法及び製造方法
KR100343225B1 (ko) 전계방출소자의제조방법
KR100464306B1 (ko) 전계방출표시소자및그스페이서제조방법
JPH03190034A (ja) 電子放出素子とその製造方法
CA2552322C (en) Fiber based field emitter display

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees