JP2000003664A

JP2000003664A - 電界放出陰極とその駆動方法及び製造方法

Info

Publication number: JP2000003664A
Application number: JP16713298A
Authority: JP
Inventors: Tadashi Nakatani; 忠司中谷; Keiichi Betsui; 圭一別井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】この発明は、電界放出陰極に関し、陰極から
放出された電子ビームの広がりを抑制し、色ずれのない
表示を可能とすることを課題とする。【解決手段】複数の平行なゲート電極ラインと、ゲー
ト電極ラインと直交する方向に配置された複数のエミッ
タ電極ラインと、前記ゲート電極ラインとエミッタ電極
ラインとの交点となる画素領域上に配置されたエミッタ
ティップと、所定のゲート電極ラインに隣接するゲート
電極ラインと接続された収束電極とからなり、収束電極
が前記所定のゲート電極ライン上のエミッタティップを
含む各画素領域に延伸され、かつゲート電極ラインを１
ラインごとに走査することによって制御され、走査され
たゲート電極ライン上のエミッタティップから放出され
る電子がゲート電極ラインと平行な方向に広がるのを防
止するように配置されることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電界放出陰極と
その駆動方法及び製造方法に関するものである。近年、
半導体の微細加工技術を用いてミクロンサイズの微小電
界放出陰極を作製し、これを薄型表示装置や、磁気セン
サー等へ応用する研究が活発化している。特に微小電界
放出陰極を利用した電界放出ディスプレイ（ＦＥＤ：Fi
eld Emission Display）は高輝度，高精細，低消費電力
の薄型表示装置として期待されている。

【０００２】

【従来の技術】図１９に、一般的なＦＥＤの陰極基板の
平面図を示す。ＦＥＤは、画素となるべき位置に微小陰
極を形成した陰極基板と蛍光体層を形成した陽極基板
を、一定の間隙を保って向かい合わせ、内部を真空にし
て封止した構造を持つ。陰極基板上には、エミッタ電極
ライン２とゲート電極ライン４がマトリクス状に配置さ
れ、これらの電極ラインの交差領域に、電子を放出する
エミッタティップ１０が配置される。エミッタ電極ライ
ン２に負電圧、ゲート電極ライン４に正電圧を印加して
エミッタティップ１０から電子を引き出し、陰極基板と
陽極基板の間に印加した電圧で電子を加速し、陽極板上
に塗布された蛍光体に照射し、蛍光体を励起発光させ
る。

【０００３】図１３，図１４に、従来から行われている
陰極基板の製造工程を示す。従来の製造工程は、主とし
て（ａ）エミッタ電極ライン、ゲート開口部の形成及び
ゲート電極ラインのパターニング、（ｂ）犠牲層の斜め
蒸着、（ｃ）エミッタ材料の蒸着、（ｄ）リフトオフパ
ターンの形成、（ｅ）エミッタ材料のエッチング及び
（ｆ）リフトオフの６つの工程からなる。

【０００４】図１３（ａ）において、ガラス基板１上に
フォトリソグラフィによりエミッタ電極ライン２を所定
形状に形成する。その後、プラズマＣＶＤ法で絶縁層
３、スパッタ法でゲート電極ライン４をこの順に積層
し、フォトリソグラフィでゲート電極ライン４およびゲ
ート開口部５のレジストパターンを形成する。この後、
ＲＩＥ法でエッチングした後レジストを除去すると、ゲ
ート電極ライン４とゲート開口部５が形成される。

【０００５】図１３（ｂ）において、犠牲層６を形成す
るために、アルミナを基板の斜め方向から蒸着させる。
ゲート開口部５の内部には入らないように基板を回転さ
せながら行うと、アルミナはゲート電極ライン上に蒸着
される。図１３（ｃ）において、エミッタティップ１０
をゲート開口部５内に形成するために、エミッタ材料７
であるモリブデンを回転蒸着させる。このとき、円錐形
のエミッタティップ１０がエミッタ電極ライン２の上に
形成される。

【０００６】図１４（ｄ）において、モリブデン７の上
にレジスト８を塗布し、エミッタティップ１０を含む画
素領域にレジスト８が残るように、フォトリソグラフィ
でレジスト８をパターニングする。図１４（ｅ）におい
て、前記モリブデン７をエッチングする。図１４（ｆ）
において、燐酸を用いて犠牲層６をウェットエッチング
すると犠牲層６の上に積層されていたモリブデン７もリ
フトオフされ、陰極基板が完成する。

【０００７】

【発明が解決しようとする課題】蛍光体の発光輝度は、
陰極基板と陽極基板との間に印加される加速電圧と、電
流密度、および発光効率の積に比例する。また、加速電
圧が高いほど、蛍光体の奥深くまで電子が侵入するた
め、発光効率が高くなる。一方、電流密度は高くなると
輝度が飽和することが知られている。また蛍光体の寿命
は入射した電子の総数によって制限される。したがっ
て、高輝度の表示を得るためには加速電圧を高くして電
流密度を低く抑えるほうが望ましい。一般的なＣＲＴに
おいては、加速電圧は３０ｋＶ程度であり、電流密度は
数μＡ／ｃｍ²である。

【０００８】一般的構造のＦＥＤにおいて、蛍光体が塗
布された陽極基板に印加できる最大電圧は、陰極基板と
陽極基板の間の絶縁耐圧によって制限される。両基板間
の間隙を広くすれば高い絶縁耐圧が得られるが、微小陰
極から放出された電子線は２０°〜４５°程度の角度で
広がりながら進むため、隣接する画素から出た電子線と
重なり、色ずれが起こる。これは、高精細の表示装置を
実現する上で大きな障害となる。また、基板にかかる大
気圧を支えるために画素の隙間に支柱が設けられる。し
かし両基板間の間隔を広くするためには、この支柱のア
スペクト比を大きくしなければならず、作製が困難にな
る。

【０００９】このような問題を解決する手段として、特
開平２−６１９４６号公報に次のような表示装置が記載
されている。すなわち、蛍光板の透明陽極電極をＲＧＢ
各色ごとにストライプ状にパターニングし、所望の色の
陽極電極だけに加速電圧を印加する。電子ビームはその
電極に引き寄せられるので他の色は発光しない。陽極電
圧を高速で順次切換えることでカラー表示が得られる。
しかし、この方法では数百Ｖの電圧をスイッチングする
ための高耐圧のＩＣが必要となり、コストが高くなる。
また、消費電力の増加を招くという問題点がある。

【００１０】さらに、別の解決手段として、特開平５−
３１３６００号公報に次のような表示装置の駆動方法が
記載されている。すなわち、選択されたゲート電極ライ
ンと隣合うゲート電極ラインの電位を制御して電子線を
偏向してビームの広がりを抑える駆動方法が記載されて
いる。この方法によれば陽極電圧をスイッチングする必
要がない。しかしながら、エミッタ電極ラインを走査線
（アドレス線）にした場合、１本のエミッタ電極ライン
に電流が集中するために配線抵抗による電圧降下が大き
くなる。これは特に大画面の表示装置では無視できな
い。ゲート電極ラインを走査線にした場合は、図１９の
ような一般的な陰極基板に比べて、走査線数が３倍に増
えてしまうので高速駆動が必要になる。

【００１１】また、どちらの公報に記載されたもので
も、走査時間を３分割して１色ずつ発光させるので、視
線が移動したときに色ずれが生じて表示品質が損なわれ
る。また、ゲート電極ラインと直交する方向には収束作
用が働かないので、像がぼける。

【００１２】この発明は、以上の事情を考慮してなされ
たものであり、走査線として用いるゲート電極ラインの
１ラインごとに制御される収束電極を各画素上に設ける
ことによって電子線の広がりを抑制し、かつ色ずれのな
い表示を可能とする電界放出陰極を提供することを課題
とする。

【００１３】

【課題を解決するための手段】この発明は、複数の平行
なゲート電極ラインと、ゲート電極ラインと直交する方
向に配置された複数のエミッタ電極ラインと、前記ゲー
ト電極ラインとエミッタ電極ラインとの交点となる画素
領域上に配置されたエミッタティップと、所定のゲート
電極ラインに隣接するゲート電極ラインと接続された収
束電極とからなり、収束電極が前記所定のゲート電極ラ
イン上のエミッタティップを含む各画素領域に延伸さ
れ、かつゲート電極ラインを１ラインごとに走査するこ
とによって制御され、走査されたゲート電極ライン上の
エミッタティップから放出される電子がゲート電極ライ
ンと平行な方向に広がるのを防止するように配置される
ことを特徴とする電界放出陰極を提供するものである。

【００１４】また、この発明は、各ゲート電極ラインが
順次選択され、選択されたゲート電極ラインには、エミ
ッタティップから電子を引き出すための所定の電圧が印
可され、選択されたゲート電極ラインに隣接する一方及
び他方のゲート電極ラインには、選択されたゲート電極
ラインの電位よりも低い電圧が印可されることを特徴と
する電界放出陰極の駆動方法を提供するものである。

【００１５】さらに、この発明は、基板上にエミッタ電
極ラインを設ける工程と、絶縁膜を設ける工程と、エミ
ッタ電極ラインと直交する方向にゲート電極ラインを設
ける工程と、ゲート電極ラインおよび絶縁膜をエッチン
グして画素領域に開口部を設ける工程と、前記開口部内
を覆わないように犠牲層を設ける工程と、収束電極を配
置する領域の犠牲層を除去する工程と、エミッタティッ
プ材料を蒸着してエミッタティップを開口部内に設ける
工程と、画素領域の所定の位置に収束電極を設けるため
に前記蒸着したエミッタティップ材料をパターニングす
る工程と、犠牲層を溶解する工程を含むことを特徴とす
る電界放出陰極の製造方法を提供するものである。

【００１６】

【発明の実施の形態】この発明のゲート電極ライン、エ
ミッタ電極ライン及び収束電極は、モリブデン金、白金
などの金属薄膜によって形成される。エミッタティップ
は先端が尖った円錐形状をしているが、その先端から電
子が放出される。放出された電子は、一定の広がりを持
って進行するが、収束電極は、この広がりを一定の範囲
内に抑える役割を果たす。特に、ゲート電極ラインと平
行な方向の広がりを防止して、一定の範囲内に電子が収
束するように、電子の進行方向を制限する位置に収束電
極は配置される。この発明において収束電極の形状、配
置として次のようなものがあるが、これに限定されるも
のではない。

【００１７】前記収束電極は、前記各画素領域内であっ
て、その画素領域を形成するゲート電極ラインの長手方
向と直交する方向に延びた２本の電極から構成され、前
記の収束電極の一方の電極が、画素領域を形成するゲー
ト電極ラインに隣接する一方のゲート電極ラインと接続
され、収束電極の他方の電極が、前記画素領域を形成す
るゲート電極ラインに隣接する他方のゲート電極ライン
と接続されるようにしてもよい。

【００１８】また、前記収束電極は、各画素領域内の周
辺部の一部に配置され、ゲート電極ラインと平行な方向
に並んだ複数の画素領域内に配置された一群の収束電極
が、その複数の画素領域に隣接する画素領域を形成する
一方のゲート電極ラインと接続されるようにしてもよ
い。

【００１９】さらに、前記収束電極は、各画素領域の周
囲を取り囲むように配置され、ゲート電極ラインと平行
な方向に並んだ複数の画素領域内に配置された一群の収
束電極が、その複数の画素領域に隣接する画素領域を形
成する一方のゲート電極ラインと接続されるようにして
もよい。また、前記収束電極は、前記各画素領域内でそ
の画素領域を形成するゲート電極ラインと立体的に交差
し、かつ接続されないように形成してもよい。

【００２０】また、この発明は、複数の平行なゲート電
極ラインと、ゲート電極ラインと直交する方向に配置さ
れた複数のエミッタ電極ラインと、前記ゲート電極ライ
ンとエミッタ電極ラインとの交点となる画素領域上に配
置されたエミッタティップとから構成され、前記ゲート
電極ラインのそれぞれが、エミッタ電極ラインと直交す
る方向に並んだ画素領域内に延伸され、かつ前記エミッ
タ電極ラインと直交する方向に並んだ前記画素領域に隣
接する画素領域の近傍にも延伸されたことを特徴とする
電界放出陰極を提供するものである。

【００２１】この発明の電界放出陰極の駆動方法におい
て、前記各ゲート電極ラインが順次選択され、選択され
たゲート電極ラインには、前記エミッタティップから電
子を引き出すための所定の電圧が印加され、選択された
ゲート電極ラインに隣接する一方のゲート電極ラインに
は、選択されたゲート電極ラインの電位よりも低い電圧
が印加されるようにしてもよい。さらに、選択されたゲ
ート電極ラインに隣接する一方及び他方のゲート電極ラ
インに印加される電圧が、互いに異なるようにしてもよ
い。

【００２２】以下に、この発明の電界放出陰極の構造、
駆動方法及び製造方法の一実施例について説明する。な
お、これによって、この発明が限定されるものではな
い。図１に、この発明の陰極基板を上から見た平面図を
示す。ここで、ＲＧＢの各画素領域の左右両側に収束電
極（１１，１２）が配置されている。以下、１つの画素
領域を「セル」と呼ぶ。ゲート電極ラインｎ上のセルに
注目すると、セルの左側の収束電極１１は一つ下のゲー
ト電極ラインｎ＋１に、セルの右側の収束電極１２は一
つ上のゲート電極ラインｎ−１にそれぞれ接続されてい
る。収束電極はゲート電極ラインと電気的に絶縁されて
立体的に交差している。表示をする場合には、ゲート電
極ラインをアドレス線、エミッタ電極ラインをデータ線
として駆動する。図１の実施例では、収束電極（１１，
１２）を右側へ延伸して、隣接するゲートライン（ｎ＋
１，ｎ−１）と表示領域の外で接続しているが、これに
限定するものではない。たとえば、大画面の表示装置で
は、配線抵抗を減少させるために、図１２のように接続
するほうが好ましい。図１２は、この発明の収束電極の
別の形状を示したものであるが、各収束電極（１１，１
２）はそのまま上下方向に延伸されて、ゲート電極ライ
ンと接続される点が図１と異なる。

【００２３】図１の陰極基板を用いて構成した６４０×
４８０画素の表示装置の駆動方法について次に説明す
る。一実施例として図１１に示すように張合わせた陽極
基板２２が陰極基板２１に対してやや右に位置ずれした
場合の駆動方法について説明する。

【００２４】陽極基板２２にはパターニングされていな
い透明な陽極電極２３の上にＲＧＢ蛍光体２４がエミッ
タ電極ライン２と平行にストライプ状に塗り分けられて
いる。また、陰極基板２１には横６４０×縦４８０の画
素に対応するエミッタが形成されている。ここで、エミ
ッタは、エミッタ電極ライン２，ゲート電極ライン４，
エミッタティップ１０，収束電極９とからなる。

【００２５】エミッタ電極ライン２は６４０×３本あ
り、ゲート電極ライン４は４８２本とする。１本目と４
８２本目のゲート電極ライン４は収束用のラインであ
り、エミッタは形成されていない。陰極基板２１と陽極
基板２２は２ｍｍの間隙で保持されており、表示動作中
には陽極電極２２に５ｋＶの静電圧が印加される。

【００２６】図９に、ゲート電極ライン４の駆動電圧波
形の例を示す。ｎ番目のゲート電極ライン４が表示ライ
ンとして選択されたとき、その電位を＋４０Ｖとする電
圧を印加する。各エミッタ電極ライン２には画像データ
に応じたパルス幅で−４０Ｖの電位をそれぞれ与える。
このときｎ−１番目のゲート電極ライン４は−２０Ｖの
電位とし、ｎ＋１番目のゲート電極ライン４は−３０Ｖ
とする。たとえば、図９において、ｎ＝３のゲート電極
ライン４が選択され＋４０Ｖの電位が与えられたとき、
ｎ＝２のゲート電極ライン４と右側の収束電極１２には
−２０Ｖの電位が与えられ、ｎ＝４のゲート電極ライン
４と左側の収束電極１１には−３０Ｖの電位が与えられ
る。

【００２７】ｎ番目のゲート電極ライン４のセルから放
出された電子は、収束電極９の負電位と反発して収束さ
れて進む。収束電極９の電位はセルの左側の方が負に大
きいので、図１１のように電子ビームはやや右に曲が
り、対応する色の蛍光体に入射する。

【００２８】以上説明したように、図１のように収束電
極を配置し、図９のように各ゲート電極ライン４への印
加電圧を制御すれば、エミッタティップ１０から放出さ
れた電子がゲート電極ライン４と平行な方向へ広がるの
を防止することができ、色ずれのない表示をすることが
できる。さらに１フレームの走査時間をＲ，Ｇ，Ｂごと
に３分割して１色ずつ発光させる必要もないので、視線
が移動したときの色ずれも生ずることがなく良好な表示
品質が得られる。

【００２９】なお、図１１、図９では、陽極基板と陰極
基板とがやや右方向に位置ずれした場合について説明し
たが、位置ずれのない場合には、ｎ−１番目とｎ＋１番
目のゲート電極ライン４には、同じ負電位（たとえば−
３０Ｖ）のパルス電圧を与えてもよい。

【００３０】次に、図１の陰極基板の製造方法の一実施
例を説明する。まず、図２に、図１に示した陰極基板に
おいて、画素領域付近の一部分の拡大図を示す。一群の
エミッタティップ１０が配置される領域が画素領域１３
であるが、ゲート電極ライン４のパターン上には、エミ
ッタティップ１０が配置される位置に、小さな孔が空け
られている。

【００３１】左収束電極１１は、ゲート電極ライン４の
下方から、ゲート電極ライン４と直交する方向に延伸
し、右収束電極１２は、ゲート電極ライン４の上方から
ゲート電極ライン４と直交する方向に延伸している。図
は、上方から見た図であるので、両収束電極１１，１２
とゲート電極ライン４とは互いに交差しているように見
えるが、両収束電極１１，１２とゲート電極ライン４と
は空間的に所定の距離だけ離れており、両収束電極１
１，１２は、ゲート電極ライン４をまたぐように橋形状
に形成されている。収束電極の形状の詳細は後述する。

【００３２】以下の説明では、層構造を明確にするため
に、図２に示すように、３つの断面方向における形状図
面に基づいて別々に製造方法を説明する。図３，図４
は、図２のＡ−Ａ’で切断した場合の陰極基板の断面図
を示す。図５，図６は、図２のＢ−Ｂ’で切断した場合
の陰極基板の断面図を示す。図７は、図２のＣ−Ｃ’で
切断した場合の陰極基板の断面図を示す。

【００３３】図３（ａ）において、エミッタ電極ライン
２及びゲート電極ライン４のパターニングと、エミッタ
ティップ１０を配置する位置にゲート開口部５を形成す
る。この工程では、まず、ガラス基板１上に、エミッタ
電極ライン２となるモリブデンをスパッタ法で、０．３
μｍ程度の膜厚で成膜する。次に、フォトリソグラフィ
を用いて、エミッタ電極ライン２のレジストパターンを
形成する。さらに、ＳＦ₆ガスを用いたＲＩＥ法でエッ
チングした後、レジストを除去すると、エミッタ電極ラ
イン２が完成する。

【００３４】次に、絶縁膜３となる二酸化シリコンをプ
ラズマＣＶＤ法を用いて０．７μｍ程度に成膜する。こ
の構造の上に、モリブデンをスパッタ法で０．３μｍの
膜厚で成膜する。この後、フォトリソグラフィを用い
て、ゲート電極ライン４のレジストパターンを形成す
る。さらに、ＳＦ₆ガスを用いたＲＩＥ法でエッチング
した後、レジストを除去すると、ゲート電極ライン４が
完成する。エミッタ電極ライン２及びゲート電極ライン
４は、モリブデンの他、金などの金属を用いて形成して
もよい。

【００３５】次に、ゲート開口部５を形成するために、
フォトリソグラフィを用いて、画素領域のエミッタティ
ップ１０を形成すべき所定の位置に、１μｍ径のレジス
ト膜を形成する。この後、画素領域のゲート電極ライン
４の部分を、ＳＦ₆ガスを用いたＲＩＥ法でエッチング
する。さらに、絶縁層３である二酸化シリコンを、ＣＦ
₄ガスを用いたＲＩＥ法でエッチングする。以上の工程
によって、画面領域に、ゲート開口部５が形成される。

【００３６】図３（ｂ）において、いわゆる犠牲層の斜
め蒸着と、犠牲層のパターニングを行う。この工程にお
ける犠牲層のパターニングは、従来の製造工程と異な
り、この発明の製造工程の特徴の一つである。この犠牲
層のパターニングは、後述するような収束電極の形成に
必要となるものである。図３（ａ）の工程に引き続い
て、残ったレジストを除去した後、犠牲層６となるアル
ミナを、０．３μｍ程度の膜厚で、従来用いられている
回転斜め蒸着をする。アルミナは、ゲート開口部の内部
には蒸着されない。

【００３７】この後、フォトリソグラフィによって、レ
ジストパターンを形成する。このレジストパターンの形
成後、アルミナを燐酸でエッチングし、レジスト８を除
去する。このレジスト８の除去により、不要な犠牲層部
分（アルミナ）が除去され、パターニングされる。図１
５に、このパターニングによって、図３（ａ）のゲート
電極ライン４等の構造の上に形成される犠牲層６が残る
領域を示す。図１５に示すように、各ゲート電極ライン
の間で、ゲート電極ライン４に平行な「Ｄ領域」及び
「Ｅ領域」に犠牲層６が残らないようにパターニングさ
れる。この「Ｄ領域」及び「Ｅ領域」には、隣接するゲ
ート電極ライン４に接続される収束電極９が後の工程で
形成される。

【００３８】図３（ｃ）において、エミッタ材料の蒸着
を行い、エミッタティップを形成する。エミッタ材料７
としては、モリブデンを用い、１．５μｍ程度の膜厚で
回転蒸着をする。モリブデン７は、ゲート開口部５内で
は、エミッタ電極ライン２上に円錐形状に堆積し、犠牲
層６を除去した領域（Ｄ領域，Ｅ領域）では二酸化シリ
コン３上に堆積し、その他の領域では犠牲層６上に堆積
する。

【００３９】図４（ｄ）において、収束電極９となるべ
きエミッタ材料を形成するために、リフトオフパターン
の形成を行う。ここでは、フォトリソグラフィを用い
て、レジストパターンを形成するが、収束電極９となる
べき位置と、ゲート開口部５を含む画素領域上のレジス
ト８が残るようにパターニングする。図１６に、リフト
オフパターンの形成時に残すレジスト８の領域を示す。
ここで、レジスト８を残す領域は、図１でも示したよう
に、収束電極９を形成する位置（Ｆ，Ｇ）と、ゲート開
口部５を含む画素領域Ｈである。

【００４０】図４（ｅ）において、エミッタ材料である
モリブデン７をＲＩＥ法を用いてエッチングする（エミ
ッタ材料エッチング）。このとき、レジスト８のない領
域のモリブデン７が除去される。

【００４１】図４（ｆ）において、アルミナ６を燐酸で
ウェットエッチングし、その後残りのレジスト８を除去
する。このとき、アルミナの上に堆積していたエミッタ
材料７（モリブデン）がリフトオフされ、ゲート開口部
５にエミッタティップ１０が出現する。

【００４２】ただし、図３（ｂ）のパターニングによ
り、犠牲層６を除去した領域（図１５のＤ領域，Ｅ領
域）では、エミッタ材料であるモリブデン７は、絶縁層
である二酸化シリコン３上に直接堆積しているので、図
４（ｆ）の犠牲層６のエッチングをしても、リフトオフ
されないで残る。すなわち図４（ｆ）に示すように、残
ったモリブデン７によって収束電極９が形成される。

【００４３】ここで、収束電極９は、図４（ｆ）では、
Ａ−Ａ’の断面で見ると、空中に浮いているように見え
るが、後述するように、Ｃ−Ｃ’の断面においてゲート
電極ラインをまたぐような橋形状になっており、収束電
極９とゲート電極ライン４の交差部分は所定の間隔があ
いた空洞１５となる。以上の工程により、陰極基板が完
成する。

【００４４】次に、ゲート電極ライン４に直交する方向
の構造を明確にするために、図２に示したＢ−Ｂ’の断
面構造を図５，図６に図示して、上記製造工程を再度説
明する。図５（ａ）は、図３（ａ）に対応し、ゲート電
極ライン４のパターニングとゲート開口部５を形成した
後の形状を示している。図５（ｂ）は、図３（ｂ）に対
応するが、犠牲層（アルミナ）６の斜め蒸着をした後の
形状を示している。

【００４５】図５（ｃ）は、図３（ｂ）に対応し、犠牲
層６をパターニングし、収束電極を配置すべき位置（図
２のＤ領域，Ｅ領域に相当）の犠牲層６を除去した後の
形状を示している。図５（ｄ）は、図３（ｃ）に対応
し、エミッタ材料７であるモリブデンを蒸着した後の形
状を示している。ここで、Ｂ−Ｂ’断面方向では、図２
のＤ領域、Ｅ領域の相当する部分においてモリブデンが
絶縁層３の上に直接積層される。

【００４６】図６（ｅ）は、図４（ｄ）に対応し、レジ
スト８を塗布して、いわゆるリフトオフパターンを形成
した後の形状を示している。図６（ｆ）は、図４（ｅ）
に対応し、レジスト８のない部分のエミッタ材料７をエ
ッチングにより除去した後の形状を示している。

【００４７】図６（ｇ）は、図４（ｆ）に対応し、残っ
ている犠牲層（アルミナ）６をリフトオフし、レジスト
８を除去した後の形状を示している。ここで、図２のＤ
領域、Ｅ領域の絶縁層３の上に直接配置された収束電極
９（モリブデン）が現れる。収束電極は、Ｂ−Ｂ’断面
に垂直な方向、すなわち、紙面に垂直な方向に延伸した
構造を持つ。

【００４８】次に、収束電極９がゲート電極ライン４を
またいだ構造となることを示すために、図２に示したＣ
−Ｃ’の断面構造を図７に図示する。図７（ａ）は、図
４（ｄ）、図６（ｅ）に相当するものであり、エミッタ
材料７のリフトオフパターンを形成した形状を示したも
のである。ここで、ゲート電極ライン４上に、このライ
ンをおおうように犠牲層（アルミナ）６が形成され、さ
らに、その上に収束電極９となるエミッタ材料７、レジ
スト８が積層されている。

【００４９】図７（ｂ）は、図４（ｅ）、図６（ｆ）に
対応するものであり、レジストのない部分のエミッタ材
料７をエッチングして除去し、かつ、残っている犠牲層
６をリフトオフし、レジスト８を除去した後の形状を示
している。ここで、犠牲層６が除去されると、エミッタ
材料７によって形成された収束電極９とゲート電極ライ
ン４との間に空洞１５が形成され、収束電極９は、図７
（ｂ）のように、ゲート電極ライン４をまたぐような橋
形状に形成される。

【００５０】ゲート電極ライン上に絶縁膜を直接積層
し、さらにその上に収束電極を積層した構造を形成する
ことによっても電子ビームの収束は可能であるが、絶縁
膜が電子衝撃を受けて帯電し、収束電極の電位が不安定
になる。

【００５１】一方、図７（ｂ）のように、収束電極９と
ゲート電極ライン４とが空洞１５によって分離されてい
る構造では、上記のように収束電極９の電位が不安定と
なることはない。

【００５２】また、図３，図４に示したこの発明の製造
工程と、図１３，図１４に示した従来の製造工程とを比
較すると、収束電極９を形成するためのパターンを作る
工程である「犠牲層パターニング」工程（図３（ｂ），
図５（ｃ））が増加する点が異なるのみで、他の工程は
同様である。また、収束電極９の下地に、金メッキをし
てもよく、５０μｍ程度の高さの収束電極を形成すれ
ば、電子ビームの収束がより改善できる。

【００５３】次に、図８に、この発明の収束電極の他の
実施例の構造図を示す。図８において、収束電極９は、
各画素領域１３をコの字形に囲むように形成され、一方
の端部が共通化されて、画素領域１３以外の周辺部まで
延伸されて、囲んだ画面領域の隣接するゲート電極ライ
ン４に接続される。すなわち、ｎ＋１番目のゲート電極
ライン４に接続された収束電極９は、ｎ番目のゲート電
極ライン上にある画素領域１３をコの字形に囲むように
形成される。

【００５４】また、ｎ番目のゲート電極ライン４が選択
されて、その上の画素領域１３で電子ビームの放出が行
われる場合、ｎ＋１番目のゲート電極ライン４に負電位
を与えるように各ゲート電極ライン４を駆動する。

【００５５】図１７に、図８の陰極基板のゲート電極ラ
インを駆動する場合の駆動波形図を示す。ここでは、ゲ
ート電極ライン４が４８１本ある場合を示しており、１
フレームの間に、ゲート電極ライン４の１〜４８１に順
にパルス電圧を印加していく。ただし、４８１番目のゲ
ート電極ライン４は、単に電子ビーム収束用の電極とし
て用いられ、このゲート電極ライン４上にはエミッタテ
ィップ１０は形成されない。

【００５６】図１７において、ｎ番目（ｎ＝１〜４８
０）のゲート電極ライン４に＋４０Ｖの正電位が印加さ
れたとき、隣接するｎ＋１番目（２〜４８１）のゲート
電極ライン４には−３０Ｖの負電位が与えられる。この
ようにすれば、各画素領域１３内で、電子ビームは収束
され、色ずれも起こらない。

【００５７】図８の場合、収束電極９を隣接するゲート
電極ライン４にまで延伸するための空間、すなわちゲー
ト電極ライン４間の距離を図１の実施例よりも６０μｍ
程度狭くできるので、画素の間隔を小さくできる。した
がって、高精細の表示装置を提供することが可能とな
る。

【００５８】特に、図８の実施例では、収束電極９が各
画素領域１３をコの字形に囲んでいるが、陰極基板と陽
極基板との正確な位置合わせが不要なモノクロ用表示装
置に、この図８の構造を持つ陰極基板を利用するのが有
効である。

【００５９】また、図１８に示すように、各画素領域１
３を完全に取り囲むように、収束電極を形成してもよ
い。この場合には、ゲート電極ライン４と直交する方向
への電子ビームの広がりも抑制できるため、さらに高精
細の表示装置が提供できる。

【００６０】図１０に、この発明の陰極電極の他の実施
例の構造図を示す。これは、前記した実施例のようにゲ
ート電極ライン４を橋形状にまたぐような収束電極９を
設けるのではなく、ゲート電極ライン４のそれぞれを、
エミッタ電極ライン２と直交する方向に並んだ画素領域
内に延伸させ、さらに前記画素領域に隣接する画素領域
の近傍にも延伸させた構造である。

【００６１】このようにゲート電極ライン４を形成すれ
ば、前記した実施例と同様に、電子ビームの収束が可能
であり、色ずれのない表示装置が実現できる。また、図
１０の実施例では、ゲート電極ラインの形成時（図３
（ａ））に、図１０のような形状のパターニングをすれ
ばよく、図３（ｂ）、図５（ｃ）に示した犠牲層のパタ
ーニング工程は不要となる。また、他の工程については
従来の製造工程と同じものが適用できる。なお、図１０
の実施例では、図１７に示したのと同じ駆動波形をゲー
ト電極ライン４に与えればよい。

【００６２】

【発明の効果】この発明によれば、各画素領域内に収束
電極を持つ構造を備えているので、隣接する画素領域へ
侵入する電子ビームの広がりを抑制でき、カラー表示装
置の場合には色ずれも防止できる。

【００６３】さらに、収束電極は、ゲート電極ラインと
接続されるので、収束電極の駆動は、ゲート電極ライン
の走査によって実現でき、走査総数が増加することはな
い。したがって駆動電流が１本のエミッタ電極ラインに
偏ることがないので、配線抵抗を低くする工夫をする必
要がなく、密着力の優れた材料を使用できる。

【００６４】また、通常のゲート電極ラインの駆動と同
じ周期で収束電極も駆動されるので、走査周波数を高く
するための高価な駆動回路は必要がない。さらに、電子
ビームの広がりが抑えられるので、３色同時発光が可能
であり、高品位、高輝度の表示装置が提供できる。

【００６５】電子ビームの広がりが抑えられるために、
陰極基板と陽極基板の間隔を広くできるが、これにより
陽極電圧を高くすることができ、高輝度の表示装置を提
供することが可能となり、さらに、陰極基板と陽極基板
間の排気コンダクタンスが大きくなり、高真空が維持で
きるので、電子放出動作の信頼性が向上できる。

【図面の簡単な説明】

【図１】この発明の一実施例の陰極基板の平面図であ
る。

【図２】この発明の図１に示した陰極基板の一部分の拡
大図である。

【図３】この発明の陰極基板の製造方法の説明図である
（図２のＡ−Ａ’断面図）。

【図４】この発明の陰極基板の製造方法の説明図である
（図２のＡ−Ａ’断面図）。

【図５】この発明の陰極基板の製造方法の説明図である
（図２のＢ−Ｂ’断面図）。

【図６】この発明の陰極基板の製造方法の説明図である
（図２のＢ−Ｂ’断面図）。

【図７】この発明の陰極基板の製造方法の説明図である
（図２のＣ−Ｃ’断面図）。

【図８】この発明の一実施例の陰極基板の平面図であ
る。

【図９】この発明のゲート電極ラインの駆動波形図であ
る。

【図１０】この発明の一実施例の陰極基板の平面図であ
る。

【図１１】この発明の表示装置の断面図である。

【図１２】この発明の一実施例の陰極基板の平面図であ
る。

【図１３】従来の陰極基板の製造方法の説明図である。

【図１４】従来の陰極基板の製造方法の説明図である。

【図１５】この発明の陰極基板の一部分の拡大図であ
る。

【図１６】この発明の陰極基板の一部分の拡大図であ
る。

【図１７】この発明のゲート電極ラインの駆動波形図で
ある。

【図１８】この発明の収束電極の他の実施例の構造図で
ある。

【図１９】従来の陰極基板の構成を示す平面図である。

【符号の説明】

２１陰極基板２２陽極基板２３陽極電極２４蛍光体１ガラス基板２エミッタ電極ライン３絶縁層４ゲート電極ライン５ゲート開口部６犠牲層７エミッタ材料８レジスト９収束電極１１左収束電極１２右収束電極１３画素領域１５空洞

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5C031 DD17 5C036 EE03 EE19 EG19 EG48 EH04 5C080 AA18 BB05 CC05 DD07 DD10 FF12 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】複数の平行なゲート電極ラインと、ゲー
ト電極ラインと直交する方向に配置された複数のエミッ
タ電極ラインと、前記ゲート電極ラインとエミッタ電極
ラインとの交点となる画素領域上に配置されたエミッタ
ティップと、所定のゲート電極ラインに隣接するゲート
電極ラインと接続された収束電極とからなり、収束電極
が前記所定のゲート電極ライン上のエミッタティップを
含む各画素領域に延伸され、かつゲート電極ラインを１
ラインごとに走査することによって制御され、走査され
たゲート電極ライン上のエミッタティップから放出され
る電子がゲート電極ラインと平行な方向に広がるのを防
止するように配置されることを特徴とする電界放出陰
極。
【請求項２】前記収束電極が、前記各画素領域内であ
って、その画素領域を形成するゲート電極ラインの長手
方向と直交する方向に延びた２本の電極から構成され、
前記の収束電極の一方の電極が、画素領域を形成するゲ
ート電極ラインに隣接する一方のゲート電極ラインと接
続され、収束電極の他方の電極が、前記画素領域を形成
するゲート電極ラインに隣接する他方のゲート電極ライ
ンと接続されたことを特徴とする請求項１記載の電界放
出陰極。
【請求項３】前記収束電極が各画素領域内の周辺部の
一部に配置され、ゲート電極ラインと平行な方向に並ん
だ複数の画素領域内に配置された一群の収束電極が、そ
の複数の画素領域に隣接する画素領域を形成する一方の
ゲート電極ラインと接続されたことを特徴とする請求項
１記載の電界放出陰極。
【請求項４】前記収束電極が各画素領域の周囲を取り
囲むように配置され、ゲート電極ラインと平行な方向に
並んだ複数の画素領域内に配置された一群の収束電極
が、その複数の画素領域に隣接する画素領域を形成する
一方のゲート電極ラインと接続されたことを特徴とする
請求項１記載の電界放出陰極。
【請求項５】前記収束電極が、前記各画素領域内でそ
の画素領域を形成するゲート電極ラインと立体的に交差
し、かつ接続されていないことを特徴とする請求項２，
３または４記載の電界放出陰極。
【請求項６】複数の平行なゲート電極ラインと、ゲー
ト電極ラインと直交する方向に配置された複数のエミッ
タ電極ラインと、前記ゲート電極ラインとエミッタ電極
ラインとの交点となる画素領域上に配置されたエミッタ
ティップとから構成され、前記ゲート電極ラインのそれ
ぞれが、エミッタ電極ラインと直交する方向に並んだ画
素領域内に延伸され、かつ前記エミッタ電極ラインと直
交する方向に並んだ前記画素領域に隣接する画素領域の
近傍にも延伸されたことを特徴とする電界放出陰極。
【請求項７】前記各ゲート電極ラインが順次選択さ
れ、選択されたゲート電極ラインには、前記エミッタテ
ィップから電子を引き出すための所定の電圧が印可さ
れ、選択されたゲート電極ラインに隣接する一方及び他
方のゲート電極ラインには、選択されたゲート電極ライ
ンの電位よりも低い電圧が印可されることを特徴とする
請求項２記載の電界放出陰極の駆動方法。
【請求項８】前記各ゲート電極ラインが順次選択さ
れ、選択されたゲート電極ラインには、前記エミッタテ
ィップから電子を引き出すための所定の電圧が印可さ
れ、選択されたゲート電極ラインに隣接する一方のゲー
ト電極ラインには、選択されたゲート電極ラインの電位
よりも低い電圧が印可されることを特徴とする請求項３
記載の電界放出陰極の駆動方法。
【請求項９】選択されたゲート電極ラインに隣接する
一方及び他方のゲート電極ラインに印可される電圧が、
互いに異なることを特徴とする請求項７記載の電界放出
陰極の駆動方法。
【請求項１０】基板上にエミッタ電極ラインを設ける
工程と、絶縁膜を設ける工程と、エミッタ電極ラインと
直交する方向にゲート電極ラインを設ける工程と、ゲー
ト電極ラインおよび絶縁膜をエッチングして画素領域に
開口部を設ける工程と、前記開口部内を覆わないように
犠牲層を設ける工程と、収束電極を配置する領域の犠牲
層を除去する工程と、エミッタティップ材料を蒸着して
エミッタティップを開口部内に設ける工程と、画素領域
の所定の位置に収束電極を設けるために前記蒸着したエ
ミッタティップ材料をパターニングする工程と、犠牲層
を溶解する工程を含むことを特徴とする電界放出陰極の
製造方法。