JP3489589B2

JP3489589B2 - 騒音低減装置

Info

Publication number: JP3489589B2
Application number: JP05506093A
Authority: JP
Inventors: 毅原; 泰勝又
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-06-16
Filing date: 1993-02-19
Publication date: 2004-01-19
Anticipated expiration: 2019-01-19
Also published as: JPH0667681A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、適応型の騒音低減装
置に関し、特に音響的に騒音低減を行う装置に関する。

【０００２】

【従来の技術】従来から適応型雑音低減装置として、図
１３に示すような回路が知られている。図１３におい
て、１は主要入力端子、２は参照入力端子であって、主
要入力端子１を通じて入力された信号は遅延回路３を介
して合成回路４に供給される。また、参照入力端子２を
通じて入力された信号は、適応フィルタ回路５を介して
合成回路４に供給され、遅延回路３からの信号から減算
される。この合成回路４の出力は、適応フィルタ回路５
に帰還されると共に、出力端子６に導出される。

【０００３】この雑音低減装置においては、主要入力端
子１には、希望信号ｓと、これと無相関の雑音信号ｎ0
とが加算されたものが入力される。一方、参照入力端子
２には、雑音信号ｎ1 が入力される。この参照入力の雑
音信号ｎ1 は、希望信号ｓとは無相関であるが、雑音信
号ｎ0 とは相関があるようにされている。

【０００４】適応フィルタ回路５は、参照入力雑音信号
ｎ1 をフィルタリングして、雑音信号ｎ0 に近似する信
号ｙを出力する。この適応フィルタ回路５の出力信号ｙ
として、雑音信号ｎ0 と逆相、等振幅の信号を得るよう
にすることもできる。遅延回路３は、適応フィルタ回路
５での処理時間を考慮して、減算処理する信号の時間合
わせをするためのものである。

【０００５】適応フィルタ回路５における適応のアルゴ
リズムは、合成回路４の出力である減算出力（残差出
力）ｅを最小にするように働く。すなわち、今、ｓ，ｎ
0 ，ｎ1 ，ｙが統計的に定常であり、平均値が０である
と仮定すると残差出力ｅは、ｅ＝ｓ＋ｎ0 −ｙとなる。これを二乗したものの期待値は、ｓがｎ0 と、
また、ｙと無相関であるから、Ｅ［ｅ²］＝Ｅ［ｓ²］＋Ｅ［（ｎ0 −ｙ）²］＋２Ｅ［ｓ（ｎ0 −ｙ）］＝Ｅ［ｓ²］＋Ｅ［（ｎ0 −ｙ）²］となる。適応フィルタ回路５が収束するものとすれば、
適応フィルタ回路５は、Ｅ［ｅ²］が最小になるように
調整されるものである。このとき、Ｅ［ｓ²］は影響を
受けないので、Ｅmin ［ｅ²］＝Ｅ［ｓ²］＋Ｅmin ［（ｎ0 −ｙ）²］となる。

【０００６】すなわち、Ｅ［ｅ²］が最小化されること
によってＥ［（ｎ0 −ｙ）²］が最小化され、適応フィ
ルタ回路５の出力ｙは、雑音信号ｎ0 の推定量になる。
そして、合成回路４からの出力の期待値は、希望信号ｓ
のみとなる。すなわち、適応フィルタ回路５を調整して
全出力パワーを最小化することは、減算出力ｅが、希望
音声信号ｓの最小二乗推定値になることに等しい。

【０００７】なお、適応フィルタ回路５はアナログ信号
処理回路で実現する場合とデジタル信号処理回路で実現
する場合の、いずれでも可能である。適応フィルタ回路
５をデジタルＦＩＲフィルタを用いて実現した場合の例
を図１４に示す。この図１４の例においては、適応のア
ルゴリズムとして、いわゆるＬＭＳ（最小平均自乗）法
を使用する。

【０００８】図１４において、３００は、ＦＩＲフィル
タ型の適応線形結合器である。この適応線形結合器３０
０は、それぞれ単位サンプリング時間の遅延時間Ｚ^-1を
有する複数個の遅延回路ＤＬ１，ＤＬ２，……ＤＬｍ
（ｍは正の整数）と、入力雑音ｎ1 及び各遅延回路ＤＬ
１，ＤＬ２，……ＤＬｍの出力信号と加重係数との掛け
算を行う加重回路ＭＸ０，ＭＸ１，ＭＸ２，……ＭＸｍ
と、加重回路ＭＸ０〜ＭＸｍの出力を加算する加算回路
３１０を備える。加算回路３１０の出力はｙである。

【０００９】加重回路ＭＸ０〜ＭＸｍに供給する加重係
数は、例えばマイクロコンピュータからなるＬＭＳ演算
回路３２０で、合成回路４からの残差信号ｅに基づいて
形成される。このＬＭＳ演算回路３２０で実行されるア
ルゴリズムは、次のようになる。

【００１０】今、時刻k における入力ベクトルＸ_kを、
図１４にも示すように、Ｘ_k＝［ｘ_0k ｘ_1k ｘ_2k ・・・ｘ_mk］^T とし、出力をｙ_k、加重係数をｗ_jk（j=0,1,2,…m ）と
すると、入出力の関係は、次の数１に示すように、

【００１１】

【数１】となる。

【００１２】そして、時刻k における加重ベクトルＷ_k
を、Ｗ_k＝［ｗ_0k ｗ_1k ｗ_2k ・・・ｗ_mk］^T と定義すれば、入出力関係は、ｙ_k＝Ｘ_k ^T・Ｗ_k で与えられる。ここで、希望の応答をｄ_kとすれば、残
差ｅ_kは次のように表される。ｅ_k＝ｄ_k−ｙ_k ＝ｄ_k−Ｘ_k ^T・Ｗ_k ＬＭＳ法では、加重ベクトルの更新を、Ｗ_k+1＝Ｗ_k＋２μ・ｅ_k・Ｘ_k … （１）なる式（１）により順次行っていく。ここで、μは適応
の速度と安定性を決める利得因子（ステップゲイン）で
ある。

【００１３】以上説明したような適応雑音低減回路を利
用した騒音低減装置が考えられている。この騒音低減装
置は、上記の合成回路４が音響合成手段となる。すなわ
ち、適応フィルタ回路５で騒音と逆相、かつ、等振幅の
騒音打ち消し信号を形成し、これをスピーカなどに供給
して、騒音に対して音響的に加算して騒音低減する構成
とする。図１５にこの騒音低減装置の構成の一例を示
す。

【００１４】この場合の例は、希望音声は例えば無音
で、主要入力も騒音源１０からの騒音となる。この騒音
源１０からの騒音は、聴取者の耳の近傍の音場１１に伝
播される。図１５の例において、２１は騒音収音用マイ
クロホンであって、騒音源１０の近傍に配置される。こ
の騒音収音用マイクロホン２１により収音され、電気信
号に変換されて得られた騒音信号は、アンプ２２を介し
てＡ／Ｄコンバータ２３に供給されて、デジタル信号に
変換され、適応フィルタ回路３０に供給されて、騒音打
ち消し音声信号が形成される。

【００１５】この適応フィルタ回路３０の出力信号は、
Ｄ／Ａコンバータ２４によりアナログ音声信号に戻さ
れ、アンプ２５を介してスピーカ２６に供給される。そ
して、このスピーカ２６により、騒音打ち消し音が前記
音場１１に放音されて、騒音源１０からの騒音音波と音
響的に合成され、耳の近傍において、騒音源１０からの
騒音が低減される。

【００１６】そして、耳の近傍の音場１１には残差検出
用マイクロホン２７が設置される。この残差検出用マイ
クロホン２７により収音された残差は、アンプ２８を介
してＡ／Ｄコンバータ２９に供給されてデジタル信号と
され、適応フィルタ回路３０に供給される。適応フィル
タ回路３０は、ＦＩＲフィルタ３１と、ＬＭＳ演算回路
３２と、ＦＩＲフィルタ３３とを備える。この適用フィ
ルタ回路３０では、前述したように残差が最小となるよ
うに、ＬＭＳ演算回路３２で前記（１）式によりＦＩＲ
フィルタ３１の加重係数を演算して更新し、その出力信
号を調整する。適応フィルタ回路３０は、ＤＳＰ（デジ
タルシグナルプロセッサ）で構成することができる。

【００１７】ＦＩＲフィルタ３３は、Ａ／Ｄコンバータ
２９の出力としての残差ｅ_kと、Ａ／Ｄコンバータ２３
からの騒音信号Ｘ_kとを、同サンプル（同時刻k ）のも
のとするためのものである。すなわち、前記（１）式に
示されるように、残差ｅ_kと入力信号Ｘ_kとは同サンプ
ルでなければならないが、残差ｅ_kにはＤ／Ａコンバー
タ２４→アンプ２５→スピーカ２６→残差検出用マイク
ロホン２７→アンプ２８→Ａ／Ｄコンバータ２９の経路
を経る分の遅延を伴うので、そのままでは同サンプルと
ならないからである。

【００１８】ＦＩＲフィルタ３３においては、目的のタ
イミング補正を行うために、その複数個の加重回路に供
給する加重係数が決定される。この加重係数を求めるた
めに、図１５の騒音低減装置を実際に動作させるのに先
立って図１６に示すような構成によって初期化が行わ
れ、ＦＩＲフィルタ３３の加重係数の決定が行われる。
すなわち、Ｄ／Ａコンバータ２４→アンプ２５→スピー
カ２６→残差検出用マイクロホン２７→アンプ２８→Ａ
／Ｄコンバータ２９の経路と同じインパルスレスポンス
をＦＩＲフィルタ３３が有するようにして、その時の加
重係数を、図１５の例におけるＦＩＲフィルタ３３の加
重係数とする。

【００１９】図１６の初期化のための回路を説明する。
すなわち、例えばランダムノイズ（例えばＭ系列のラン
ダムノイズを用いる）を発生するノイズジェネレータ４
１を用意する。そして、このノイズジェネレータ４１か
らのランダムノイズをＡ／Ｄコンバータ２３に入力す
る。そして、このＡ／Ｄコンバータ２３の出力をＦＩＲ
フィルタ３３及びＬＭＳ演算回路３４に供給すると共
に、Ｄ／Ａコンバータ２４→アンプ２５→スピーカ２６
→残差検出用マイクロホン２７→アンプ２８→Ａ／Ｄコ
ンバータ２９の経路に入力する。

【００２０】そして、Ａ／Ｄコンバータ２９の残差検出
出力からＦＩＲフィルタ３３の出力を合成回路３５で減
算し、その減算出力信号をＬＭＳ演算回路３４に入力す
る。ＬＭＳ演算回路３４では、前記減算出力信号のパワ
ーが最小になるように、ＦＩＲフィルタ３３の加重係数
の更新が行われ、適応フィルタ回路３０の特性が調整さ
れる。

【００２１】以上の処理が、所定時間繰り返されると、
ＦＩＲフィルタ３３の持つインパルスレスポンスは、Ｄ
／Ａコンバータ２４→アンプ２５→スピーカ２６→残差
検出用マイクロホン２７→アンプ２８→Ａ／Ｄコンバー
タ２９の経路の持つインパルスレスポンスと同等のもの
になり、ＦＩＲフィルタ３３の加重係数は、そのときの
加重係数で固定される。

【００２２】なお、図１５及び図１６においては、説明
が繁雑になることを避けるために省略したが、実際の回
路においては折り返し雑音の発生を防ぐために、Ａ／Ｄ
コンバータ２３及び２９の前段及びＤ／Ａコンバータ２
４の後段には、アンチエリアシングフィルタが挿入され
る。

【００２３】すなわち、Ａ／Ｄコンバータ２３及び２９
においては、図１７及び図１８に示すように、Ａ／Ｄ変
換部４３及び４５の前段にローパスフィルタ４２及び４
４が、それぞれ設けられる。また、Ｄ／Ａコンバータ２
４においては、図１９に示すように、Ｄ／Ａ変換部４６
の後段にローパスフィルタ４７が挿入される。

【００２４】以上のようなデジタル適応フィルタを用い
た騒音低減装置においては、対象とする騒音のスペクト
ルが低域に分布している場合が多いので、Ａ／Ｄコンバ
ータ２３、２９及びＤ／Ａコンバータ２４におけるサン
プリング周波数は数ｋＨｚ、例えば８ｋＨｚ程度の低め
のものにするのが有利である。サンプリング周波数を低
くすることは、騒音低減装置の処理量を減ずることにも
通じ、また、処理速度が遅い素子を用いることができる
ので、適応フィルタ回路３０を構成する素子を安価に構
成することができるからである。

【００２５】

【発明が解決しようとする課題】しかしながら、以上説
明したように、従来の騒音低減装置では、騒音を打ち消
すための信号を発生させるためのＦＩＲフィルタ３１
と、このＦＩＲフィルタ３１の係数更新のための信号の
タイミング補正を行うＦＩＲフィルタ３３との、２個の
ＦＩＲフィルタを必要とするため、ハードウエアが複雑
になる。

【００２６】また、適応フィルタ回路３０は、ＤＳＰ
（デジタルシグナルプロセッサ）で構成することができ
るが、その場合には、ソフトウエアが複雑となり、ま
た、ソフトウエアの負担も重くなり、処理能力に余裕が
ない欠点があった。

【００２７】また、ＦＩＲフィルタ３３の初期化のため
にノイズジェネレータ４１を動作させ、耳障りなノイズ
を発生させなければならず、使用者はややもすると、初
期化を行わずに騒音低減装置を動作させてしまい、初期
のノイズ低減効果が得られないおそれがあった。

【００２８】また、上述したように、従来の騒音低減装
置では、Ａ／Ｄコンバータ２３、２９及びＤ／Ａコンバ
ータ２４におけるサンプリング周波数を低くとるため
に、Ａ／Ｄコンバータ２３、２９及びＤ／Ａコンバータ
２４に挿入するアンチエリアシングフィルタを、それに
合わせた周波数帯域用のものを使用する必要がある。そ
の方法としては、次の（ａ）、（ｂ）２つの方法が考え
られる。

【００２９】（ａ）前述した図１７〜図１９のように、
Ａ／ＤコンバータのＡ／Ｄ変換部の前段及びＤ／Ａコン
バータのＤ／Ａ変換の後段に、アナログフィルタを挿入
し、騒音低減装置のサンプリング周波数の１／２以下の
周波数に帯域制限する。

【００３０】（ｂ）Ａ／Ｄ変換においては、比較的高い
サンプリング周波数でサンプリングした後、デジタルフ
ィルタで帯域制限を行い、その後、間引き処理によるダ
ウンサンプリングを行う。Ｄ／Ａ変換においては、デジ
タル信号を補間によってサンプリング周波数を増加させ
て、デジタルフィルタで帯域制限を行うことによって高
いサンプリング周波数でサンプルしたのと同様の波形を
得る。この（ｂ）の方法はいわゆるオーバーサンプリン
グと呼ばれる方法である。

【００３１】（ａ）の場合の特徴を説明する。例とし
て、４次のチェビシェフ特性を持つフィルタの遅延特性
を図２０に示す。この図２０から明らかなように、
（ａ）のアナログフィルタを用いる方法では、アンチエ
リアシングフィルタのカットオフ周波数を低くすると遅
延量が増大してしまう欠点がある。

【００３２】また、（ｂ）の方法においては、一般的
に、デジタルフィルタに、位相特性が平坦であることか
ら直線位相フィルタを用いる。しかしながら、この直線
位相フィルタは、（タップ数×１／２）×（サンプリング周期）に相当する遅延量を持つ。したがって、タップ数の大き
いデジタルフィルタを用いると遅延量が増大してしま
う。

【００３３】ここで、騒音収音用マイクロホン２１→ア
ンプ２２→Ａ／Ｄコンバータ２３→ＦＩＲフィルタ３１
→Ｄ／Ａコンバータ２４→アンプ２５→スピーカ２６→
聴取者の耳の近傍の音場１１の経路が持つ遅延は、騒音
源１０からの騒音が聴取者の耳の近傍の音場１１に到達
するまでに要する時間より短いことが望ましく、上記経
路の持つ遅延が、騒音源１０からの騒音が聴取者の耳の
近傍の音場１１に到達するまでに要する時間より長くな
ると、適応フィルタ回路３０が収束するための前提条件
を満たさなくなり、非周期性の騒音に対する騒音低減量
は著しく低下してしまう。

【００３４】この発明は、以上の点にかんがみ、適応フ
ィルタ回路の構成を簡略化でき、しかも騒音低減能力を
高めることができる騒音低減装置を提供することを第１
の目的とする。

【００３５】また、この発明は、適応フィルタを用いた
騒音低減装置のシステムが持つ遅延時間を短くすること
により、騒音低減能力を高めることができる騒音低減装
置を提供することを第２の目的とする。

【００３６】

【課題を解決するための手段】上記課題を解決するた
め、この発明による騒音低減装置においては、騒音源よ
り発せられる騒音を収音するための騒音収音用マイクロ
ホンと、前記騒音収音用マイクロホンの出力信号から、
騒音低減対象となる音場での騒音を打ち消すための打ち
消し音を形成する打ち消し音形成手段と、前記打ち消し
音形成手段の出力の供給を受け、前記打ち消し音を放音
するための放音手段と、前記騒音低減対象となる音場で
の騒音残差を収音するための残差検出用マイクロホンと
を備え、前記打ち消し音形成手段は、適応フィルタを備
えると共に、前記残差検出用マイクロホンの出力信号が
供給され、前記残差騒音が最小になるように、前記適応
フィルタの特性が調整されるものであって、前記打ち消
し音形成手段の前記適応フィルタは、ＦＩＲフィルタで
構成され、前記騒音収音用マイクロホンの出力信号及び
前記残差検出用マイクロホンの出力信号はデジタル信号
に変換されて前記打ち消し音形成手段に供給され、前記
打ち消し音形成手段の出力信号は、デジタル信号からア
ナログ信号に変換されて前記放音手段に供給されると共
に、前記打ち消し音形成手段に供給される前記残差検出
用マイクロホンの出力信号及び前記騒音収音用マイクロ
ホンからの入力信号をデジタル信号に変換する際に用い
るデジタルフィルタと、前記打ち消し音形成手段から出
力されたデジタル信号をアナログ信号に変換する際に用
いるデジタルフィルタが、それぞれ最小位相推移フィル
タで構成されたことを特徴とする。

【００３７】

【００３８】

【作用】上述の構成のこの発明によれば、最小推移フィ
ルタを用いてアンチエリアシングフィルタを構成したの
で、騒音低減装置のシステムが持つ遅延時間を短くする
ことができ、騒音低減能力の高い騒音低減装置を得るこ
とができる。

【００３９】

【００４０】

【実施例】以下、この発明による騒音低減装置の一実施
例を、図１を参照しながら説明するに、前述した図１５
の例と同一部分には同一符号を付して、その詳細な説明
は省略する。図１に示すように、この例においては、適
応フィルタ回路３０は、騒音打ち消し用の信号を形成す
るためのＦＩＲフィルタ３１と、ＬＭＳ演算回路３２
と、図１５のＦＩＲフィルタ３３に代わる遅延回路（デ
ジタル遅延回路）３６とを備える。遅延回路３６は、遅
延要素のみで構成され、ＦＩＲフィルタのような加重回
路や加算回路を含まない。

【００４１】そして、適応フィルタ回路３０とアンプ２
２との間には、騒音収音用マイクロホン２１からの騒音
信号をデジタル信号に変換するためのＡ／Ｄコンバータ
５０が設けられ、適応フィルタ回路３０とアンプ２８と
の間には、残差信号をデジタル信号に変換するためのＡ
／Ｄコンバータ６０が設けられ、適応フィルタ回路３０
とアンプ２５との間には、打ち消し音声信号をアナログ
信号に変換してスピーカ２６に供給するためのＤ／Ａコ
ンバータ７０が設けられる。

【００４２】この場合、Ａ／Ｄコンバータ５０及びＡ／
Ｄコンバータ６０は、それぞれ図２及び図３のように構
成され、また、Ｄ／Ａコンバータ７０は、図４に示すよ
うに構成され、これらは前述したオーバーサンプリング
方式の構成とされている。

【００４３】騒音収音用マイクロホン２１により収音さ
れ、アンプ２２を経てＡ／Ｄコンバータ５０に入力され
たアナログ音声信号は、図２に示すように、アナログロ
ーパスフィルタ５１により、Ａ／Ｄ変換部５２のサンプ
リング周波数の１／２以下の周波数に帯域制限される。
このＡ／Ｄ変換部５２のサンプリング周波数は、適応フ
ィルタ回路３０のサンプリング周波数より高い周波数で
ある。

【００４４】Ａ／Ｄ変換部５２から出力されたデジタル
信号は、適応フィルタ回路３０のサンプリング周波数に
相当するように、間引き器５４でデータの間引きが行わ
れる。その際、間引かれる前のデータは最小位相推移フ
ィルタ５３によって適応フィルタ回路３０でのサンプリ
ング周波数の１／２以下の周波数に帯域制限されてい
る。

【００４５】Ａ／Ｄコンバータ６０における動作も同様
であり、残差収音用マイクロホン２７で収音され、アン
プ２８を経てＡ／Ｄコンバータ６０に入力された残差音
声信号は、図３に示すように、アナログローパスフィル
タ６１により、Ａ／Ｄ変換部６２のサンプリング周波数
の１／２以下の周波数に帯域制限される。

【００４６】Ａ／Ｄ変換部６２から出力されたデジタル
信号は、適応フィルタ回路３０のサンプリング周波数に
相当するように、間引き器６４でデータの間引きが行わ
れる。その際、間引かれる前のデータは最小位相推移フ
ィルタ６３によって適応フィルタ回路３０でのサンプリ
ング周波数の１／２以下の周波数に帯域制限されてい
る。

【００４７】また、図４に示すように、Ｄ／Ａコンバー
タ７０においては、ＦＩＲフィルタ３１から出力された
デジタル信号が、補間器７１によりＤ／Ａ変換部７３の
サンプリング周波数（適応フィルタ回路３０のサンプリ
ング周波数より高い周波数）に相当するようにデータの
補間が行われる。補間器７１の出力は最小位相推移フィ
ルタ７２により適応フィルタ回路３０のサンプリング周
波数の１／２以下の周波数に帯域制限された後、Ｄ／Ａ
変換部７３でアナログ信号に変換され、アナログローパ
スフィルタ７４を介してアンプ２５に入力される。

【００４８】上記のような構成のＡ／Ｄコンバータ５
０、Ａ／Ｄコンバータ６０、Ｄ／Ａコンバータ７０は、
図１７〜１９に示した構成をとるＡ／Ｄコンバータ２
３、Ａ／Ｄコンバータ２９、Ｄ／Ａコンバータ２４に比
べて遅延時間を短くすることが可能である。

【００４９】すなわち、オーバーサンプリング方式によ
りサンプリング周波数が高いので、アナログローパスフ
ィルタ５１、６１、７４の遅延量は小さく、また、最小
位相推移フィルタ５３、６３、７２を適応フィルタ回路
３０のサンプリング周波数に対するアンチエリアシング
フィルタとしているので、デジタルフィルタであって
も、遅延量は直線位相フィルタよりも小さい。

【００５０】最小位相推移フィルタは、前述のＦＩＲフ
ィルタとハードウエア的には、同様の構成を有するが、
位相特性が直線位相ではなく、位相推移が最小になるよ
うに加重係数が定められるので、遅延量は非常に小さい
ものである。

【００５１】また、図１の構成において、遅延回路３６
の遅延量は、Ｄ／Ａコンバータ７０→アンプ２５→スピ
ーカ２６→残差検出用マイクロホン２７→アンプ２８→
Ａ／Ｄコンバータ６０の経路に伴う主要な遅延に相当す
るサンプル数分とされる。その設定は、従来のようなラ
ンダムノイズでなく、例えば所定のトーン信号を、Ａ／
Ｄコンバータ５０に入力し、その出力信号をＤ／Ａコン
バータ７０→アンプ２５→スピーカ２６→残差検出用マ
イクロホン２７→アンプ２８→Ａ／Ｄコンバータ６０の
経路に入力し、Ａ／Ｄコンバータ５０の出力信号とＤ／
Ａコンバータ７０の出力信号との遅延時間（サンプル数
相当）を測定して設定するだけでよい。

【００５２】また、遅延回路３６を可変遅延回路の構成
にして、この遅延回路３６の出力信号と、Ａ／Ｄコンバ
ータ６０からのデジタル信号とを減算し、その減算結果
が零または最小になるように遅延回路３６の遅延量を自
動的にサーチして設定するようにすることもできる。

【００５３】この場合、遅延回路３６の遅延量の設定に
当たっては、トーン信号を用いることができ、従来のよ
うな耳障りなランダムノイズを用いる必要はない。

【００５４】図１の構成において、遅延回路３６は、単
純な遅延回路であるので、従来とは異なり、この遅延回
路３６の持つインパルスレスポンスは、Ｄ／Ａコンバー
タ７０→アンプ２５→スピーカ２６→残差検出用マイク
ロホン２７→アンプ２８→Ａ／Ｄコンバータ６０の経路
の持つインパルスレスポンスとは異なるが、その騒音低
減効果は、ほとんど変わらないことを発明者等は確認し
た。

【００５５】図５及び図６は、ＦＩＲフィルタ３３の代
わりに遅延回路３６を用いたことの効果を確認する実験
結果（シミュレーションによる実験結果）を示すもので
ある。

【００５６】すなわち、図５は、図１５に示したよう
に、ＦＩＲフィルタ３３を用いると共に、そのインパル
スレスポンスを、Ｄ／Ａコンバータ２４→アンプ２５→
スピーカ２６→残差検出用マイクロホン２７→アンプ２
８→Ａ／Ｄコンバータ２９の経路の持つインパルスレス
ポンスと同等のものにした場合の騒音低減のシミュレー
ション結果を示す。

【００５７】また、図６は、ＦＩＲフィルタ３３に代え
て遅延回路３６を用い、その遅延時間を、図５の経路と
同じＤ／Ａコンバータ２４〜Ａ／Ｄコンバータ２９の経
路に伴う主要な遅延に相当するサンプル数分とした場合
のシミュレーション結果を示す。

【００５８】以上のシミュレーションにおいては、ＦＩ
Ｒフィルタ３１，３３のタップ数は１２８とした。ま
た、Ｄ／Ａコンバータ２４→アンプ２５→スピーカ２６
→残差検出用マイクロホン２７→アンプ２８→Ａ／Ｄコ
ンバータ２９の経路の持つインパルスレスポンスの一例
として、図７に示すようなものを用いた。

【００５９】図５及び図６から明らかなように、単純な
遅延回路３６を用いても、ＦＩＲフィルタ３３を用いた
場合と同様の騒音低減動作を行なうことが確認された。
以上のようにして、ＦＩＲフィルタ３３の代わりに、遅
延回路３６を用いるこの発明によれば、適応フィルタ回
路３０のＦＩＲフィルタを１個にすることができるの
で、構成を簡略化することができる。

【００６０】そして、このため、適応フィルタ回路３０
は、ＤＳＰ（デジタルシグナルプロセッサ）で構成した
場合に、ＦＩＲフィルタが１個になる分だけ、ＦＩＲフ
ィルタ３１のタップ数を増やしたり、データのサンプリ
ング周波数を高くすることができ、騒音低減能力を高め
ることができる。また、ＤＳＰのプログラムもＦＩＲフ
ィルタ３３を用いない分だけ簡単になるので、ＤＳＰで
の処理時間を短縮できるという効果がある。

【００６１】次に、上述したように、図１の例の構成に
おいては、Ａ／Ｄコンバータ５０、Ａ／Ｄコンバータ６
０、Ｄ／Ａコンバータ７０は、最小位相推移フィルタ５
３、６３、７２を使用しているので、図１７〜１９に示
した構成をとるＡ／Ｄコンバータ２３、Ａ／Ｄコンバー
タ２９、Ｄ／Ａコンバータ２４に比べて遅延時間を短く
することが可能であり、騒音低減効果を向上させること
ができる。

【００６２】図９及び図１０は、Ａ／Ｄコンバータ５０
及び６０、Ｄ／Ａコンバータ７０を用いたことによる効
果を確認する実験結果（シミュレーションによる実験結
果）を示すものである。図８は、このシミュレーション
において、騒音低減動作を行なっていないときに、音場
１１で観測される騒音源１０からの信号である。これら
の図において、縦軸は振幅を示し、横軸は時間を示して
いる。

【００６３】図１の構成を持つ騒音低減装置において、
騒音低減装置の持つ遅延量を２通りに変え、騒音低減の
シミュレーションを行ったときの結果が図９及び図１０
であり、図１０の場合は、図９の場合の５倍の遅延量を
騒音低減装置に持たせている。

【００６４】図８〜図１０は、それぞれ５秒間分のデー
タであり、最後の１秒間分の波形の電圧の比較を行う
と、図８に示される騒音源に対し、遅延量が小さい図９
の場合では約１８ｄＢの騒音低減が見られ、遅延量が大
きい図１０の場合では約５ｄＢの騒音低減が見られる。

【００６５】Ａ／Ｄコンバータ５０、６０及びＤ／Ａコ
ンバータ７０を用いることによる効果は、遅延回路３６
ではなく、ＦＩＲフィルタ３３を用いる場合にも同様に
奏するので、以上のシミュレーションにおいては、遅延
回路３６の代わりにＦＩＲフィルタ３３を用いている。
そして、騒音源は１ｋＨｚのローパスフィルタを通した
ランダムノイズとし、ＦＩＲフィルタ３１，３３のタッ
プ数は１２８とした。

【００６６】また、騒音源１０→残差検出用マイクロホ
ン２７→アンプ２８の経路の持つインパルスレスポンス
の一例として、図１１に示すようなものを用い、騒音源
１０→騒音収音用マイクロホン２１→アンプ２２の経路
の持つインパルスレスポンスの一例として、図１２に示
すようなものを用いた。

【００６７】図９及び図１０から明らかなように、騒音
低減装置の持つ遅延量を小さく抑えることにより、騒音
低減量が向上されることが確認された。

【００６８】なお、適応のアルゴリズムは、ＬＭＳアル
ゴリズムに限られるものではなく、その改良方法や学習
同定法、その他を使用することができる。

【００６９】

【発明の効果】以上説明したように、この発明によれ
ば、適応フィルタを用いた騒音低減装置において、Ａ／
Ｄ変換およびＤ／Ａ変換を行なう際の、アンチエリアシ
ングフィルタとしての最小推移フィルタを使用するの
で、遅延時間を短くすることができ、騒音低減能力を高
めることができる。

【００７０】

【図面の簡単な説明】

【図１】この発明による騒音低減装置の一実施例のブロ
ック図である。

【図２】この発明による騒音低減装置に用いるＡ／Ｄコ
ンバータの一実施例のブロック図である。

【図３】この発明による騒音低減装置に用いるＡ／Ｄコ
ンバータの一実施例のブロック図である。

【図４】この発明による騒音低減装置に用いるＤ／Ａコ
ンバータの一実施例のブロック図である。

【図５】従来の騒音低減装置の一例による騒音低減のシ
ミュレーション結果を示す図である。

【図６】この発明による騒音低減装置の一実施例の騒音
低減のシミュレーション結果を示す図である。

【図７】Ｄ／Ａコンバータ２４→アンプ２５→スピーカ
２６→残差検出用マイクロホン２７→アンプ２８→Ａ／
Ｄコンバータ２９の経路の持つインパルスレスポンスの
一例を示す図である。

【図８】この発明による騒音低減装置の一実施例の騒音
低減のシミュレーションに用いた騒音源を説明するため
の図である。

【図９】この発明による騒音低減装置の一実施例の騒音
低減のシミュレーション結果を示す図である。

【図１０】図９の場合に対し、５倍の遅延量を騒音低減
装置内に持つ場合の騒音低減のシミュレーション結果を
示す図である。

【図１１】図１の騒音源１０→残差検出用マイクロホン
２７→アンプ２８の経路の持つインパルスレスポンスの
一例を示す図である。

【図１２】図１の騒音源１０→騒音収音用マイクロホン
２１→アンプ２２の経路の持つインパルスレスポンスの
一例を示す図である。

【図１３】適応雑音低減回路の概要を示すブロック図で
ある。

【図１４】適応フィルタ回路の一実施例を示す図であ
る。

【図１５】従来の騒音低減装置の一例のブロック図であ
る。

【図１６】図１５の騒音低減装置の初期化回路の構成を
示すブロック図である。

【図１７】アンチエリアシングフィルタを含むＡ／Ｄコ
ンバータの一例のブロック図である。

【図１８】アンチエリアシングフィルタを含むＡ／Ｄコ
ンバータの一例のブロック図である。

【図１９】アンチエリアシングフィルタを含むＤ／Ａコ
ンバータの一例のブロック図である。

【図２０】アナログフィルタの遅延特性の一例を示す図
である。

【符号の説明】

２１騒音収音用マイクロホン２６スピーカ２７残差検出用マイクロホン３０適応フィルタ回路３１、３３ＦＩＲフィルタ３２ＬＭＳ演算回路３６遅延回路５０、６０Ａ／Ｄコンバータ５３、６３、７２最小位相推移フィルタ５４、６４間引き器７１補間器７０Ｄ／Ａコンバータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10K 11/178 H03H 21/00 H04R 3/00 310

Claims

(57)【特許請求の範囲】

【請求項１】騒音源より発せられる騒音を収音するため
の騒音収音用マイクロホンと、前記騒音収音用マイクロホンの出力信号から、騒音低減
対象となる音場での騒音を打ち消すための打ち消し音を
形成する打ち消し音形成手段と、前記打ち消し音形成手段の出力の供給を受け、前記打ち
消し音を放音するための放音手段と、前記騒音低減対象となる音場での騒音残差を収音するた
めの残差検出用マイクロホンとを備え、前記打ち消し音形成手段は、適応フィルタを備えると共
に、前記残差検出用マイクロホンの出力信号が供給さ
れ、前記残差騒音が最小になるように、前記適応フィル
タの特性が調整されるものであって、前記打ち消し音形成手段の前記適応フィルタは、ＦＩＲ
フィルタで構成され、前記騒音収音用マイクロホンの出
力信号及び前記残差検出用マイクロホンの出力信号はデ
ジタル信号に変換されて前記打ち消し音形成手段に供給
され、前記打ち消し音形成手段の出力信号は、デジタル
信号からアナログ信号に変換されて前記放音手段に供給
されると共に、前記打ち消し音形成手段に供給される前記残差検出用マ
イクロホンの出力信号及び前記騒音収音用マイクロホン
からの入力信号をデジタル信号に変換する際に用いるデ
ジタルフィルタと、前記打ち消し音形成手段から出力さ
れたデジタル信号をアナログ信号に変換する際に用いる
デジタルフィルタが、それぞれ最小位相推移フィルタで
構成されたことを特徴とする騒音低減装置。
【請求項２】前記打ち消し音形成手段の前記適応フィル
タはＦＩＲフィルタで構成され、前記打ち消し音形成手
段にデジタル信号を供給するＡ／Ｄコンバータが、間引
き器を有するオーバーサンプリング型で構成されてなる
と共に、前記打ち消し音形成手段からのデジタル出力を
アナログ信号に変換するＤ／Ａコンバータが、補間器を
有するオーバーサンプリング型で構成されてなることを
特徴とする請求項１に記載の騒音低減装置。