JP3487458B2 - 並列信号伝送装置 - Google Patents
並列信号伝送装置Info
- Publication number
- JP3487458B2 JP3487458B2 JP01203195A JP1203195A JP3487458B2 JP 3487458 B2 JP3487458 B2 JP 3487458B2 JP 01203195 A JP01203195 A JP 01203195A JP 1203195 A JP1203195 A JP 1203195A JP 3487458 B2 JP3487458 B2 JP 3487458B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- line
- request
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＣＳＩバス等の並列信
号伝送路にて発生する信号間スキューを補正する機能を
有する並列信号伝送装置に関する。
号伝送路にて発生する信号間スキューを補正する機能を
有する並列信号伝送装置に関する。
【０００２】
【従来の技術】複数の信号を並列に伝送路を介して伝送
する場合、複数の信号は伝送中に信号間スキューが発生
する。特開平１ー１４９１５４号公報には、対向する装
置間で信号の授受を行う並列インターフェースにおい
て、伝送路で発生する信号間スキューを補正するように
したデータ転送方式が記載されている。このデータ転送
方式では、転送路は各信号に対して双方向独立の線路を
持つ全二重構成である。対向する装置には主従関係があ
り、主装置が制御のほとんどを行う。
する場合、複数の信号は伝送中に信号間スキューが発生
する。特開平１ー１４９１５４号公報には、対向する装
置間で信号の授受を行う並列インターフェースにおい
て、伝送路で発生する信号間スキューを補正するように
したデータ転送方式が記載されている。このデータ転送
方式では、転送路は各信号に対して双方向独立の線路を
持つ全二重構成である。対向する装置には主従関係があ
り、主装置が制御のほとんどを行う。
【０００３】このデータ転送方式の動作としては、ま
ず、主装置から従装置に回線の１本を使って試験信号を
送信する。従装置は受信した試験信号を全ての回線を通
じて主装置側へ折り返す。主装置は受信した試験信号の
回線毎の遅延量を測定することにより従装置から主装置
への信号伝送における信号間スキューを検知して補正す
る。次に、主装置から従装置に回線毎に試験信号を送信
する。従装置は受信した信号を回線毎に主装置に折り返
す。主装置は受信信号の回線毎の遅延量から今度は主装
置から従装置への信号伝送における信号間スキューを検
知して補正する。
ず、主装置から従装置に回線の１本を使って試験信号を
送信する。従装置は受信した試験信号を全ての回線を通
じて主装置側へ折り返す。主装置は受信した試験信号の
回線毎の遅延量を測定することにより従装置から主装置
への信号伝送における信号間スキューを検知して補正す
る。次に、主装置から従装置に回線毎に試験信号を送信
する。従装置は受信した信号を回線毎に主装置に折り返
す。主装置は受信信号の回線毎の遅延量から今度は主装
置から従装置への信号伝送における信号間スキューを検
知して補正する。
【０００４】
【発明が解決しようとする課題】上記データ転送方式で
は、対向する装置からの折り返し信号によって信号間ス
キューを検知して補正するので、伝送路の信号伝送方向
が一方向のみの場合や、伝送路が半二重の構成になって
いて各信号が一つの回線を時分割で共有して双方向に伝
送する場合には適用できない。また、試験信号の送信側
は試験信号の受信側が試験信号を受信する準備ができて
から試験信号の送信を開始しないと、誤動作が起こって
試験信号遅延量の正しい測定ができないが、そのような
構成は特開平１ー１４９１５４号公報に記載されていな
い。また、双方向の信号間スキュー補正を行うのに試験
信号が少なくとも伝送路を２往復する時間を必要とし、
本来の信号伝送の効率を損なうことになりかねない。
は、対向する装置からの折り返し信号によって信号間ス
キューを検知して補正するので、伝送路の信号伝送方向
が一方向のみの場合や、伝送路が半二重の構成になって
いて各信号が一つの回線を時分割で共有して双方向に伝
送する場合には適用できない。また、試験信号の送信側
は試験信号の受信側が試験信号を受信する準備ができて
から試験信号の送信を開始しないと、誤動作が起こって
試験信号遅延量の正しい測定ができないが、そのような
構成は特開平１ー１４９１５４号公報に記載されていな
い。また、双方向の信号間スキュー補正を行うのに試験
信号が少なくとも伝送路を２往復する時間を必要とし、
本来の信号伝送の効率を損なうことになりかねない。
【０００５】本発明は、伝送路の信号伝送方向が一方向
のみの場合や伝送路が半二重の構成になっている場合に
も適用でき、誤動作を防止できて本来の信号伝送の効率
を損なうことなく信号間スキューを正しく補正できる並
列信号伝送装置を提供することを目的とする。
のみの場合や伝送路が半二重の構成になっている場合に
も適用でき、誤動作を防止できて本来の信号伝送の効率
を損なうことなく信号間スキューを正しく補正できる並
列信号伝送装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、複数の信号を複数の回線を
有する伝送路を並列に介して伝送する並列信号伝送装置
において、信号送信側にて試験信号を生成して該試験信
号を前記伝送路の全ての回線に同じタイミングで送信す
る試験信号送信手段と、前記伝送路の各回線からの前記
試験信号を受信する信号受信側において、前記伝送路の
各回線からの前記試験信号を受信した各時点を前記各回
線毎に始点とし、前記伝送路の全ての回線からの前記試
験信号のうち最後の試験信号を受信した時点を終点とし
て、前記各回線毎に前記始点から前記終点までの時間を
測定して記憶し、前記伝送路の各回線で伝送された前記
複数の信号に対してそれぞれ前記記憶した時間分だけ遅
延をかけることにより、前記複数の信号の伝送中に発生
した信号間スキューを補正する信号間スキュー補正手段
とを備えたことを特徴とするものである。
め、請求項１記載の発明は、複数の信号を複数の回線を
有する伝送路を並列に介して伝送する並列信号伝送装置
において、信号送信側にて試験信号を生成して該試験信
号を前記伝送路の全ての回線に同じタイミングで送信す
る試験信号送信手段と、前記伝送路の各回線からの前記
試験信号を受信する信号受信側において、前記伝送路の
各回線からの前記試験信号を受信した各時点を前記各回
線毎に始点とし、前記伝送路の全ての回線からの前記試
験信号のうち最後の試験信号を受信した時点を終点とし
て、前記各回線毎に前記始点から前記終点までの時間を
測定して記憶し、前記伝送路の各回線で伝送された前記
複数の信号に対してそれぞれ前記記憶した時間分だけ遅
延をかけることにより、前記複数の信号の伝送中に発生
した信号間スキューを補正する信号間スキュー補正手段
とを備えたことを特徴とするものである。
【０００７】 請求項２記載の発明は、複数の信号を並
列に伝送路を介して伝送する並列信号伝送装置におい
て、試験信号の送信側にて試験信号の受信側に対して試
験信号を送信する前に試験信号の送信を知らせる要求信
号を送信し、試験信号の受信側にて前記要求信号を受信
して試験信号を受信する準備をした後に応答信号を試験
信号の送信側に返送し、試験信号の送信側にて前記応答
信号の受信を確認してから試験信号を前記伝送路の全て
の回線に同じタイミングで送信する信号間スキュー補正
用信号送受信手段と、前記伝送路の各回線からの前記試
験信号を受信する信号受信側において、前記伝送路の各
回線からの前記試験信号を受信した各時点を前記各回線
毎に始点とし、前記伝送路の全ての回線からの前記試験
信号のうち最後の試験信号を受信した時点を終点とし
て、前記各回線毎に前記始点から前記終点までの時間を
測定して記憶し、前記伝送路の各回線で伝送された前記
複数の信号に対してそれぞれ前記記憶した時間分だけ遅
延をかけることにより、前記複数の信号の伝送中に発生
した信号間スキューを補正する信号間スキュー補正手段
とを備えたことを特徴とするものである。
列に伝送路を介して伝送する並列信号伝送装置におい
て、試験信号の送信側にて試験信号の受信側に対して試
験信号を送信する前に試験信号の送信を知らせる要求信
号を送信し、試験信号の受信側にて前記要求信号を受信
して試験信号を受信する準備をした後に応答信号を試験
信号の送信側に返送し、試験信号の送信側にて前記応答
信号の受信を確認してから試験信号を前記伝送路の全て
の回線に同じタイミングで送信する信号間スキュー補正
用信号送受信手段と、前記伝送路の各回線からの前記試
験信号を受信する信号受信側において、前記伝送路の各
回線からの前記試験信号を受信した各時点を前記各回線
毎に始点とし、前記伝送路の全ての回線からの前記試験
信号のうち最後の試験信号を受信した時点を終点とし
て、前記各回線毎に前記始点から前記終点までの時間を
測定して記憶し、前記伝送路の各回線で伝送された前記
複数の信号に対してそれぞれ前記記憶した時間分だけ遅
延をかけることにより、前記複数の信号の伝送中に発生
した信号間スキューを補正する信号間スキュー補正手段
とを備えたことを特徴とするものである。
【０００８】 請求項３記載の発明は、複数の信号を並
列に伝送路を介して伝送し、この伝送路が半二重である
並列信号伝送装置において、前記伝送路の両側に設けら
れて相手側に対して試験信号の送信前に試験信号の送信
を知らせる要求信号を送信し、相手側からの要求信号を
受信して応答信号を相手側に返送し、相手側からの応答
信号を受信する２つの要求／応答信号送受信手段と、前
記伝送路の両側に設けられて前記２つの要求／応答信号
送受信手段のうち前記伝送路の同じ側に設けられた要求
／応答信号送受信手段の応答信号受信により試験信号を
前記伝送路の全ての回線に同じタイミングで送信し、前
記伝送路の各回線からの前記試験信号を受信する信号受
信側において、前記伝送路の各回線からの前記試験信号
を受信した各時点を前記各回線毎に始点とし、前記伝送
路の全ての回線からの前記試験信号のうち最後の試験信
号を受信した時点を終点として、前記各回線毎に前記始
点から前記終点までの時間を測定して記憶し、前記伝送
路の各回線で伝送されてきた前記複数の信号に対してそ
れぞれ前記記憶した時間分だけ遅延をかけることによ
り、前記複数の信号の伝送中に発生した信号間スキュー
を補正する２つの信号間スキュー補正手段とを備え、前
記２つの要求／応答信号送受信手段及び前記２つの信号
間スキュー補正手段の動作順位を予め決めておくことを
特徴とするものである。
列に伝送路を介して伝送し、この伝送路が半二重である
並列信号伝送装置において、前記伝送路の両側に設けら
れて相手側に対して試験信号の送信前に試験信号の送信
を知らせる要求信号を送信し、相手側からの要求信号を
受信して応答信号を相手側に返送し、相手側からの応答
信号を受信する２つの要求／応答信号送受信手段と、前
記伝送路の両側に設けられて前記２つの要求／応答信号
送受信手段のうち前記伝送路の同じ側に設けられた要求
／応答信号送受信手段の応答信号受信により試験信号を
前記伝送路の全ての回線に同じタイミングで送信し、前
記伝送路の各回線からの前記試験信号を受信する信号受
信側において、前記伝送路の各回線からの前記試験信号
を受信した各時点を前記各回線毎に始点とし、前記伝送
路の全ての回線からの前記試験信号のうち最後の試験信
号を受信した時点を終点として、前記各回線毎に前記始
点から前記終点までの時間を測定して記憶し、前記伝送
路の各回線で伝送されてきた前記複数の信号に対してそ
れぞれ前記記憶した時間分だけ遅延をかけることによ
り、前記複数の信号の伝送中に発生した信号間スキュー
を補正する２つの信号間スキュー補正手段とを備え、前
記２つの要求／応答信号送受信手段及び前記２つの信号
間スキュー補正手段の動作順位を予め決めておくことを
特徴とするものである。
【０００９】 請求項４記載の発明は、複数の信号を並
列に伝送路を介して伝送し、この伝送路が全二重である
並列信号伝送装置において、前記伝送路の両側に設けら
れて相手側に対して試験信号の送信前に試験信号の送信
を知らせる要求信号を送信し、相手側からの要求信号を
受信して応答信号を相手側に返送し、相手側からの応答
信号を受信する２つの要求／応答信号送受信手段と、前
記伝送路の両側に設けられて前記２つの要求／応答信号
送受信手段のうち前記伝送路の同じ側に設けられた要求
／応答信号送受信手段の応答信号受信により試験信号を
前記伝送路の全ての回線に同じタイミングで送信し、前
記伝送路の各回線からの前記試験信号を受信する信号受
信側において、前記伝送路の各回線からの前記試験信号
を受信した各時点を前記各回線毎に始点とし、前記伝送
路の全ての回線からの前記試験信号のうち最後の試験信
号を受信した時点を終点として、前記各回線毎に前記始
点から前記終点までの時間を測定して記憶し、前記伝送
路の各回線で伝送されてきた前記複数の信号に対してそ
れぞれ前記記憶した時間分だけ遅延をかけることによ
り、前記複数の信号の伝送中に発生した信号間スキュー
を補正する２つの信号間スキュー補正手段とを備え、前
記２つの要求／応答信号送受信手段の一方が前記要求信
号を送信した場合に前記２つの要求／応答信号送受信手
段の他方も前記要求信号を送信して前記２つの要求／応
答信号送受信手段及び前記２つの信号間スキュー補正手
段が同時に双方向にて同じ一連の動作を行うようにした
ことを特徴とするものである。
列に伝送路を介して伝送し、この伝送路が全二重である
並列信号伝送装置において、前記伝送路の両側に設けら
れて相手側に対して試験信号の送信前に試験信号の送信
を知らせる要求信号を送信し、相手側からの要求信号を
受信して応答信号を相手側に返送し、相手側からの応答
信号を受信する２つの要求／応答信号送受信手段と、前
記伝送路の両側に設けられて前記２つの要求／応答信号
送受信手段のうち前記伝送路の同じ側に設けられた要求
／応答信号送受信手段の応答信号受信により試験信号を
前記伝送路の全ての回線に同じタイミングで送信し、前
記伝送路の各回線からの前記試験信号を受信する信号受
信側において、前記伝送路の各回線からの前記試験信号
を受信した各時点を前記各回線毎に始点とし、前記伝送
路の全ての回線からの前記試験信号のうち最後の試験信
号を受信した時点を終点として、前記各回線毎に前記始
点から前記終点までの時間を測定して記憶し、前記伝送
路の各回線で伝送されてきた前記複数の信号に対してそ
れぞれ前記記憶した時間分だけ遅延をかけることによ
り、前記複数の信号の伝送中に発生した信号間スキュー
を補正する２つの信号間スキュー補正手段とを備え、前
記２つの要求／応答信号送受信手段の一方が前記要求信
号を送信した場合に前記２つの要求／応答信号送受信手
段の他方も前記要求信号を送信して前記２つの要求／応
答信号送受信手段及び前記２つの信号間スキュー補正手
段が同時に双方向にて同じ一連の動作を行うようにした
ことを特徴とするものである。
【００１０】請求項５記載の発明は、請求項１，２，３
または４記載の並列信号伝送装置において、前記手段が
一連の動作を少なくとも電源投入時に行うことを特徴と
するものである。
または４記載の並列信号伝送装置において、前記手段が
一連の動作を少なくとも電源投入時に行うことを特徴と
するものである。
【００１１】請求項６記載の発明は、請求項１，２，
３，４または５記載の並列信号伝送装置において、前記
手段が一連の動作を所定時間毎に繰り返して行うことを
特徴とするものである。
３，４または５記載の並列信号伝送装置において、前記
手段が一連の動作を所定時間毎に繰り返して行うことを
特徴とするものである。
【００１２】請求項７記載の発明は、請求項２，３，
４，５または６記載の並列信号伝送装置において、前記
信号間スキュー補正用信号送受信手段または前記要求／
応答信号送受信手段は前記伝送路が空き状態にあること
を確認して要求信号及び応答信号の送信を開始すること
を特徴とするものである。
４，５または６記載の並列信号伝送装置において、前記
信号間スキュー補正用信号送受信手段または前記要求／
応答信号送受信手段は前記伝送路が空き状態にあること
を確認して要求信号及び応答信号の送信を開始すること
を特徴とするものである。
【００１３】請求項８記載の発明は、請求項２，３，
４，５，６または７記載の並列信号伝送装置において、
前記信号間スキュー補正用信号送受信手段または前記要
求／応答信号送受信手段は前記要求信号を受信すると前
記伝送路からの試験信号を遮断して外部に伝送しないよ
うにしたことを特徴とするものである。
４，５，６または７記載の並列信号伝送装置において、
前記信号間スキュー補正用信号送受信手段または前記要
求／応答信号送受信手段は前記要求信号を受信すると前
記伝送路からの試験信号を遮断して外部に伝送しないよ
うにしたことを特徴とするものである。
【００１４】
【作用】請求項１記載の発明では、試験信号送信手段が
信号送信側にて試験信号を生成して該試験信号を伝送路
の全ての回線に同じタイミングで送信する。そして、信
号間スキュー補正手段は、伝送路の各回線からの試験信
号を受信する信号受信側において、伝送路の各回線から
の試験信号を受信した各時点を各回線毎に始点とし、伝
送路の全ての回線からの試験信号のうち最後の試験信号
を受信した時点を終点として、各回線毎に始点から終点
までの時間を測定して記憶し、伝送路の各回線で伝送さ
れた複数の信号に対してそれぞれ記憶した時間分だけ遅
延をかけることにより、複数の信号の伝送中に発生した
信号間スキューを補正する。
信号送信側にて試験信号を生成して該試験信号を伝送路
の全ての回線に同じタイミングで送信する。そして、信
号間スキュー補正手段は、伝送路の各回線からの試験信
号を受信する信号受信側において、伝送路の各回線から
の試験信号を受信した各時点を各回線毎に始点とし、伝
送路の全ての回線からの試験信号のうち最後の試験信号
を受信した時点を終点として、各回線毎に始点から終点
までの時間を測定して記憶し、伝送路の各回線で伝送さ
れた複数の信号に対してそれぞれ記憶した時間分だけ遅
延をかけることにより、複数の信号の伝送中に発生した
信号間スキューを補正する。
【００１５】 請求項２記載の発明では、信号間スキュ
ー補正用信号送受信手段は、試験信号の送信側にて試験
信号の受信側に対して試験信号を送信する前に試験信号
の送信を知らせる要求信号を送信し、試験信号の受信側
にて要求信号を受信して試験信号を受信する準備をした
後に応答信号を試験信号の送信側に返送し、試験信号の
送信側にて応答信号の受信を確認してから試験信号を伝
送路の全ての回線に同じタイミングで送信する。そし
て、信号間スキュー補正手段は、伝送路の各回線からの
試験信号を受信する信号受信側において、伝送路の各回
線からの試験信号を受信した各時点を各回線毎に始点と
し、伝送路の全ての回線からの試験信号のうち最後の試
験信号を受信した時点を終点として、各回線毎に始点か
ら終点までの時間を測定して記憶し、伝送路の各回線で
伝送された複数の信号に対してそれぞれ記憶した時間分
だけ遅延をかけることにより、複数の信号の伝送中に発
生した信号間スキューを補正する。
ー補正用信号送受信手段は、試験信号の送信側にて試験
信号の受信側に対して試験信号を送信する前に試験信号
の送信を知らせる要求信号を送信し、試験信号の受信側
にて要求信号を受信して試験信号を受信する準備をした
後に応答信号を試験信号の送信側に返送し、試験信号の
送信側にて応答信号の受信を確認してから試験信号を伝
送路の全ての回線に同じタイミングで送信する。そし
て、信号間スキュー補正手段は、伝送路の各回線からの
試験信号を受信する信号受信側において、伝送路の各回
線からの試験信号を受信した各時点を各回線毎に始点と
し、伝送路の全ての回線からの試験信号のうち最後の試
験信号を受信した時点を終点として、各回線毎に始点か
ら終点までの時間を測定して記憶し、伝送路の各回線で
伝送された複数の信号に対してそれぞれ記憶した時間分
だけ遅延をかけることにより、複数の信号の伝送中に発
生した信号間スキューを補正する。
【００１６】 請求項３記載の発明では、伝送路の両側
に設けられた２つの要求／応答信号送受信手段は、相手
側に対して試験信号の送信前に試験信号の送信を知らせ
る要求信号を送信し、相手側からの要求信号を受信して
応答信号を相手側に返送し、相手側からの応答信号を受
信する。そして、伝送路の両側に設けられた２つの信号
間スキュー補正手段は、２つの要求／応答信号送受信手
段のうち伝送路の同じ側に設けられた要求／応答信号送
受信手段の応答信号受信により試験信号を伝送路の全て
の回線に同じタイミングで送信し、伝送路の各回線から
の試験信号を受信する信号受信側において、伝送路の各
回線からの試験信号を受信した各時点を各回線毎に始点
とし、伝送路の全ての回線からの試験信号のうち最後の
試験信号を受信した時点を終点として、各回線毎に始点
から終点までの時間を測定して記憶し、伝送路の各回線
で伝送されてきた複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する。これらの２つ
の要求／応答信号送受信手段及び２つの信号間スキュー
補正手段は予め決めておいた動作順位で動作する。
に設けられた２つの要求／応答信号送受信手段は、相手
側に対して試験信号の送信前に試験信号の送信を知らせ
る要求信号を送信し、相手側からの要求信号を受信して
応答信号を相手側に返送し、相手側からの応答信号を受
信する。そして、伝送路の両側に設けられた２つの信号
間スキュー補正手段は、２つの要求／応答信号送受信手
段のうち伝送路の同じ側に設けられた要求／応答信号送
受信手段の応答信号受信により試験信号を伝送路の全て
の回線に同じタイミングで送信し、伝送路の各回線から
の試験信号を受信する信号受信側において、伝送路の各
回線からの試験信号を受信した各時点を各回線毎に始点
とし、伝送路の全ての回線からの試験信号のうち最後の
試験信号を受信した時点を終点として、各回線毎に始点
から終点までの時間を測定して記憶し、伝送路の各回線
で伝送されてきた複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する。これらの２つ
の要求／応答信号送受信手段及び２つの信号間スキュー
補正手段は予め決めておいた動作順位で動作する。
【００１７】 請求項４記載の発明では、伝送路の両側
に設けられた２つの要求／応答信号送受信手段は、相手
側に対して試験信号の送信前に試験信号の送信を知らせ
る要求信号を送信し、相手側からの要求信号を受信して
応答信号を相手側に返送し、相手側からの応答信号を受
信する。そして、伝送路の両側に設けられた２つの信号
間スキュー補正手段は、２つの要求／応答信号送受信手
段のうち伝送路の同じ側に設けられた要求／応答信号送
受信手段の応答信号受信により試験信号を伝送路の全て
の回線に同じタイミングで送信し、伝送路の各回線から
の試験信号を受信する信号受信側において、伝送路の各
回線からの試験信号を受信した各時点を各回線毎に始点
とし、伝送路の全ての回線からの試験信号のうち最後の
試験信号を受信した時点を終点として、各回線毎に始点
から終点までの時間を測定して記憶し、伝送路の各回線
で伝送されてきた複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する。２つの要求／
応答信号送受信手段の一方が要求信号を送信した場合に
２つの要求／応答信号送受信手段の他方も要求信号を送
信して２つの要求／応答信号送受信手段及び２つの信号
間スキュー補正手段が同時に双方向にて同じ一連の動作
を行う。
に設けられた２つの要求／応答信号送受信手段は、相手
側に対して試験信号の送信前に試験信号の送信を知らせ
る要求信号を送信し、相手側からの要求信号を受信して
応答信号を相手側に返送し、相手側からの応答信号を受
信する。そして、伝送路の両側に設けられた２つの信号
間スキュー補正手段は、２つの要求／応答信号送受信手
段のうち伝送路の同じ側に設けられた要求／応答信号送
受信手段の応答信号受信により試験信号を伝送路の全て
の回線に同じタイミングで送信し、伝送路の各回線から
の試験信号を受信する信号受信側において、伝送路の各
回線からの試験信号を受信した各時点を各回線毎に始点
とし、伝送路の全ての回線からの試験信号のうち最後の
試験信号を受信した時点を終点として、各回線毎に始点
から終点までの時間を測定して記憶し、伝送路の各回線
で伝送されてきた複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する。２つの要求／
応答信号送受信手段の一方が要求信号を送信した場合に
２つの要求／応答信号送受信手段の他方も要求信号を送
信して２つの要求／応答信号送受信手段及び２つの信号
間スキュー補正手段が同時に双方向にて同じ一連の動作
を行う。
【００１８】請求項５記載の発明では、請求項１，２，
３または４記載の並列信号伝送装置において、前記手段
が一連の動作を少なくとも電源投入時に行う。
３または４記載の並列信号伝送装置において、前記手段
が一連の動作を少なくとも電源投入時に行う。
【００１９】請求項６記載の発明では、請求項１，２，
３，４または５記載の並列信号伝送装置において、前記
手段が一連の動作を所定時間毎に繰り返して行う。
３，４または５記載の並列信号伝送装置において、前記
手段が一連の動作を所定時間毎に繰り返して行う。
【００２０】請求項７記載の発明では、請求項２，３，
４，５または６記載の並列信号伝送装置において、信号
間スキュー補正用信号送受信手段または要求／応答信号
送受信手段は伝送路が空き状態にあることを確認して要
求信号及び応答信号の送信を開始する。
４，５または６記載の並列信号伝送装置において、信号
間スキュー補正用信号送受信手段または要求／応答信号
送受信手段は伝送路が空き状態にあることを確認して要
求信号及び応答信号の送信を開始する。
【００２１】請求項８記載の発明では、請求項２，３，
４，５，６または７記載の並列信号伝送装置において、
信号間スキュー補正用信号送受信手段または要求／応答
信号送受信手段は要求信号を受信すると伝送路からの試
験信号を遮断して外部に伝送しないようにする。
４，５，６または７記載の並列信号伝送装置において、
信号間スキュー補正用信号送受信手段または要求／応答
信号送受信手段は要求信号を受信すると伝送路からの試
験信号を遮断して外部に伝送しないようにする。
【００２２】
【実施例】図２は請求項１，２，５〜８記載の発明の実
施例の並列信号伝送装置（以後単に伝送装置と記す）を
用いたシステム構成の一例を示す。伝送装置１１，１２
は、伝送路１３の両側に設けられ、端末機器１４，１５
にインターフェースコネクタによって接続される。端末
機器１４は例えばホストコンピュータからなり、端末機
器１５は例えばプリンタからなる。伝送装置１１，１２
は端末機器１４，１５と伝送路１３との間の信号伝送を
行う。
施例の並列信号伝送装置（以後単に伝送装置と記す）を
用いたシステム構成の一例を示す。伝送装置１１，１２
は、伝送路１３の両側に設けられ、端末機器１４，１５
にインターフェースコネクタによって接続される。端末
機器１４は例えばホストコンピュータからなり、端末機
器１５は例えばプリンタからなる。伝送装置１１，１２
は端末機器１４，１５と伝送路１３との間の信号伝送を
行う。
【００２３】図１は伝送装置１１，１２の構成例を示
す。この伝送装置１１，１２は、請求項１，２，５〜８
記載の発明の実施例であり、制御回路１６及び信号伝送
回路１７1〜１７nを有する。制御回路１６は要求信号及
び応答信号の送受信や試験信号の生成などを行う部分で
ある。信号伝送回路１７1〜１７nは、端末機器１４，１
５と伝送路１３の各回線１３1〜１３nとの間の複数の信
号の中継伝送を行うものであり、各信号毎に設けられて
いる。
す。この伝送装置１１，１２は、請求項１，２，５〜８
記載の発明の実施例であり、制御回路１６及び信号伝送
回路１７1〜１７nを有する。制御回路１６は要求信号及
び応答信号の送受信や試験信号の生成などを行う部分で
ある。信号伝送回路１７1〜１７nは、端末機器１４，１
５と伝送路１３の各回線１３1〜１３nとの間の複数の信
号の中継伝送を行うものであり、各信号毎に設けられて
いる。
【００２４】図３は伝送装置１１，１２のうち試験信号
を送信する側の伝送装置における制御回路１６の構成例
を示す。抵抗１８とコンデンサ１９は直流電源電源Ｖｃ
ｃと接地点との間に直列に接続され、抵抗１８とコンデ
ンサ１９の接続点がヒステリシス特性を有するバッファ
２０の入力側に接続されている。電源が投入されると、
コンデンサ１９が抵抗１８を通して電源Ｖｃｃから充電
され、バッファ２０の入力電圧がゆるやかに上昇する。
バッファ２０の入力電圧が所定のレベルを超えると、バ
ッファ２０の出力電圧が高レベル（以下Ｈと称する）に
遷移する。このとき、後述するタイマー２１の出力信号
Ｓ６が低レベル（以下Ｌと称する）であるとすると、ア
ンド回路２２はバッファ２０の出力信号が入力されると
共に、タイマー２１の出力信号Ｓ６がインバータ２３で
反転されて入力されてこれらのアンドをとることにより
出力信号Ｓ１がＨとなる。
を送信する側の伝送装置における制御回路１６の構成例
を示す。抵抗１８とコンデンサ１９は直流電源電源Ｖｃ
ｃと接地点との間に直列に接続され、抵抗１８とコンデ
ンサ１９の接続点がヒステリシス特性を有するバッファ
２０の入力側に接続されている。電源が投入されると、
コンデンサ１９が抵抗１８を通して電源Ｖｃｃから充電
され、バッファ２０の入力電圧がゆるやかに上昇する。
バッファ２０の入力電圧が所定のレベルを超えると、バ
ッファ２０の出力電圧が高レベル（以下Ｈと称する）に
遷移する。このとき、後述するタイマー２１の出力信号
Ｓ６が低レベル（以下Ｌと称する）であるとすると、ア
ンド回路２２はバッファ２０の出力信号が入力されると
共に、タイマー２１の出力信号Ｓ６がインバータ２３で
反転されて入力されてこれらのアンドをとることにより
出力信号Ｓ１がＨとなる。
【００２５】立ち上がり遷移検出回路２４はアンド回路
２２からの入力信号Ｓ１のＬからＨへの遷移を検出して
出力信号Ｓ２がＬからＨになる。一方、伝送路空き検出
回路２５は、端末機器１４，１５と伝送路１３との間で
一切の伝送信号が無くて伝送路１３が空き状態であるこ
とを検出すると、出力信号Ｓ３がＬからＨになる。アン
ド回路２６は立ち上がり遷移検出回路２４からの入力信
号Ｓ２と伝送路空き検出回路２５からの入力信号Ｓ３と
のアンドをとって要求信号として出力する。したがっ
て、伝送路１３の各回線１３1〜１３nのいずれか１つで
も信号伝送中であれば要求信号はＨにならない。要求信
号は試験信号を送信する前に試験信号の送信を知らせる
信号である。伝送路空き検出回路２５はアンド回路２６
からの要求信号がＨになっている期間中は出力信号Ｓ３
をＨに保持する。アンド回路２６からの要求信号は伝送
装置１１，１２のうち試験信号を受信する側の伝送装置
における制御回路１６へ制御信号ラインを介して送信さ
れる。
２２からの入力信号Ｓ１のＬからＨへの遷移を検出して
出力信号Ｓ２がＬからＨになる。一方、伝送路空き検出
回路２５は、端末機器１４，１５と伝送路１３との間で
一切の伝送信号が無くて伝送路１３が空き状態であるこ
とを検出すると、出力信号Ｓ３がＬからＨになる。アン
ド回路２６は立ち上がり遷移検出回路２４からの入力信
号Ｓ２と伝送路空き検出回路２５からの入力信号Ｓ３と
のアンドをとって要求信号として出力する。したがっ
て、伝送路１３の各回線１３1〜１３nのいずれか１つで
も信号伝送中であれば要求信号はＨにならない。要求信
号は試験信号を送信する前に試験信号の送信を知らせる
信号である。伝送路空き検出回路２５はアンド回路２６
からの要求信号がＨになっている期間中は出力信号Ｓ３
をＨに保持する。アンド回路２６からの要求信号は伝送
装置１１，１２のうち試験信号を受信する側の伝送装置
における制御回路１６へ制御信号ラインを介して送信さ
れる。
【００２６】アンド回路２７はアンド回路２６からの要
求信号が入力されると共に、伝送装置１１，１２のうち
試験信号を受信する側の伝送装置における制御回路１６
からの応答信号が入力されてこれらのアンドをとる。試
験信号発生回路２８は、アンド回路２６からの要求信号
に対して伝送装置１１，１２のうち試験信号を受信する
側の伝送装置における制御回路１６から応答信号が返っ
て要求信号と応答信号が同時にＨになってアンド回路２
７からの入力信号Ｓ４がＨになると、すなわち、応答信
号の受信を確認すると、試験信号の出力を開始する。こ
の試験信号は伝送路１３の全ての回線１３1〜１３nに同
じタイミングで送出される。
求信号が入力されると共に、伝送装置１１，１２のうち
試験信号を受信する側の伝送装置における制御回路１６
からの応答信号が入力されてこれらのアンドをとる。試
験信号発生回路２８は、アンド回路２６からの要求信号
に対して伝送装置１１，１２のうち試験信号を受信する
側の伝送装置における制御回路１６から応答信号が返っ
て要求信号と応答信号が同時にＨになってアンド回路２
７からの入力信号Ｓ４がＨになると、すなわち、応答信
号の受信を確認すると、試験信号の出力を開始する。こ
の試験信号は伝送路１３の全ての回線１３1〜１３nに同
じタイミングで送出される。
【００２７】終了検出回路２９は伝送装置１１，１２の
うち試験信号を受信する側の伝送装置における制御回路
１６からの応答信号がＨからＬになるのを検出して出力
信号Ｓ５をＬからＨにする。立ち上がり遷移検出回路２
４は終了検出回路２９からの入力信号Ｓ５がＨになるこ
とによりリセットされて出力信号Ｓ２がＬになる。これ
によってアンド回路２６からの要求信号がＬになる。終
了検出回路２９は、アンド回路２６からの要求信号がＬ
になることによりリセットされ、出力信号Ｓ５がＬにな
る。したがって、信号Ｓ５は一時的にＨになるだけであ
る。
うち試験信号を受信する側の伝送装置における制御回路
１６からの応答信号がＨからＬになるのを検出して出力
信号Ｓ５をＬからＨにする。立ち上がり遷移検出回路２
４は終了検出回路２９からの入力信号Ｓ５がＨになるこ
とによりリセットされて出力信号Ｓ２がＬになる。これ
によってアンド回路２６からの要求信号がＬになる。終
了検出回路２９は、アンド回路２６からの要求信号がＬ
になることによりリセットされ、出力信号Ｓ５がＬにな
る。したがって、信号Ｓ５は一時的にＨになるだけであ
る。
【００２８】タイマー２１は、終了検出回路２９からの
入力信号Ｓ５がＨになると起動し、それから所定の時間
を経過すると出力信号Ｓ６がＬからＨになる。ただし、
タイマー２１は出力信号Ｓ６がＨになることによって自
身をリセットするので、信号Ｓ６はすぐにＬになる。タ
イマー２１の出力信号Ｓ６はインバータ２３で反転され
てアンド回路２２に入力されるが、バッファ２０の出力
信号は既にＨになっていて変化しないから、アンド回路
２２の出力信号Ｓ１が再び立ち上がり遷移を生じ、これ
によって上述と同じ動作が繰り返される。
入力信号Ｓ５がＨになると起動し、それから所定の時間
を経過すると出力信号Ｓ６がＬからＨになる。ただし、
タイマー２１は出力信号Ｓ６がＨになることによって自
身をリセットするので、信号Ｓ６はすぐにＬになる。タ
イマー２１の出力信号Ｓ６はインバータ２３で反転され
てアンド回路２２に入力されるが、バッファ２０の出力
信号は既にＨになっていて変化しないから、アンド回路
２２の出力信号Ｓ１が再び立ち上がり遷移を生じ、これ
によって上述と同じ動作が繰り返される。
【００２９】図４は伝送装置１１，１２のうち試験信号
を受信する側の伝送装置における制御回路１６の構成例
を示す。この制御回路１６は伝送路空き検出回路３０、
遅延設定終了検出回路３１、インバータ３２及びアンド
回路３３を有する。伝送路空き検出回路３０は、上記伝
送路空き検出回路２５と全く同じものである。ただし、
伝送路空き検出回路３０は要求信号の代りにアンド回路
３３からの応答信号が入力される。
を受信する側の伝送装置における制御回路１６の構成例
を示す。この制御回路１６は伝送路空き検出回路３０、
遅延設定終了検出回路３１、インバータ３２及びアンド
回路３３を有する。伝送路空き検出回路３０は、上記伝
送路空き検出回路２５と全く同じものである。ただし、
伝送路空き検出回路３０は要求信号の代りにアンド回路
３３からの応答信号が入力される。
【００３０】遅延設定終了検出回路３１は、伝送装置１
１，１２のうち試験信号を送信する側の伝送装置におけ
る制御回路１６からの要求信号が入力され、この要求信
号がＨになって伝送路１３の全ての回線１３1〜１３nか
らの信号（試験信号）を受信したことを検出すると、出
力信号Ｓ８をＨにする。アンド回路３３は、遅延設定終
了検出回路３１の出力信号Ｓ８がインバータ３２で反転
されて入力されると共に、伝送装置１１，１２のうち試
験信号を送信する側の伝送装置における制御回路１６か
らの要求信号及び伝送路空き検出回路３０の出力信号Ｓ
７が入力され、これらのアンドをとって応答信号として
出力する。したがって、この制御回路は要求信号がＨに
なると、伝送路１３の全ての回線１３1〜１３nの伝送信
号が無いことを確認して応答信号をＨにすることにな
り、つまり、試験信号を受信する準備をした後に応答信
号をＨにすることになる。アンド回路３３からの応答信
号は、遅延設定終了検出回路３１の出力信号Ｓ８がＨに
なると、Ｌになる。アンド回路３３からの応答信号は伝
送装置１１，１２のうち試験信号を送信する側の伝送装
置における制御回路１６へ制御信号ラインを介して送信
される。
１，１２のうち試験信号を送信する側の伝送装置におけ
る制御回路１６からの要求信号が入力され、この要求信
号がＨになって伝送路１３の全ての回線１３1〜１３nか
らの信号（試験信号）を受信したことを検出すると、出
力信号Ｓ８をＨにする。アンド回路３３は、遅延設定終
了検出回路３１の出力信号Ｓ８がインバータ３２で反転
されて入力されると共に、伝送装置１１，１２のうち試
験信号を送信する側の伝送装置における制御回路１６か
らの要求信号及び伝送路空き検出回路３０の出力信号Ｓ
７が入力され、これらのアンドをとって応答信号として
出力する。したがって、この制御回路は要求信号がＨに
なると、伝送路１３の全ての回線１３1〜１３nの伝送信
号が無いことを確認して応答信号をＨにすることにな
り、つまり、試験信号を受信する準備をした後に応答信
号をＨにすることになる。アンド回路３３からの応答信
号は、遅延設定終了検出回路３１の出力信号Ｓ８がＨに
なると、Ｌになる。アンド回路３３からの応答信号は伝
送装置１１，１２のうち試験信号を送信する側の伝送装
置における制御回路１６へ制御信号ラインを介して送信
される。
【００３１】図５は伝送装置１１，１２のうち試験信号
を送信する側の伝送装置における信号伝送回路１７1〜
１７nの一例を示す。この信号伝送回路１７1〜１７
nは、それぞれアンド回路３４，３５、インバータ３６
及びオア回路３７を有し、端末機器から伝送路１３へ送
出される信号と試験信号とを切り換えて伝送路１３へ送
出する。
を送信する側の伝送装置における信号伝送回路１７1〜
１７nの一例を示す。この信号伝送回路１７1〜１７
nは、それぞれアンド回路３４，３５、インバータ３６
及びオア回路３７を有し、端末機器から伝送路１３へ送
出される信号と試験信号とを切り換えて伝送路１３へ送
出する。
【００３２】即ち、端末機器から伝送路１３へ送出され
る信号は、伝送装置１１，１２のうち試験信号を送信す
る側の伝送装置における制御回路１６からの要求信号が
Ｌである時にインバータ３６の出力信号によりアンド回
路３４を通り、オア回路３７を通って伝送路１３へ送出
される。また、伝送装置１１，１２のうち試験信号を送
信する側の伝送装置における制御回路１６からの要求信
号がＨになった時には、インバータ３６の出力信号がＬ
になって端末機器から伝送路１３への信号がアンド回路
３４で遮断される。同時に、伝送装置１１，１２のうち
試験信号を送信する側の伝送装置における制御回路１６
からの試験信号は、伝送装置１１，１２のうち試験信号
を送信する側の伝送装置における制御回路１６からの要
求信号によりアンド回路３５を通り、オア回路３７を通
って伝送路１３へ送出される。
る信号は、伝送装置１１，１２のうち試験信号を送信す
る側の伝送装置における制御回路１６からの要求信号が
Ｌである時にインバータ３６の出力信号によりアンド回
路３４を通り、オア回路３７を通って伝送路１３へ送出
される。また、伝送装置１１，１２のうち試験信号を送
信する側の伝送装置における制御回路１６からの要求信
号がＨになった時には、インバータ３６の出力信号がＬ
になって端末機器から伝送路１３への信号がアンド回路
３４で遮断される。同時に、伝送装置１１，１２のうち
試験信号を送信する側の伝送装置における制御回路１６
からの試験信号は、伝送装置１１，１２のうち試験信号
を送信する側の伝送装置における制御回路１６からの要
求信号によりアンド回路３５を通り、オア回路３７を通
って伝送路１３へ送出される。
【００３３】図６は伝送装置１１，１２のうち試験信号
を受信する側の伝送装置における信号伝送回路１７1〜
１７nの一例を示す。この信号伝送回路１７1〜１７
nは、それぞれスキュー補正回路３８、インバータ３９
及びアンド回路４０を有する。伝送装置１１，１２のう
ち試験信号を受信する側の伝送装置における制御回路１
６からの応答信号はスキュー補正回路３８に入力される
と共に、インバータ３９で反転されてアンド回路４０に
入力される。伝送路１３の回線１３1〜１３nからの信号
（試験信号）はスキュー補正回路３８により遅延され、
スキュー補正回路３８は応答信号がＨになると伝送路１
３からの信号に対する遅延量を段階的に増していく。そ
して、スキュー補正回路３８は伝送路１３からの信号に
対する遅延量を上記遅延設定終了検出回路３１からの入
力信号Ｓ８がＨになった時点の遅延量で固定する。応答
信号がＬになると、伝送路１３からの信号は、スキュー
補正回路３８にてその固定した遅延量だけ遅延され、イ
ンバータ３９の出力信号によりアンド回路４０を通って
端末機器へ送出される。
を受信する側の伝送装置における信号伝送回路１７1〜
１７nの一例を示す。この信号伝送回路１７1〜１７
nは、それぞれスキュー補正回路３８、インバータ３９
及びアンド回路４０を有する。伝送装置１１，１２のう
ち試験信号を受信する側の伝送装置における制御回路１
６からの応答信号はスキュー補正回路３８に入力される
と共に、インバータ３９で反転されてアンド回路４０に
入力される。伝送路１３の回線１３1〜１３nからの信号
（試験信号）はスキュー補正回路３８により遅延され、
スキュー補正回路３８は応答信号がＨになると伝送路１
３からの信号に対する遅延量を段階的に増していく。そ
して、スキュー補正回路３８は伝送路１３からの信号に
対する遅延量を上記遅延設定終了検出回路３１からの入
力信号Ｓ８がＨになった時点の遅延量で固定する。応答
信号がＬになると、伝送路１３からの信号は、スキュー
補正回路３８にてその固定した遅延量だけ遅延され、イ
ンバータ３９の出力信号によりアンド回路４０を通って
端末機器へ送出される。
【００３４】図７は上記スキュー補正回路３８の構成例
を示す。スキュー補正回路３８はリセット回路４１、カ
ウンタ４２、シフトレジスタ４３、デコーダ４４及びマ
ルチプレクサ４５からなる。リセット回路４１は、伝送
装置１１，１２のうち試験信号を受信する側の伝送装置
における制御回路１６からの応答信号を受信すると、一
時的に出力信号Ｓ１０をＨにする。カウンタ４２は、リ
セット回路４１からの入力信号Ｓ１０がＬのときに、伝
送路１３からの信号の受信開始から上記遅延設定終了検
出回路３１からの入力信号Ｓ８がＨになるまでの間に入
力されたクロック信号をカウントすることで、試験信号
を受信した時点から伝送路１３の全ての回線１３1〜１
３nから試験信号を受信するまでの時間を測定して記憶
し、そのカウント値をｍビットのバイナリデータＳ１１
として出力する。また、カウンタ４２は、リセット回路
４１からの入力信号Ｓ１０がＨになると、リセットされ
て出力信号Ｓ１１を全て０にする。
を示す。スキュー補正回路３８はリセット回路４１、カ
ウンタ４２、シフトレジスタ４３、デコーダ４４及びマ
ルチプレクサ４５からなる。リセット回路４１は、伝送
装置１１，１２のうち試験信号を受信する側の伝送装置
における制御回路１６からの応答信号を受信すると、一
時的に出力信号Ｓ１０をＨにする。カウンタ４２は、リ
セット回路４１からの入力信号Ｓ１０がＬのときに、伝
送路１３からの信号の受信開始から上記遅延設定終了検
出回路３１からの入力信号Ｓ８がＨになるまでの間に入
力されたクロック信号をカウントすることで、試験信号
を受信した時点から伝送路１３の全ての回線１３1〜１
３nから試験信号を受信するまでの時間を測定して記憶
し、そのカウント値をｍビットのバイナリデータＳ１１
として出力する。また、カウンタ４２は、リセット回路
４１からの入力信号Ｓ１０がＨになると、リセットされ
て出力信号Ｓ１１を全て０にする。
【００３５】シフトレジスタ４３は、伝送路１３からの
信号をクロック信号に同期して順次に遅らせ、この順次
に遅らせた信号Ｓ１２をｐビット並列に出力する。デコ
ーダ４４はカウンタ４２からのバイナリデータＳ１１を
デコードしてｐビットの出力信号Ｓ１３のうちバイナリ
データＳ１１に相当するビットだけをＨにする。マルチ
プレクサ４５はシフトレジスタ４３からのｐビットの信
号Ｓ１２のうちデコーダ４４の出力信号Ｓ１３のうちＨ
になったビットに対応するものを選択して出力信号Ｓ９
として出力する。
信号をクロック信号に同期して順次に遅らせ、この順次
に遅らせた信号Ｓ１２をｐビット並列に出力する。デコ
ーダ４４はカウンタ４２からのバイナリデータＳ１１を
デコードしてｐビットの出力信号Ｓ１３のうちバイナリ
データＳ１１に相当するビットだけをＨにする。マルチ
プレクサ４５はシフトレジスタ４３からのｐビットの信
号Ｓ１２のうちデコーダ４４の出力信号Ｓ１３のうちＨ
になったビットに対応するものを選択して出力信号Ｓ９
として出力する。
【００３６】このシステムにおける伝送装置１１，１２
は、請求項１記載の発明の実施例であって、複数の信号
を並列に伝送路１３を介して伝送する並列信号伝送装置
において、信号送信側にて試験信号を生成して該試験信
号を伝送路１３の全ての回線１３1〜１３nに同じタイミ
ングで送信する試験信号送信手段としての試験信号発生
回路２８と、信号受信側にて伝送路１３の各回線１３1
〜１３n毎に試験信号を受信した時点から伝送路１３の
全ての回線１３1〜１３nから試験信号を受信するまでの
時間を測定して記憶し、伝送路１３の各回線１３1〜１
３nで伝送された複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する信号間スキュー
補正手段としての信号伝送回路（リセット回路４１、カ
ウンタ４２、シフトレジスタ４３、デコーダ４４及びマ
ルチプレクサ４５からなるスキュー補正回路３８と、イ
ンバータ３９と、アンド回路４０とを有する信号伝送回
路）とを備えたので、伝送路の信号伝送方向が一方向の
みの場合にも適用できる。
は、請求項１記載の発明の実施例であって、複数の信号
を並列に伝送路１３を介して伝送する並列信号伝送装置
において、信号送信側にて試験信号を生成して該試験信
号を伝送路１３の全ての回線１３1〜１３nに同じタイミ
ングで送信する試験信号送信手段としての試験信号発生
回路２８と、信号受信側にて伝送路１３の各回線１３1
〜１３n毎に試験信号を受信した時点から伝送路１３の
全ての回線１３1〜１３nから試験信号を受信するまでの
時間を測定して記憶し、伝送路１３の各回線１３1〜１
３nで伝送された複数の信号に対してそれぞれ記憶した
時間分だけ遅延をかけることにより、複数の信号の伝送
中に発生した信号間スキューを補正する信号間スキュー
補正手段としての信号伝送回路（リセット回路４１、カ
ウンタ４２、シフトレジスタ４３、デコーダ４４及びマ
ルチプレクサ４５からなるスキュー補正回路３８と、イ
ンバータ３９と、アンド回路４０とを有する信号伝送回
路）とを備えたので、伝送路の信号伝送方向が一方向の
みの場合にも適用できる。
【００３７】また、このシステムにおける伝送装置１
１，１２は、請求項２記載の発明の実施例であって、複
数の信号を並列に伝送路１３を介して伝送する並列信号
伝送装置において、試験信号の送信側にて試験信号の受
信側に対して試験信号を送信する前に試験信号の送信を
知らせる要求信号を送信し、試験信号の受信側にて要求
信号を受信して試験信号を受信する準備をした後に応答
信号を試験信号の送信側に返送し、試験信号の送信側に
て応答信号の受信を確認してから試験信号を伝送路１３
の全ての回線１３1〜１３nに同じタイミングで送信する
信号間スキュー補正用信号送受信手段としての図３及び
図４に示す伝送装置１１，１２における制御回路１６
と、試験信号の受信側にて伝送路１３の各回線１３1〜
１３n毎に試験信号を受信した時点から伝送路１３の全
ての回線１３1〜１３nから試験信号を受信するまでの時
間を測定して記憶し、伝送路１３の各回線１３1〜１３n
で伝送された複数の信号に対してそれぞれ記憶した時間
分だけ遅延をかけることにより、複数の信号の伝送中に
発生した信号間スキューを補正する信号間スキュー補正
手段としての信号伝送回路（リセット回路４１、カウン
タ４２、シフトレジスタ４３、デコーダ４４及びマルチ
プレクサ４５からなるスキュー補正回路３８と、インバ
ータ３９と、アンド回路４０とを有する信号伝送回路）
とを備えたので、試験信号の受信側にて要求信号を受信
して試験信号を受信する準備をした後に応答信号を試験
信号の送信側に返送することで誤動作を防止することが
できる。
１，１２は、請求項２記載の発明の実施例であって、複
数の信号を並列に伝送路１３を介して伝送する並列信号
伝送装置において、試験信号の送信側にて試験信号の受
信側に対して試験信号を送信する前に試験信号の送信を
知らせる要求信号を送信し、試験信号の受信側にて要求
信号を受信して試験信号を受信する準備をした後に応答
信号を試験信号の送信側に返送し、試験信号の送信側に
て応答信号の受信を確認してから試験信号を伝送路１３
の全ての回線１３1〜１３nに同じタイミングで送信する
信号間スキュー補正用信号送受信手段としての図３及び
図４に示す伝送装置１１，１２における制御回路１６
と、試験信号の受信側にて伝送路１３の各回線１３1〜
１３n毎に試験信号を受信した時点から伝送路１３の全
ての回線１３1〜１３nから試験信号を受信するまでの時
間を測定して記憶し、伝送路１３の各回線１３1〜１３n
で伝送された複数の信号に対してそれぞれ記憶した時間
分だけ遅延をかけることにより、複数の信号の伝送中に
発生した信号間スキューを補正する信号間スキュー補正
手段としての信号伝送回路（リセット回路４１、カウン
タ４２、シフトレジスタ４３、デコーダ４４及びマルチ
プレクサ４５からなるスキュー補正回路３８と、インバ
ータ３９と、アンド回路４０とを有する信号伝送回路）
とを備えたので、試験信号の受信側にて要求信号を受信
して試験信号を受信する準備をした後に応答信号を試験
信号の送信側に返送することで誤動作を防止することが
できる。
【００３８】また、このシステムにおける伝送装置１
１，１２は、請求項５記載の発明の実施例であって、信
号間スキューを補正するための一連の動作を少なくとも
電源投入時にバッファ２０の出力信号がＨに遷移するこ
とにより行うので、ユーザの手をわずらわせることなく
確実に信号間スキューを補正することができ、信頼性の
高い信号伝送を実現できる。
１，１２は、請求項５記載の発明の実施例であって、信
号間スキューを補正するための一連の動作を少なくとも
電源投入時にバッファ２０の出力信号がＨに遷移するこ
とにより行うので、ユーザの手をわずらわせることなく
確実に信号間スキューを補正することができ、信頼性の
高い信号伝送を実現できる。
【００３９】また、このシステムにおける伝送装置１
１，１２は、請求項６記載の発明の実施例であって、終
了検出回路２９の出力信号Ｓ５がＨになってタイマー２
１が起動してタイマー２１の出力信号Ｓ６がインバータ
２３を介して立ち上がり遷移検出回路２４に入力される
ことで立ち上がり遷移検出回路２４がリセットされるこ
とにより、信号間スキューを補正するための一連の動作
が所定時間毎に繰り返して行われるので、信号間スキュ
ーが環境温度や電源電圧の変動により経時的に変化して
も信号間スキューの発生を抑えることができ、耐環境性
に優れた信号伝送を実現できる。
１，１２は、請求項６記載の発明の実施例であって、終
了検出回路２９の出力信号Ｓ５がＨになってタイマー２
１が起動してタイマー２１の出力信号Ｓ６がインバータ
２３を介して立ち上がり遷移検出回路２４に入力される
ことで立ち上がり遷移検出回路２４がリセットされるこ
とにより、信号間スキューを補正するための一連の動作
が所定時間毎に繰り返して行われるので、信号間スキュ
ーが環境温度や電源電圧の変動により経時的に変化して
も信号間スキューの発生を抑えることができ、耐環境性
に優れた信号伝送を実現できる。
【００４０】また、このシステムにおける伝送装置１
１，１２は、請求項７記載の発明の実施例であって、上
記信号間スキュー補正用信号送受信手段または要求／応
答信号送受信手段としての伝送装置１１，１２における
制御回路１６は伝送路が空き状態にあることを伝送路空
き検出回路２５，３０により確認して要求信号及び応答
信号の送信を開始するので、たとえ信号間スキュー補正
動作を開始する時間になったときに何らかの信号伝送が
ある場合にはそれが完全に終了するまで待つことがで
き、本来の信号伝送の効率を損なうことなく信号間スキ
ューを正しく補正することができる。
１，１２は、請求項７記載の発明の実施例であって、上
記信号間スキュー補正用信号送受信手段または要求／応
答信号送受信手段としての伝送装置１１，１２における
制御回路１６は伝送路が空き状態にあることを伝送路空
き検出回路２５，３０により確認して要求信号及び応答
信号の送信を開始するので、たとえ信号間スキュー補正
動作を開始する時間になったときに何らかの信号伝送が
ある場合にはそれが完全に終了するまで待つことがで
き、本来の信号伝送の効率を損なうことなく信号間スキ
ューを正しく補正することができる。
【００４１】また、このシステムにおける伝送装置１
１，１２は、請求項８記載の発明の実施例であって、上
記信号間スキュー補正用信号送受信手段または上記要求
／応答信号送受信手段は要求信号を受信すると伝送路１
３からの試験信号をアンド回路３４及びインバータ３６
により遮断して外部に伝送しないようにしたので、試験
信号によってシステムに何らかの障害が発生するのを防
止することができ、システムの信頼性を確保することが
できる。
１，１２は、請求項８記載の発明の実施例であって、上
記信号間スキュー補正用信号送受信手段または上記要求
／応答信号送受信手段は要求信号を受信すると伝送路１
３からの試験信号をアンド回路３４及びインバータ３６
により遮断して外部に伝送しないようにしたので、試験
信号によってシステムに何らかの障害が発生するのを防
止することができ、システムの信頼性を確保することが
できる。
【００４２】図８は請求項３記載の発明の実施例の伝送
装置を用いたシステム構成の一例における制御回路を示
す。このシステムでは、ホストコンピュータ１４とプリ
ンタ１５との間で双方向に信号が伝送され、伝送路１３
が半二重の構成となっている場合の例である。要求信号
を先に送信する方の伝送装置、例えば伝送装置１１にお
ける信号伝送回路１７1〜１７n、要求信号を後で送信す
る方の伝送装置１２における信号伝送回路１７1〜１７n
は、上記図５及び図６に示すものの両方がそれぞれ用い
られて互いに要求信号、試験信号、応答信号、端末機器
１４，１５からの信号の送受信を行って信号間スキュー
補正動作を行う。また、伝送装置１１における制御回路
１６には図３及び図４に示すものが用いられて伝送装置
１２における制御回路１６には図４及び図８に示すもの
が用いられ、伝送装置１１，１２が互いに要求信号、試
験信号の送受信を行う。
装置を用いたシステム構成の一例における制御回路を示
す。このシステムでは、ホストコンピュータ１４とプリ
ンタ１５との間で双方向に信号が伝送され、伝送路１３
が半二重の構成となっている場合の例である。要求信号
を先に送信する方の伝送装置、例えば伝送装置１１にお
ける信号伝送回路１７1〜１７n、要求信号を後で送信す
る方の伝送装置１２における信号伝送回路１７1〜１７n
は、上記図５及び図６に示すものの両方がそれぞれ用い
られて互いに要求信号、試験信号、応答信号、端末機器
１４，１５からの信号の送受信を行って信号間スキュー
補正動作を行う。また、伝送装置１１における制御回路
１６には図３及び図４に示すものが用いられて伝送装置
１２における制御回路１６には図４及び図８に示すもの
が用いられ、伝送装置１１，１２が互いに要求信号、試
験信号の送受信を行う。
【００４３】この伝送装置１２における制御回路１６で
は、図３に示す制御回路において、タイマー２１、イン
バータ２３、伝送路空き検出回路２５、アンド回路２
２，２６、バッファ２０、抵抗１８、コンデンサ１９が
省略され、伝送装置１１からの要求信号がインバータ４
６で反転されて立ち上がり遷移検出回路２４に入力信号
Ｓ１として入力されて立ち上がり遷移検出回路２４の出
力信号がそのまま要求信号として制御信号ラインを介し
て伝送装置１１の制御回路１６へ送信される。したがっ
て、伝送装置１２における立ち上がり遷移検出回路２４
からの要求信号は伝送装置１１からの要求信号がＬにな
った後にＨになる。
は、図３に示す制御回路において、タイマー２１、イン
バータ２３、伝送路空き検出回路２５、アンド回路２
２，２６、バッファ２０、抵抗１８、コンデンサ１９が
省略され、伝送装置１１からの要求信号がインバータ４
６で反転されて立ち上がり遷移検出回路２４に入力信号
Ｓ１として入力されて立ち上がり遷移検出回路２４の出
力信号がそのまま要求信号として制御信号ラインを介し
て伝送装置１１の制御回路１６へ送信される。したがっ
て、伝送装置１２における立ち上がり遷移検出回路２４
からの要求信号は伝送装置１１からの要求信号がＬにな
った後にＨになる。
【００４４】このシステムにおける伝送装置１１，１２
は、請求項３記載の発明の実施例であって、伝送路１３
の両側に設けられて相手側に対して試験信号の送信前に
試験信号の送信を知らせる要求信号を送信し、相手側か
らの要求信号を受信して応答信号を相手側に返送し、相
手側からの応答信号を受信する２つの要求／応答信号送
受信手段としての図３及び図８に示す立ち上がり遷移検
出回路２４及び試験信号発生回路２８を含む制御回路
と、伝送路１３の両側に設けられて２つの要求／応答信
号送受信手段のうち伝送路１３の同じ側に設けられた要
求／応答信号送受信手段の応答信号受信により試験信号
を伝送路１３の全ての回線１３1〜１３nに同じタイミン
グで送信し、伝送路１３の各回線１３1〜１３n毎に試験
信号を受信した時点から伝送路１３の全ての回線１３1
〜１３nから試験信号を受信するまでの時間を測定して
記憶し、伝送路１３の各回線１３1〜１３nで伝送されて
きた複数の信号に対してそれぞれ記憶した時間分だけ遅
延をかけることにより、複数の信号の伝送中に発生した
信号間スキューを補正する２つの信号間スキュー補正手
段としての信号伝送回路（リセット回路４１、カウンタ
４２、シフトレジスタ４３、デコーダ４４及びマルチプ
レクサ４５からなるスキュー補正回路３８と、インバー
タ３９と、アンド回路４０とを有する信号伝送回路）と
を備え、２つの要求／応答信号送受信手段及び２つの信
号間スキュー補正手段の動作順位を予め決めておくの
で、伝送路が半二重の構成になっている場合にも適用で
きる。
は、請求項３記載の発明の実施例であって、伝送路１３
の両側に設けられて相手側に対して試験信号の送信前に
試験信号の送信を知らせる要求信号を送信し、相手側か
らの要求信号を受信して応答信号を相手側に返送し、相
手側からの応答信号を受信する２つの要求／応答信号送
受信手段としての図３及び図８に示す立ち上がり遷移検
出回路２４及び試験信号発生回路２８を含む制御回路
と、伝送路１３の両側に設けられて２つの要求／応答信
号送受信手段のうち伝送路１３の同じ側に設けられた要
求／応答信号送受信手段の応答信号受信により試験信号
を伝送路１３の全ての回線１３1〜１３nに同じタイミン
グで送信し、伝送路１３の各回線１３1〜１３n毎に試験
信号を受信した時点から伝送路１３の全ての回線１３1
〜１３nから試験信号を受信するまでの時間を測定して
記憶し、伝送路１３の各回線１３1〜１３nで伝送されて
きた複数の信号に対してそれぞれ記憶した時間分だけ遅
延をかけることにより、複数の信号の伝送中に発生した
信号間スキューを補正する２つの信号間スキュー補正手
段としての信号伝送回路（リセット回路４１、カウンタ
４２、シフトレジスタ４３、デコーダ４４及びマルチプ
レクサ４５からなるスキュー補正回路３８と、インバー
タ３９と、アンド回路４０とを有する信号伝送回路）と
を備え、２つの要求／応答信号送受信手段及び２つの信
号間スキュー補正手段の動作順位を予め決めておくの
で、伝送路が半二重の構成になっている場合にも適用で
きる。
【００４５】また、請求項４記載の発明の実施例の伝送
装置を用いたシステム構成の一例は、ホストコンピュー
タ１４とプリンタ１５との間で双方向に信号が伝送さ
れ、伝送路１３が全二重の構成となっている場合の例で
ある。このシステムでは、伝送装置１１における信号伝
送回路１７1〜１７n、伝送装置１２における信号伝送回
路１７1〜１７nは、上記図５及び図６に示すものの両方
がそれぞれ用いられて互いに要求信号、試験信号、応答
信号、端末機器１４，１５からの信号の送受信を行って
信号間スキュー補正動作を行う。また、伝送装置１１に
おける制御回路１６には図３及び図４に示すものが用い
られ、伝送装置１２における制御回路１６には図４に示
すものと、図８に示すものにおいてインバータ４６を省
略して伝送装置１１からの要求信号をそのまま立ち上が
り遷移検出回路２４に入力信号Ｓ１として入力するよう
にしたものが用いられる。従って、伝送装置１２の制御
回路１６は、伝送装置１１からの要求信号を受信する
と、それに続いて自らも要求信号を伝送装置１１へ送信
して信号間スキューを補正するための一連の動作を開始
する。
装置を用いたシステム構成の一例は、ホストコンピュー
タ１４とプリンタ１５との間で双方向に信号が伝送さ
れ、伝送路１３が全二重の構成となっている場合の例で
ある。このシステムでは、伝送装置１１における信号伝
送回路１７1〜１７n、伝送装置１２における信号伝送回
路１７1〜１７nは、上記図５及び図６に示すものの両方
がそれぞれ用いられて互いに要求信号、試験信号、応答
信号、端末機器１４，１５からの信号の送受信を行って
信号間スキュー補正動作を行う。また、伝送装置１１に
おける制御回路１６には図３及び図４に示すものが用い
られ、伝送装置１２における制御回路１６には図４に示
すものと、図８に示すものにおいてインバータ４６を省
略して伝送装置１１からの要求信号をそのまま立ち上が
り遷移検出回路２４に入力信号Ｓ１として入力するよう
にしたものが用いられる。従って、伝送装置１２の制御
回路１６は、伝送装置１１からの要求信号を受信する
と、それに続いて自らも要求信号を伝送装置１１へ送信
して信号間スキューを補正するための一連の動作を開始
する。
【００４６】このシステムにおける伝送装置１１，１２
は、請求項４記載の発明の実施例であって、伝送路１３
の両側に設けられて相手側に対して試験信号の送信前に
試験信号の送信を知らせる要求信号を送信し、相手側か
らの要求信号を受信して応答信号を相手側に返送し、相
手側からの応答信号を受信する２つの要求／応答信号送
受信手段としての図３及び図８に示す立ち上がり遷移検
出回路２４及び試験信号発生回路２８を含む制御回路１
６と、伝送路１３の両側に設けられて２つの要求／応答
信号送受信手段のうち伝送路１３の同じ側に設けられた
要求／応答信号送受信手段の応答信号受信により試験信
号を伝送路１３の全ての回線１３1〜１３nに同じタイミ
ングで送信し、伝送路１３の各回線１３1〜１３n毎に試
験信号を受信した時点から伝送路１３の全ての回線１３
1〜１３nから試験信号を受信するまでの時間を測定して
記憶し、伝送路１３の各回線で伝送されてきた複数の信
号に対してそれぞれ記憶した時間分だけ遅延をかけるこ
とにより、複数の信号の伝送中に発生した信号間スキュ
ーを補正する２つの信号間スキュー補正手段としての信
号伝送回路（リセット回路４１、カウンタ４２、シフト
レジスタ４３、デコーダ４４及びマルチプレクサ４５か
らなるスキュー補正回路３８と、インバータ３９と、ア
ンド回路４０とを有する信号伝送回路）とを備え、２つ
の要求／応答信号送受信手段の一方が要求信号を送信し
た場合に２つの要求／応答信号送受信手段の他方も要求
信号を送信して２つの要求／応答信号送受信手段及び２
つの信号間スキュー補正手段が同時に双方向にて同じ一
連の動作を行うようにしたので、試験信号が伝送路を１
往復する時間で双方向の信号伝送に対する信号間スキュ
ーを補正することができ、本来の信号伝送の効率を損な
うことなく信号間スキューを補正することができる。
は、請求項４記載の発明の実施例であって、伝送路１３
の両側に設けられて相手側に対して試験信号の送信前に
試験信号の送信を知らせる要求信号を送信し、相手側か
らの要求信号を受信して応答信号を相手側に返送し、相
手側からの応答信号を受信する２つの要求／応答信号送
受信手段としての図３及び図８に示す立ち上がり遷移検
出回路２４及び試験信号発生回路２８を含む制御回路１
６と、伝送路１３の両側に設けられて２つの要求／応答
信号送受信手段のうち伝送路１３の同じ側に設けられた
要求／応答信号送受信手段の応答信号受信により試験信
号を伝送路１３の全ての回線１３1〜１３nに同じタイミ
ングで送信し、伝送路１３の各回線１３1〜１３n毎に試
験信号を受信した時点から伝送路１３の全ての回線１３
1〜１３nから試験信号を受信するまでの時間を測定して
記憶し、伝送路１３の各回線で伝送されてきた複数の信
号に対してそれぞれ記憶した時間分だけ遅延をかけるこ
とにより、複数の信号の伝送中に発生した信号間スキュ
ーを補正する２つの信号間スキュー補正手段としての信
号伝送回路（リセット回路４１、カウンタ４２、シフト
レジスタ４３、デコーダ４４及びマルチプレクサ４５か
らなるスキュー補正回路３８と、インバータ３９と、ア
ンド回路４０とを有する信号伝送回路）とを備え、２つ
の要求／応答信号送受信手段の一方が要求信号を送信し
た場合に２つの要求／応答信号送受信手段の他方も要求
信号を送信して２つの要求／応答信号送受信手段及び２
つの信号間スキュー補正手段が同時に双方向にて同じ一
連の動作を行うようにしたので、試験信号が伝送路を１
往復する時間で双方向の信号伝送に対する信号間スキュ
ーを補正することができ、本来の信号伝送の効率を損な
うことなく信号間スキューを補正することができる。
【００４７】
【発明の効果】以上のように請求項１記載の発明によれ
ば、複数の信号を並列に伝送路を介して伝送する並列信
号伝送装置において、信号送信側にて試験信号を生成し
て該試験信号を前記伝送路の全ての回線に同じタイミン
グで送信する試験信号送信手段と、信号受信側にて前記
伝送路の各回線毎に前記試験信号を受信した時点から前
記伝送路の全ての回線から前記試験信号を受信するまで
の時間を測定して記憶し、前記伝送路の各回線で伝送さ
れた前記複数の信号に対してそれぞれ前記記憶した時間
分だけ遅延をかけることにより、前記複数の信号の伝送
中に発生した信号間スキューを補正する信号間スキュー
補正手段とを備えたので、伝送路の信号伝送方向が一方
向のみの場合にも適用できる。
ば、複数の信号を並列に伝送路を介して伝送する並列信
号伝送装置において、信号送信側にて試験信号を生成し
て該試験信号を前記伝送路の全ての回線に同じタイミン
グで送信する試験信号送信手段と、信号受信側にて前記
伝送路の各回線毎に前記試験信号を受信した時点から前
記伝送路の全ての回線から前記試験信号を受信するまで
の時間を測定して記憶し、前記伝送路の各回線で伝送さ
れた前記複数の信号に対してそれぞれ前記記憶した時間
分だけ遅延をかけることにより、前記複数の信号の伝送
中に発生した信号間スキューを補正する信号間スキュー
補正手段とを備えたので、伝送路の信号伝送方向が一方
向のみの場合にも適用できる。
【００４８】請求項２記載の発明によれば、複数の信号
を並列に伝送路を介して伝送する並列信号伝送装置にお
いて、試験信号の送信側にて試験信号の受信側に対して
試験信号を送信する前に試験信号の送信を知らせる要求
信号を送信し、試験信号の受信側にて前記要求信号を受
信して試験信号を受信する準備をした後に応答信号を試
験信号の送信側に返送し、試験信号の送信側にて前記応
答信号の受信を確認してから試験信号を前記伝送路の全
ての回線に同じタイミングで送信する信号間スキュー補
正用信号送受信手段と、試験信号の受信側にて前記伝送
路の各回線毎に前記試験信号を受信した時点から前記伝
送路の全ての回線から前記試験信号を受信するまでの時
間を測定して記憶し、前記伝送路の各回線で伝送された
前記複数の信号に対してそれぞれ前記記憶した時間分だ
け遅延をかけることにより、前記複数の信号の伝送中に
発生した信号間スキューを補正する信号間スキュー補正
手段とを備えたので、試験信号の受信側にて要求信号を
受信して試験信号を受信する準備をした後に応答信号を
試験信号の送信側に返送することで誤動作を防止するこ
とができる。
を並列に伝送路を介して伝送する並列信号伝送装置にお
いて、試験信号の送信側にて試験信号の受信側に対して
試験信号を送信する前に試験信号の送信を知らせる要求
信号を送信し、試験信号の受信側にて前記要求信号を受
信して試験信号を受信する準備をした後に応答信号を試
験信号の送信側に返送し、試験信号の送信側にて前記応
答信号の受信を確認してから試験信号を前記伝送路の全
ての回線に同じタイミングで送信する信号間スキュー補
正用信号送受信手段と、試験信号の受信側にて前記伝送
路の各回線毎に前記試験信号を受信した時点から前記伝
送路の全ての回線から前記試験信号を受信するまでの時
間を測定して記憶し、前記伝送路の各回線で伝送された
前記複数の信号に対してそれぞれ前記記憶した時間分だ
け遅延をかけることにより、前記複数の信号の伝送中に
発生した信号間スキューを補正する信号間スキュー補正
手段とを備えたので、試験信号の受信側にて要求信号を
受信して試験信号を受信する準備をした後に応答信号を
試験信号の送信側に返送することで誤動作を防止するこ
とができる。
【００４９】請求項３記載の発明によれば、複数の信号
を並列に伝送路を介して伝送し、この伝送路が半二重で
ある並列信号伝送装置において、前記伝送路の両側に設
けられて相手側に対して試験信号の送信前に試験信号の
送信を知らせる要求信号を送信し、相手側からの要求信
号を受信して応答信号を相手側に返送し、相手側からの
応答信号を受信する２つの要求／応答信号送受信手段
と、前記伝送路の両側に設けられて前記２つの要求／応
答信号送受信手段のうち前記伝送路の同じ側に設けられ
た要求／応答信号送受信手段の応答信号受信により試験
信号を前記伝送路の全ての回線に同じタイミングで送信
し、前記伝送路の各回線毎に前記試験信号を受信した時
点から前記伝送路の全ての回線から前記試験信号を受信
するまでの時間を測定して記憶し、前記伝送路の各回線
で伝送されてきた前記複数の信号に対してそれぞれ前記
記憶した時間分だけ遅延をかけることにより、前記複数
の信号の伝送中に発生した信号間スキューを補正する２
つの信号間スキュー補正手段とを備え、前記２つの要求
／応答信号送受信手段及び前記２つの信号間スキュー補
正手段の動作順位を予め決めておくので、伝送路が半二
重の構成になっている場合にも適用できる。
を並列に伝送路を介して伝送し、この伝送路が半二重で
ある並列信号伝送装置において、前記伝送路の両側に設
けられて相手側に対して試験信号の送信前に試験信号の
送信を知らせる要求信号を送信し、相手側からの要求信
号を受信して応答信号を相手側に返送し、相手側からの
応答信号を受信する２つの要求／応答信号送受信手段
と、前記伝送路の両側に設けられて前記２つの要求／応
答信号送受信手段のうち前記伝送路の同じ側に設けられ
た要求／応答信号送受信手段の応答信号受信により試験
信号を前記伝送路の全ての回線に同じタイミングで送信
し、前記伝送路の各回線毎に前記試験信号を受信した時
点から前記伝送路の全ての回線から前記試験信号を受信
するまでの時間を測定して記憶し、前記伝送路の各回線
で伝送されてきた前記複数の信号に対してそれぞれ前記
記憶した時間分だけ遅延をかけることにより、前記複数
の信号の伝送中に発生した信号間スキューを補正する２
つの信号間スキュー補正手段とを備え、前記２つの要求
／応答信号送受信手段及び前記２つの信号間スキュー補
正手段の動作順位を予め決めておくので、伝送路が半二
重の構成になっている場合にも適用できる。
【００５０】請求項４記載の発明によれば、複数の信号
を並列に伝送路を介して伝送し、この伝送路が全二重で
ある並列信号伝送装置において、前記伝送路の両側に設
けられて相手側に対して試験信号の送信前に試験信号の
送信を知らせる要求信号を送信し、相手側からの要求信
号を受信して応答信号を相手側に返送し、相手側からの
応答信号を受信する２つの要求／応答信号送受信手段
と、前記伝送路の両側に設けられて前記２つの要求／応
答信号送受信手段のうち前記伝送路の同じ側に設けられ
た要求／応答信号送受信手段の応答信号受信により試験
信号を前記伝送路の全ての回線に同じタイミングで送信
し、前記伝送路の各回線毎に前記試験信号を受信した時
点から前記伝送路の全ての回線から前記試験信号を受信
するまでの時間を測定して記憶し、前記伝送路の各回線
で伝送されてきた前記複数の信号に対してそれぞれ前記
記憶した時間分だけ遅延をかけることにより、前記複数
の信号の伝送中に発生した信号間スキューを補正する２
つの信号間スキュー補正手段とを備え、前記２つの要求
／応答信号送受信手段の一方が前記要求信号を送信した
場合に前記２つの要求／応答信号送受信手段の他方も前
記要求信号を送信して前記２つの要求／応答信号送受信
手段及び前記２つの信号間スキュー補正手段が同時に双
方向にて同じ一連の動作を行うようにしたので、試験信
号が伝送路を１往復する時間で双方向の信号伝送に対す
る信号間スキューを補正することができ、本来の信号伝
送の効率を損なうことなく信号間スキューを補正するこ
とができる。
を並列に伝送路を介して伝送し、この伝送路が全二重で
ある並列信号伝送装置において、前記伝送路の両側に設
けられて相手側に対して試験信号の送信前に試験信号の
送信を知らせる要求信号を送信し、相手側からの要求信
号を受信して応答信号を相手側に返送し、相手側からの
応答信号を受信する２つの要求／応答信号送受信手段
と、前記伝送路の両側に設けられて前記２つの要求／応
答信号送受信手段のうち前記伝送路の同じ側に設けられ
た要求／応答信号送受信手段の応答信号受信により試験
信号を前記伝送路の全ての回線に同じタイミングで送信
し、前記伝送路の各回線毎に前記試験信号を受信した時
点から前記伝送路の全ての回線から前記試験信号を受信
するまでの時間を測定して記憶し、前記伝送路の各回線
で伝送されてきた前記複数の信号に対してそれぞれ前記
記憶した時間分だけ遅延をかけることにより、前記複数
の信号の伝送中に発生した信号間スキューを補正する２
つの信号間スキュー補正手段とを備え、前記２つの要求
／応答信号送受信手段の一方が前記要求信号を送信した
場合に前記２つの要求／応答信号送受信手段の他方も前
記要求信号を送信して前記２つの要求／応答信号送受信
手段及び前記２つの信号間スキュー補正手段が同時に双
方向にて同じ一連の動作を行うようにしたので、試験信
号が伝送路を１往復する時間で双方向の信号伝送に対す
る信号間スキューを補正することができ、本来の信号伝
送の効率を損なうことなく信号間スキューを補正するこ
とができる。
【００５１】請求項５記載の発明によれば、請求項１，
２，３または４記載の並列信号伝送装置において、前記
手段が一連の動作を少なくとも電源投入時に行うので、
ユーザの手をわずらわせることなく確実に信号間スキュ
ーを補正することができ、信頼性の高い信号伝送を実現
できる。
２，３または４記載の並列信号伝送装置において、前記
手段が一連の動作を少なくとも電源投入時に行うので、
ユーザの手をわずらわせることなく確実に信号間スキュ
ーを補正することができ、信頼性の高い信号伝送を実現
できる。
【００５２】請求項６記載の発明によれば、請求項１，
２，３，４または５記載の並列信号伝送装置において、
前記手段が一連の動作を所定時間毎に繰り返して行うの
で、信号間スキューが環境温度や電源電圧の変動により
経時的に変化しても信号間スキューの発生を抑えること
ができ、耐環境性に優れた信号伝送を実現できる。
２，３，４または５記載の並列信号伝送装置において、
前記手段が一連の動作を所定時間毎に繰り返して行うの
で、信号間スキューが環境温度や電源電圧の変動により
経時的に変化しても信号間スキューの発生を抑えること
ができ、耐環境性に優れた信号伝送を実現できる。
【００５３】請求項７記載の発明によれば、請求項２，
３，４，５または６記載の並列信号伝送装置において、
前記信号間スキュー補正用信号送受信手段または前記要
求／応答信号送受信手段は前記伝送路が空き状態にある
ことを確認して要求信号及び応答信号の送信を開始する
ので、たとえ信号間スキュー補正動作を開始する時間に
なったときに何らかの信号伝送がある場合にはそれが完
全に終了するまで待つことができ、本来の信号伝送の効
率を損なうことなく信号間スキューを正しく補正するこ
とができる。
３，４，５または６記載の並列信号伝送装置において、
前記信号間スキュー補正用信号送受信手段または前記要
求／応答信号送受信手段は前記伝送路が空き状態にある
ことを確認して要求信号及び応答信号の送信を開始する
ので、たとえ信号間スキュー補正動作を開始する時間に
なったときに何らかの信号伝送がある場合にはそれが完
全に終了するまで待つことができ、本来の信号伝送の効
率を損なうことなく信号間スキューを正しく補正するこ
とができる。
【００５４】請求項８記載の発明によれば、請求項２，
３，４，５，６または７記載の並列信号伝送装置におい
て、前記信号間スキュー補正用信号送受信手段または前
記要求／応答信号送受信手段は前記要求信号を受信する
と前記伝送路からの試験信号を遮断して外部に伝送しな
いようにしたので、試験信号によってシステムに何らか
の障害が発生するのを防止することができ、システムの
信頼性を確保することができる。
３，４，５，６または７記載の並列信号伝送装置におい
て、前記信号間スキュー補正用信号送受信手段または前
記要求／応答信号送受信手段は前記要求信号を受信する
と前記伝送路からの試験信号を遮断して外部に伝送しな
いようにしたので、試験信号によってシステムに何らか
の障害が発生するのを防止することができ、システムの
信頼性を確保することができる。
【図１】請求項１，２，５〜８記載の発明の実施例の伝
送装置を用いたシステム構成の一例における伝送装置の
構成例を示すブロック図である。
送装置を用いたシステム構成の一例における伝送装置の
構成例を示すブロック図である。
【図２】同システムの概略を示すブロック図である。
【図３】同システムにおける試験信号を送信する側の伝
送装置における制御回路の構成例を示すブロック図であ
る。
送装置における制御回路の構成例を示すブロック図であ
る。
【図４】同システムにおける試験信号を受信する側の伝
送装置における制御回路の構成例を示すブロック図であ
る。
送装置における制御回路の構成例を示すブロック図であ
る。
【図５】同システムにおける試験信号を送信する側の伝
送装置における信号伝送回路の一例を示すブロック図で
ある。
送装置における信号伝送回路の一例を示すブロック図で
ある。
【図６】同システムにおける試験信号を受信する側の伝
送装置における信号伝送回路の一例を示すブロック図で
ある。
送装置における信号伝送回路の一例を示すブロック図で
ある。
【図７】同信号伝送回路におけるスキュー補正回路の構
成例を示すブロック図である。
成例を示すブロック図である。
【図８】請求項３記載の発明の実施例の伝送装置を用い
たシステム構成の一例における制御回路を示すブロック
図である。
たシステム構成の一例における制御回路を示すブロック
図である。
１１，１２ 伝送装置
１３ 伝送路
１３1〜１３n 回線
１４，１５ 端末機器
１６ 制御回路
１７1〜１７n 信号伝送回路
１８ 抵抗
１９ コンデンサ
２０ バッファ
２１ タイマー
２２，２６，２７，３３〜３５，４０ アンド回路
２３，３２，３６，３９，４６ インバータ
２４ 立ち上がり遷移検出回路
２５，３０ 伝送路空き検出回路
２８ 試験信号発生回路
２９ 終了検出回路
３１ 遅延設定終了検出回路
３７ オア回路
３８ スキュー補正回路
４１ リセット回路
４２ カウンタ
４３ シフトレジスタ
４４ デコーダ
４５ マルチプレクサ
Claims (8)
- 【請求項１】複数の信号を複数の回線を有する伝送路を
介して並列に伝送する並列信号伝送装置において、信号
送信側にて試験信号を生成して該試験信号を前記伝送路
の全ての回線に同じタイミングで送信する試験信号送信
手段と、前記伝送路の各回線からの前記試験信号を受信
する信号受信側において、前記伝送路の各回線からの前
記試験信号を受信した各時点を前記各回線毎に始点と
し、前記伝送路の全ての回線からの前記試験信号のうち
最後の試験信号を受信した時点を終点として、前記各回
線毎に前記始点から前記終点までの時間を測定して記憶
し、前記伝送路の各回線で伝送された前記複数の信号に
対してそれぞれ前記記憶した時間分だけ遅延をかけるこ
とにより、前記複数の信号の伝送中に発生した信号間ス
キューを補正する信号間スキュー補正手段とを備えたこ
とを特徴とする並列信号伝送装置。 - 【請求項２】複数の信号を複数の回線を有する伝送路を
介して並列に伝送する並列信号伝送装置において、試験
信号の送信側にて試験信号の受信側に対して試験信号を
送信する前に試験信号の送信を知らせる要求信号を送信
し、試験信号の受信側にて前記要求信号を受信して試験
信号を受信する準備をした後に応答信号を試験信号の送
信側に返送し、試験信号の送信側にて前記応答信号の受
信を確認してから試験信号を前記伝送路の全ての回線に
同じタイミングで送信する信号間スキュー補正用信号送
受信手段と、前記伝送路の各回線からの前記試験信号を
受信する信号受信側において、前記伝送路の各回線から
の前記試験信号を受信した各時点を前記各回線毎に始点
とし、前記伝送路の全ての回線からの前記試験信号のう
ち最後の試験信号を受信した時点を終点として、前記各
回線毎に前記始点から前記終点までの時間を測定して記
憶し、前記伝送路の各回線で伝送された前記複数の信号
に対してそれぞれ前記記憶した時間分だけ遅延をかける
ことにより、前記複数の信号の伝送中に発生した信号間
スキューを補正する信号間スキュー補正手段とを備えた
ことを特徴とする並列信号伝送装置。 - 【請求項３】複数の信号を複数の回線を有する伝送路を
介して並列に伝送し、この伝送路が半二重である並列信
号伝送装置において、前記伝送路の両側に設けられて相
手側に対して試験信号の送信前に試験信号の送信を知ら
せる要求信号を送信し、相手側からの要求信号を受信し
て応答信号を相手側に返送し、相手側からの応答信号を
受信する２つの要求／応答信号送受信手段と、前記伝送
路の両側に設けられて前記２つの要求／応答信号送受信
手段のうち前記伝送路の同じ側に設けられた要求／応答
信号送受信手段の応答信号受信により試験信号を前記伝
送路の全ての回線に同じタイミングで送信し、前記伝送
路の各回線からの前記試験信号を受信する信号受信側に
おいて、前記伝送路の各回線からの前記試験信号を受信
した各時点を前記各回線毎に始点とし、前記伝送路の全
ての回線からの前記試験信号のうち最後の試験信号を受
信した時点を終点として、前記各回線毎に前記始点から
前記終点までの時間を測定して記憶し、前記伝送路の各
回線で伝送されてきた前記複数の信号に対してそれぞれ
前記記憶した時間分だけ遅延をかけることにより、前記
複数の信号の伝送中に発生した信号間スキューを補正す
る２つの信号間スキュー補正手段とを備え、前記２つの
要求／応答信号送受信手段及び前記２つの信号間スキュ
ー補正手段の動作順位を予め決めておくことを特徴とす
る並列信号伝送装置。 - 【請求項４】複数の信号を複数の回線を有する伝送路を
介して並列に伝送し、この伝送路が全二重である並列信
号伝送装置において、前記伝送路の両側に設けられて相
手側に対して試験信号の送信前に試験信号の送信を知ら
せる要求信号を送信し、相手側からの要求信号を受信し
て応答信号を相手側に返送し、相手側からの応答信号を
受信する２つの要求／応答信号送受信手段と、前記伝送
路の両側に設けられて前記２つの要求／応答信号送受信
手段のうち前記伝送路の同じ側に設けられた要求／応答
信号送受信手段の応答信号受信により試験信号を前記伝
送路の全ての回線に同じタイミングで送信し、前記伝送
路の各回線からの前記試験信号を受信する信号受信側に
おいて、前記伝送路の各回線からの前記試験信号を受信
した各時点を前記各回線毎に始点とし、前記伝送路の全
ての回線からの前記試験信号のうち最後の試験信号を受
信した時点を終点として、前記各回線毎に前記始点から
前記終点までの時間を測定して記憶し、前記伝送路の各
回線で伝送されてきた前記複数の信号に対してそれぞれ
前記記憶した時間分だけ遅延をかけることにより、前記
複数の信号の伝送中に発生した信号間スキューを補正す
る２つの信号間スキュー補正手段とを備え、前記２つの
要求／応答信号送受信手段の一方が前記要求信号を送信
した場合に前記２つの要求／応答信号送受信手段の他方
も前記要求信号を送信して前記２つの要求／応答信号送
受信手段及び前記２つの信号間スキュー補正手段が同時
に双方向にて同じ一連の動作を行うようにしたことを特
徴とする並列信号伝送装置。 - 【請求項５】請求項１，２，３または４記載の並列信号
伝送装置において、前記手段が一連の動作を少なくとも
電源投入時に行うことを特徴とする並列信号伝送装置。 - 【請求項６】請求項１，２，３，４または５記載の並列
信号伝送装置において、前記手段が一連の動作を所定時
間毎に繰り返して行うことを特徴とする並列信号伝送装
置。 - 【請求項７】請求項２，３，４，５または６記載の並列
信号伝送装置において、前記信号間スキュー補正用信号
送受信手段または前記要求／応答信号送受信手段は前記
伝送路が空き状態にあることを確認して要求信号及び応
答信号の送信を開始することを特徴とする並列信号伝送
装置。 - 【請求項８】請求項２，３，４，５，６または７記載の
並列信号伝送装置において、前記信号間スキュー補正用
信号送受信手段または前記要求／応答信号送受信手段は
前記要求信号を受信すると前記伝送路からの試験信号を
遮断して外部に伝送しないようにしたことを特徴とする
並列信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01203195A JP3487458B2 (ja) | 1995-01-27 | 1995-01-27 | 並列信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01203195A JP3487458B2 (ja) | 1995-01-27 | 1995-01-27 | 並列信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08202653A JPH08202653A (ja) | 1996-08-09 |
| JP3487458B2 true JP3487458B2 (ja) | 2004-01-19 |
Family
ID=11794246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01203195A Expired - Fee Related JP3487458B2 (ja) | 1995-01-27 | 1995-01-27 | 並列信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487458B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3330545B2 (ja) * | 1997-08-19 | 2002-09-30 | 松下電器産業株式会社 | 複数伝送線路間の遅延時間の調整装置 |
| US6359815B1 (en) * | 1998-03-12 | 2002-03-19 | Hitachi, Ltd. | Data transmitter |
| US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| US6864896B2 (en) | 2001-05-15 | 2005-03-08 | Rambus Inc. | Scalable unified memory architecture |
| CN101515263B (zh) * | 2001-07-25 | 2011-05-25 | 索尼公司 | 接口装置 |
| US11457142B2 (en) | 2017-06-09 | 2022-09-27 | Sony Semiconductor Solutions Corporation | Reception device, transmission device, control method, program, and transmission and reception system |
-
1995
- 1995-01-27 JP JP01203195A patent/JP3487458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08202653A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5160100B2 (ja) | データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体 | |
| KR100235842B1 (ko) | 데이터 송/수신 회로 및 그 방법 | |
| WO1994021062A1 (en) | End of packet detector and resynchronizer for serial data buses | |
| JP3487458B2 (ja) | 並列信号伝送装置 | |
| TW514794B (en) | Arrangement and method for the transmission of address, instruction and/or data telegrams | |
| JPH0337221B2 (ja) | ||
| EP4024157A1 (en) | Clock distribution and alignment using a common trace | |
| JP2970836B2 (ja) | データ信号送受信システム | |
| US5617433A (en) | Serial data transfer apparatus | |
| KR100200217B1 (ko) | 오동작을 방지할 수 있는 다기능 일체형 복합전자제품 및 오동작 방지방법 | |
| JPH08202207A (ja) | オプション機器接続状態検知装置 | |
| JPH09204395A (ja) | 並列信号伝送装置 | |
| JP6004891B2 (ja) | シリアル通信システム | |
| JP2003256350A (ja) | バスシステム | |
| KR100267344B1 (ko) | 에이치.디.엘.씨(hdlc)버스 구조 교환기 시스템의 전송 데이터 충돌 방지 장치 및 그 방법 | |
| JPS6048076B2 (ja) | 装置間インタフェ−ス方式 | |
| JP2690640B2 (ja) | クロック抜け検出回路 | |
| CN117648271A (zh) | 单线同步接口 | |
| JP2827284B2 (ja) | ネットワーク時間合せ方式 | |
| CN113132042A (zh) | 时间同步方法与时间同步系统 | |
| JPH0465577B2 (ja) | ||
| JPH0525213B2 (ja) | ||
| JP2004241926A (ja) | ネットワーク機器 | |
| JPH09244967A (ja) | イニシエータおよびターゲットならびにデータ転送制御方法 | |
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |