JP3485496B2 - 多チャンネル同期シンセサイザ - Google Patents
多チャンネル同期シンセサイザInfo
- Publication number
- JP3485496B2 JP3485496B2 JP14257499A JP14257499A JP3485496B2 JP 3485496 B2 JP3485496 B2 JP 3485496B2 JP 14257499 A JP14257499 A JP 14257499A JP 14257499 A JP14257499 A JP 14257499A JP 3485496 B2 JP3485496 B2 JP 3485496B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- gcd
- signal
- output frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は完全に位相同期した
複数の信号を出力する多チャンネル同期シンセサイザに
関する。 【0002】 【従来の技術】位相同期した複数の信号間に、次に示す
周波数の関係を有し、かつ位相ずれがない複数の出力信
号を得たい場合、または信号の周波数比が規定されてい
る場合がある。 【0003】 出力周波数1=fGCD×a 出力周波数2=fGCD×b : 出力周波数X=fGCD×d ここで、周波数fGCDは各出力信号の周波数の最大公
約数であり、a、b、dは正の整数である。 【0004】このような要求があるとき、複数の水晶発
振器または信号源装置を使用する方法が考えられる。 【0005】また、図2に示すように、位相比較器3
1、ループフィルタ32、VCO33、分周器34から
なるアナログまたはデジタルのPLL回路3と、位相比
較器41、ループフィルタ42、VCO43、分周器4
4からなるアナログまたはデジタルのPLL回路4とで
構成し、VCOの出力周波数を分周して、各出力周波数
の最大公約数である周波数fGCDで基準周波数f
refと位相比較を行い、位相差をVCOにフィードバ
ックする方法も考えられる。 【0006】nビットのレジスタを備えてnビットのレ
ジスタにmの設定値を与えたとき出力周波数が入力クロ
ック信号の周波数×m/2n(mおよびnは正の整数)
にて表されるダイレクトデジタルシンセサイザ(以下、
DDSとも記す)を用いることも考えられる。 【0007】 【発明が解決しようとする課題】上記したような複数の
水晶発振器または信号源装置を使用する方法では、高精
度の水晶発振器、または高精度の信号源装置を用いて
も、時間の経過によって僅かな誤差が蓄積されて位相が
ずれてしまって、位相ずれをなくするという要求を満た
すことができないという問題点があった。 【0008】上記したPLL回路によるときは、多チャ
ンネルになるほど回路規模が大きくなり、部品点数が増
大し、部品点数の増大に伴って、信頼性が乏しくなって
いくという問題点があった。 【0009】また、単に、DDSを用いて、DDSの入
力周波数を適当に選んだ場合、DDSが任意の周波数を
出力できるといっても、最小分解能は、 最小分解能=入力周波数×1/2n (nはDDSの周波数設定レジスタのビット数)とな
る。 【0010】つまり入力周波数を適当に選択した場合、
出力信号の周波数は希望する周波数に対して、デジタル
変換時に量子化誤差を持つことになる。 【0011】また、以下の例に示すように、周波数f
GCDの周期で位相が固定されない。例えば、入力周波
数を適当な100MHzを選択した場合 入力周波数=100MHz、n=32(bit)の場合 最小分解能=100MHz/232≒0.023Hz
(以下の桁四捨五入) である。 【0012】仮に使用者が1MHzと300kHzの出
力を希望した時には 1MHz=100MHz×α/232 300kHz=100MHz×β/232 ここで、α、βは整数でなければならないため、近似値
を採用し α=42949673 β=12884902 となる。 【0013】このα、βから正確な出力周波数を求める
と、 出力周波数A=100MHz×42949673/2
32=1000000.000931Hz 出力周波数B=100MHz×12884902/2
32=300000.0026077Hz となり、結果として出力周波数Aは0.000931H
zの誤差を生じてしまい、出力周波数Bは0.0026
077Hzの誤差を生じてしまう。 【0014】本来、完全に同期化された、1MHzと3
00kHzではfGCD=100kHzが最大公約数と
なるため、1MHz×10周期と300kHz×3周期
の任意点、すなわち、100kHzの周期で必ず同じ位
相関係があらわれるはずであるが、上記から100kH
z周期で同じ位相にならないのは明白である。上記の例
に示すようにDDSを用いた場合でも、周波数fGCD
の周期で位相が固定されないという問題点がある。 【0015】本発明は、完全に位相同期した複数の信号
を出力する多チャンネル同期シンセサイザにを提供する
ことを目的とする。 【0016】 【課題を解決するための手段】本発明にかかる多チャン
ネル同期シンセサイザは、nビットのレジスタを備えて
nビットのレジスタにmの設定値を与えたとき出力周波
数が入力クロック信号の周波数×m/2n(mおよびn
は正の整数)にて表されるダイレクトデジタルシンセサ
イザをx(xは2以上の正の整数)個設け、x個の出力
周波数の最大公約数をfGCDとしたとき、 出力周波数1=fGCD×k1 出力周波数2=fGCD×k2 : 出力周波数X=fGCD×kX の各出力周波数の信号を得たいときに、1個のクロック
用発振器からx個のダイレクトデジタルシンセサイザに
周波数fGCD×2n/mの入力クロック信号を供給
し、kmaxをk1、k2、‥、kx中の最大値とした
とき、mを2n/kmax以下で、かつ2n以下の整数
とし、周波数fGCDの設定値としてレジスタに与える
設定値とすることを特徴とする。 【0017】本発明にかかる多チャンネル同期シンセサ
イザによれば、出力周波数が入力クロック信号の周波数
×m/2n(mおよびnは正の整数)にて表される入力
クロック信号をx個のダイレクトデジタルシンセサイザ
に供給し、kmaxをk1、k2、‥、kx中の最大値
としたとき、mを2n/kmax以下で、かつ2n以下
の整数とし、周波数fGCDの設定値としてレジスタに
与える設定値とすることによって、位相同期したx個の
出力信号が得られる。 【0018】 【発明の実施の形態】以下、本発明にかかる多チャンネ
ル同期シンセサイザを実施の形態によって説明する。 【0019】図1は本発明の実施の一形態にかかる多チ
ャンネル同期シンセサイザの構成を示すブロック図であ
る。 【0020】本発明の実施の一形態にかかる多チャンネ
ル同期シンセサイザは、DDSをユーザーの希望する出
力信号の数、本例では出力信号の数が2の場合を例示し
ている。DDS11および21をそれぞれそれらを同一
のクロック信号で動作させる。DDS11の出力はD/
A変換器12に供給してアナログ信号に変換し、D/A
変換器12の出力はローパスフィルタ13に供給して平
滑化して正弦波信号の出力を得る。ローパスフィルタ1
3の出力を比較器14に供給して波形整形しクロック出
力を得る。 【0021】DDS21の出力はD/A変換器22に供
給してアナログ信号に変換し、D/A変換器22の出力
はローパスフィルタ23に供給して平滑化して正弦波信
号の出力を得る。ローパスフィルタ23の出力を比較器
24に供給して波形整形しクロック出力を得る。 【0022】ここで、完全に位相同期した出力信号を得
るためには、DDSを駆動するクロック信号の周波数は
以下の式によって導く必要がある。 【0023】DDSには入力クロックを供給する必要が
あり、内部のnビットのレジスタにmという設定値の周
波数を登録すると、 出力周波数=入力クロック周波数×m/2n で出力周波数が定まる。 【0024】使用者が必要とする出力信号の周波数を、 出力周波数1=fGCD×k1 出力周波数2=fGCD×k2 : 出力周波数X=fGCD×kX のx(xは2以上の整数)種類とする。 【0025】上記から、使用者が必要とする出力周波数
と、DDSにおける入力クロック周波数とDDSの出力
周波数との関係から、 入力クロック周波数=fGCD×2n/m のクロック信号をDDSに供給し、kmaxをk1、k
2、‥、kx中の最大値としたとき、mを2n/k
max以下で、かつ2n以下の整数とし、周波数f
GCDの設定値としてレジスタに与える。 【0026】DDSの入力クロック周波数と各出力周波
数の設定値の決定の方法を上記に基づいて具体例によっ
て説明する。 【0027】仮にn=32(ビット)とし、使用者の希
望する出力周波数が3.5MHz、2.5MHz、1.
5MHzの3つであるときは、最大公約数は0.5MH
zであって、周波数fGCD=0.5MHzとなる。し
たがって、k1、k2、k3=7、5、3になる。この
結果、kmax=7となる。 【0028】以上から、入力クロック周波数=0.5M
Hz×232/mとなる。mは、m≦2n/kmaxの
条件および2n以下の整数の条件から、m≦232/7
となり、m=226とした場合上記条件が満たされる。 【0029】そこで、m=226を周波数fGCD=
0.5MHzの設定値としてレジスタに与える。 【0030】したがって、入力クロック周波数=0.5
MHz×232/226=0.5MHz×26=0.5
MHz×64=32MHzとなって、入力クロック周波
数は32MHzと決定される。 【0031】この例では使用者の希望する出力周波数
3.5MHz、2.5MHz、1.5MHzは、 3.5MHz=32MHz×α/232 2.5MHz=32MHz×β/232 1.5MHz=32MHz×γ/232 で求めることができる。 【0032】ここで、 α=(469762048)10=(1C00000
0)16 β=(335544320)10=(1400000
0)16 γ=(201326592)10=(0C00000
0)16 である。上記において、10は10進数表示であり、1
6は16進数表示であることを示している。 【0033】この例の場合、各出力信号の周波数に誤差
はなく、かつ0.5MHzの最大公約数の周期で同じ位
相が出現する。 【0034】上記のように、複数の出力したい周波数の
最大公約数の周波数fGCDが、ある一つの設定値で表
現することができるならば、周波数fGCDの整数倍の
周波数、すなわち複数の出力したい周波数も、周波数f
GCDの整数倍となるレジスタの設定値で誤差を含むこ
となく得ることができる。 【0035】なお、DDSを一つしか使用しない場合、
入力クロック信号の周波数を上記のように選んだ場合で
も、一つのDDSしか備えていないため、DDSから出
力された信号を分周し、複数の出力を得ることになる。
したがって、この場合は、DDSの出力周波数/nの出
力信号の周波数しか得られず、これも要求を満足できな
い。 【0036】 【発明の効果】以上説明したように本発明にかかる多チ
ャンネル同期シンセサイザによれば、同一の入力クロッ
ク信号でx個のダイレクトデジタルシンセサイザを駆動
しているため、出力される信号が完全に同期し、位相が
固定される。
複数の信号を出力する多チャンネル同期シンセサイザに
関する。 【0002】 【従来の技術】位相同期した複数の信号間に、次に示す
周波数の関係を有し、かつ位相ずれがない複数の出力信
号を得たい場合、または信号の周波数比が規定されてい
る場合がある。 【0003】 出力周波数1=fGCD×a 出力周波数2=fGCD×b : 出力周波数X=fGCD×d ここで、周波数fGCDは各出力信号の周波数の最大公
約数であり、a、b、dは正の整数である。 【0004】このような要求があるとき、複数の水晶発
振器または信号源装置を使用する方法が考えられる。 【0005】また、図2に示すように、位相比較器3
1、ループフィルタ32、VCO33、分周器34から
なるアナログまたはデジタルのPLL回路3と、位相比
較器41、ループフィルタ42、VCO43、分周器4
4からなるアナログまたはデジタルのPLL回路4とで
構成し、VCOの出力周波数を分周して、各出力周波数
の最大公約数である周波数fGCDで基準周波数f
refと位相比較を行い、位相差をVCOにフィードバ
ックする方法も考えられる。 【0006】nビットのレジスタを備えてnビットのレ
ジスタにmの設定値を与えたとき出力周波数が入力クロ
ック信号の周波数×m/2n(mおよびnは正の整数)
にて表されるダイレクトデジタルシンセサイザ(以下、
DDSとも記す)を用いることも考えられる。 【0007】 【発明が解決しようとする課題】上記したような複数の
水晶発振器または信号源装置を使用する方法では、高精
度の水晶発振器、または高精度の信号源装置を用いて
も、時間の経過によって僅かな誤差が蓄積されて位相が
ずれてしまって、位相ずれをなくするという要求を満た
すことができないという問題点があった。 【0008】上記したPLL回路によるときは、多チャ
ンネルになるほど回路規模が大きくなり、部品点数が増
大し、部品点数の増大に伴って、信頼性が乏しくなって
いくという問題点があった。 【0009】また、単に、DDSを用いて、DDSの入
力周波数を適当に選んだ場合、DDSが任意の周波数を
出力できるといっても、最小分解能は、 最小分解能=入力周波数×1/2n (nはDDSの周波数設定レジスタのビット数)とな
る。 【0010】つまり入力周波数を適当に選択した場合、
出力信号の周波数は希望する周波数に対して、デジタル
変換時に量子化誤差を持つことになる。 【0011】また、以下の例に示すように、周波数f
GCDの周期で位相が固定されない。例えば、入力周波
数を適当な100MHzを選択した場合 入力周波数=100MHz、n=32(bit)の場合 最小分解能=100MHz/232≒0.023Hz
(以下の桁四捨五入) である。 【0012】仮に使用者が1MHzと300kHzの出
力を希望した時には 1MHz=100MHz×α/232 300kHz=100MHz×β/232 ここで、α、βは整数でなければならないため、近似値
を採用し α=42949673 β=12884902 となる。 【0013】このα、βから正確な出力周波数を求める
と、 出力周波数A=100MHz×42949673/2
32=1000000.000931Hz 出力周波数B=100MHz×12884902/2
32=300000.0026077Hz となり、結果として出力周波数Aは0.000931H
zの誤差を生じてしまい、出力周波数Bは0.0026
077Hzの誤差を生じてしまう。 【0014】本来、完全に同期化された、1MHzと3
00kHzではfGCD=100kHzが最大公約数と
なるため、1MHz×10周期と300kHz×3周期
の任意点、すなわち、100kHzの周期で必ず同じ位
相関係があらわれるはずであるが、上記から100kH
z周期で同じ位相にならないのは明白である。上記の例
に示すようにDDSを用いた場合でも、周波数fGCD
の周期で位相が固定されないという問題点がある。 【0015】本発明は、完全に位相同期した複数の信号
を出力する多チャンネル同期シンセサイザにを提供する
ことを目的とする。 【0016】 【課題を解決するための手段】本発明にかかる多チャン
ネル同期シンセサイザは、nビットのレジスタを備えて
nビットのレジスタにmの設定値を与えたとき出力周波
数が入力クロック信号の周波数×m/2n(mおよびn
は正の整数)にて表されるダイレクトデジタルシンセサ
イザをx(xは2以上の正の整数)個設け、x個の出力
周波数の最大公約数をfGCDとしたとき、 出力周波数1=fGCD×k1 出力周波数2=fGCD×k2 : 出力周波数X=fGCD×kX の各出力周波数の信号を得たいときに、1個のクロック
用発振器からx個のダイレクトデジタルシンセサイザに
周波数fGCD×2n/mの入力クロック信号を供給
し、kmaxをk1、k2、‥、kx中の最大値とした
とき、mを2n/kmax以下で、かつ2n以下の整数
とし、周波数fGCDの設定値としてレジスタに与える
設定値とすることを特徴とする。 【0017】本発明にかかる多チャンネル同期シンセサ
イザによれば、出力周波数が入力クロック信号の周波数
×m/2n(mおよびnは正の整数)にて表される入力
クロック信号をx個のダイレクトデジタルシンセサイザ
に供給し、kmaxをk1、k2、‥、kx中の最大値
としたとき、mを2n/kmax以下で、かつ2n以下
の整数とし、周波数fGCDの設定値としてレジスタに
与える設定値とすることによって、位相同期したx個の
出力信号が得られる。 【0018】 【発明の実施の形態】以下、本発明にかかる多チャンネ
ル同期シンセサイザを実施の形態によって説明する。 【0019】図1は本発明の実施の一形態にかかる多チ
ャンネル同期シンセサイザの構成を示すブロック図であ
る。 【0020】本発明の実施の一形態にかかる多チャンネ
ル同期シンセサイザは、DDSをユーザーの希望する出
力信号の数、本例では出力信号の数が2の場合を例示し
ている。DDS11および21をそれぞれそれらを同一
のクロック信号で動作させる。DDS11の出力はD/
A変換器12に供給してアナログ信号に変換し、D/A
変換器12の出力はローパスフィルタ13に供給して平
滑化して正弦波信号の出力を得る。ローパスフィルタ1
3の出力を比較器14に供給して波形整形しクロック出
力を得る。 【0021】DDS21の出力はD/A変換器22に供
給してアナログ信号に変換し、D/A変換器22の出力
はローパスフィルタ23に供給して平滑化して正弦波信
号の出力を得る。ローパスフィルタ23の出力を比較器
24に供給して波形整形しクロック出力を得る。 【0022】ここで、完全に位相同期した出力信号を得
るためには、DDSを駆動するクロック信号の周波数は
以下の式によって導く必要がある。 【0023】DDSには入力クロックを供給する必要が
あり、内部のnビットのレジスタにmという設定値の周
波数を登録すると、 出力周波数=入力クロック周波数×m/2n で出力周波数が定まる。 【0024】使用者が必要とする出力信号の周波数を、 出力周波数1=fGCD×k1 出力周波数2=fGCD×k2 : 出力周波数X=fGCD×kX のx(xは2以上の整数)種類とする。 【0025】上記から、使用者が必要とする出力周波数
と、DDSにおける入力クロック周波数とDDSの出力
周波数との関係から、 入力クロック周波数=fGCD×2n/m のクロック信号をDDSに供給し、kmaxをk1、k
2、‥、kx中の最大値としたとき、mを2n/k
max以下で、かつ2n以下の整数とし、周波数f
GCDの設定値としてレジスタに与える。 【0026】DDSの入力クロック周波数と各出力周波
数の設定値の決定の方法を上記に基づいて具体例によっ
て説明する。 【0027】仮にn=32(ビット)とし、使用者の希
望する出力周波数が3.5MHz、2.5MHz、1.
5MHzの3つであるときは、最大公約数は0.5MH
zであって、周波数fGCD=0.5MHzとなる。し
たがって、k1、k2、k3=7、5、3になる。この
結果、kmax=7となる。 【0028】以上から、入力クロック周波数=0.5M
Hz×232/mとなる。mは、m≦2n/kmaxの
条件および2n以下の整数の条件から、m≦232/7
となり、m=226とした場合上記条件が満たされる。 【0029】そこで、m=226を周波数fGCD=
0.5MHzの設定値としてレジスタに与える。 【0030】したがって、入力クロック周波数=0.5
MHz×232/226=0.5MHz×26=0.5
MHz×64=32MHzとなって、入力クロック周波
数は32MHzと決定される。 【0031】この例では使用者の希望する出力周波数
3.5MHz、2.5MHz、1.5MHzは、 3.5MHz=32MHz×α/232 2.5MHz=32MHz×β/232 1.5MHz=32MHz×γ/232 で求めることができる。 【0032】ここで、 α=(469762048)10=(1C00000
0)16 β=(335544320)10=(1400000
0)16 γ=(201326592)10=(0C00000
0)16 である。上記において、10は10進数表示であり、1
6は16進数表示であることを示している。 【0033】この例の場合、各出力信号の周波数に誤差
はなく、かつ0.5MHzの最大公約数の周期で同じ位
相が出現する。 【0034】上記のように、複数の出力したい周波数の
最大公約数の周波数fGCDが、ある一つの設定値で表
現することができるならば、周波数fGCDの整数倍の
周波数、すなわち複数の出力したい周波数も、周波数f
GCDの整数倍となるレジスタの設定値で誤差を含むこ
となく得ることができる。 【0035】なお、DDSを一つしか使用しない場合、
入力クロック信号の周波数を上記のように選んだ場合で
も、一つのDDSしか備えていないため、DDSから出
力された信号を分周し、複数の出力を得ることになる。
したがって、この場合は、DDSの出力周波数/nの出
力信号の周波数しか得られず、これも要求を満足できな
い。 【0036】 【発明の効果】以上説明したように本発明にかかる多チ
ャンネル同期シンセサイザによれば、同一の入力クロッ
ク信号でx個のダイレクトデジタルシンセサイザを駆動
しているため、出力される信号が完全に同期し、位相が
固定される。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかる多チャンネル同
期シンセサイザの構成を示すブロック図である。 【図2】PLL回路を用いた従来の多チャンネル同期シ
ンセサイザの構成を示すブロック図である。 【符号の説明】 11および21 DDS 12および22 D/A変換器 13および23 ローパスフィルタ 14および24 比較器
期シンセサイザの構成を示すブロック図である。 【図2】PLL回路を用いた従来の多チャンネル同期シ
ンセサイザの構成を示すブロック図である。 【符号の説明】 11および21 DDS 12および22 D/A変換器 13および23 ローパスフィルタ 14および24 比較器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−75608(JP,A)
特開 昭61−75913(JP,A)
特開 昭63−316501(JP,A)
特開 平5−276136(JP,A)
実開 昭62−169518(JP,U)
(58)調査した分野(Int.Cl.7,DB名)
H03B 28/00
H03L 7/22
Claims (1)
- (57)【特許請求の範囲】 【請求項1】nビットのレジスタを備えてnビットのレ
ジスタにmの設定値を与えたとき出力周波数が入力クロ
ック信号の周波数×m/2n(mおよびnは正の整数)
にて表されるダイレクトデジタルシンセサイザをx(x
は2以上の正の整数)個設け、x個の出力周波数の最大
公約数をfGCDとしたとき、 出力周波数1=fGCD×k1 出力周波数2=fGCD×k2 : 出力周波数X=fGCD×kX の各出力周波数の信号を得たいときに、 1個のクロック用発振器からx個のダイレクトデジタル
シンセサイザに周波数fGCD×2n/mの入力クロッ
ク信号を供給し、 kmaxをk1、k2、‥、kx中の最大値としたと
き、mを2n/kmax以下で、かつ2n以下の整数と
し、周波数fGDCの設定値としてレジスタに与える設
定値とすることを特徴とする多チャンネル同期シンセサ
イザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14257499A JP3485496B2 (ja) | 1999-05-24 | 1999-05-24 | 多チャンネル同期シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14257499A JP3485496B2 (ja) | 1999-05-24 | 1999-05-24 | 多チャンネル同期シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332538A JP2000332538A (ja) | 2000-11-30 |
JP3485496B2 true JP3485496B2 (ja) | 2004-01-13 |
Family
ID=15318497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14257499A Expired - Fee Related JP3485496B2 (ja) | 1999-05-24 | 1999-05-24 | 多チャンネル同期シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3485496B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663226B2 (ja) * | 2003-12-03 | 2011-04-06 | 株式会社リコー | 周波数逓倍回路 |
-
1999
- 1999-05-24 JP JP14257499A patent/JP3485496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000332538A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
JP2944607B2 (ja) | ディジタルpll回路とクロックの生成方法 | |
US5521948A (en) | Frequency synthesizer | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
JP2861542B2 (ja) | 位相ロックループシンセサイザ | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
EP0793348B1 (en) | Phase lock loop circuit | |
WO2020140207A1 (zh) | 频率调节器及其频率调节方法、电子设备 | |
JPH04260219A (ja) | 位相同期ループシンセサイザ | |
JP2001014056A (ja) | 半導体集積回路装置およびスペクトル拡散クロック発振器 | |
JP3485496B2 (ja) | 多チャンネル同期シンセサイザ | |
JPH09261048A (ja) | 可変分周装置 | |
KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
US6493410B1 (en) | Wide band high resolution synthesizer | |
JPH0645930A (ja) | 周波数シンセサイザ | |
JPH08340254A (ja) | 周波数シンセサイザ | |
JPH1041816A (ja) | 信号発生器 | |
JPS62279713A (ja) | 56KHzクロツク発生回路 | |
JP2003264431A (ja) | 信号発生装置 | |
KR19980080410A (ko) | 디지털클록 신시사이저 | |
JP3592998B2 (ja) | 周波数逓倍回路 | |
JP2002280897A (ja) | フルディジタルpll回路 | |
KR970005394B1 (ko) | 혼합형 주파수 합성기(Hybrid Frequency Synthesizer) | |
JPH0783263B2 (ja) | デジタル形信号発生装置 | |
JP2911276B2 (ja) | Pll周波数シンセサイザ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |