JP3479506B2 - 加重平均値演算回路 - Google Patents
加重平均値演算回路Info
- Publication number
- JP3479506B2 JP3479506B2 JP2000317998A JP2000317998A JP3479506B2 JP 3479506 B2 JP3479506 B2 JP 3479506B2 JP 2000317998 A JP2000317998 A JP 2000317998A JP 2000317998 A JP2000317998 A JP 2000317998A JP 3479506 B2 JP3479506 B2 JP 3479506B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- weighted average
- inverting amplifier
- capacitors
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の信号電圧に重み
付けの係数を乗じて平均値を算出する加重平均値演算回
路に関わるものであり、特に大量の入力信号電圧の演算
を行う場合に好適な加重平均値演算回路を提供するもの
である。
付けの係数を乗じて平均値を算出する加重平均値演算回
路に関わるものであり、特に大量の入力信号電圧の演算
を行う場合に好適な加重平均値演算回路を提供するもの
である。
【０００２】
【従来の技術】加重平均演算は、画像入力デバイスから
の信号をもとに空間的にフィルタリングを行う画像処理
や、シリアルデータを一定間隔でサンプリングを行った
時系列のデータに対してフィルタリングを行うトランス
バーサルフィルタなど幅広く用いられている。通常は空
間的または時間的にサンプリングされたアナログ信号を
Ａ／Ｄ変換機を介してデジタル信号に変換した後に演算
されることが多いが、演算入力の信号数が多くなると、
デジタル的な処理では消費電力やチップ面積の増大をま
ねくという問題を有している。
の信号をもとに空間的にフィルタリングを行う画像処理
や、シリアルデータを一定間隔でサンプリングを行った
時系列のデータに対してフィルタリングを行うトランス
バーサルフィルタなど幅広く用いられている。通常は空
間的または時間的にサンプリングされたアナログ信号を
Ａ／Ｄ変換機を介してデジタル信号に変換した後に演算
されることが多いが、演算入力の信号数が多くなると、
デジタル的な処理では消費電力やチップ面積の増大をま
ねくという問題を有している。
【０００３】これに対して低消費電力、小面積を目的と
してアナログ値での演算方式を用いたものも提案されて
いる。図８はアナログ演算によるトランスバーサルフィ
ルタを示した模式図である。入力されたアナログ信号は
サンプリングされた後に遅延回路により、時系列的なア
ナログデータとして順次転送され、それぞれのサンプリ
ングされたアナログ信号に対して、重み付けを行う係数
を乗算して算出された出力結果を足し合わせることで加
重平均値出力が得られる。この係数を変えることでさま
ざまなフィルタリングを行うことができる。なお通常
は、遅延回路としてはサンプルホールド回路が用いられ
ている。
してアナログ値での演算方式を用いたものも提案されて
いる。図８はアナログ演算によるトランスバーサルフィ
ルタを示した模式図である。入力されたアナログ信号は
サンプリングされた後に遅延回路により、時系列的なア
ナログデータとして順次転送され、それぞれのサンプリ
ングされたアナログ信号に対して、重み付けを行う係数
を乗算して算出された出力結果を足し合わせることで加
重平均値出力が得られる。この係数を変えることでさま
ざまなフィルタリングを行うことができる。なお通常
は、遅延回路としてはサンプルホールド回路が用いられ
ている。
【０００４】通常このような加重平均値を算出する回路
としては図９に示す形式の演算回路が用いられる。図９
は非反転入力端子がグランドに接地されるとともに反転
入力端子と出力端子間にスイッチSW0と容量C0が設けら
れた演算増幅器と、その反転入力端子に接続されたｎ個
の容量C1〜Cnと、それぞれの容量の他端に設けられた信
号入力V1〜Vnかグランドかのいずれかの電圧に接続され
るトグル型スイッチSW1〜SWnとで構成されている。
としては図９に示す形式の演算回路が用いられる。図９
は非反転入力端子がグランドに接地されるとともに反転
入力端子と出力端子間にスイッチSW0と容量C0が設けら
れた演算増幅器と、その反転入力端子に接続されたｎ個
の容量C1〜Cnと、それぞれの容量の他端に設けられた信
号入力V1〜Vnかグランドかのいずれかの電圧に接続され
るトグル型スイッチSW1〜SWnとで構成されている。
【０００５】この構成においてSW0をオン、SW1〜SWnを
グランド側に接続すると演算増幅器の反転入力端子は仮
想接地でグランド電位となるため、すべての容量の電荷
はゼロとなる。次にSW0をオフ、SW1〜SWnを入力信号側
に接続すると出力電圧Voutは電荷保存則を用いることで
求められ、式（１）のようになる。 Vout = - (C1*V1 + C2*V2 + ・・・ + Cn*Vn)/C0 ・・・・・（１）
グランド側に接続すると演算増幅器の反転入力端子は仮
想接地でグランド電位となるため、すべての容量の電荷
はゼロとなる。次にSW0をオフ、SW1〜SWnを入力信号側
に接続すると出力電圧Voutは電荷保存則を用いることで
求められ、式（１）のようになる。 Vout = - (C1*V1 + C2*V2 + ・・・ + Cn*Vn)/C0 ・・・・・（１）
【０００６】ここで、C0を式（２）のようにC1〜Cnの和
とすることで正規化された加重平均値を反転出力で得る
ことができる。 C0 = C1 + C2 + ・・・ + Cn ・・・・・（２） なお、図９では非反転入力端子とSW1〜SWnに与える基準
電圧をグランドとしたが、これを適切な電圧値とするこ
とでレベルシフトを行い、信号レンジを有効に扱うこと
ができる。
とすることで正規化された加重平均値を反転出力で得る
ことができる。 C0 = C1 + C2 + ・・・ + Cn ・・・・・（２） なお、図９では非反転入力端子とSW1〜SWnに与える基準
電圧をグランドとしたが、これを適切な電圧値とするこ
とでレベルシフトを行い、信号レンジを有効に扱うこと
ができる。
【０００７】このようなトランスバーサルフィルタが用
いられている例としては、特開平９−４６２３１や特開
平９−８３４８３等に移動体通信や無線LAN等のスペク
トラム拡散通信システムに用いられているマッチドフィ
ルタ回路に応用した例が示されている。その回路は基本
的には図９の構成を用いているが、演算増幅器の代わり
に奇数段のインバータで構成されたシングルエンド入力
の反転増幅器を用いることで、消費電力を削減する構成
が示されている。
いられている例としては、特開平９−４６２３１や特開
平９−８３４８３等に移動体通信や無線LAN等のスペク
トラム拡散通信システムに用いられているマッチドフィ
ルタ回路に応用した例が示されている。その回路は基本
的には図９の構成を用いているが、演算増幅器の代わり
に奇数段のインバータで構成されたシングルエンド入力
の反転増幅器を用いることで、消費電力を削減する構成
が示されている。
【０００８】
【発明が解決しようとする課題】このようにこれまで加
重平均値を得るための演算は図９に示すように反転増幅
回路を用いて行われるのが一般的であったが、この回路
においては演算結果が反転出力となるため、もとの入力
信号と比較するには反転増幅器を一段追加する必要があ
った。また、デジタル信号処理であれば、重み付けを変
更するのはソフト的な処理で容易に行われるが、図９の
構成ではC1〜Cnの容量値を変更するためにはC0の容量値
も変更する必要があるため、重み付けを外部から制御し
て変更可能とする方式を採用すると回路が複雑になると
いう問題もあった。さらに、アナログ演算のメリットを
生かすためにはより低消費電力で、小面積なことが望ま
れる。
重平均値を得るための演算は図９に示すように反転増幅
回路を用いて行われるのが一般的であったが、この回路
においては演算結果が反転出力となるため、もとの入力
信号と比較するには反転増幅器を一段追加する必要があ
った。また、デジタル信号処理であれば、重み付けを変
更するのはソフト的な処理で容易に行われるが、図９の
構成ではC1〜Cnの容量値を変更するためにはC0の容量値
も変更する必要があるため、重み付けを外部から制御し
て変更可能とする方式を採用すると回路が複雑になると
いう問題もあった。さらに、アナログ演算のメリットを
生かすためにはより低消費電力で、小面積なことが望ま
れる。
【０００９】本発明が解決しようとする課題は、入力信
号に対して出力信号がオフセットをもたない正転出力で
あり、係数となる重み付けをソフト的に行う回路も比較
的簡単に実現でき、かつ、従来の方式よりも低消費電
力、小面積が実現できる加重平均値演算回路を提供する
ことである。
号に対して出力信号がオフセットをもたない正転出力で
あり、係数となる重み付けをソフト的に行う回路も比較
的簡単に実現でき、かつ、従来の方式よりも低消費電
力、小面積が実現できる加重平均値演算回路を提供する
ことである。
【００１０】
【課題を解決するための手段】本発明は前述した課題を
解決するために次のような手段を用いる。すなわち、反
転増幅器と、第１端子が該反転増幅器の入力端子に接続
された複数の容量と、前記反転増幅器の入出力間に設け
られた帰還用のスイッチング手段と、前記複数の容量の
第２端子を入力信号に接続するスイッチング手段と、前
記複数の容量の第２端子を反転増幅器の出力に接続する
スイッチング手段と、を有する加重平均値演算回路であ
って、前記帰還用のスイッチング手段を導通状態にし
て、複数の入力信号電圧を前記複数の容量の第２端子に
印加する入力動作モードと、前記帰還用のスイッチング
手段を非導通状態にするとともに、入力信号電圧の記憶
された前記複数の容量のうち、少なくとも２つ以上の容
量を前記反転増幅器の出力端子に接続して、複数の信号
電圧値に重み付けとなる係数を乗算した結果の平均値で
ある加重平均値を算出する出力動作モードと、を有する
ことを特徴とする加重平均値演算回路である。
解決するために次のような手段を用いる。すなわち、反
転増幅器と、第１端子が該反転増幅器の入力端子に接続
された複数の容量と、前記反転増幅器の入出力間に設け
られた帰還用のスイッチング手段と、前記複数の容量の
第２端子を入力信号に接続するスイッチング手段と、前
記複数の容量の第２端子を反転増幅器の出力に接続する
スイッチング手段と、を有する加重平均値演算回路であ
って、前記帰還用のスイッチング手段を導通状態にし
て、複数の入力信号電圧を前記複数の容量の第２端子に
印加する入力動作モードと、前記帰還用のスイッチング
手段を非導通状態にするとともに、入力信号電圧の記憶
された前記複数の容量のうち、少なくとも２つ以上の容
量を前記反転増幅器の出力端子に接続して、複数の信号
電圧値に重み付けとなる係数を乗算した結果の平均値で
ある加重平均値を算出する出力動作モードと、を有する
ことを特徴とする加重平均値演算回路である。
【００１１】このような方式を採用することにより、信
号入力動作時には各々の容量に入力信号（Vin）と反転
増幅器のしきい値電圧（Vth）の差分（Vin−Vth）が記
憶され、その各々の容量に記憶された信号電荷は容量値
に比例して、信号出力動作時にはすべての容量が並列に
接続されるため、信号電荷の総和が反転増幅器の入出力
間に接続された容量に分配され加重平均値が出力され
る。なお、入力時も出力時も反転増幅器のしきい値電圧
を基準として同じ容量を用いているため、オフセット電
圧を含まないとともに出力信号は正転出力となる。
号入力動作時には各々の容量に入力信号（Vin）と反転
増幅器のしきい値電圧（Vth）の差分（Vin−Vth）が記
憶され、その各々の容量に記憶された信号電荷は容量値
に比例して、信号出力動作時にはすべての容量が並列に
接続されるため、信号電荷の総和が反転増幅器の入出力
間に接続された容量に分配され加重平均値が出力され
る。なお、入力時も出力時も反転増幅器のしきい値電圧
を基準として同じ容量を用いているため、オフセット電
圧を含まないとともに出力信号は正転出力となる。
【００１２】また、従来の加重平均値演算回路では入力
信号電圧を与える入力容量と、出力を得るための帰還容
量が別であったため、重み付けの変更に対して入力容量
値とともに帰還容量値を調整する必要があったが、本発
明の方式では入力容量と帰還容量が同一のものを使用す
るため、入力容量値のみの重み付けを変更するだけで良
く、ソフト的に外部制御により重み付けを可変とする回
路構成も容易にできる。さらに、余分な帰還容量がない
ため、その分のレイアウト面積が削減できるだけでな
く、容量を充放電するための反転増幅器のバイアス電流
値も小さくすることができ、従来の加重平均値演算回路
より低消費電力、小面積が実現できる。
信号電圧を与える入力容量と、出力を得るための帰還容
量が別であったため、重み付けの変更に対して入力容量
値とともに帰還容量値を調整する必要があったが、本発
明の方式では入力容量と帰還容量が同一のものを使用す
るため、入力容量値のみの重み付けを変更するだけで良
く、ソフト的に外部制御により重み付けを可変とする回
路構成も容易にできる。さらに、余分な帰還容量がない
ため、その分のレイアウト面積が削減できるだけでな
く、容量を充放電するための反転増幅器のバイアス電流
値も小さくすることができ、従来の加重平均値演算回路
より低消費電力、小面積が実現できる。
【００１３】本発明において、前記反転増幅器は、ソー
ス接地型の第１のMOSトランジスタと、これにカスコー
ド接続された同極性の第２のMOSトランジスタと、これ
らと反対極性の負荷用の第３のMOSトランジスタとを有
するCMOS反転増幅器であることが好ましい。このように
カスコード接続された第１のMOSトランジスタ及び第２
のMOSトランジスタによる反転増幅器を用いることで、
反転増幅器１段でもゲインを増大させることができるた
め、消費電力を削減することができるとともに高速性も
高めることができる。
ス接地型の第１のMOSトランジスタと、これにカスコー
ド接続された同極性の第２のMOSトランジスタと、これ
らと反対極性の負荷用の第３のMOSトランジスタとを有
するCMOS反転増幅器であることが好ましい。このように
カスコード接続された第１のMOSトランジスタ及び第２
のMOSトランジスタによる反転増幅器を用いることで、
反転増幅器１段でもゲインを増大させることができるた
め、消費電力を削減することができるとともに高速性も
高めることができる。
【００１４】本発明において、前記複数の入力信号電圧
は複数の端子より並列に与えられ、すべての容量の第２
端子には対応する入力信号端子に接続されるスイッチ
と、前記反転増幅器の出力端子に接続されるスイッチ
と、が設けられていることが望ましい。これにより、並
列に与えられる複数の信号に対して各容量に同時に入力
信号を与えた後に加重平均演算値を出力することができ
る。
は複数の端子より並列に与えられ、すべての容量の第２
端子には対応する入力信号端子に接続されるスイッチ
と、前記反転増幅器の出力端子に接続されるスイッチ
と、が設けられていることが望ましい。これにより、並
列に与えられる複数の信号に対して各容量に同時に入力
信号を与えた後に加重平均演算値を出力することができ
る。
【００１５】また本発明において、前記複数の入力信号
電圧は１つの端子より直列に与えられ、すべての容量の
第２端子には共通のノードに接続するスイッチが設けら
れているとともに、前記共通のノードには入力信号端子
に接続するスイッチと、前記反転増幅器の出力端子に接
続されるスイッチと、を有することが望ましい。このよ
うな構成により時系列に順次与えられた入力信号に対し
て加重平均演算値を出力することができる。
電圧は１つの端子より直列に与えられ、すべての容量の
第２端子には共通のノードに接続するスイッチが設けら
れているとともに、前記共通のノードには入力信号端子
に接続するスイッチと、前記反転増幅器の出力端子に接
続されるスイッチと、を有することが望ましい。このよ
うな構成により時系列に順次与えられた入力信号に対し
て加重平均演算値を出力することができる。
【００１６】本発明において、入力信号電圧に対応した
複数の容量のうち１入力信号に対する１つの容量を構成
する要素が、更に複数の容量で構成されるとともに、そ
の１入力信号に対する複数の容量の接続を制御部からの
制御信号により変更して容量値を変えることで、重み付
けを可変とすることが可能であることが望ましい。これ
により、与える制御信号を外部から変更することができ
るため、ソフト的に係数の変更が可能となり、さまざま
な用途に使用することができる。
複数の容量のうち１入力信号に対する１つの容量を構成
する要素が、更に複数の容量で構成されるとともに、そ
の１入力信号に対する複数の容量の接続を制御部からの
制御信号により変更して容量値を変えることで、重み付
けを可変とすることが可能であることが望ましい。これ
により、与える制御信号を外部から変更することができ
るため、ソフト的に係数の変更が可能となり、さまざま
な用途に使用することができる。
【００１７】また、１つの信号電圧に対して入力する容
量の構成要素を、複数の容量で構成する場合、容量値の
比を１：２：４：８というように２のべき乗の関係にす
ることが望ましい。これにより、少ない制御信号で重み
付けの可変範囲を最大にすることができる。
量の構成要素を、複数の容量で構成する場合、容量値の
比を１：２：４：８というように２のべき乗の関係にす
ることが望ましい。これにより、少ない制御信号で重み
付けの可変範囲を最大にすることができる。
【００１８】また、複数の入力信号を、基準となる電圧
または基準となる電圧に対する電位差の関係が１：２：
４：８というように２のべき乗の関係にある電圧を選択
して入力することが望ましい。このような関係にある入
力電圧を選択しながら組み合わせて各容量に与えること
でデジタル−アナログ変換機（D/A変換機）を構成する
ことを可能となる。
または基準となる電圧に対する電位差の関係が１：２：
４：８というように２のべき乗の関係にある電圧を選択
して入力することが望ましい。このような関係にある入
力電圧を選択しながら組み合わせて各容量に与えること
でデジタル−アナログ変換機（D/A変換機）を構成する
ことを可能となる。
【００１９】本発明のより具体的な構成としては、前記
反転増幅器は、ソース接地型の第１のMOSトランジスタ
と、これにカスコード接続された同極性の第２のMOSト
ランジスタと、前記第１のMOSトランジスタとは反対極
性の負荷用の第３のMOSトランジスタとを有する、増幅
段が１段のCMOS反転増幅器とし、前記容量はMOSプロセ
ス上に形成される容量素子とし、スイッチング手段につ
いてもそれぞれMOSトランジスタを用いて構成する。
反転増幅器は、ソース接地型の第１のMOSトランジスタ
と、これにカスコード接続された同極性の第２のMOSト
ランジスタと、前記第１のMOSトランジスタとは反対極
性の負荷用の第３のMOSトランジスタとを有する、増幅
段が１段のCMOS反転増幅器とし、前記容量はMOSプロセ
ス上に形成される容量素子とし、スイッチング手段につ
いてもそれぞれMOSトランジスタを用いて構成する。
【００２０】
【発明の実施の形態】［第１実施形態］図１は本発明に
おける加重平均値演算回路方式を説明するための、第１
実施形態を示すものである。図１(a)は信号入力動作時
の接続を示し、図１(b)は信号出力動作時の接続を示し
ている。構成としては、反転増幅器（Inverter）と、そ
の入力に一端が接続されたｎ個の容量C1〜Cnと、反転増
幅器の入出力間を短絡するため設けられたスイッチSW0
と、容量C1〜Cnを入力信号電圧V1〜Vnに接続するか、反
転増幅器出力端子に接続するかを制御するためのスイッ
チSW1〜SWnで構成されている。
おける加重平均値演算回路方式を説明するための、第１
実施形態を示すものである。図１(a)は信号入力動作時
の接続を示し、図１(b)は信号出力動作時の接続を示し
ている。構成としては、反転増幅器（Inverter）と、そ
の入力に一端が接続されたｎ個の容量C1〜Cnと、反転増
幅器の入出力間を短絡するため設けられたスイッチSW0
と、容量C1〜Cnを入力信号電圧V1〜Vnに接続するか、反
転増幅器出力端子に接続するかを制御するためのスイッ
チSW1〜SWnで構成されている。
【００２１】このような構成において、信号入力動作時
は図１(a)に示すように、SW0がオンしてSW1〜SWnは入力
信号端子側に接続されている。このとき反転増幅器の入
出力間はSW0により短絡されるため、反転増幅器の入力
端子ノードN1の電圧は、反転増幅器のしきい値電圧Vth
となる。したがって、ノードN1に蓄積されている電荷Q
は式（３）で表される。 Q = C1*(Vth−V1)+C2*(Vth−V2)+ ・・・ +Cn*(Vth−Vn) ・・・（３）
は図１(a)に示すように、SW0がオンしてSW1〜SWnは入力
信号端子側に接続されている。このとき反転増幅器の入
出力間はSW0により短絡されるため、反転増幅器の入力
端子ノードN1の電圧は、反転増幅器のしきい値電圧Vth
となる。したがって、ノードN1に蓄積されている電荷Q
は式（３）で表される。 Q = C1*(Vth−V1)+C2*(Vth−V2)+ ・・・ +Cn*(Vth−Vn) ・・・（３）
【００２２】次に図１(b)に示す信号出力動作になる
と、SW0がオフするとともに、SW1〜SWnが反転増幅器の
出力端子側に接続され、C1〜Cnは反転増幅器の入出力端
子間に並列に帰還をかけるような形で接続される。この
とき反転増幅器のオープンループゲインが十分に高けれ
ば、C1〜Cnの容量帰還により反転増幅器の入力端子電圧
はVthに保持されたままとなる。このため、出力電圧をV
outとすると、蓄積電荷Q'は式（４）で表される。 Q' = (C1+C2+ ・・・ +Cn) * (Vth−Vout) ・・・・ （４）
と、SW0がオフするとともに、SW1〜SWnが反転増幅器の
出力端子側に接続され、C1〜Cnは反転増幅器の入出力端
子間に並列に帰還をかけるような形で接続される。この
とき反転増幅器のオープンループゲインが十分に高けれ
ば、C1〜Cnの容量帰還により反転増幅器の入力端子電圧
はVthに保持されたままとなる。このため、出力電圧をV
outとすると、蓄積電荷Q'は式（４）で表される。 Q' = (C1+C2+ ・・・ +Cn) * (Vth−Vout) ・・・・ （４）
【００２３】電荷保存則により、Q=Q'であるからVinとV
outの関係は（５）式となり、出力電圧Voutは入力信号
電圧V1〜VnにC1〜Cnの規格化された容量比を乗算して足
し合わせた加重平均電圧値であることがわかる。なお、
（５）式をみればわかるように、出力電圧Voutには反転
増幅器のしきい値電圧Vthの影響は含まれないととも
に、この出力電圧は正転出力である。 Vout＝(C1*V1+C2*V2+ ・・・ +Cn*Vn)/(C1+C2+ ・・・ +Cn) ・・・（５）
outの関係は（５）式となり、出力電圧Voutは入力信号
電圧V1〜VnにC1〜Cnの規格化された容量比を乗算して足
し合わせた加重平均電圧値であることがわかる。なお、
（５）式をみればわかるように、出力電圧Voutには反転
増幅器のしきい値電圧Vthの影響は含まれないととも
に、この出力電圧は正転出力である。 Vout＝(C1*V1+C2*V2+ ・・・ +Cn*Vn)/(C1+C2+ ・・・ +Cn) ・・・（５）
【００２４】このように、図１で示した構成と動作モー
ドを有する加重平均演算回路では、入力信号電圧V1〜Vn
にC1〜Cnの容量比を乗じた加重平均値が反転増幅器のし
きい値電圧の影響を受けることなく、正転出力として直
接反転増幅器出力端子から得ることができる。
ドを有する加重平均演算回路では、入力信号電圧V1〜Vn
にC1〜Cnの容量比を乗じた加重平均値が反転増幅器のし
きい値電圧の影響を受けることなく、正転出力として直
接反転増幅器出力端子から得ることができる。
【００２５】またこの方式では、従来例に記載されてい
る帰還容量C0は存在しないため、加重平均の各係数はC1
〜Cnの容量比のみを考慮すれば良く、各係数に対する設
計が行いやすいとともに、第４実施形態に示すように１
信号入力に対する各容量を更に複数の容量で構成してス
イッチを用いて細かく制御することで、係数を外部から
ソフト的に可変とする構成も容易に実現できる。また、
帰還容量がないためレイアウト面積も小さくなるととも
に、C1〜Cnの容量には信号入力時にあらかじめ電荷が注
入されているため、従来例では必要であった帰還容量の
充放電のための電流が不要となり、反転増幅器で駆動す
るのは負荷容量のみでよいため、同じ動作速度を得るた
めに必要な反転増幅器のバイアス電流を小さくすること
ができ、低消費電力が実現できる。
る帰還容量C0は存在しないため、加重平均の各係数はC1
〜Cnの容量比のみを考慮すれば良く、各係数に対する設
計が行いやすいとともに、第４実施形態に示すように１
信号入力に対する各容量を更に複数の容量で構成してス
イッチを用いて細かく制御することで、係数を外部から
ソフト的に可変とする構成も容易に実現できる。また、
帰還容量がないためレイアウト面積も小さくなるととも
に、C1〜Cnの容量には信号入力時にあらかじめ電荷が注
入されているため、従来例では必要であった帰還容量の
充放電のための電流が不要となり、反転増幅器で駆動す
るのは負荷容量のみでよいため、同じ動作速度を得るた
めに必要な反転増幅器のバイアス電流を小さくすること
ができ、低消費電力が実現できる。
【００２６】以上で述べた、本発明を用いた加重平均演
算回路の優位点をまとめると、以下のようになる。 オフセットを含まない正転出力であるため、他の回路
が不要。 帰還容量を考慮せずに容量比を決めることができ扱い
やすい。 余分な帰還容量がないため低消費電力、小面積。
算回路の優位点をまとめると、以下のようになる。 オフセットを含まない正転出力であるため、他の回路
が不要。 帰還容量を考慮せずに容量比を決めることができ扱い
やすい。 余分な帰還容量がないため低消費電力、小面積。
【００２７】［第２実施形態］次に、図２を参照して、
より具体的な回路構成からなる第２実施形態について説
明する。図２では図１で示された反転増幅器は、ソース
接地型のｎMOSトランジスタM1と、トランジスタM1のド
レインにカスコード接続されゲートに定電圧Vbias3が与
えられたｎMOSトランジスタM2と、定電流型の負荷とし
て動作するゲートに定電圧Vbias1が与えられたｐMOSト
ランジスタM4と、トランジスタM4のドレインにカスコー
ド接続されゲートに定電圧Vbias2が与えられたｐMOSト
ランジスタM3と、で構成されるCMOS反転増幅器を用いて
いる。また、図１で示されたスイッチSW0はｎMOSトラン
ジスタM5で、スイッチSW1〜SWnはゲートにΦ1が与えら
れたｎMOSトランジスタM11〜M1nと、ゲートにΦ2が与え
られたｎMOSトランジスタM21〜M2nの、２つのｎMOSトラ
ンジスタで図１の１つのトグル型スイッチが構成されて
いる。これらのスイッチの１端は入力信号を保持するた
めの容量C1〜Cnに接続され、ｎMOSトランジスタM11〜M1
nの他端は入力端子に、ｎMOSトランジスタM21〜M2nの他
端はCMOS反転増幅器の出力でもある出力端子に接続され
ている。また、容量C1〜Cnの他端は共通に反転増幅器の
入力であるnMOSトランジスタM1のゲートに接続されてい
る。なお、図２ではスイッチ用のトランジスタはnMOSト
ランジスタのみが示されているが、これをｎMOSとｐMOS
の両極性のトランジスタを抱き合わせて使用するCMOSア
ナログスイッチとすることで信号入力範囲を広くするこ
とができる。
より具体的な回路構成からなる第２実施形態について説
明する。図２では図１で示された反転増幅器は、ソース
接地型のｎMOSトランジスタM1と、トランジスタM1のド
レインにカスコード接続されゲートに定電圧Vbias3が与
えられたｎMOSトランジスタM2と、定電流型の負荷とし
て動作するゲートに定電圧Vbias1が与えられたｐMOSト
ランジスタM4と、トランジスタM4のドレインにカスコー
ド接続されゲートに定電圧Vbias2が与えられたｐMOSト
ランジスタM3と、で構成されるCMOS反転増幅器を用いて
いる。また、図１で示されたスイッチSW0はｎMOSトラン
ジスタM5で、スイッチSW1〜SWnはゲートにΦ1が与えら
れたｎMOSトランジスタM11〜M1nと、ゲートにΦ2が与え
られたｎMOSトランジスタM21〜M2nの、２つのｎMOSトラ
ンジスタで図１の１つのトグル型スイッチが構成されて
いる。これらのスイッチの１端は入力信号を保持するた
めの容量C1〜Cnに接続され、ｎMOSトランジスタM11〜M1
nの他端は入力端子に、ｎMOSトランジスタM21〜M2nの他
端はCMOS反転増幅器の出力でもある出力端子に接続され
ている。また、容量C1〜Cnの他端は共通に反転増幅器の
入力であるnMOSトランジスタM1のゲートに接続されてい
る。なお、図２ではスイッチ用のトランジスタはnMOSト
ランジスタのみが示されているが、これをｎMOSとｐMOS
の両極性のトランジスタを抱き合わせて使用するCMOSア
ナログスイッチとすることで信号入力範囲を広くするこ
とができる。
【００２８】次に、図３に示すタイミングチャートで図
２の動作を説明する。この加重平均値演算回路は２つの
動作モードから成り立っている。すなわち、Φ1が"H"と
なるT1の期間である入力動作モードと、Φ2が"H"となる
T2の期間である出力動作モードである。なお、図３では
Φ1が"H" の状態からΦ2が"H"の状態に移る期間で両方
の信号が"L"となっている期間（帰還用のスイッチング
手段、入力信号に接続するためのスイッチング手段及び
容量の第２端子を反転増幅器の出力に接続するスイッチ
ング手段が共にオフの期間）があるが、これは両者が同
時に"H"になると容量に蓄積された電荷の一部が流れ出
し、出力が不正確になるため、これを防ぐ目的で設けら
れている。
２の動作を説明する。この加重平均値演算回路は２つの
動作モードから成り立っている。すなわち、Φ1が"H"と
なるT1の期間である入力動作モードと、Φ2が"H"となる
T2の期間である出力動作モードである。なお、図３では
Φ1が"H" の状態からΦ2が"H"の状態に移る期間で両方
の信号が"L"となっている期間（帰還用のスイッチング
手段、入力信号に接続するためのスイッチング手段及び
容量の第２端子を反転増幅器の出力に接続するスイッチ
ング手段が共にオフの期間）があるが、これは両者が同
時に"H"になると容量に蓄積された電荷の一部が流れ出
し、出力が不正確になるため、これを防ぐ目的で設けら
れている。
【００２９】T1の入力動作モードではnMOSトランジスタ
M11〜M1nおよびM5がオンしてM21〜M2nがオフとなるた
め、C1〜Cnには入力電圧V1〜Vnが与えられる。このとき
反転増幅器の入力であるM1のゲート電圧は、M5により反
転増幅器の入出力間が短絡されるため、反転増幅器のし
きい値電圧Vthとなる。この電圧は、pMOSトランジスタM
4で与えられるバイアス電流値に依存するnMOSトランジ
スタM1のソース−ゲート間電圧Vgs1である。これによ
り、各容量には(V1−Vgs1),(V2−Vgs1),・・・, (Vn−V
gs1)の電位が記憶される。
M11〜M1nおよびM5がオンしてM21〜M2nがオフとなるた
め、C1〜Cnには入力電圧V1〜Vnが与えられる。このとき
反転増幅器の入力であるM1のゲート電圧は、M5により反
転増幅器の入出力間が短絡されるため、反転増幅器のし
きい値電圧Vthとなる。この電圧は、pMOSトランジスタM
4で与えられるバイアス電流値に依存するnMOSトランジ
スタM1のソース−ゲート間電圧Vgs1である。これによ
り、各容量には(V1−Vgs1),(V2−Vgs1),・・・, (Vn−V
gs1)の電位が記憶される。
【００３０】つぎにT2の出力動作モードになると、nMOS
トランジスタM11〜M1nおよびM5がオフ、M21〜M2nがオン
となり容量C1〜Cnは並列に反転増幅器の入出力間に接続
される。するとこの容量により帰還がかかるためM1のゲ
ート電位はVgs1を保ったままで、各容量に蓄積された電
荷は並列に接続された容量C1〜Cnに分配されるため、出
力端子Voutには、式（５）に示された加重平均値が表れ
る。図２を見てわかるように、非常に小規模な回路構成
であり、なおかつバイアス電流は一段の反転増幅器のみ
しか流れないため、小面積、低消費電力が実現できる。
トランジスタM11〜M1nおよびM5がオフ、M21〜M2nがオン
となり容量C1〜Cnは並列に反転増幅器の入出力間に接続
される。するとこの容量により帰還がかかるためM1のゲ
ート電位はVgs1を保ったままで、各容量に蓄積された電
荷は並列に接続された容量C1〜Cnに分配されるため、出
力端子Voutには、式（５）に示された加重平均値が表れ
る。図２を見てわかるように、非常に小規模な回路構成
であり、なおかつバイアス電流は一段の反転増幅器のみ
しか流れないため、小面積、低消費電力が実現できる。
【００３１】［第３実施形態］図１および図２で示した
加重平均演算回路は、入力信号V1〜Vnが並列に与えられ
る場合の構成を示したものであるが、次に、入力信号が
時系列に順次与えられる場合に適した構成を図４に、そ
の動作タイミングチャートを図５に示して、シリアルデ
ータの加重平均演算回路を説明する。
加重平均演算回路は、入力信号V1〜Vnが並列に与えられ
る場合の構成を示したものであるが、次に、入力信号が
時系列に順次与えられる場合に適した構成を図４に、そ
の動作タイミングチャートを図５に示して、シリアルデ
ータの加重平均演算回路を説明する。
【００３２】図４において、反転増幅器（Inverter）
と、その入力に一端が接続されたｎ個の容量C1〜Cnと、
反転増幅器の入出力間を短絡するため設けられたスイッ
チSW0の構成は図１と同一である。また、容量C1〜Cnの
他端はスイッチSW1〜SWnを介して、各容量が共通に接続
されるノードN2に接続されている。このスイッチは、図
１のトグル型のスイッチとは異なり、ノードN2に接続か
非接続かを選択して行う単純なスイッチとなっている。
この容量C1〜Cnがスイッチを介して共通に接続されるノ
ードN2と入力信号端子Vinの間にはスイッチSWinが、ま
た、反転増幅器の出力である出力端子Voutとの間にはス
イッチSWoutが設けられている。図４を見てわかるよう
に、この構成では入力端子はVin１つのみで、この入力
端子から複数の信号電圧が順次入力される。
と、その入力に一端が接続されたｎ個の容量C1〜Cnと、
反転増幅器の入出力間を短絡するため設けられたスイッ
チSW0の構成は図１と同一である。また、容量C1〜Cnの
他端はスイッチSW1〜SWnを介して、各容量が共通に接続
されるノードN2に接続されている。このスイッチは、図
１のトグル型のスイッチとは異なり、ノードN2に接続か
非接続かを選択して行う単純なスイッチとなっている。
この容量C1〜Cnがスイッチを介して共通に接続されるノ
ードN2と入力信号端子Vinの間にはスイッチSWinが、ま
た、反転増幅器の出力である出力端子Voutとの間にはス
イッチSWoutが設けられている。図４を見てわかるよう
に、この構成では入力端子はVin１つのみで、この入力
端子から複数の信号電圧が順次入力される。
【００３３】次に図５のタイミングチャートを参照して
動作を説明する。図５はスイッチのオン,オフと入力信
号Vinを示した図で、スイッチは"H"でオンの状態、"L"
でオフの状態を表している。図４のスイッチSW0とSWin
は同一の制御信号にて制御され、これは図２，３のΦ1
の信号に相当する。また、スイッチSWoutの制御信号
は、図２，３のΦ2の信号に相当する。
動作を説明する。図５はスイッチのオン,オフと入力信
号Vinを示した図で、スイッチは"H"でオンの状態、"L"
でオフの状態を表している。図４のスイッチSW0とSWin
は同一の制御信号にて制御され、これは図２，３のΦ1
の信号に相当する。また、スイッチSWoutの制御信号
は、図２，３のΦ2の信号に相当する。
【００３４】図４の構成でも基本的に動作モードは、T1
の入力動作モードと、T2の出力動作モードの２つから成
り立っている。T1の入力動作モード時は、SW0とSWinが
オン、SWoutはオフであり、このとき入力信号Vinは図に
示すようにV1,V2,・・・,Vnと順次サンプリングされた
アナログ信号が直列に入力される。この入力信号に対応
して、SW1〜SWnのスイッチが順次オンしながら、容量C1
〜Cnに信号電圧を蓄積する。この動作で保持すべき入力
信号を容量C1〜Cnに記憶した後に、T2の期間に移りSW0
とSWinはオフ、SWoutはオンとなる。このT2の期間ではS
W1〜SWnのスイッチはすべてオンとなり、容量C1〜Cnは
並列に反転増幅器の入出力間に接続される。このとき図
１と同様に、各容量に蓄積された電荷は並列に接続され
た容量C1〜Cnに分配されるため、出力端子Voutには、式
（５）に示された加重平均値が表れる。
の入力動作モードと、T2の出力動作モードの２つから成
り立っている。T1の入力動作モード時は、SW0とSWinが
オン、SWoutはオフであり、このとき入力信号Vinは図に
示すようにV1,V2,・・・,Vnと順次サンプリングされた
アナログ信号が直列に入力される。この入力信号に対応
して、SW1〜SWnのスイッチが順次オンしながら、容量C1
〜Cnに信号電圧を蓄積する。この動作で保持すべき入力
信号を容量C1〜Cnに記憶した後に、T2の期間に移りSW0
とSWinはオフ、SWoutはオンとなる。このT2の期間ではS
W1〜SWnのスイッチはすべてオンとなり、容量C1〜Cnは
並列に反転増幅器の入出力間に接続される。このとき図
１と同様に、各容量に蓄積された電荷は並列に接続され
た容量C1〜Cnに分配されるため、出力端子Voutには、式
（５）に示された加重平均値が表れる。
【００３５】以上で述べたように結果的には図１と同様
の出力が得られるが、図５のタイミングチャートを見て
わかるように、入力はシリアルのアナログデータとなっ
ている点が図１とは異なっている。図５のタイミングチ
ャートでは入力信号Vinはサンプリングされた信号を示
しているが、図４の構成自体がサンプルホールド回路の
機能も有しているため、連続的なアナログ信号を与えて
もサンプリング動作を行いながらサンプリングされた結
果を演算して出力することができる。なお、図５のタイ
ミングチャートで、期間T2においてSW1〜SWnがすべてオ
ンとなっているが、これに関してはいくつかのデータを
選択して一部のスイッチのみをオンしても良い。これに
より選択されたデータ領域の部分的な加重平均値を求め
ることも可能となる。
の出力が得られるが、図５のタイミングチャートを見て
わかるように、入力はシリアルのアナログデータとなっ
ている点が図１とは異なっている。図５のタイミングチ
ャートでは入力信号Vinはサンプリングされた信号を示
しているが、図４の構成自体がサンプルホールド回路の
機能も有しているため、連続的なアナログ信号を与えて
もサンプリング動作を行いながらサンプリングされた結
果を演算して出力することができる。なお、図５のタイ
ミングチャートで、期間T2においてSW1〜SWnがすべてオ
ンとなっているが、これに関してはいくつかのデータを
選択して一部のスイッチのみをオンしても良い。これに
より選択されたデータ領域の部分的な加重平均値を求め
ることも可能となる。
【００３６】図４に示す回路の具体的な構成としては、
図２と同様に反転増幅器にソース接地型のｎMOSトラン
ジスタと、それにカスコード接続されたｎMOSトランジ
スタと、定電流型の負荷として動作するｐMOSトランジ
スタで構成されるCMOS反転増幅器を用いれば良い。また
スイッチに関してもnMOS単体のスイッチもしくはCMOSア
ナログスイッチを用いて構成すれば良い。これにより図
２と同様に小面積で低消費電力の加重平均値演算回路が
実現できる。
図２と同様に反転増幅器にソース接地型のｎMOSトラン
ジスタと、それにカスコード接続されたｎMOSトランジ
スタと、定電流型の負荷として動作するｐMOSトランジ
スタで構成されるCMOS反転増幅器を用いれば良い。また
スイッチに関してもnMOS単体のスイッチもしくはCMOSア
ナログスイッチを用いて構成すれば良い。これにより図
２と同様に小面積で低消費電力の加重平均値演算回路が
実現できる。
【００３７】図４における構成においても第一実施形態
で述べた従来例に対する優位点は変わりない。この構成
では、図７に示すトランスバーサルフィルタに応用した
場合、遅延素子であるサンプルホールド回路も含んだ形
態となるため回路規模が小さくなるというメリットがあ
るが、常時加重平均値を算出しているわけではなくｎ個
のデータ入力で一回の加重平均値が算出されるだけなの
で、１ショットの信号のみの演算で良い場合にはメリッ
トがある。また入力信号線が１本なのでこの回路を並列
に複数持つときに、信号線が複雑にならないというメリ
ットもあるが、いずれにしろ用途に応じて図１の構成と
図５の構成を使い分けていくのが良い。
で述べた従来例に対する優位点は変わりない。この構成
では、図７に示すトランスバーサルフィルタに応用した
場合、遅延素子であるサンプルホールド回路も含んだ形
態となるため回路規模が小さくなるというメリットがあ
るが、常時加重平均値を算出しているわけではなくｎ個
のデータ入力で一回の加重平均値が算出されるだけなの
で、１ショットの信号のみの演算で良い場合にはメリッ
トがある。また入力信号線が１本なのでこの回路を並列
に複数持つときに、信号線が複雑にならないというメリ
ットもあるが、いずれにしろ用途に応じて図１の構成と
図５の構成を使い分けていくのが良い。
【００３８】［第４実施形態］図１および図４の回路を
実際にCMOSデバイスにてLSI上で実現する場合、あらか
じめ加重平均の重み付けの係数を決めなくてはならな
い。しかしながら、用途によっては重み付けの係数を外
部からの制御により可変とできたほうが望ましい場合が
ある。そのような要求に応えるための実施形態を図６に
示す。
実際にCMOSデバイスにてLSI上で実現する場合、あらか
じめ加重平均の重み付けの係数を決めなくてはならな
い。しかしながら、用途によっては重み付けの係数を外
部からの制御により可変とできたほうが望ましい場合が
ある。そのような要求に応えるための実施形態を図６に
示す。
【００３９】図６は図１における容量C1〜Cnの各容量を
それぞれ並列に接続されたｍ個の容量に分割して構成し
たものである。構成としては、反転増幅器（Inverter）
と、その入力に一端が接続されたｎ＊ｍ個の容量C11〜C
nmと、反転増幅器の入出力間を短絡するために設けられ
たスイッチSW0と、容量C11〜Cnmの他端に設けられたス
イッチSW11〜SWnmと、それらを介して容量C11〜Cnmを入
力信号電圧V1〜Vnに接続するか、反転増幅器出力端子に
接続かを制御するためのスイッチSW1〜SWnと、SW11〜SW
nmのスイッチのオン、オフを制御する制御部にあたるデ
コーダとで構成されている。なお、デコーダからの制御
信号線の数は各容量に設けられたスイッチの数、すなわ
ちｎ＊ｍ本となる。
それぞれ並列に接続されたｍ個の容量に分割して構成し
たものである。構成としては、反転増幅器（Inverter）
と、その入力に一端が接続されたｎ＊ｍ個の容量C11〜C
nmと、反転増幅器の入出力間を短絡するために設けられ
たスイッチSW0と、容量C11〜Cnmの他端に設けられたス
イッチSW11〜SWnmと、それらを介して容量C11〜Cnmを入
力信号電圧V1〜Vnに接続するか、反転増幅器出力端子に
接続かを制御するためのスイッチSW1〜SWnと、SW11〜SW
nmのスイッチのオン、オフを制御する制御部にあたるデ
コーダとで構成されている。なお、デコーダからの制御
信号線の数は各容量に設けられたスイッチの数、すなわ
ちｎ＊ｍ本となる。
【００４０】図６で信号入力端子V1の信号はSW11〜SW1m
を介してC11〜C1mに、V2の信号はSW21〜SW2mを介してC2
1〜C2mに、というように1つの信号に対してｍ個の容量
が設けられている。このような構成においてC11〜Cnmす
べてが同じ容量値だとすると、V1〜Vnの加重平均値の重
み付けとなる係数は、各信号に対するスイッチ、例えば
V1ならばSW11〜SW1m、V2ならばSW21〜SW2m、のうちオン
している数に相当する。したがってデコーダでオンする
スイッチの数を外部より制御して変えることで、加重平
均演算における各入力電圧値の重み付けとなる係数の比
を変更することができる。
を介してC11〜C1mに、V2の信号はSW21〜SW2mを介してC2
1〜C2mに、というように1つの信号に対してｍ個の容量
が設けられている。このような構成においてC11〜Cnmす
べてが同じ容量値だとすると、V1〜Vnの加重平均値の重
み付けとなる係数は、各信号に対するスイッチ、例えば
V1ならばSW11〜SW1m、V2ならばSW21〜SW2m、のうちオン
している数に相当する。したがってデコーダでオンする
スイッチの数を外部より制御して変えることで、加重平
均演算における各入力電圧値の重み付けとなる係数の比
を変更することができる。
【００４１】上述の説明では、C11〜Cnmの容量をすべて
同じ値として説明したが容量値をすべて同じ値とする
と、各信号に対して容量をｍ個に分割した場合、係数は
０〜ｍまでしか変えることができない。例えばｍ＝４で
は０〜４までしか係数を変更できない。そこで1つの信
号線に対して分割された容量の比を１：２：・・・：２
（ｍ−１）というように２のべき乗とすると、ｍ個の容
量で容量比を２ｍまで拡張することができる。例えばｍ
＝４としてCi1：Ci2：Ci3：Ci4（iは１〜ｎ）を１：
２：４：８とすると容量比は０〜１５までの係数をとる
ことができる。このように、分割された容量の比を２の
べき乗とすることで、少ない制御信号線の数で重み付け
の可変範囲を最大にすることができる。
同じ値として説明したが容量値をすべて同じ値とする
と、各信号に対して容量をｍ個に分割した場合、係数は
０〜ｍまでしか変えることができない。例えばｍ＝４で
は０〜４までしか係数を変更できない。そこで1つの信
号線に対して分割された容量の比を１：２：・・・：２
（ｍ−１）というように２のべき乗とすると、ｍ個の容
量で容量比を２ｍまで拡張することができる。例えばｍ
＝４としてCi1：Ci2：Ci3：Ci4（iは１〜ｎ）を１：
２：４：８とすると容量比は０〜１５までの係数をとる
ことができる。このように、分割された容量の比を２の
べき乗とすることで、少ない制御信号線の数で重み付け
の可変範囲を最大にすることができる。
【００４２】［第５実施形態］これまでは、入力信号と
して外部から入力された信号に対してフィルタリングを
行うことを前提に説明してきたが、この入力電圧を内部
で発生させた基準電圧を与えることで、D/A変換機を構
成することが可能となる。図７に本発明の加重平均値演
算回路を応用してD/A変換機を構成した実施形態を示
す。
して外部から入力された信号に対してフィルタリングを
行うことを前提に説明してきたが、この入力電圧を内部
で発生させた基準電圧を与えることで、D/A変換機を構
成することが可能となる。図７に本発明の加重平均値演
算回路を応用してD/A変換機を構成した実施形態を示
す。
【００４３】図７の構成は基本的には図１と同じだが、
図１では容量C1〜Cnに与えられる入力信号電圧はV1〜Vn
であったが、図７ではトグル型の切替えスイッチSWs1〜
SWsnにより、基準電圧Vrefから分圧して作り出されたVr
ef,Vref/2,・・・,Vref/2(n- 1)の電圧かグランド電位の
いずれか一方が与えられる構成となっている。図７にお
いてC1〜Cnの容量値をすべて等しく設定すると加重平均
された出力電圧は式（６）となる。 Vout＝(α1*Vref+α2*Vref/2+ ・・・ +αn*Vref/2(n-1))/n ・・・（６）
図１では容量C1〜Cnに与えられる入力信号電圧はV1〜Vn
であったが、図７ではトグル型の切替えスイッチSWs1〜
SWsnにより、基準電圧Vrefから分圧して作り出されたVr
ef,Vref/2,・・・,Vref/2(n- 1)の電圧かグランド電位の
いずれか一方が与えられる構成となっている。図７にお
いてC1〜Cnの容量値をすべて等しく設定すると加重平均
された出力電圧は式（６）となる。 Vout＝(α1*Vref+α2*Vref/2+ ・・・ +αn*Vref/2(n-1))/n ・・・（６）
【００４４】式（６）において、α1〜αnはスイッチSW
s1〜SWsnの接続によりVref側に接続すると１、グランド
側に接続すると０となり、この接続の組み合わせで２ｎ
の電圧値を出力することができる。図７ではグランド電
位を基準としているが、Vrefを基準として各入力に与え
る信号電圧を０,Vref/2,(Vref−Vref/4),・・・,（Vref
-Vref/2(n-1)）とするとVrefを基準としたD/A変換機出
力信号を得ることができる。
s1〜SWsnの接続によりVref側に接続すると１、グランド
側に接続すると０となり、この接続の組み合わせで２ｎ
の電圧値を出力することができる。図７ではグランド電
位を基準としているが、Vrefを基準として各入力に与え
る信号電圧を０,Vref/2,(Vref−Vref/4),・・・,（Vref
-Vref/2(n-1)）とするとVrefを基準としたD/A変換機出
力信号を得ることができる。
【００４５】このように、複数の入力信号に与える電圧
を、基準となる電圧と基準となる電圧に対して電位差が
１：２：,・・・,ｎとなるような関係の電圧を用意し
て、基準となる電圧か後者の電圧かを切替えながら与え
られる構成とすることでｎビットのD/A変換機を実現で
きる。
を、基準となる電圧と基準となる電圧に対して電位差が
１：２：,・・・,ｎとなるような関係の電圧を用意し
て、基準となる電圧か後者の電圧かを切替えながら与え
られる構成とすることでｎビットのD/A変換機を実現で
きる。
【００４６】
【発明の効果】本発明によれば、入力された複数の信号
に対してオフセットをもたずかつ正転出力の加重平均値
を直接出力として得ることのできる加重平均値演算回路
を得られる。また、従来から知られている加重平均値演
算回路に対して、外部制御で重み付けを可変とする構成
を設計することも容易に行え、更に低消費電力、小面積
を実現できる。
に対してオフセットをもたずかつ正転出力の加重平均値
を直接出力として得ることのできる加重平均値演算回路
を得られる。また、従来から知られている加重平均値演
算回路に対して、外部制御で重み付けを可変とする構成
を設計することも容易に行え、更に低消費電力、小面積
を実現できる。
【図１】本発明を用いた第１実施形態の加重平均値演算
回路の動作を表した回路動作図（ａ）及び（ｂ）であ
る。
回路の動作を表した回路動作図（ａ）及び（ｂ）であ
る。
【図２】本発明に係る加重平均値演算回路の第２実施形
態を示す回路図である。
態を示す回路図である。
【図３】図２の動作を説明するためのタイミング図であ
る。
る。
【図４】本発明に係る加重平均値演算回路の第３実施形
態を示す回路図である。
態を示す回路図である。
【図５】図４の動作を説明するためのタイミング図であ
る。
る。
【図６】本発明に係る加重平均値演算回路の第４実施形
態を示す回路図である。
態を示す回路図である。
【図７】本発明の加重平均値演算回路を応用してD/A変
換機を構成した第５実施形態を示す回路図である。
換機を構成した第５実施形態を示す回路図である。
【図８】加重平均値演算を必要とするトランスバーサル
フィルタの説明図である。
フィルタの説明図である。
【図９】従来の加重平均値演算回路を示す回路図であ
る。
る。
C1〜Cn 入力信号用容量
SW1〜SWn 入力信号用スイッチ
SW0 帰還用スイッチ
Inverter 反転増幅器
Vin,V1〜Vn 入力信号端子および入力信号電圧値
Vout 出力信号端子および出力信号電圧値
Vbias1,Vbias2,Vbias3 定電圧源およびその電圧値
M1 増幅用トランジスタ
M2,M3 カスコード型トランジスタ
M4 負荷用トランジスタ
M5 帰還用スイッチングトランジスタ
M11〜M1n 信号入力用トランジスタ
M21〜M2n 加算用トランジスタ
Decoder 重み付け用デコーダ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 1/00
H03H 17/00
G06G 7/00
Claims (7)
- 【請求項1】 反転増幅器と、第１端子が該反転増幅器
の入力端子に接続された複数の容量と、前記反転増幅器
の入出力間に設けられた帰還用のスイッチング手段と、
前記複数の容量の第２端子を入力信号に接続するスイッ
チング手段と、前記複数の容量の第２端子を反転増幅器
の出力に接続するスイッチング手段と、を有する加重平
均値演算回路であって、 前記帰還用のスイッチング手段を導通状態にして、複数
の入力信号電圧を前記複数の容量の第２端子に印加する
入力動作モードと、 前記帰還用のスイッチング手段を非導通状態にするとと
もに、入力信号電圧の記憶された前記複数の容量のう
ち、少なくとも２つ以上の容量を前記反転増幅器の出力
端子に接続して、複数の信号電圧値に重み付けとなる係
数を乗算した結果の平均値である加重平均値を算出する
出力動作モードと、を有することを特徴とする加重平均
値演算回路。 - 【請求項２】 前記反転増幅器は、ソース接地型の第１
のMOSトランジスタと、これにカスコード接続された同
極性の第２のMOSトランジスタと、これらと反対極性の
負荷用の第３のMOSトランジスタとを有するCMOS反転増
幅器であることを特徴とする請求項１記載の加重平均値
演算回路。 - 【請求項３】 前記複数の入力信号電圧は複数の入力端
子より並列に与えられ、すべての容量の第２端子には入
力信号端子に接続されるスイッチと、前記反転増幅器の
出力端子に接続されるスイッチと、が設けられているこ
とを特徴とする請求項１又は請求項２記載の加重平均値
演算回路。 - 【請求項４】 前記複数の入力信号電圧は１つの入力端
子より直列に与えられ、すべての容量の第２端子には共
通のノードに接続するスイッチが設けられているととも
に、前記共通のノードには入力信号端子に接続するスイ
ッチと、前記反転増幅器の出力端子に接続されるスイッ
チと、を有することを特徴とする請求項１又は請求項２
記載の加重平均値演算回路。 - 【請求項５】 前記複数の入力信号電圧に対応した複数
の容量のうち１入力信号に対する１つの容量を構成する
要素が、更に複数の容量で構成されるとともに、その１
入力信号に対する複数の容量の接続を制御部からの制御
信号で変更して容量値を変えることで、重み付けを可変
とすることを特徴とする請求項１乃至請求項４のいずれ
か1項に記載の加重平均値演算回路。 - 【請求項６】 前記１入力信号に対する複数の容量にお
いて、容量値の比が１：２：４：８というように２のべ
き乗の関係にあることを特徴とする請求項５記載の加重
平均値演算回路。 - 【請求項７】 前記複数の入力信号を、基準となる電圧
または基準となる電圧に対する電位差の関係が１：２：
４：８というように２のべき乗の関係にある電圧を選択
して入力することを特徴とする請求項１乃至請求項６の
いずれか1項に記載の加重平均値演算回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317998A JP3479506B2 (ja) | 2000-10-18 | 2000-10-18 | 加重平均値演算回路 |
| US09/982,303 US6611164B2 (en) | 2000-10-18 | 2001-10-17 | Weighted mean calculation circuit |
| US10/410,540 US6906653B2 (en) | 2000-10-18 | 2003-04-09 | Digital to analog converter with a weighted capacitive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317998A JP3479506B2 (ja) | 2000-10-18 | 2000-10-18 | 加重平均値演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124878A JP2002124878A (ja) | 2002-04-26 |
| JP3479506B2 true JP3479506B2 (ja) | 2003-12-15 |
Family
ID=18796694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317998A Expired - Lifetime JP3479506B2 (ja) | 2000-10-18 | 2000-10-18 | 加重平均値演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6611164B2 (ja) |
| JP (1) | JP3479506B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295042B2 (en) * | 2004-07-20 | 2007-11-13 | Analog Devices, Inc. | Buffer |
| JP2006086981A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | スイッチトキャパシタ回路およびパイプラインａ／ｄ変換回路 |
| US7113116B2 (en) * | 2005-01-26 | 2006-09-26 | Analog Devices, Inc. | Sample and hold apparatus |
| KR100794310B1 (ko) * | 2006-11-21 | 2008-01-11 | 삼성전자주식회사 | 스위치드 커패시터 회로 및 그것의 증폭 방법 |
| US8558852B2 (en) * | 2006-11-30 | 2013-10-15 | Seiko Epson Corporation | Source driver, electro-optical device, and electronic instrument |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| TWI341092B (en) * | 2007-09-13 | 2011-04-21 | Chimei Innolux Corp | System for displaying image |
| EP2568608B1 (en) | 2008-02-28 | 2014-05-14 | Peregrine Semiconductor Corporation | Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device |
| JP5217771B2 (ja) * | 2008-08-19 | 2013-06-19 | セイコーエプソン株式会社 | サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 |
| JP5409122B2 (ja) * | 2009-05-27 | 2014-02-05 | 株式会社エーシーティー・エルエスアイ | 入力信号の移動平均を出力する平均化回路 |
| JP5786762B2 (ja) * | 2012-03-01 | 2015-09-30 | 株式会社ニコン | Ａ／ｄ変換回路、及び固体撮像装置 |
| WO2013147582A1 (en) | 2012-03-30 | 2013-10-03 | Intel Corporation | Inverter-and-switched-capacitor-based squelch detector apparatus and method |
| JP5928130B2 (ja) * | 2012-04-25 | 2016-06-01 | 富士通株式会社 | 補間回路および受信回路 |
| EP3759653B1 (en) * | 2018-03-02 | 2025-06-25 | AIstorm, Inc. | Charge domain mathematical engine and method |
| US11922131B2 (en) | 2020-10-08 | 2024-03-05 | Applied Materials, Inc. | Scalable, multi-precision, self-calibrated multiplier-accumulator architecture |
| US11681776B2 (en) * | 2020-10-08 | 2023-06-20 | Applied Materials, Inc. | Adaptive settling time control for binary-weighted charge redistribution circuits |
| US12019702B2 (en) | 2020-10-08 | 2024-06-25 | Applied Materials, Inc. | Throughput and precision-programmable multiplier-accumulator architecture |
| US11983507B2 (en) | 2020-12-31 | 2024-05-14 | Ceremorphic, Inc. | Differential analog multiplier for a signed binary input |
| US11977936B2 (en) | 2020-12-31 | 2024-05-07 | Ceremorphic, Inc. | Differential analog multiplier-accumulator |
| US11886835B2 (en) | 2020-12-31 | 2024-01-30 | Ceremorphic, Inc. | Cascade multiplier using unit element analog multiplier-accumulator |
| US12014151B2 (en) | 2020-12-31 | 2024-06-18 | Ceremorphic, Inc. | Scaleable analog multiplier-accumulator with shared result bus |
| US11922240B2 (en) * | 2020-12-31 | 2024-03-05 | Ceremorphic, Inc. | Unit element for asynchronous analog multiplier accumulator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0524344B1 (de) * | 1991-07-26 | 1996-05-08 | Siemens Aktiengesellschaft | Konfigurierbare Werkzeugmaschinensteuerung |
| JPH05257664A (ja) * | 1991-12-12 | 1993-10-08 | Internatl Business Mach Corp <Ibm> | バージョン独立のオブジェクト指向アプリケーション・プログラムを生成するシステム及び方法 |
| US5506787A (en) * | 1992-08-31 | 1996-04-09 | Siemens Aktiengesellschaft | Configurable man-machine communication structure for machine tool or robot control systems |
| US5453933A (en) * | 1993-09-08 | 1995-09-26 | Hurco Companies, Inc. | CNC control system |
| CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
| US5835045A (en) * | 1994-10-28 | 1998-11-10 | Canon Kabushiki Kaisha | Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device. |
| JP3383152B2 (ja) * | 1995-06-28 | 2003-03-04 | シャープ株式会社 | 符号化装置 |
-
2000
- 2000-10-18 JP JP2000317998A patent/JP3479506B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-17 US US09/982,303 patent/US6611164B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6611164B2 (en) | 2003-08-26 |
| US20020093365A1 (en) | 2002-07-18 |
| JP2002124878A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479506B2 (ja) | 加重平均値演算回路 | |
| JP3318725B2 (ja) | アナログフィルタ回路 | |
| JP3184782B2 (ja) | 高調波歪を低減させたスイッチドキャパシタディジタル−アナログ変換器 | |
| US7741908B2 (en) | High speed amplifier with controllable amplification and output impedance and comparator using the same | |
| US6693574B2 (en) | D/A converter and delta-sigma D/A converter | |
| JP2945805B2 (ja) | Ａ／ｄ変換器 | |
| US5666080A (en) | Computational circuit | |
| US6169440B1 (en) | Offset-compensated switched-opamp integrator and filter | |
| JPH07202704A (ja) | ディジタル／アナログ変換器 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JPH06164323A (ja) | スイッチトキャパシタ回路 | |
| JPH0434239B2 (ja) | ||
| US10425044B1 (en) | Cancellation capacitor for aliasing and distortion improvement | |
| JP3731334B2 (ja) | 変調器およびオーバサンプル形ａ／ｄ変換器 | |
| US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
| JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| TW202141301A (zh) | 計算乘積和值之裝置 | |
| US5606274A (en) | Sampling and holding circuit | |
| JPH1051270A (ja) | スイッチトキャパシタ回路 | |
| JP3703387B2 (ja) | サンプル＆ホールド回路 | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JP2003218650A (ja) | 可変ゲインアンプおよびフィルタ回路 | |
| WO2021250870A1 (ja) | 増幅回路、差動増幅回路、受信回路及び半導体集積回路 | |
| JPS6151448B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |