JP3477090B2 - エンジン制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エンジン制御装置
に関し、特に、市場搬入後の装置に搭載されたＣＰＵ内
蔵のＲＯＭデータを書換可能とするエンジン制御装置に
関する。

【０００２】

【従来の技術】近年、エンジンを制御するためのエンジ
ン制御装置には、定められたプログラムに従い動作する
ＣＰＵと、このプログラムを格納する不揮発性メモリで
あるＲＯＭが備えられている。このＲＯＭには、プログ
ラム及びエンジンに供給すべき燃料の噴射量や点火時期
などを決めるデータが格納されている。ところで、ＣＰ
Ｕに内蔵されたＲＯＭにプログラムやデータの書き込み
を行ったり、ＣＰＵを基板に実装後、内蔵ＲＯＭに書き
込みを行う方法として、例えば、特開平３−２２９９５
５号公報が知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、前記従
来のエンジン制御装置においては、ＣＰＵを基板に実装
後内蔵ＲＯＭに書き込みは可能であるが、データの消去
及び再書き込みは考慮されていない。すなわち、エンジ
ン制御装置を市場に供給後、ＲＯＭのデータを変更した
い場合が生じても書換えできず、ＣＰＵ自体を交換しな
い限りデータの内容を変更することができないという問
題点があった。本発明は、このような問題に鑑みてなさ
れたのされたもので、その目的は、市場でのトラブル発
生時にエンジン制御装置本体を交換することなしに、Ｒ
ＯＭ内容を簡単に書換えできるエンジン制御装置を提供
することである。

【０００４】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係わるエンジン制御装置は、基本的には、
データの書き込みができ、且つブロック毎に前記データ
の消去を行える不揮発性メモリを内蔵する演算手段を備
えたエンジン制御装置において、前記演算手段は、前記
エンジン制御装置以外の外部装置と電気的に接続される
とともに、前記外部装置からの情報に従って前記不揮発
性メモリの内容をブロック毎に消去後にデータの書き込
みを可能ならしめる手段を備え、前記不揮発性メモリ
は、前記演算手段の動作を制御せしめるプログラムと制
御データとが記憶され、前記プログラムには、該プログ
ラムの消去及び書き込みの実行を行うプログラムを含む
ことを特徴としている。

【０００５】電気的にデータの消去可能な不揮発性メモ
リに対し、消去動作を行う手段を備えた演算装置を用
い、外部機器からの消去命令に従い不揮発性メモリの内
容の消去動作を開始する。しかる後、外部機器からの再
書き込み命令によりデータを書き込みを行い、不揮発性
メモリのデータ書換が可能となる。

【０００６】

【発明の実施の形態】以下、本発明の一実施例を図面を
用いて説明する。図１は本発明に係わる一実施例のエン
ジン制御装置の全体構成を示すブロック図である。図１
において、エンジン制御装置１はエンジン２の制御を行
う。エンジン２には、図示しない運転状態を表す様々な
センサが取り付けられており、これらセンサからの信号
がエンジン制御装置１に入力される。エンジン制御装置
１は、前記センサからの信号を波形処理する入力処理回
路４と、このセンサ信号を入力してエンジン２の最適運
転状態を演算するＣＰＵ３と、このＣＰＵ３で演算され
た結果を制御信号として受けてエンジン２に取付けられ
た燃料噴射装置や点火装置などのアクチュエータ（共に
図示省略）を駆動する出力回路５から構成されている。

【０００７】ＣＰＵ３には制御用プログラムに従い動作
するマイクロ・プロセッサ・ユニット（以下、ＭＰＵと
いう）７と、このＭＰＵ７を動作させるプログラムを格
納するＲＯＭ８と、ＭＰＵ７の演算結果を格納するＲＡ
Ｍ９と、前記入力処理回路４からの信号を受けるととも
に、出力回路５に制御信号を出力するＩ／Ｏ６と、外部
機器であるメモリ書換機１１とのデータ通信用の通信回
路１０が内蔵されている。なお、ＲＯＭ８は、一旦書き
込んだデータを全て消去することができ、しかも再書き
込み可能なフラッシュＲＯＭが用いられている。

【０００８】また、エンジン制御装置１はメモリ書換機
１１と電気的に接続可能となっており、メモリ書換機１
１からのデータはＣＰＵ３内の通信回路１０にシリアル
通信機能によるデータ伝送が行われる。そして、受信さ
れたコマンド等のデータはＲＯＭ８において、特別な条
件下で内容の消去及び再度書き込みができる。

【０００９】図２に前記ＣＰＵのメモリマップを示す。
図２（ａ）はＣＰＵ３全体のメモリマップであり、３ａ
はＲＯＭ８の領域、３ｂは外部メモリ空間、３ｃはＲＡ
Ｍ９の領域、３ｄはＭＰＵ７の内部レジスタ領域であ
る。図２（ｂ）は前記ＲＯＭ８内のブロック構成を表
す。ＲＯＭ８内はいくつかのブロックに分かれており、
例えば、図２（ｂ）の場合にはＡ〜Ｐの１６ブロックに
分割されており、ＲＯＭ８内の内容は各ブロック毎に消
去可能な構成となっている。エンジン制御装置１で使用
されているＲＯＭ８内の構成は、制御プログラムが格納
されているプログラム領域と、制御データが格納されて
いるデータ領域とに大別される。本実施例では、ブロッ
クＡ〜Ｋがプログラム領域であり、ブロックＬ〜Ｐまで
がデータ領域である。図３はＲＯＭ内のデータを消去す
るための専用レジスタの構成である。

【００１０】図３において、消去レジスタは内部レジス
タ領域３ｄに配置され、２バイトで構成されている。消
去レジスタ１及び２の各ビットはＲＯＭ８内の各ブロッ
クＡ〜Ｐに対応しており、このビットを例えば１にする
とそれに対応したブロックの内容が消去される。従っ
て、例えば、データ領域であるブロックＭのデータのみ
を書換えたい場合は、まず、消去レジスタ２のビット４
を１にしてブロックＭのデータを消去し、その後ブロッ
クＭにデータを書き込む操作を行えば良い。

【００１１】図４は外部機器であるメモリ書換機との通
信でＣＰＵ内のメモリ内容を書き換えていくときのＣＰ
Ｕの内部状態を示す状態遷移図である。図４において、
メモリ書換機１１との通信を開始する前はＳ１でメモリ
書換機１１からの通信待ち状態にある。ここで、メモリ
書換機１１から「ＩＮＩＴ」と言うコマンドが入力され
た場合、〈ＩＮＩＴ〉と言うコマンドをエンジン制御装
置１からメモリ書換機１１に送信してやり、「ＩＮＩ
Ｔ」コマンドを受信したことを知らせると同時に、Ｓ２
の設定コマンド待ち状態にはいる。Ｓ１で「ＩＮＩＴ」
以外のコマンドが入力された場合は〈エラー〉コマンド
を送信し、元の状態Ｓ１に戻る。

【００１２】以下、各状態に置いても同様に、その状態
に応じたコマンドが入力された場合はそれに対するコマ
ンドを送信し、次の状態に遷移する。それ以外の場合は
〈エラー〉コマンドを送信し、初期状態であるＳ１に戻
る構成となっている。このようにして、初期状態Ｓ１か
ら「ＩＮＩＴ」コマンド入力後、Ｓ２の設定コマンド待
ち状態に遷移し、次のコマンドを待つ。Ｓ２でプログラ
ム変更モードにはいるための「ＰＲＯＧ」コマンドを受
信した場合はＳ３に、データ変更モードにはいるための
「ＤＡＴＡ」コマンドを受信した場合はＳ７に、それ以
外はＳ１にそれぞれ遷移する。Ｓ３に遷移した場合はプ
ログラム変更モードに入り、Ｓ７に遷移した場合はデー
タ変更モードに入る。

【００１３】次に、Ｓ３で「ＧＯ」コマンドを受信した
場合はＳ４に入り、変更のデータが入力された場合Ｓ５
に移り、データ変更の処理を行う。この処理が終了した
ら次のデータが入力されるのを待つため、〈データ〉コ
マンドを送信後、再びＳ４に戻る。所定個数のデータが
入力されたら、Ｓ５から終了コマンド待ち状態のＳ６に
移る。Ｓ６では「ＥＸＩＴ」コマンドが受信された場
合、〈ＥＸＩＴ〉コマンドを送信し、Ｓ１に戻ってプロ
グラム変更モードを終了する。

【００１４】一方、Ｓ２で「ＤＡＴＡ」コマンドを受信
した場合はデータ変更モードに入り、Ｓ７で変更するＲ
ＯＭ８内のブロックの指定である「ＡＤＤＲ」データを
受信しＳ８に入る。Ｓ８で処理の開始コマンドである
「ＧＯ」コマンドを受けた後、Ｓ９とＳ１０でデータ変
更の処理を行う。Ｓ９では変更すべきデータが受信され
たらＳ１０に移り、変更の処理を実行する。処理終了
後、〈データ〉を送信し、Ｓ９の状態に再び戻り、次の
データを待つ。そして、所定個数のデータが入力された
らＳ６の状態に移り、「ＥＸＩＴ」コマンド待ち状態に
はいる。以下、プログラム変更モードと同様に、「ＥＸ
ＩＴ」コマンドが入力されたら〈ＥＸＩＴ〉コマンドを
送信し、Ｓ１の状態に戻ってデータ変更モードを終了す
る。

【００１５】図５は図４の通信を行ったときのエンジン
制御装置内のプログラムの動作を示すフローチャートで
あり、本実施例ではメモリ書換機との通信はシリアル通
信機能が用いられている。図５において、メモリ書換機
１１からデータが送信されたとき発生するシリアル通信
機能（ＳＣＩ）割り込みの処理を示している。ＳＣＩ割
り込みが発生したら、まずＳ２０でＩＮＩＴ ｆｌａ
ｇ、Ｓ２１でＰＲＯＧ ｆｌａｇ、Ｓ２２でＤＡＴＡｆ
ｌａｇが１かどうかを確認する。

【００１６】Ｓ２０でＩＮＩＴ ｆｌａｇが０の場合に
は、Ｓ１（図４）で示した通信待ち状態に現在あること
を示しており、続いてＳ２８で今回入力されたデータが
「ＩＮＩＴ」コマンドであるかどうかを確認する。Ｓ２
８での結果がＮＯ、つまり「ＩＮＩＴ」コマンドでない
と判定された場合はＳ２５に進み、〈エラー〉コマンド
を出力し、ＩＮＩＴ、ＰＲＯＧ、およびＤＡＴＡの各ｆ
ｌａｇをそれぞれ０にして通信の初期状態に戻る処理を
してＳＣＩ割り込み処理を終了する。しかして、Ｓ２８
での結果ＹＥＳ、つまり「ＩＮＩＴ」コマンドであるこ
とを確認したらＳ２９に進み、ここで〈ＩＮＩＴ〉コマ
ンドをメモリ書換機１１に出力し、且つＩＮＩＴ ｆｌ
ａｇを１にして処理を終了する。

【００１７】一方、Ｓ２０でＩＮＩＴ ｆｌａｇが１で
あった場合、図４のＳ２以降の状態にあることを示して
いるため、以下でどこの状態であるかを確認する。ま
ず、Ｓ２１ではＰＲＯＧ ｆｌａｇでプログラム変更モ
ードかを確認し、その結果がＹＥＳ、つまりＰＲＯＧ
ｆｌａｇが１のときはＳ３１に進み、プログラムの変更
処理を行う。Ｓ２１での結果がＮＯのときはＳ２２に進
み、ここでデータ変更モードか否かを確認する。Ｓ２２
での結果がＹＥＳ、つまりＤＡＴＡｆｌａｇが１であ
り、データ変更モードである場合はＳ３０に進み、デー
タ変更処理を行う。

【００１８】Ｓ３０でｆｌａｇが０の場合は、図４のＳ
２の状態にあるため、今回入力されたデータが「ＰＲＯ
Ｇ」または「ＤＡＴＡ」コマンドであるかをＳ２３、Ｓ
２４で確認する。まず、Ｓ２３での結果がＹＥＳ、つま
り「ＰＲＯＧ」コマンドが入力されたと判断されたらＳ
２７に進み、ここで〈ＰＲＯＧ〉コマンドを出力し、Ｐ
ＲＯＧｆｌａｇを１にしてプログラム変更モードに入
る。

【００１９】一方、Ｓ２３での結果がＮＯと判断された
らＳ２４に進み、さらに、ここでの結果がＹＥＳ、つま
り「ＤＡＴＡ」コマンドが入力されたと判断されたらＳ
２６に進み、〈ＤＡＴＡ〉コマンドの出力及びＤＡＴＡ
ｆｌａｇを１にしてデータ変更モードに入る。また、
Ｓ２３及びＳ２４のどちらのステップにおいても、何の
コマンドも確認されなかった場合にはデータ通信エラー
と判断してＳ２５に進み、ここで〈エラー〉コマンドを
出力するとともに、ＩＮＩＴ、ＰＲＯＧ、及びＤＡＴＡ
の各ｆｌａｇを０にして初期状態である図４のＳ１の状
態に戻る。

【００２０】図６は図５の処理でプログラム変更モード
に入ったときのＳ３１の処理を説明するフローチャート
である。ＣＰＵ３は通常内蔵したＲＯＭ８に格納された
プログラムで動作するため、そのプログラムの書換を行
う際、ＲＯＭ８の内容を消去するとＣＰＵ３が動作しな
ってしまう。それを防止するため、プログラムの変更を
行うときはプログラム書換のプログラムをＲＯＭ８上で
動作させるのではなく、ＲＡＭ９上で行わせる必要があ
る。図６の処理はそのプログラム書換のプログラムをＲ
ＡＭ９上で行わせる様にしたものである。尚、プログラ
ム書換のプログラムは元々ＲＯＭ８上にあり、それを実
行する際は一旦ＲＡＭ９に転送した後に行うようにして
いる。

【００２１】図６において、Ｓ４０で「ＧＯ」コマンド
かどうかを確認し、もし、「ＧＯ」コマンドでなければ
（ＮＯ）、送信されたコマンドが異常であるため、Ｓ４
３に進み、ここで〈エラー〉コマンド出力後、ＩＮＩＴ
及びＰＲＯＧの各ｆｌａｇを０にして初期状態に戻る。
一方、Ｓ４０での結果がＹＥＳ、つまり「ＧＯ」コマン
ドであればＳ４１へ進み、ここでプログラム書換のプロ
グラムをＲＯＭ８からＲＡＭ９へ転送する処理を行う。
転送処理が終了後、Ｓ４２でＲＡＭ９に転送したプログ
ラムへジャンプし、ＲＡＭ９上のプログラムを実行す
る。

【００２２】図７は上記処理でＲＡＭ９上に転送された
プログラム書換のプログラムの処理を示すフローチャー
トである。図６のＳ４２でＲＡＭ９にジャンプした後に
Ｓ５０に進み、ＲＯＭ８のプログラム領域であるブロッ
クＡ〜Ｋの内容を消去する。ここで、メモリ書換機１１
からシリアル通信でデータを送信してきたとき、ＳＣＩ
割り込みがＣＰＵ３に発生するが、そのときの処理プロ
グラムにジャンプするためにベクタアドレスが必要とな
る。ベクタアドレスにはその割り込み処理のプログラム
の先頭アドレスが入っている。本実施例の場合、前記ベ
クタアドレスはＲＯＭ８のブロックＡ上に配置されてお
り、プログラム書換のプログラムを実行するときは、そ
のベクタアドレスをＲＡＭ９にジャンプするように設定
する必要がある。また、プログラムの書換が終了した
後、ＳＣＩ割り込みが発生したときはＲＯＭ８上のプロ
グラムを実行させる必要があるため、再度ベクタアドレ
スを書き換えなければならない。そこで、Ｓ５１ではＲ
ＡＭ９上でプログラムを実行させるため、ＲＯＭ８上の
ブロックＡにあるベクタアドレスに前記ＲＡＭ９上のプ
ログラムの先頭アドレスを書き込む処理を行う。この処
理を終了することによりプログラム書き込み可能とな
る。

【００２３】以下、Ｓ５２で〈ＧＯ〉コマンドを出力
し、ＧＯ ｆｌａｇを１にしてプログラム書換中である
ことを記憶する。次に、Ｓ５３では、プログラム書換の
際、順次送信されてくるデータを書き込むアドレスを表
すＭＡＤＲをイニシャライズして、一旦処理を終了して
図４のＳ４のデータ待ち状態になる。この状態でデータ
が送信されて来たとき再びＳＣＩ割り込みが発生し、図
７のＳ５４に進む。

【００２４】Ｓ５４ではプログラム書き込み中かどうか
をＧＯ ｆｌａｇで確認し、その結果がＹＥＳ、つまり
書き込み中と判断された場合はＳ５５に進み、ここで現
在書き込もうとしているアドレスがブロックＡかどうか
確認する。Ｓ５５での結果がＹＥＳ、つまりブロックＡ
と判断された場合は、入力されたデータを一旦ＲＡＭ９
上のＭＰＲＧと言う領域に格納する（Ｓ５７）。

【００２５】ＭＰＲＧはブロックＡと同じだけのメモリ
サイズを有し、送信されてきたデータをアドレス順に順
次格納していく。これは、前述したように、ブロックＡ
にはＳＣＩのベクタアドレスがあるため、直接ＲＯＭ８
上に書き込みを行うとベクタアドレスの内容を破壊して
しまうため、それを防止するための処置である。一方、
Ｓ５５での結果がＮＯ、つまりブロックＡに相当してい
ないときは、Ｓ５６でＭＡＤＲにあるＲＯＭ８上のアド
レスに転送されたデータを書き込む。

【００２６】次に、Ｓ５８で書き込みアドレスを示すＭ
ＡＤＲの内容をインクリメントする。これで、送信され
たデータは所定のアドレスに書き込まれたことになる。
そして、Ｓ５９で、次のデータが入力されるまで一旦処
理を終了するため、〈データ〉コマンドを出力する。続
いて、Ｓ６０では、ＭＡＤＲの値が所定値以上、即ち、
プログラム領域に全て書き込んだかどうかを確認する。
Ｓ６０での結果がＮＯ、つまりＭＡＤＲが所定値以下で
あれば、まだプログラム変更中ということで次のデータ
が入力されるまで割り込み処理を終了する。しかるに、
Ｓ６０での結果がＹＥＳ、つまりＭＡＤＲが所定値より
小さいと確認された場合はプログラム領域の変更が全て
終了したと判断し、ＧＯ ｆｌａｇを０にしてプログラ
ム変更処理が終了したことを記憶する。

【００２７】この後、ＳＣＩ割り込みが発生した場合、
Ｓ５４でＧＯ ｆｌａｇが０であるため、送信されてき
たデータが「ＥＸＩＴ」コマンドであるかどうかをＳ６
２で確認する。Ｓ６２での結果がＮＯ、つまり「ＥＸＩ
Ｔ」コマンドでなければ、そのコマンドが入力されるま
で待つため、一旦処理を終了する。一方、Ｓ６２での結
果がＹＥＳ、つまり「ＥＸＩＴ」コマンドを確認したら
Ｓ６３以降に進み、前記ブロックＡの分をＲＡＭ９のＭ
ＰＲＧから転送する以下の処理を行う。

【００２８】まず、Ｓ６３でブロックＡの内容を消去
し、Ｓ６４で前記ブロックＡにＭＰＲＧの内容を書き込
む。次に、この書き込み処理が終了したら、Ｓ６５で
〈ＥＸＩＴ〉コマンドを出力するとともに、ＩＮＴ、Ｐ
ＲＯＧの各ｆｌａｇを０にして処理を終了する。以上の
動作でＲＯＭ８内のプログラムが変更できる。次に、デ
ータ変更処理について詳細に説明する。

【００２９】図８はエンジンの制御データを変更すると
きの処理を示すフローチャートである。データ変更処理
は、前述したプログラム変更処理とは異なり、変更プロ
グラムをＲＡＭ９上で動作させる必要はない。図５の処
理でデータ変更モードと判断されＳ３０に進んだら、図
８のＳ７０の処理を実行する。Ｓ７０では変更するＲＯ
Ｍ８上のブロックを示すデータが入力済みであることを
表すＡＤＤＲ ｆｌａｇが１かどうか確認する。ここで
の結果がＮＯ、つまりＡＤＤＲ ｆｌａｇが０の場合に
は、今回入力されたデータが前記変更対象のブロックを
表すデータであるため、Ｓ７１でＲＡＭ９上のＭ１にそ
のデータを格納する。次に、Ｓ７２でそのブロックが書
換可能なブロックであること、即ち、指定されたブロッ
クがデータ領域のブロックであってプログラム領域のブ
ロックではないことを確認する。もし、Ｓ７２での結果
がＮＯ、つまりデータ領域ではないときはＳ７４に進
み、ここで〈エラー〉コマンドを出力するとともに、Ｉ
ＮＩＴ、ＤＡＴＡの各ｆｌａｇを０にして初期状態に戻
る。

【００３０】Ｓ７２での結果がＹＥＳ、つまりデータ領
域であることを確認した場合にはＳ７３に進み、ここで
そのブロックが書き換えられた回数を記憶しているＤＣ
ＣＮＴｉの値が所定値以上であるかどうかを確認する。
これは、書換可能な不揮発性メモリの場合、その構造
上、書き込み回数に特有の制限があるために行われるも
のである。したがって、この制限を超えて書き込みを行
った場合、素子の破壊につながる可能性がある。本発明
の実施例では、これを防止するため、書き込み回数を各
ブロック毎に記憶しておき、制限回数を超えている場合
は書き込みを禁止するようになっている。

【００３１】Ｓ７３での結果がＹＥＳ、つまり所定の書
き込み回数を超えていると判断された場合は、エラーと
してＳ７４に進む。逆に、Ｓ７３で所定書き込み回数に
達していない場合は、Ｓ７５で書き込み回数のカウント
値をインクリメントしてＳ７６に進む。Ｓ７６では〈Ａ
ＤＤＲ〉コマンドを出力するとともに、ＡＤＤＲ ｆｌ
ａｇを１にして次のコマンドを待つ。

【００３２】再びＳＣＩ割り込みが発生したとき、Ｓ７
０でＡＤＤＲ ｆｌａｇ＝１となるためＳ７７に進む。
ここではデータ変更中であることを表すＧＯ ｆｌａｇ
の状態を確認する。Ｓ７０での結果がＮＯ、つまりデー
タ変更中でなければＳ８４に進み、ここで今回送信され
てきたデータが「ＧＯ」コマンドであることを確認す
る。Ｓ８４での結果がＹＥＳ、つまり「ＧＯ」コマンド
であれば、Ｓ８５で前記Ｍ１に示されたブロックの内容
を消去し、次に、Ｓ８６で書き込みの際のアドレスを示
すＭＡＤＲをイニシャライズする。更に、Ｓ８７で〈Ｇ
Ｏ〉コマンドを出力するとともに、ＧＯ ｆｌａｇを１
にする。

【００３３】Ｓ７７でＧＯ ｆｌａｇが１、つまりデー
タ変更中と判定されたら、以降送信されてくるデータは
変更用のデータなので順次指定されたアドレスに書き込
んでいく。Ｓ７８ではＭＡＤＲに示されたアドレスに送
信されてきたデータを書き込み、Ｓ７９ではそのアドレ
ス（ＭＡＤＲ）をインクリメントする。そして、Ｓ８０
ではデータの書き込みが完了したことをメモリ書き込み
機１１に知らせるため、〈データ〉コマンドを出力す
る。

【００３４】次に、Ｓ８２ではＭＡＤＲの値が所定値に
達したか否か、即ち、指定されたブロックのデータが全
て書き換えられたか否かを判断する。Ｓ８２での結果が
ＹＥＳ、つまり全て書き換えられたときはＳ８３に進
み、ここでＧＯ ｆｌａｇを０にしてデータ変更処理終
了を示して割り込み処理を終了する。

【００３５】次に、データが送信された場合は、Ｓ８４
でＧＯ ｆｌａｇが０であるため、Ｓ８４に進む。ここ
で、「ＧＯ」コマンドは既に入力されているため、Ｓ８
８に進む。ここでは送信されてきたデータが「ＥＸＩ
Ｔ」コマンドかどうかを確認する。Ｓ８８での結果がＹ
ＥＳ、つまり「ＥＸＩＴ］コマンドであれば〈ＥＸＩ
Ｔ〉コマンドを出力（Ｓ８９）し、ＮＯの場合は〈エラ
ー〉コマンドを出力（Ｓ９０）して、それぞれＳ９１に
進む。Ｓ９１では一連の処理を終了したため、初期状態
に戻るのにＩＮＩＴ、ＤＡＴＡ、及びＡＤＤＲの各ｆｌ
ａｇをクリアしてデータ変更の処理を終了する。以上の
ようにして、外部機器からの通信によってＲＯＭ上のプ
ログラムまたはデータを変更させることが可能となる。

【００３６】以上、本発明の実施例を詳述したが、本発
明は、前記実施例に限定されるものではなく、特許請求
の範囲に記載された本発明を逸脱することなく種々の設
計変更を行うことが可能である。たとえば、本発明によ
り開示された制御装置は、エンジン制御のみに限定され
ず、変速装置、ブレーキ、サスペンション等のＣＰＵに
より制御を行う装置にも汎用性があることは言うまでも
ない。

【００３７】また、前述した実施例においては、エンジ
ン停止中に不揮発性メモリに格納されたエンジンの制御
データの消去及び書き込みを行っているが、エンジン動
作中でもこれを行うことができる。なお、、エンジン動
作中に制御データの消去及び書き込みを行う場合には、
当該アドレスのデータを一旦揮発性メモリに格納してお
き、エンジンを制御するプログラムで当該データを読み
込むときに、まず揮発性メモリから読み込み、不揮発性
メモリのデータ消去及び書き込みが終了した時点からデ
ータの読み込みを不揮発性メモリに切り換え行えばよ
い。

【００３８】

【発明の効果】市場でのトラブル発生時にエンジン制御
装置本体を交換することなしに、ＲＯＭ内容を簡単に書
換えることができる

【図面の簡単な説明】

【図１】本発明の構成を示すブロック図。

【図２】ＣＰＵ内蔵のＲＯＭの構成を示すメモリマッ
プ。

【図３】ＲＯＭ内のブロック毎に消去するレジスタの構
成を示す構成図。

【図４】メモリ書換機との通信を行ったときのＣＰＵ内
の状態を示す状態遷移図。

【図５】プログラム変更モードまたはデータ変更モード
に移るときの動作を示すフローチャート。

【図６】プログラム変更モード時、プログラムをＲＡＭ
上に転送する動作を示すフローチャート。

【図７】ＲＡＭ上で動作するプログラム変更のプログラ
ムの内容を示すフローチャート。

【図８】データ変更時のプログラムの内容を示すフロー
チャート。

【符号の説明】

１・・・エンジン制御装置，２・・・エンジン，３・・
・ＣＰＵ，４・・・入力処理回路，５・・・出力回路，
６・・・Ｉ／Ｏ，７・・・ＭＰＵ，８・・・フラッシュ
ＲＯＭ，９・・・ＲＡＭ，１０・・・通信回路，１１・
・・メモリ書換機，３ａ・・・ＲＯＭ領域，３ｂ・・・
外部メモリ空間，３ｃ・・・ＲＡＭ領域，３ｄ・・・内
部レジスタ領域

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 データの書き込みができ、且つブロック
   毎に前記データの消去を行える不揮発性メモリを内蔵す
   る演算手段を備えたエンジン制御装置において、 前記演算手段は、前記エンジン制御装置以外の外部装置
   と電気的に接続されるとともに、前記外部装置からの情
   報に従って前記不揮発性メモリの内容をブロック毎に消
   去後にデータの書き込みを可能ならしめる手段を備え、 前記不揮発性メモリは、前記演算手段の動作を制御せし
   めるプログラムと制御データとが記憶され、前記プログ
   ラムには、該プログラムの消去及び書き込みの実行を行
   うプログラムを含む ことを特徴とするエンジン制御装
   置。
2. 【請求項２】 前記不揮発性メモリの内容をブロック毎
   に消去後にデータの書き込みを可能ならしめる手段は、
   前記演算手段を動作させるプログラムの消去及び書き込
   みを禁止するものであることを特徴とした請求項１記載
   のエンジン制御装置。
3. 【請求項３】 前記演算手段は、データの書き込み及び
   読み出し可能な揮発性メモリを内蔵し、 前記演算手段の動作を制御せしめるプログラムの消去及
   び書き込みの実行を行うプログラムを、前記不揮発性メ
   モリに予め格納するとともに、前記外部装置からの情報
   の入力により該不揮発性メモリの消去及び書き込みの動
   作を実行する前に前記揮発性メモリに転送する手段を備
   えることを特徴とする請求項１又は２記載のエンジン制
   御装置。
4. 【請求項４】 前記演算手段は、データの書き込み及び
   読み出し可能な揮発性メモリを内蔵し、 前記演算手段は、前記不揮発性メモリに記憶されている
   制御データの消去及び書き込みを行う際に、該制御デー
   タを前記揮発性メモリに転送し、該揮発性メモリから読
   み出して演算を行い、消去及び書き込みの終了後に再び
   前記不揮発性メモリから読み出して演算を行うものであ
   ることを特徴とする請求項１又は２記載のエンジン制御
   装置。