JP3475806B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3475806B2 JP3475806B2 JP26056398A JP26056398A JP3475806B2 JP 3475806 B2 JP3475806 B2 JP 3475806B2 JP 26056398 A JP26056398 A JP 26056398A JP 26056398 A JP26056398 A JP 26056398A JP 3475806 B2 JP3475806 B2 JP 3475806B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- load circuit
- circuit
- switching elements
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数の負荷回路へ
の供給電力を制御することのできるインバータ装置に関
するものである。
の供給電力を制御することのできるインバータ装置に関
するものである。
【０００２】
【従来の技術】この種の従来例としては特開平４‐１５
６２７９号公報に示されるようなものがある。図５はこ
の従来例の基本構成を示しており、この基本構成ではそ
れぞれ一対のスイッチング素子Ｓ10〜Ｓ12、Ｓ20〜Ｓ22
よりなる複数の直列回路が、直流電源ＤＣの両端間に接
続される。スイッチング素子Ｓ10、Ｓ20の直列回路の接
続点とスイッチング素子Ｓ11、Ｓ21の直列回路の接続点
との間及びスイッチング素子Ｓ10、Ｓ20の直列回路の接
続点とスイッチング素子Ｓ12、Ｓ22の直列回路の接続点
との間には、それぞれ負荷回路１１、１２が接続され
る。すなわち、各負荷回路１１、１２は、４個のスイッ
チング素子よりなるブリッジ回路に接続され、各ブリッ
ジ回路を構成する４個のスイッチング素子の内の２個、
つまりスイッチング素子Ｓ10、Ｓ20を夫々のブリッジ回
路で共用して素子数の削減を図っている。尚Ｄ10〜Ｄ12
及びＤ20〜Ｄ22は還流用ダイオードである。
６２７９号公報に示されるようなものがある。図５はこ
の従来例の基本構成を示しており、この基本構成ではそ
れぞれ一対のスイッチング素子Ｓ10〜Ｓ12、Ｓ20〜Ｓ22
よりなる複数の直列回路が、直流電源ＤＣの両端間に接
続される。スイッチング素子Ｓ10、Ｓ20の直列回路の接
続点とスイッチング素子Ｓ11、Ｓ21の直列回路の接続点
との間及びスイッチング素子Ｓ10、Ｓ20の直列回路の接
続点とスイッチング素子Ｓ12、Ｓ22の直列回路の接続点
との間には、それぞれ負荷回路１１、１２が接続され
る。すなわち、各負荷回路１１、１２は、４個のスイッ
チング素子よりなるブリッジ回路に接続され、各ブリッ
ジ回路を構成する４個のスイッチング素子の内の２個、
つまりスイッチング素子Ｓ10、Ｓ20を夫々のブリッジ回
路で共用して素子数の削減を図っている。尚Ｄ10〜Ｄ12
及びＤ20〜Ｄ22は還流用ダイオードである。
【０００３】負荷回路１１、１２としては、たとえば放
電灯Ｆ1 、Ｆ2 とチョークコイルＬ 1 、Ｌ2 とを直列接
続し、放電灯Ｆ1 、Ｆ2 にコンデンサＣ1 、Ｃ2 を並列
接続した回路等を用いる。
電灯Ｆ1 、Ｆ2 とチョークコイルＬ 1 、Ｌ2 とを直列接
続し、放電灯Ｆ1 、Ｆ2 にコンデンサＣ1 、Ｃ2 を並列
接続した回路等を用いる。
【０００４】図６より本実施形態の動作を説明する。図
６（ａ）はスイッチング素子Ｓ10、Ｓ21、図６（ｂ）は
スイッチング素子Ｓ20、Ｓ10のオンオフを示している。
すなわち、負荷回路１１に対するブリッジ回路構成して
いるスイッチング素子Ｓ10、Ｓ11、Ｓ20、Ｓ21について
みれば、直列接続されているスイッチング素子Ｓ10、Ｓ
20とＳ11、Ｓ21は同時にオフする期間を挟んで交互にオ
ンするように制御される。また、ブリッジ回路において
対角辺のスイッチ素子Ｓ10とＳ21、Ｓ20とＳ10は同時に
オンになるように制御されている。したがって、負荷回
路１１に交流電流が流れる回路構成となる。
６（ａ）はスイッチング素子Ｓ10、Ｓ21、図６（ｂ）は
スイッチング素子Ｓ20、Ｓ10のオンオフを示している。
すなわち、負荷回路１１に対するブリッジ回路構成して
いるスイッチング素子Ｓ10、Ｓ11、Ｓ20、Ｓ21について
みれば、直列接続されているスイッチング素子Ｓ10、Ｓ
20とＳ11、Ｓ21は同時にオフする期間を挟んで交互にオ
ンするように制御される。また、ブリッジ回路において
対角辺のスイッチ素子Ｓ10とＳ21、Ｓ20とＳ10は同時に
オンになるように制御されている。したがって、負荷回
路１１に交流電流が流れる回路構成となる。
【０００５】一方、スイッチング素子Ｓ12、Ｓ22は、ス
イッチング素子Ｓ10、Ｓ20とともに負荷回路１２に対応
しているブリッジ回路となる。図６（ｃ）はスイッチン
グ素子Ｓ22、図６（ｄ）はスイッチング素子Ｓ12のオン
オフを示している。直列接続されているスイッチング素
子Ｓ12、Ｓ22は同時にオフする期間を挟んで交互にオン
するように制御される。 また、ブリッジ回路において対
角辺のスイッチ素子Ｓ 10とＳ22、Ｓ20とＳ12は同時にオ
ンになるように制御されている。したがって、負荷回路
１２に交流電流が流れる回路構成となる。
イッチング素子Ｓ10、Ｓ20とともに負荷回路１２に対応
しているブリッジ回路となる。図６（ｃ）はスイッチン
グ素子Ｓ22、図６（ｄ）はスイッチング素子Ｓ12のオン
オフを示している。直列接続されているスイッチング素
子Ｓ12、Ｓ22は同時にオフする期間を挟んで交互にオン
するように制御される。 また、ブリッジ回路において対
角辺のスイッチ素子Ｓ 10とＳ22、Ｓ20とＳ12は同時にオ
ンになるように制御されている。したがって、負荷回路
１２に交流電流が流れる回路構成となる。
【０００６】以上のようにスイッチング素子Ｓ10、Ｓ20
を両負荷回路１１、１２で共用することにより、各負荷
回路１１、１２毎にブリッジ構成した電力変換手段（イ
ンバータ）を用いる場合と比較して、スイッチング素子
の数を少なくしながらも各負荷回路１１，１２への供給
電力を個別に制御することができるのである。尚図５で
はスイッチング素子の制御手段は省略している。
を両負荷回路１１、１２で共用することにより、各負荷
回路１１、１２毎にブリッジ構成した電力変換手段（イ
ンバータ）を用いる場合と比較して、スイッチング素子
の数を少なくしながらも各負荷回路１１，１２への供給
電力を個別に制御することができるのである。尚図５で
はスイッチング素子の制御手段は省略している。
【０００７】
【発明が解決しようとする課題】ところで、図５におけ
る回路構成では、複数の負荷回路が増える毎に、スイッ
チング素子は２（ｎ＋１）個必要となり、例えば異なる
出力の負荷回路に電力を供給する場合、低出力の放電灯
に対してもフルブリッジ構成の電力変換手段によって電
力供給が行なわれるため部品点数が多く、コスト高につ
ながるという問題があった。
る回路構成では、複数の負荷回路が増える毎に、スイッ
チング素子は２（ｎ＋１）個必要となり、例えば異なる
出力の負荷回路に電力を供給する場合、低出力の放電灯
に対してもフルブリッジ構成の電力変換手段によって電
力供給が行なわれるため部品点数が多く、コスト高につ
ながるという問題があった。
【０００８】本発明は、上述の問題点に鑑みて為された
もので、その目的とするところは部品点数を比較的少な
くしながら、複数の負荷回路に電力を供給でき、且つハ
ーフブリッジ構成の電力変換手段に接続されている負荷
回路に供給する電力の制御を可能とするインバータ装置
を提供することにある。
もので、その目的とするところは部品点数を比較的少な
くしながら、複数の負荷回路に電力を供給でき、且つハ
ーフブリッジ構成の電力変換手段に接続されている負荷
回路に供給する電力の制御を可能とするインバータ装置
を提供することにある。
【０００９】
【課題を解決するするための手段】上述の目的を達成す
るために、請求項１の発明では、直流電源の両端間にそ
れぞれ一対のスイッチング素子よりなる２組の直列回路
を並列に接続し、いずれか一方の直列接続された両スイ
ッチング素子の接続点と、他方の直列接続された両スイ
ッチング素子の接続点間に第１の負荷回路を接続し、第
１の負荷回路の両端に接続されている両直列回路及び第
１の負荷回路で構成されるブリッジ回路の対角辺にある
二つのスイッチング素子を同時にオンして第１の負荷回
路に電力を供給する期間を設けるとともに、各直列回路
を構成する両スイッチング素子を交互にオンオフするよ
うに各スイッチング素子のスイッチングを制御するフル
ブリッジ構成の第１の電力変換手段と、上記両直列回路
の内の一方の直列回路の少なくとも一方のスイッチング
素子の両端に少なくとも１つ以上の第２の負荷回路を接
続することにより、第２の負荷回路に電力供給を行うハ
ーフブリッジ構成の第２の電力変換手段とを具備し、前
記第２の電力変換手段によって電力供給される負荷回路
の出力を変化させ、フルブリッジ構成の電力変換手段に
よって電力供給される負荷回路の出力を変化させないよ
うに、これら両電力変換手段で共用する一対のスイッチ
ング素子のスイッチングをデューティー制御することに
より第２の電力変換手段により第２の負荷回路に供給す
る電力を制御し、第１の電力変換手段に接続される第１
の負荷回路の出力を一定に保つように、両電力変換手段
で共用されるスイッチング素子を含む一対のスイッチン
グ素子のオンオフタイミングに対して、もう一方の一対
のスイッチング素子のオンオフタイミングの位相をずら
す制御手段を備えたことを特徴とする。
るために、請求項１の発明では、直流電源の両端間にそ
れぞれ一対のスイッチング素子よりなる２組の直列回路
を並列に接続し、いずれか一方の直列接続された両スイ
ッチング素子の接続点と、他方の直列接続された両スイ
ッチング素子の接続点間に第１の負荷回路を接続し、第
１の負荷回路の両端に接続されている両直列回路及び第
１の負荷回路で構成されるブリッジ回路の対角辺にある
二つのスイッチング素子を同時にオンして第１の負荷回
路に電力を供給する期間を設けるとともに、各直列回路
を構成する両スイッチング素子を交互にオンオフするよ
うに各スイッチング素子のスイッチングを制御するフル
ブリッジ構成の第１の電力変換手段と、上記両直列回路
の内の一方の直列回路の少なくとも一方のスイッチング
素子の両端に少なくとも１つ以上の第２の負荷回路を接
続することにより、第２の負荷回路に電力供給を行うハ
ーフブリッジ構成の第２の電力変換手段とを具備し、前
記第２の電力変換手段によって電力供給される負荷回路
の出力を変化させ、フルブリッジ構成の電力変換手段に
よって電力供給される負荷回路の出力を変化させないよ
うに、これら両電力変換手段で共用する一対のスイッチ
ング素子のスイッチングをデューティー制御することに
より第２の電力変換手段により第２の負荷回路に供給す
る電力を制御し、第１の電力変換手段に接続される第１
の負荷回路の出力を一定に保つように、両電力変換手段
で共用されるスイッチング素子を含む一対のスイッチン
グ素子のオンオフタイミングに対して、もう一方の一対
のスイッチング素子のオンオフタイミングの位相をずら
す制御手段を備えたことを特徴とする。
【００１０】請求項２の発明では、直流電源の両端間に
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
第２の電力変換手段によって電力供給される第２の負荷
回路の出力を変化させ、第１の電力変換手段によって電
力供給される第１の負荷回路の出力を変化させないよう
に、これら両電力変換手段で共用する一対のスイッチン
グ素子のスイッチングをデューティー制御することによ
り第２の電力変換手段により第２の負荷回路に供給する
電力を制御し、第１の電力変換手段に接続される第１の
負荷回路の出力を一定に保つように、両電力変換手段で
共用しないもう一方の一対のスイッチング素子のオン期
間を変化させる制御手段を備えたことを特徴とする。
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
第２の電力変換手段によって電力供給される第２の負荷
回路の出力を変化させ、第１の電力変換手段によって電
力供給される第１の負荷回路の出力を変化させないよう
に、これら両電力変換手段で共用する一対のスイッチン
グ素子のスイッチングをデューティー制御することによ
り第２の電力変換手段により第２の負荷回路に供給する
電力を制御し、第１の電力変換手段に接続される第１の
負荷回路の出力を一定に保つように、両電力変換手段で
共用しないもう一方の一対のスイッチング素子のオン期
間を変化させる制御手段を備えたことを特徴とする。
【００１１】請求項３の発明では、請求項１又は２の発
明において、上記第１，第２の負荷回路には放電灯を含
んで、放電灯点灯装置を構成することを特徴とする。
明において、上記第１，第２の負荷回路には放電灯を含
んで、放電灯点灯装置を構成することを特徴とする。
【００１２】
【発明の実施の形態】（実施形態１）図１に本実施形態
の回路構成を示す。それぞれ直列接続されたＭＯＳＦＥ
Ｔからなるスイッチング素子Ｓ1 とＳとの直列回路及び
スイッチング素子Ｓ3 とＳ4との直列回路が、直流電源
ＤＣの両端に並列接続される。ここに、直流電源ＤＣ
は、商用電源を全波整流した整流出力でもよい。スイッ
チング素子Ｓ1 とＳ2 の接続点とスイッチング素子Ｓ3
とＳ4 の接続点間には、共振用インダクタＬ1 と共振用
キャパシタたるコンデンサＣ1 を直列接続し、前記共振
用コンデンサＣ1に放電灯Ｆ1 を並列接続した負荷回路
１を接続する。そして、スイッチング素子Ｓ4 の両端
に、共振用インダクタＬ2 と共振用キャパシタたるコン
デンサＣ2 と直流カットコンデンサＣｃを直列接続し、
前記共振用コンデンサＣ2 に放電灯Ｆ 2 を並列接続した
負荷回路２を接続する。
の回路構成を示す。それぞれ直列接続されたＭＯＳＦＥ
Ｔからなるスイッチング素子Ｓ1 とＳとの直列回路及び
スイッチング素子Ｓ3 とＳ4との直列回路が、直流電源
ＤＣの両端に並列接続される。ここに、直流電源ＤＣ
は、商用電源を全波整流した整流出力でもよい。スイッ
チング素子Ｓ1 とＳ2 の接続点とスイッチング素子Ｓ3
とＳ4 の接続点間には、共振用インダクタＬ1 と共振用
キャパシタたるコンデンサＣ1 を直列接続し、前記共振
用コンデンサＣ1に放電灯Ｆ1 を並列接続した負荷回路
１を接続する。そして、スイッチング素子Ｓ4 の両端
に、共振用インダクタＬ2 と共振用キャパシタたるコン
デンサＣ2 と直流カットコンデンサＣｃを直列接続し、
前記共振用コンデンサＣ2 に放電灯Ｆ 2 を並列接続した
負荷回路２を接続する。
【００１３】すなわち、負荷回路１は、スイッチング素
子Ｓ1 〜Ｓ4 によりフルブリッジ構成された第１の電力
変換手段たるインバータ回路に接続され、負荷回路２は
スイッチング素子Ｓ3 、Ｓ4 によりハーフブリッジ構成
された第２の電力変換手段たるインバータ回路に接続さ
れ、スイッチング素子Ｓ3 とＳ4 は両インバータ回路で
共用される。
子Ｓ1 〜Ｓ4 によりフルブリッジ構成された第１の電力
変換手段たるインバータ回路に接続され、負荷回路２は
スイッチング素子Ｓ3 、Ｓ4 によりハーフブリッジ構成
された第２の電力変換手段たるインバータ回路に接続さ
れ、スイッチング素子Ｓ3 とＳ4 は両インバータ回路で
共用される。
【００１４】本発明の構成において、フルブリッジ構成
のインバータ回路のスイッチング素子Ｓ1 〜Ｓ4 の一部
Ｓ4 をハーフブリッジ構成のインバータ回路で共用する
ことにより、これらスイッチング素子のオンオフ動作に
より、放電灯Ｆ1 と放電灯Ｆ 2 を点灯することを可能と
する。
のインバータ回路のスイッチング素子Ｓ1 〜Ｓ4 の一部
Ｓ4 をハーフブリッジ構成のインバータ回路で共用する
ことにより、これらスイッチング素子のオンオフ動作に
より、放電灯Ｆ1 と放電灯Ｆ 2 を点灯することを可能と
する。
【００１５】図２に示す基本回路動作説明用のタイミン
グチャートにより、図１で示すインバータ装置の基本回
路動作の説明を行う。尚各スイッチング素子Ｓ1 〜Ｓ4
のスイッチングは、制御回路３により制御される。
グチャートにより、図１で示すインバータ装置の基本回
路動作の説明を行う。尚各スイッチング素子Ｓ1 〜Ｓ4
のスイッチングは、制御回路３により制御される。
【００１６】本実施形態回路は、スイッチング素子
Ｓ3 、Ｓ4 に対して、スイッチング素子Ｓ1 、Ｓ2 の位
相を変化させることにより、フルブリッジのインバータ
回路に接続される負荷回路１と直流電源ＤＣとが接続さ
れる期間を制御することにより、負荷回路１内の放電灯
Ｆ1 の出力を制御することを特徴とする。
Ｓ3 、Ｓ4 に対して、スイッチング素子Ｓ1 、Ｓ2 の位
相を変化させることにより、フルブリッジのインバータ
回路に接続される負荷回路１と直流電源ＤＣとが接続さ
れる期間を制御することにより、負荷回路１内の放電灯
Ｆ1 の出力を制御することを特徴とする。
【００１７】今時刻ｔ1 で制御回路３の制御出力Ｖ1 が
ハイレベルとなり、制御出力Ｖ2 がローレベルとなる
と、既に制御出力Ｖ4 がハイレベルとなっているためス
イッチング素子Ｓ1 は図２（ａ）に示すようにオンとな
り、スイッチ素子Ｓ4 は同図（ｄ）に示すようにオン状
態を継続する。他方スイッチ素子Ｓ2 は図２（ｂ）に示
すようにオフとなり、スイッチ素子Ｓ3 は同図（ｃ）に
示すようにオフ状態を継続する。このときスイッチング
素子Ｓ1 〜Ｓ4 とインダクタＬ1 、共振用コンデンサＣ
1 、放電灯Ｆ1 から構成されるフルブリッジ構成のイン
バータ回路のスイッチング周波数をインダクタＬ1 とコ
ンデンサＣ1 からなる共振回路の共振周波数よりも高い
範囲とした場合には、イングクタＬ1 に蓄積されていた
エネルギーが、インダクタＬ1 を電源とし、イングクタ
Ｌ1 、スイッチング素子Ｓ1 の寄生ダイオード、直流電
源ＤＣ、スイッチング素子Ｓ4 の寄生ダイオード、放電
灯Ｆ 1 もしくはコンデンサＣ1 の経路で放出される。
ハイレベルとなり、制御出力Ｖ2 がローレベルとなる
と、既に制御出力Ｖ4 がハイレベルとなっているためス
イッチング素子Ｓ1 は図２（ａ）に示すようにオンとな
り、スイッチ素子Ｓ4 は同図（ｄ）に示すようにオン状
態を継続する。他方スイッチ素子Ｓ2 は図２（ｂ）に示
すようにオフとなり、スイッチ素子Ｓ3 は同図（ｃ）に
示すようにオフ状態を継続する。このときスイッチング
素子Ｓ1 〜Ｓ4 とインダクタＬ1 、共振用コンデンサＣ
1 、放電灯Ｆ1 から構成されるフルブリッジ構成のイン
バータ回路のスイッチング周波数をインダクタＬ1 とコ
ンデンサＣ1 からなる共振回路の共振周波数よりも高い
範囲とした場合には、イングクタＬ1 に蓄積されていた
エネルギーが、インダクタＬ1 を電源とし、イングクタ
Ｌ1 、スイッチング素子Ｓ1 の寄生ダイオード、直流電
源ＤＣ、スイッチング素子Ｓ4 の寄生ダイオード、放電
灯Ｆ 1 もしくはコンデンサＣ1 の経路で放出される。
【００１８】そして、インダクタＬ1 のエネルギー放出
後、スイッチング素子Ｓ1 、Ｓ4 がオンとなり、直流電
源ＤＣから、スイッチング素子Ｓ1 、インダクタＬ1 、
放電灯Ｆ1 もしくはコンデンサＣ1 、スイッチング素子
Ｓ4 の経路で、負荷電流ＩＦ 1 がそれまでとは逆方向
（図１の矢印とは逆方向）で流される。
後、スイッチング素子Ｓ1 、Ｓ4 がオンとなり、直流電
源ＤＣから、スイッチング素子Ｓ1 、インダクタＬ1 、
放電灯Ｆ1 もしくはコンデンサＣ1 、スイッチング素子
Ｓ4 の経路で、負荷電流ＩＦ 1 がそれまでとは逆方向
（図１の矢印とは逆方向）で流される。
【００１９】また負荷回路２側では、時刻ｔ1 におい
て、制御回路３の制御出力Ｖ4 がすでにハイレベルにな
り、制御出力Ｖ3 がすでにローレベルになっているた
め、スイッチング素子Ｓ4 が図２（ｄ）に示すようにオ
ンし続け、スイッチング素子Ｓ3が図２（ｃ）に示すよ
うにオフし続ける。このとき、スイッチング素子Ｓ3 、
Ｓ 4 とインダクタＬ2 、コンデンサＣ2 、放電灯Ｆ2 、
直流カットコンデンサＣｃから構成されるハーフブリッ
ジ構成のインバータ回路によりスイッチング素子Ｓ 4 に
流れる電流成分Ｉｓ4 ’は図２（ｊ）に示すようにな
る。本電流は、スイッチング素子Ｓ3 、Ｓ4 とインダク
タＬ2 、コンデンサＣ2 、放電灯Ｆ2 、直流カットコン
デンサＣｃから構成されるハーフブリッジ構成のインバ
ータ回路のスイッチング周波数をインダクタＬ2 とキャ
パシターＣ2 からなる共振回路の共振周波数よりも高い
範囲とした場合には、コンデンサＣｃを電源とし、コン
デンサＣ 2 もしくは放電灯Ｆ2 、インダクタＬ2 スイッ
チング素子Ｓ4 の経路で放電灯Ｆ 2 に電力を供給し続け
る。
て、制御回路３の制御出力Ｖ4 がすでにハイレベルにな
り、制御出力Ｖ3 がすでにローレベルになっているた
め、スイッチング素子Ｓ4 が図２（ｄ）に示すようにオ
ンし続け、スイッチング素子Ｓ3が図２（ｃ）に示すよ
うにオフし続ける。このとき、スイッチング素子Ｓ3 、
Ｓ 4 とインダクタＬ2 、コンデンサＣ2 、放電灯Ｆ2 、
直流カットコンデンサＣｃから構成されるハーフブリッ
ジ構成のインバータ回路によりスイッチング素子Ｓ 4 に
流れる電流成分Ｉｓ4 ’は図２（ｊ）に示すようにな
る。本電流は、スイッチング素子Ｓ3 、Ｓ4 とインダク
タＬ2 、コンデンサＣ2 、放電灯Ｆ2 、直流カットコン
デンサＣｃから構成されるハーフブリッジ構成のインバ
ータ回路のスイッチング周波数をインダクタＬ2 とキャ
パシターＣ2 からなる共振回路の共振周波数よりも高い
範囲とした場合には、コンデンサＣｃを電源とし、コン
デンサＣ 2 もしくは放電灯Ｆ2 、インダクタＬ2 スイッ
チング素子Ｓ4 の経路で放電灯Ｆ 2 に電力を供給し続け
る。
【００２０】次に時刻ｔ2 で制御回路３の制御出力Ｖ3
がハイレベルになり、制御出力Ｖ4がローレベルになる
と、スイッチング素子Ｓ3 は図２（ａ）に示すようにオ
ンとなり、スイッチング素子Ｓ4 は図２（ｄ）に示すよ
うにオフとなる。このとき制御出力Ｖ1 はハイレベル
で、制御出力Ｖ2 はローレベルを継続しているためスイ
ッチング素子Ｓ1 は図２（ａ）に示すようにオン状態
を、スイッチング素Ｓ2 は図２（ｂ）に示すようにオフ
状態を続ける。
がハイレベルになり、制御出力Ｖ4がローレベルになる
と、スイッチング素子Ｓ3 は図２（ａ）に示すようにオ
ンとなり、スイッチング素子Ｓ4 は図２（ｄ）に示すよ
うにオフとなる。このとき制御出力Ｖ1 はハイレベル
で、制御出力Ｖ2 はローレベルを継続しているためスイ
ッチング素子Ｓ1 は図２（ａ）に示すようにオン状態
を、スイッチング素Ｓ2 は図２（ｂ）に示すようにオフ
状態を続ける。
【００２１】このとき負荷回路１においては、インダク
タＬ1 に蓄積されたエネルギーが、インダクタＬ1 を電
源とし、イングクタＬ1 、放電灯Ｆ1 もしくはコンデン
サＣ 1 、スイッチング素子Ｓ3 の寄生ダイオード、スイ
ッチング素子Ｓ1 の経路で放出される。
タＬ1 に蓄積されたエネルギーが、インダクタＬ1 を電
源とし、イングクタＬ1 、放電灯Ｆ1 もしくはコンデン
サＣ 1 、スイッチング素子Ｓ3 の寄生ダイオード、スイ
ッチング素子Ｓ1 の経路で放出される。
【００２２】また、負荷回路２側では、時刻ｔ2 では上
記のようにスイッチング素子Ｓ3 が図２（ｃ）に示すよ
うにオンとなり、スイッチング素子Ｓ4 が図２（ｄ）に
示すようにオフとなるため、このとき、スイッチング素
子Ｓ3 、Ｓ4 とインダクタＬ 2 、Ｃ2 、放電灯Ｆ2 、直
流カットコンデンサＣｃから構成されるハーフブリッジ
構成のインバータ回路よりスイッチング素子Ｓ3 に流れ
る電流成分Ｉｓ3 ’は図２（ｉ）に示すようになる。イ
ンダクタＬ2 に蓄積されたエネルギーが、イングクタＬ
2 を電源とし、イングクタＬ2 、スイッチング素子Ｓ3
の寄生ダイオード、直流電源ＤＣ、直流カットコンデン
サＣｃ、コンデンサＣ2 もしくは放電灯Ｆ2 の経路で放
出される。
記のようにスイッチング素子Ｓ3 が図２（ｃ）に示すよ
うにオンとなり、スイッチング素子Ｓ4 が図２（ｄ）に
示すようにオフとなるため、このとき、スイッチング素
子Ｓ3 、Ｓ4 とインダクタＬ 2 、Ｃ2 、放電灯Ｆ2 、直
流カットコンデンサＣｃから構成されるハーフブリッジ
構成のインバータ回路よりスイッチング素子Ｓ3 に流れ
る電流成分Ｉｓ3 ’は図２（ｉ）に示すようになる。イ
ンダクタＬ2 に蓄積されたエネルギーが、イングクタＬ
2 を電源とし、イングクタＬ2 、スイッチング素子Ｓ3
の寄生ダイオード、直流電源ＤＣ、直流カットコンデン
サＣｃ、コンデンサＣ2 もしくは放電灯Ｆ2 の経路で放
出される。
【００２３】そして、インダクタＬ2 のエネルギー放出
後、スイッチング素子Ｓ3 がオンとなり、直流電源ＤＣ
から、スイッチング素子Ｓ3 、イングクタＬ2 、コンデ
ンサＣ2 もしくは放電灯Ｆ2 、直流カットコンデンサＣ
ｃの経路で、負荷電流ＩＦ2がそれまでとは逆方向（図
１の矢印に順方向）で流れる。
後、スイッチング素子Ｓ3 がオンとなり、直流電源ＤＣ
から、スイッチング素子Ｓ3 、イングクタＬ2 、コンデ
ンサＣ2 もしくは放電灯Ｆ2 、直流カットコンデンサＣ
ｃの経路で、負荷電流ＩＦ2がそれまでとは逆方向（図
１の矢印に順方向）で流れる。
【００２４】時刻ｔ3 で制御回路３の制御出力Ｖ1 がロ
ーレベルになり、制御出力Ｖ2 がハイレベルになると、
スイッチング素子Ｓ1 はが図２（ａ）、（ｄ）に示すよ
うにオフとなり、スイッチング素子Ｓ2 は図２（ｂ）に
示すようにオンとなる。一方制御出力Ｖ3 はハイレベル
を、制御出力Ｖ4 はローレベルを継続するため、スイッ
チング素子Ｓ3 はオン状態を図２（ｃ）に示すように続
け、スイッチング素子Ｓ4 はオフ状態を図２（ｄ）に示
すように続ける。ここで負荷回路１ではインダクタＬ1
に蓄積されたエネルギーが、インダクタＬ1 を電源と
し、インダクタＬ 1 、放電灯Ｆ1 もしくはコンデンサＣ
1 、スイッチング素子Ｓ3 の寄生ダイオード、直流電源
ＤＣ、Ｓ1 の寄生ダイオードの経路で放出される。
ーレベルになり、制御出力Ｖ2 がハイレベルになると、
スイッチング素子Ｓ1 はが図２（ａ）、（ｄ）に示すよ
うにオフとなり、スイッチング素子Ｓ2 は図２（ｂ）に
示すようにオンとなる。一方制御出力Ｖ3 はハイレベル
を、制御出力Ｖ4 はローレベルを継続するため、スイッ
チング素子Ｓ3 はオン状態を図２（ｃ）に示すように続
け、スイッチング素子Ｓ4 はオフ状態を図２（ｄ）に示
すように続ける。ここで負荷回路１ではインダクタＬ1
に蓄積されたエネルギーが、インダクタＬ1 を電源と
し、インダクタＬ 1 、放電灯Ｆ1 もしくはコンデンサＣ
1 、スイッチング素子Ｓ3 の寄生ダイオード、直流電源
ＤＣ、Ｓ1 の寄生ダイオードの経路で放出される。
【００２５】そして、インダクタＬ1 のエネルギー放出
後、スイッチング素子Ｓ2 、Ｓ3 がオンとなり、直流電
源ＤＣから、スイッチング素子Ｓ3 、放電灯Ｆ1 もしく
はコンデンサＣ1 、インダクタＬ1 、スイッチング素子
Ｓ2 の経路で、負荷電流ＩＦ 1 がそれまでとは逆方向
（図１の矢印とは順方向）で流れる。
後、スイッチング素子Ｓ2 、Ｓ3 がオンとなり、直流電
源ＤＣから、スイッチング素子Ｓ3 、放電灯Ｆ1 もしく
はコンデンサＣ1 、インダクタＬ1 、スイッチング素子
Ｓ2 の経路で、負荷電流ＩＦ 1 がそれまでとは逆方向
（図１の矢印とは順方向）で流れる。
【００２６】また負荷回路２では、時刻ｔ3 において、
上記のようにスイッチング素子Ｓ3がオンし続け、スイ
ッチング素子Ｓ4 がオフし続けているため、このとき、
ハーフブリッジ構成のインバータ回路よりスイッチング
素子Ｓ3 に流れる電流成分Ｉｓ3 ’は図２（ｉ）に示す
ようになる。
上記のようにスイッチング素子Ｓ3がオンし続け、スイ
ッチング素子Ｓ4 がオフし続けているため、このとき、
ハーフブリッジ構成のインバータ回路よりスイッチング
素子Ｓ3 に流れる電流成分Ｉｓ3 ’は図２（ｉ）に示す
ようになる。
【００２７】本電流Ｉｓ3 ’は、直流電源ＤＣを電源と
し、スイッチング素子Ｓ3 、インダクタＬ2 、コンデン
サＣ2 もしくは放電灯Ｆ2 、コンデンサＣｃの経路で放
電灯Ｆ2 に電力を供給し続ける。図２（ｋ）は放電灯Ｆ
1 に流れる電流ＩＦ1 を、（ｌ）は放電灯Ｆ2 に流れる
電流ＩＦ2 を示す。
し、スイッチング素子Ｓ3 、インダクタＬ2 、コンデン
サＣ2 もしくは放電灯Ｆ2 、コンデンサＣｃの経路で放
電灯Ｆ2 に電力を供給し続ける。図２（ｋ）は放電灯Ｆ
1 に流れる電流ＩＦ1 を、（ｌ）は放電灯Ｆ2 に流れる
電流ＩＦ2 を示す。
【００２８】時刻ｔ4 で制御回路３の制御出力Ｖ4 がハ
イレベルになり、制御出力Ｖ3 がローレベルになる。こ
のとき、スイッチング素子Ｓ3 は図２（ｃ）に示すよう
にオフとなり、スイッチング素子Ｓ4 は図２（ｄ）に示
すようにオンとなる。このとき制御出力Ｖ1 はローレベ
ルを、制御出力Ｖ2 はハイレベルを継続するため、スイ
ッチング素子Ｓ1 は図２（ａ）に示すようにオフ状態を
続け、スイッチング素子Ｓ2 はオン状態を続ける。
イレベルになり、制御出力Ｖ3 がローレベルになる。こ
のとき、スイッチング素子Ｓ3 は図２（ｃ）に示すよう
にオフとなり、スイッチング素子Ｓ4 は図２（ｄ）に示
すようにオンとなる。このとき制御出力Ｖ1 はローレベ
ルを、制御出力Ｖ2 はハイレベルを継続するため、スイ
ッチング素子Ｓ1 は図２（ａ）に示すようにオフ状態を
続け、スイッチング素子Ｓ2 はオン状態を続ける。
【００２９】このとき負荷回路１においては、インダク
タＬ1 に蓄積されたエネルギーが、インダクタＬ1 を電
源とし、インダクタＬ1 、スイッチング素子Ｓ2 、スイ
ッチング素子Ｓ3 の寄生ダイオード、放電灯Ｆ1 もしく
はコンデンサＣ1 の経路で放出される。
タＬ1 に蓄積されたエネルギーが、インダクタＬ1 を電
源とし、インダクタＬ1 、スイッチング素子Ｓ2 、スイ
ッチング素子Ｓ3 の寄生ダイオード、放電灯Ｆ1 もしく
はコンデンサＣ1 の経路で放出される。
【００３０】また、負荷回路２側では、時刻ｔ4 で上記
のようにスイッチング素子Ｓ4 が図２（ｄ）に示すよう
にオンとなり、スイッチング素子Ｓ3 が図２（ｃ）に示
すようにオフとなるため、ハーフブリッジ構成のインバ
ータ回路よりスイッチング素子Ｓ3 に流れる電流成分Ｉ
ｓ4 ’は図２（ｊ）に示すようになる。イングクタＬ 2
に蓄積されたエネルギーが、インダクタＬ2 を電源と
し、インダクタＬ2 、コンデンサＣ2 もしくは放電灯Ｆ
2 、直流カットコンデンサＣｃ、スイッチング素子Ｓ4
の寄生ダイオードの経路で放出される。
のようにスイッチング素子Ｓ4 が図２（ｄ）に示すよう
にオンとなり、スイッチング素子Ｓ3 が図２（ｃ）に示
すようにオフとなるため、ハーフブリッジ構成のインバ
ータ回路よりスイッチング素子Ｓ3 に流れる電流成分Ｉ
ｓ4 ’は図２（ｊ）に示すようになる。イングクタＬ 2
に蓄積されたエネルギーが、インダクタＬ2 を電源と
し、インダクタＬ2 、コンデンサＣ2 もしくは放電灯Ｆ
2 、直流カットコンデンサＣｃ、スイッチング素子Ｓ4
の寄生ダイオードの経路で放出される。
【００３１】そして、インダクタＬ2 のエネルギー放出
後、スイッチング素子Ｓ4 がオンとなり、直流カットコ
ンデンサＣｃを電源とし、コンデンサＣ2 もしくは放電
灯Ｆ 2 、インダクタＬ2 、スイッチング素子Ｓ4 の経路
で、負荷電流ＩＦ2 がそれまでとは逆方向（図１の矢印
に逆方向）で流れる。
後、スイッチング素子Ｓ4 がオンとなり、直流カットコ
ンデンサＣｃを電源とし、コンデンサＣ2 もしくは放電
灯Ｆ 2 、インダクタＬ2 、スイッチング素子Ｓ4 の経路
で、負荷電流ＩＦ2 がそれまでとは逆方向（図１の矢印
に逆方向）で流れる。
【００３２】次に時刻ｔ5 になると、時刻ｔ1 と同様の
回路動作となり、これら一連の回路動作を繰り返すこと
により、直流電源ＤＣの出力を交流電圧に変換する回路
において、スイッチング素子Ｓ1 、Ｓ2 の制御信号に対
して、スイッチング素子Ｓ3、Ｓ4 制御信号の位相を変
化させることにより、フルブリッジ構成のインバータ回
路に接続されている負荷回路１の放電灯Ｆ1 の出力のみ
変化させることを可能とする。
回路動作となり、これら一連の回路動作を繰り返すこと
により、直流電源ＤＣの出力を交流電圧に変換する回路
において、スイッチング素子Ｓ1 、Ｓ2 の制御信号に対
して、スイッチング素子Ｓ3、Ｓ4 制御信号の位相を変
化させることにより、フルブリッジ構成のインバータ回
路に接続されている負荷回路１の放電灯Ｆ1 の出力のみ
変化させることを可能とする。
【００３３】つまり、本実施形態のインバータ装置で
は、スイッチ素子Ｓ3 とスイッチ素子Ｓ4 をハーフブリ
ッジ構成及びフルブリッジ構成のインバータ回路で共用
し、各々のインバータ回路内の放電灯Ｆ1,Ｆ2 にエネル
ギーを供給することができる。
は、スイッチ素子Ｓ3 とスイッチ素子Ｓ4 をハーフブリ
ッジ構成及びフルブリッジ構成のインバータ回路で共用
し、各々のインバータ回路内の放電灯Ｆ1,Ｆ2 にエネル
ギーを供給することができる。
【００３４】図２（ｅ）は図１におけるＡ点−Ｂ点間の
電圧ＶA-B を示し、同図中Ｅは直流電源ＤＣの電圧を示
す。また図２（ｆ）は図２図１におけるＢ点−Ｅ点間の
電圧ＶB-E を示し、同図中ＶE は直流電源ＤＣの電圧を
示す。更に図２（ｇ）はスイッチング素子Ｓ1 に流れる
電流Ｉｓ1 を、図２（ｈ）はスイッチング素子Ｓ2 に流
れる電流Ｉｓ2 を夫々示す。
電圧ＶA-B を示し、同図中Ｅは直流電源ＤＣの電圧を示
す。また図２（ｆ）は図２図１におけるＢ点−Ｅ点間の
電圧ＶB-E を示し、同図中ＶE は直流電源ＤＣの電圧を
示す。更に図２（ｇ）はスイッチング素子Ｓ1 に流れる
電流Ｉｓ1 を、図２（ｈ）はスイッチング素子Ｓ2 に流
れる電流Ｉｓ2 を夫々示す。
【００３５】なお、上述の説明においては、スイッチン
グ素子Ｓ4 に並列に負荷回路２を接続してハーフブリッ
ジのインバータ回路を構成する場合について説明した
が、スイッチング素子Ｓ1 〜Ｓ4 のどのスイッチング素
子に対して、負荷回路２を並列接続してハーフブリッジ
のインバータ回路を構成しようとも、また複数の負荷回
路２を任意のスイッチング素子に並列に接続してハーフ
ブリッジのインバータ回路を構成しても、それぞれのイ
ンバータ回路は独立して動作し、各々の放電灯にエネル
ギーを供給可能とする。
グ素子Ｓ4 に並列に負荷回路２を接続してハーフブリッ
ジのインバータ回路を構成する場合について説明した
が、スイッチング素子Ｓ1 〜Ｓ4 のどのスイッチング素
子に対して、負荷回路２を並列接続してハーフブリッジ
のインバータ回路を構成しようとも、また複数の負荷回
路２を任意のスイッチング素子に並列に接続してハーフ
ブリッジのインバータ回路を構成しても、それぞれのイ
ンバータ回路は独立して動作し、各々の放電灯にエネル
ギーを供給可能とする。
【００３６】以上のような基本的な動作を為す図１のイ
ンバータ装置を以下に説明するように動作させることに
より本発明の課題を達成する本実施形態を実現した。
ンバータ装置を以下に説明するように動作させることに
より本発明の課題を達成する本実施形態を実現した。
【００３７】これより、図３に示すタイミングチャート
により、本実施形態の回路動作について詳説する。
により、本実施形態の回路動作について詳説する。
【００３８】本実施形態は、ハーフブリッジ構成の負荷
回路２が接続されているスイッチング素子Ｓ4 とそのス
イッチング素子Ｓ4 と一対となるスイッチング素子Ｓ3
との直列回路において、両スイッチング素子Ｓ3 、Ｓ4
のオン期間を制御するデューティ制御により放電灯Ｆ2
の出力を制御するとともに、放電灯Ｆ1 に供給される電
力を一定にするように、スイッチング素子Ｓ1 、Ｓ2 の
オンオフタイミングに対して、スイッチング素子Ｓ3 、
Ｓ4 のオンオフタイミングの位相を制御することを特徴
とする。
回路２が接続されているスイッチング素子Ｓ4 とそのス
イッチング素子Ｓ4 と一対となるスイッチング素子Ｓ3
との直列回路において、両スイッチング素子Ｓ3 、Ｓ4
のオン期間を制御するデューティ制御により放電灯Ｆ2
の出力を制御するとともに、放電灯Ｆ1 に供給される電
力を一定にするように、スイッチング素子Ｓ1 、Ｓ2 の
オンオフタイミングに対して、スイッチング素子Ｓ3 、
Ｓ4 のオンオフタイミングの位相を制御することを特徴
とする。
【００３９】例えば、放電灯Ｆ2 の出力を絞るとき、図
３（ｃ）、（ｄ）に示すようにオンデューティー幅をＤ
１からＤ２に変化させる。これにより、図３（ｆ）に示
すように、放電灯Ｆ2 を含む負荷回路２が、直流カット
コンデンサＣｃ及び直流電源ＤＣからエネルギーを供給
される時間が短くなり、図３（ｈ）に示すように、放電
灯Ｆ2 に流れる電流Ｉｓ2 は実線で示されるように出力
が絞られる。これに伴い、スイッチング素子Ｓ3 、Ｓ4
に対してスイッチング素子Ｓ1 、Ｓ2 の制御信号を位相
φだけずらすことにより放電灯Ｆ1 の出力を調整する。
図３（ａ）、（ｂ）に示すように位相φずれることによ
り、図３（ｅ）に示すように、直流電源ＤＣと放電灯Ｆ
1 を含む負荷回路１が接続される期間を調整することに
より、常に一定の期間、直流電源ＤＣと放電灯Ｆ1 を含
む負荷回路１が接続されるように制御する。この図３
（ｅ）は図１のＡ−Ｂ間の電圧ＶA-B を示す。尚図３
（ｆ）は図１のＢ−Ｅ間の電圧ＶB-E を示す。また図３
（ｇ）は放電灯Ｆ1 に流れる電流Ｉｓ1 を示す。
３（ｃ）、（ｄ）に示すようにオンデューティー幅をＤ
１からＤ２に変化させる。これにより、図３（ｆ）に示
すように、放電灯Ｆ2 を含む負荷回路２が、直流カット
コンデンサＣｃ及び直流電源ＤＣからエネルギーを供給
される時間が短くなり、図３（ｈ）に示すように、放電
灯Ｆ2 に流れる電流Ｉｓ2 は実線で示されるように出力
が絞られる。これに伴い、スイッチング素子Ｓ3 、Ｓ4
に対してスイッチング素子Ｓ1 、Ｓ2 の制御信号を位相
φだけずらすことにより放電灯Ｆ1 の出力を調整する。
図３（ａ）、（ｂ）に示すように位相φずれることによ
り、図３（ｅ）に示すように、直流電源ＤＣと放電灯Ｆ
1 を含む負荷回路１が接続される期間を調整することに
より、常に一定の期間、直流電源ＤＣと放電灯Ｆ1 を含
む負荷回路１が接続されるように制御する。この図３
（ｅ）は図１のＡ−Ｂ間の電圧ＶA-B を示す。尚図３
（ｆ）は図１のＢ−Ｅ間の電圧ＶB-E を示す。また図３
（ｇ）は放電灯Ｆ1 に流れる電流Ｉｓ1 を示す。
【００４０】なお、基本的な回路動作は、前述した基本
回路動作と同様である。
回路動作と同様である。
【００４１】本制御方式により、スイッチング周波数を
変化させることなく、ハーフブリッジ構成のインバータ
回路側に接続される放電灯Ｆ2 の出力を制御すると同時
に、フルブリッジ構成のインバータ回路側に接続される
放電灯Ｆ1 の出力を一定に調整する。また、スイッチン
グ周波数を変化させないため、商用電源と整流器による
平滑回路を直流電源ＤＣの代わりに用いた場合、入力フ
ィルターの簡略化が可能となる。
変化させることなく、ハーフブリッジ構成のインバータ
回路側に接続される放電灯Ｆ2 の出力を制御すると同時
に、フルブリッジ構成のインバータ回路側に接続される
放電灯Ｆ1 の出力を一定に調整する。また、スイッチン
グ周波数を変化させないため、商用電源と整流器による
平滑回路を直流電源ＤＣの代わりに用いた場合、入力フ
ィルターの簡略化が可能となる。
【００４２】（実施形態２）本実施形態は実施形態１と
同様に図１に示す回路構成を用いるものであるが、その
基本的な動作は実施形態１と同じであるが、以下の点で
相違する。
同様に図１に示す回路構成を用いるものであるが、その
基本的な動作は実施形態１と同じであるが、以下の点で
相違する。
【００４３】以下本実施形態の動作を図４に示すタイミ
ングチャートにより説明する。本実施形態は、ハーフブ
リッジ構成の負荷回路２が接続されているスイッチング
素子Ｓ4 とそのスイッチング素子Ｓ4 と一対となるスイ
ッチング素子Ｓ3 との直列回路に対して、もう一方の直
列回路を構成する一対のスイッチング素子Ｓ1 、Ｓ2の
オンデューティーを制御することによって、ハーフブリ
ッジ構成されているインバータ回路に接続される放電灯
Ｆ2 の出力を変化させるとき、フルブリッジ構成されて
いる放電灯Ｆ1 の出力を一定に保つよう制御することを
特徴とする。
ングチャートにより説明する。本実施形態は、ハーフブ
リッジ構成の負荷回路２が接続されているスイッチング
素子Ｓ4 とそのスイッチング素子Ｓ4 と一対となるスイ
ッチング素子Ｓ3 との直列回路に対して、もう一方の直
列回路を構成する一対のスイッチング素子Ｓ1 、Ｓ2の
オンデューティーを制御することによって、ハーフブリ
ッジ構成されているインバータ回路に接続される放電灯
Ｆ2 の出力を変化させるとき、フルブリッジ構成されて
いる放電灯Ｆ1 の出力を一定に保つよう制御することを
特徴とする。
【００４４】つまり放電灯Ｆ2 の出力を変化させると
き、図４（ｃ）、（ｄ）に示すようにスイッチング素子
Ｓ3,Ｓ4 のオンデューティ一幅をＤ１からＤ２に変化さ
せる。これにより、図４（ｆ）に示すように、放電灯Ｆ
2 を含む負荷回路２が、直流カットコンデンサＣｃ及び
直流電源ＤＣから電力を供給される時間が変化して、 図
４（ｈ）に示すように、 放電灯Ｆ2 に流れる電流Ｉｓ2
は実線の如く変イヒする。これに伴い、スイッチング素子
Ｓ1 、Ｓ2 に対する制御回路３の制御出力Ｖ1 ，Ｖ2 の
オンデューティ幅をＤ3 からにＤ4 に変化させることに
より放電灯Ｆ1 の出力を調整する。
き、図４（ｃ）、（ｄ）に示すようにスイッチング素子
Ｓ3,Ｓ4 のオンデューティ一幅をＤ１からＤ２に変化さ
せる。これにより、図４（ｆ）に示すように、放電灯Ｆ
2 を含む負荷回路２が、直流カットコンデンサＣｃ及び
直流電源ＤＣから電力を供給される時間が変化して、 図
４（ｈ）に示すように、 放電灯Ｆ2 に流れる電流Ｉｓ2
は実線の如く変イヒする。これに伴い、スイッチング素子
Ｓ1 、Ｓ2 に対する制御回路３の制御出力Ｖ1 ，Ｖ2 の
オンデューティ幅をＤ3 からにＤ4 に変化させることに
より放電灯Ｆ1 の出力を調整する。
【００４５】図４（ａ）、（ｂ）に示すようにスイッチ
ング素子Ｓ1 ，Ｓ2 のオンデューティが変化することに
より、図４（ｅ）に示すように、直流電源ＤＣと放電灯
Ｆ1を含む負荷回路１とが接続される期間を調整し、常
に一定の期間、直流電源ＤＣと放電灯Ｆ1 を含む負荷回
路１が接続されるように制御する。尚図４（ｆ）は図１
のＢ−Ｅ間の電圧ＶB-E を示す。また図４（ｇ）は放電
灯Ｆ1 に流れる電流Ｉｓ1 を示す。
ング素子Ｓ1 ，Ｓ2 のオンデューティが変化することに
より、図４（ｅ）に示すように、直流電源ＤＣと放電灯
Ｆ1を含む負荷回路１とが接続される期間を調整し、常
に一定の期間、直流電源ＤＣと放電灯Ｆ1 を含む負荷回
路１が接続されるように制御する。尚図４（ｆ）は図１
のＢ−Ｅ間の電圧ＶB-E を示す。また図４（ｇ）は放電
灯Ｆ1 に流れる電流Ｉｓ1 を示す。
【００４６】また本実施形態の基本的な回路動作は、実
施形態１で説明した基本回路動作と同様であるので、こ
こでは説明を省略する。。
施形態１で説明した基本回路動作と同様であるので、こ
こでは説明を省略する。。
【００４７】本実施形態により、スイッチング周波数を
変化させることなく、ハーフブリッジ構成のインバータ
回路側に接続される放電灯の出力を制御すると同時に、
フルブリッジ構成のインバータ回路側に接続される放電
灯Ｆ1 の出力を一定に調整する。また、スイッチング周
波数を変化しないため、商用電源と整流器による平滑回
路を直流電源ＤＣの代わりに用いた場合、入力フィルタ
ーの簡略化が可能となる。
変化させることなく、ハーフブリッジ構成のインバータ
回路側に接続される放電灯の出力を制御すると同時に、
フルブリッジ構成のインバータ回路側に接続される放電
灯Ｆ1 の出力を一定に調整する。また、スイッチング周
波数を変化しないため、商用電源と整流器による平滑回
路を直流電源ＤＣの代わりに用いた場合、入力フィルタ
ーの簡略化が可能となる。
【００４８】
【発明の効果】請求項１の発明は、直流電源の両端間に
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
前記第２の電力変換手段によって電力供給される負荷回
路の出力を変化させ、フルブリッジ構成の電力変換手段
によって電力供給される負荷回路の出力を変化させない
ように、これら両電力変換手段で共用する一対のスイッ
チング素子のスイッチングをデューティー制御すること
により第２の電力変換手段により第２の負荷回路に供給
する電力を制御し、第１の電力変換手段に接続される第
１の負荷回路の出力を一定に保つように、両電力変換手
段で共用されるスイッチング素子を含む一対のスイッチ
ング素子のオンオフタイミングに対して、もう一方の一
対のスイッチング素子のオンオフタイミングの位相をず
らす制御手段を備えたので、部品点数を比較的に少なく
しながら、複数の負荷回路に電力を供給でき、しかもス
イッチング周波数を変化させることなく、ハーフブリッ
ジ構成の電力変換手段側に接続される第２の負荷回路の
出力を制御すると同時に、フルブリッジ構成の電力変換
手段側に接続される第１の負荷回路の出力を一定に調整
することができるという効果がある。
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
前記第２の電力変換手段によって電力供給される負荷回
路の出力を変化させ、フルブリッジ構成の電力変換手段
によって電力供給される負荷回路の出力を変化させない
ように、これら両電力変換手段で共用する一対のスイッ
チング素子のスイッチングをデューティー制御すること
により第２の電力変換手段により第２の負荷回路に供給
する電力を制御し、第１の電力変換手段に接続される第
１の負荷回路の出力を一定に保つように、両電力変換手
段で共用されるスイッチング素子を含む一対のスイッチ
ング素子のオンオフタイミングに対して、もう一方の一
対のスイッチング素子のオンオフタイミングの位相をず
らす制御手段を備えたので、部品点数を比較的に少なく
しながら、複数の負荷回路に電力を供給でき、しかもス
イッチング周波数を変化させることなく、ハーフブリッ
ジ構成の電力変換手段側に接続される第２の負荷回路の
出力を制御すると同時に、フルブリッジ構成の電力変換
手段側に接続される第１の負荷回路の出力を一定に調整
することができるという効果がある。
【００４９】 請求項２の発明は、直流電源の両端間に
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
第２の電力変換手段によって電力供給される第２の負荷
回路の出力を変化させ、第１の電力変換手段によって電
力供給される第１の負荷回路の出力を変化させないよう
に、これら両電力変換手段で共用する一対のスイッチン
グ素子のスイッチングをデューティー制御することによ
り第２の電力変換手段により第２の負荷回路に供給する
電力を制御し、第１の電力変換手段に接続される第１の
負荷回路の出力を一定に保つように、両電力変換手段で
共用しないもう一方の一対のスイッチング素子のオン期
間を変化させる制御手段を備えたので、請求項１の発明
と同様に部品点数を比較的に少なくしながら、複数の負
荷回路に電力を供給でき、しかもスイッチング周波数を
変化させることなく、ハーフブリッジ構成の電力変換手
段側に接続される第２の負荷回路の出力を制御すると同
時に、フルブリッジ構成の電力変換手段側に接続される
第１の負荷回路の出力を一定に調整することができると
いう効果がある。
それぞれ一対のスイッチング素子よりなる２組の直列回
路を並列に接続し、いずれか一方の直列接続された両ス
イッチング素子の接続点と、他方の直列接続された両ス
イッチング素子の接続点間に第１の負荷回路を接続し、
第１の負荷回路の両端に接続されている両直列回路及び
第１の負荷回路で構成されるブリッジ回路の対角辺にあ
る二つのスイッチング素子を同時にオンして第１の負荷
回路に電力を供給する期間を設けるとともに、各直列回
路を構成する両スイッチング素子を交互にオンオフする
ように各スイッチング素子のスイッチングを制御するフ
ルブリッジ構成の第１の電力変換手段と、上記両直列回
路の内の一方の直列回路の少なくとも一方のスイッチン
グ素子の両端に少なくとも１つ以上の第２の負荷回路を
接続することにより、第２の負荷回路に電力供給を行う
ハーフブリッジ構成の第２の電力変換手段とを具備し、
第２の電力変換手段によって電力供給される第２の負荷
回路の出力を変化させ、第１の電力変換手段によって電
力供給される第１の負荷回路の出力を変化させないよう
に、これら両電力変換手段で共用する一対のスイッチン
グ素子のスイッチングをデューティー制御することによ
り第２の電力変換手段により第２の負荷回路に供給する
電力を制御し、第１の電力変換手段に接続される第１の
負荷回路の出力を一定に保つように、両電力変換手段で
共用しないもう一方の一対のスイッチング素子のオン期
間を変化させる制御手段を備えたので、請求項１の発明
と同様に部品点数を比較的に少なくしながら、複数の負
荷回路に電力を供給でき、しかもスイッチング周波数を
変化させることなく、ハーフブリッジ構成の電力変換手
段側に接続される第２の負荷回路の出力を制御すると同
時に、フルブリッジ構成の電力変換手段側に接続される
第１の負荷回路の出力を一定に調整することができると
いう効果がある。
【００５０】請求項３の発明では、請求項１又は２の発
明において、上記第１，第２の負荷回路には放電灯を含
んで、放電灯点灯装置を構成するので、請求項１，２の
発明の効果を有し、異なる出力の放電灯を複数点灯させ
ることができる放電灯点灯装置を実現できるという効果
がある。
明において、上記第１，第２の負荷回路には放電灯を含
んで、放電灯点灯装置を構成するので、請求項１，２の
発明の効果を有し、異なる出力の放電灯を複数点灯させ
ることができる放電灯点灯装置を実現できるという効果
がある。
【図１】本発明の実施形態１、２に用いるインバータ装
置の回路図である。
置の回路図である。
【図２】同上の基本回路動作説明用のタイミングチャー
トである。
トである。
【図３】本発明の実施形態１の動作説明用タイミングチ
ャートである。る。
ャートである。る。
【図４】本発明の実施形態２の動作説明用タイミングチ
ャートである。
ャートである。
【図５】従来例の回路図である。
【図６】同上の動作説明用タイミングチャートである。
ＤＣ 直流電源
Ｓ1 〜Ｓ4 スイッチング素子
Ｆ1 ，Ｆ2 放電灯
Ｌ1 ，Ｌ2 インダクタ
Ｃ1 ，Ｃ2 コンデンサ
Ｃｃ 直流カットコンデンサ
１，２ 負荷回路
３ 制御回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/5387
H02M 7/48
H02M 7/538
H05B 41/24
Claims (3)
- 【請求項１】直流電源の両端間にそれぞれ一対のスイッ
チング素子よりなる２組の直列回路を並列に接続し、い
ずれか一方の直列接続された両スイッチング素子の接続
点と、他方の直列接続された両スイッチング素子の接続
点間に第１の負荷回路を接続し、第１の負荷回路の両端
に接続されている両直列回路及び第１の負荷回路で構成
されるブリッジ回路の対角辺にある二つのスイッチング
素子を同時にオンして第１の負荷回路に電力を供給する
期間を設けるとともに、各直列回路を構成する両スイッ
チング素子を交互にオンオフするように各スイッチング
素子のスイッチングを制御するフルブリッジ構成の第１
の電力変換手段と、上記両直列回路の内の一方の直列回
路の少なくとも一方のスイッチング素子の両端に少なく
とも１つ以上の第２の負荷回路を接続することにより、
第２の負荷回路に電力供給を行うハーフブリッジ構成の
第２の電力変換手段とを具備し、第２の電力変換手段に
よって電力供給される第２の負荷回路の出力を変化さ
せ、第１の電力変換手段によって電力供給される第１の
負荷回路の出力を変化させないように、これら両電力変
換手段で共用されるスイッチング素子を含む一対のスイ
ッチング素子のスイッチングをデューティー制御するこ
とにより第２の電力変換手段により第２の負荷回路に供
給する電力を制御し、第１の電力変換手段に接続される
第１の負荷回路の出力を一定に保つように、両電力変換
手段で共用されるスイッチング素子を含む一対のスイッ
チング素子のオンオフタイミングに対して、もう一方の
一対のスイッチング素子のオンオフタイミングの位相を
ずらす制御手段を備えたことを特徴とするインバータ装
置。 - 【請求項２】直流電源の両端間にそれぞれ一対のスイッ
チング素子よりなる２組の直列回路を並列に接続し、い
ずれか一方の直列接続された両スイッチング素子の接続
点と、他方の直列接続された両スイッチング素子の接続
点間に第１の負荷回路を接続し、第１の負荷回路の両端
に接続されている両直列回路及び第１の負荷回路で構成
されるブリッジ回路の対角辺にある二つのスイッチング
素子を同時にオンして第１の負荷回路に電力を供給する
期間を設けるとともに、各直列回路を構成する両スイッ
チング素子を交互にオンオフするように各スイッチング
素子のスイッチングを制御するフルブリッジ構成の第１
の電力変換手段と、上記両直列回路の内の一方の直列回
路の少なくとも一方のスイッチング素子の両端に少なく
とも１つ以上の第２の負荷回路を接続することにより、
第２の負荷回路に電力供給を行うハーフブリッジ構成の
第２の電力変換手段とを具備し、第２の電力変換手段に
よって電力供給される第２の負荷回路の出力を変化さ
せ、第１の電力変換手段によって電力供給される第１の
負荷回路の出力を変化させないように、これら両電力変
換手段で共用する一対のスイッチング素子のスイッチン
グをデューティー制御することにより第２の電力変換手
段により第２の負荷回路に供給する電力を制御し、第１
の電力変換手段に接続される第１の負荷回路の出力を一
定に保つように、両電力変換手段で共用しないもう一方
の一対のスイッチング素子のオン期間を変化させる制御
手段を備えたことを特徴とするインバータ装置。 - 【請求項３】上記第１，第２の負荷回路には放電灯を含
んで、放電灯点灯装置を構成することを特徴とする請求
項１又は２記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26056398A JP3475806B2 (ja) | 1998-09-14 | 1998-09-14 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26056398A JP3475806B2 (ja) | 1998-09-14 | 1998-09-14 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092865A JP2000092865A (ja) | 2000-03-31 |
| JP3475806B2 true JP3475806B2 (ja) | 2003-12-10 |
Family
ID=17349698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26056398A Expired - Fee Related JP3475806B2 (ja) | 1998-09-14 | 1998-09-14 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475806B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4574641B2 (ja) * | 2001-09-21 | 2010-11-04 | ミネベア株式会社 | 液晶表示ユニット |
| KR101499844B1 (ko) | 2008-04-16 | 2015-03-06 | 삼성디스플레이 주식회사 | 인버터 회로, 백라이트 장치 및 이를 갖는 액정표시장치 |
-
1998
- 1998-09-14 JP JP26056398A patent/JP3475806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000092865A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4564897A (en) | Power source | |
| JP3644615B2 (ja) | スイッチング電源 | |
| US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
| US5459651A (en) | Inverter device for stable, high power-factor input current supply | |
| US6486615B2 (en) | Dimming control of electronic ballasts | |
| JP3475806B2 (ja) | インバータ装置 | |
| JPH05176532A (ja) | 電源回路 | |
| EP1209954A1 (en) | Dimming control of electronic ballasts | |
| JP2828967B2 (ja) | 多出力制御のためのデュアルハーフブリッジ型電子誘導加熱調理装置 | |
| JPH06327257A (ja) | 電源装置 | |
| JP3475810B2 (ja) | インバータ装置 | |
| JP3521687B2 (ja) | 放電灯点灯装置 | |
| JP3475805B2 (ja) | インバータ装置 | |
| JP3530060B2 (ja) | 放電灯点灯装置 | |
| JP3767446B2 (ja) | 可変出力型ｄｃ／ｄｃコンバータ | |
| JP3807116B2 (ja) | 放電灯点灯装置 | |
| JP3757577B2 (ja) | 放電灯点灯装置 | |
| JP3402923B2 (ja) | 電源装置 | |
| KR100204243B1 (ko) | 듀얼 풀 브릿지형 전자 유도 가열장치와 그 제어방법 | |
| JP3614011B2 (ja) | インバータ装置 | |
| JP3806995B2 (ja) | インバータ装置 | |
| JPH0440838B2 (ja) | ||
| JP2000188872A (ja) | インバータ装置 | |
| JPH01186161A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP3331713B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |