JP3473977B2 - Method of forming LED array - Google Patents

Method of forming LED array

Info

Publication number
JP3473977B2
JP3473977B2 JP26924993A JP26924993A JP3473977B2 JP 3473977 B2 JP3473977 B2 JP 3473977B2 JP 26924993 A JP26924993 A JP 26924993A JP 26924993 A JP26924993 A JP 26924993A JP 3473977 B2 JP3473977 B2 JP 3473977B2
Authority
JP
Japan
Prior art keywords
forming
electrode
opening
led array
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26924993A
Other languages
Japanese (ja)
Other versions
JPH07122782A (en
Inventor
光彦 荻原
幸夫 中村
孝篤 清水
真澄 谷中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP26924993A priority Critical patent/JP3473977B2/en
Priority to US08/326,498 priority patent/US5523590A/en
Publication of JPH07122782A publication Critical patent/JPH07122782A/en
Priority to US08/611,410 priority patent/US5733689A/en
Priority to US08/997,735 priority patent/US5869221A/en
Application granted granted Critical
Publication of JP3473977B2 publication Critical patent/JP3473977B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、LEDアレイの形成
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an LED array.

【0002】[0002]

【従来の技術】LEDアレイを形成する場合、第一導電
型の半導体基板に、該基板との間で発光ダイオード(L
ED)用のpn接合を構成する第二導電型不純物拡散領
域を、多数アレイ状に形成する必要がある。その場合、
基板の第二導電型不純物領域(例えばp型不純物拡散領
域)を形成した部分は露出しそれ以外の部分は覆う機能
を示す拡散防止膜として、開口部を有する絶縁膜が使用
され、上記不純物拡散がなされる。その後、p型不純物
拡散領域と接続させて絶縁膜の開口部を介して該絶縁膜
の表面部分上に電極が形成される。このような絶縁膜の
開口部および電極を形成する工程を含むLEDアレイの
形成方法の従来例として、文献Iに開示されているもの
がある(文献I:特開平昭5−67807「LED素
子」)。
2. Description of the Related Art When an LED array is formed, a light emitting diode (L) is formed between a first conductive type semiconductor substrate and the substrate.
It is necessary to form a large number of second conductivity type impurity diffusion regions forming a pn junction for ED) in an array. In that case,
An insulating film having an opening is used as a diffusion preventing film having a function of exposing a portion of the substrate where a second conductivity type impurity region (for example, p-type impurity diffusion region) is formed and covering the other portion, and the impurity diffusion Is done. Then, an electrode is formed on the surface portion of the insulating film through the opening of the insulating film so as to be connected to the p-type impurity diffusion region. As a conventional example of a method for forming an LED array including the step of forming openings and electrodes of such an insulating film, there is one disclosed in Document I (Document I: JP-A-5-67807 “LED element”). ).

【0003】図6の(A)は文献Iに開示されている従
来のLEDアレイの平面図、図6の(B)は図6の
(A)のXーX線に沿って切断した断面図を示してい
る。
FIG. 6A is a plan view of a conventional LED array disclosed in Document I, and FIG. 6B is a sectional view taken along line XX in FIG. 6A. Is shown.

【0004】この文献Iに開示のLEDアレイの形成方
法では、N型半導体基板40上に絶縁膜42を形成し、
この絶縁膜42に開口部43を設けることで拡散防止膜
が形成される。その後、任意好適な方法で拡散保護膜
(化合物半導体基板の構成元素の蒸発防止膜。図示せ
ず)を試料上に成膜させ、亜鉛の拡散を行う。このと
き、基板40にp型拡散領域44aが形成される。この
p型拡散領域44aが発光部の構成成分の一部となる。
なお、44bは、44aと同一のp型拡散領域であるが
欠陥検出パターンとして用いられる領域である。また、
絶縁膜42上には、電極46を形成してあり、基板40
の裏面にはN型電極48を形成してある。
In the method of forming an LED array disclosed in Document I, an insulating film 42 is formed on an N-type semiconductor substrate 40,
The diffusion prevention film is formed by providing the opening 43 in the insulating film 42. After that, a diffusion protective film (evaporation preventing film of constituent elements of the compound semiconductor substrate, not shown) is formed on the sample by any suitable method to diffuse zinc. At this time, the p-type diffusion region 44a is formed on the substrate 40. This p-type diffusion region 44a becomes a part of the constituent components of the light emitting section.
Note that 44b is the same p-type diffusion region as 44a, but is used as a defect detection pattern. Also,
An electrode 46 is formed on the insulating film 42, and the substrate 40
An N-type electrode 48 is formed on the back surface of the.

【0005】上述した文献IのLEDアレイでは、絶縁
膜42の開口部43の平面形状は、正方形や長方形をし
ており、また、電極46は、p型拡散領域44aに一部
が重なるように形成されかつ平面形状がL字型或いは逆
T字型をしている。
In the LED array of the above-mentioned document I, the planar shape of the opening 43 of the insulating film 42 is a square or a rectangle, and the electrode 46 partially overlaps the p-type diffusion region 44a. It is formed and has a plane shape of an L-shape or an inverted T-shape.

【0006】[0006]

【発明が解決しようとする課題】ところで、LEDアレ
イを形成するに当り、工程の都合から、絶縁膜42に開
口部43を形成するためのエッチングをウエットエッチ
ングにより行なう方が都合の良い場合がある。絶縁膜と
して例えばアルミナを用いる場合、アルミナをドライエ
ッチングすることが難しいのでウエットエッチング法が
使用される等である。また、電極のパターニングも、工
程の都合から、ウエットエッチングにより行なう方が都
合の良い場合がある。
By the way, when forming an LED array, it may be more convenient to perform the etching for forming the opening 43 in the insulating film 42 by wet etching for the convenience of the process. . For example, when alumina is used as the insulating film, wet etching is used because it is difficult to dry-etch the alumina. In addition, it may be more convenient to perform patterning of the electrodes by wet etching for the convenience of the process.

【0007】しかしながら、LEDアレイの従来の形成
方法では、絶縁膜42に開口部43を形成するために用
いるレジストパターンは、平面形状が四角形の開口部を
有したものであり、また、電極46形成用のレジストパ
ターンは平面形状がL字型とか逆T字型とかの島状のも
のであるというように、いずれもレジストパターンの角
部が直角若しくは略直角のものであった。したがって、
リソグラフィ工程で絶縁膜42や電極形成用薄膜をウエ
ットエッチング法によりエッチングする際に、薬液(エ
ッチャント)の表面張力によりレジストパターンの特に
角部で薬液が滞留してしまうので、角部に当る絶縁膜部
分や電極形成用薄膜部分の除去が良好に出来ない。その
ため、開口部43及び電極が設計値通りの形状を忠実に
再現できないものとなるという問題があることがわかっ
た。開口部43の平面形状自体にばらつきがあると第二
導電型不純物拡散領域(発光部)の面積がばらつくこと
になり、また、電極46の平面形状にばらつきがあると
第二導電型不純物拡散領域(発光部)の露出面積をばら
つかせることになるので、いずれの場合も、発光部の面
積にばらつきを生じてLEDアレイの発光量のばらつき
の原因となる。特に、LEDアレイが高密度に集積化さ
れ発光面積を小さくする場合、この発光面積のばらつき
は大きな問題となっていた。
However, in the conventional method of forming an LED array, the resist pattern used for forming the opening 43 in the insulating film 42 has an opening having a quadrangular planar shape, and the electrode 46 is formed. Each of the resist patterns for use had an island shape such as an L-shape or an inverted T-shape in plan view, and the corner portions of the resist pattern were all right angles or substantially right angles. Therefore,
When the insulating film 42 and the electrode forming thin film are etched by the wet etching method in the lithography process, the chemical solution stays at the corners of the resist pattern due to the surface tension of the chemical (etchant). The part and the thin film part for electrode formation cannot be removed well. Therefore, it has been found that there is a problem that the opening 43 and the electrode cannot faithfully reproduce the shape as designed. If the planar shape of the opening 43 itself varies, the area of the second conductivity type impurity diffusion region (light emitting portion) varies, and if the planar shape of the electrode 46 varies, the second conductivity type impurity diffusion region. Since the exposed area of the (light emitting section) is varied, in any case, the area of the light emitting section varies, which causes variation in the light emission amount of the LED array. In particular, when the LED array is integrated with high density to reduce the light emitting area, the variation of the light emitting area has been a serious problem.

【0008】この出願は、上述した問題点に鑑み行われ
たものであり、この出願の目的は、絶縁膜の開口部の形
状のばらつきを従来より小さくすることが出来るLED
アレイの形成方法を提供することにある。
This application has been made in view of the above-mentioned problems, and an object of this application is to make it possible to reduce the variation in the shape of the opening of the insulating film as compared with the conventional LED.
It is to provide a method for forming an array.

【0009】[0009]

【課題を解決するための手段】この発明の目的を図るた
め、この発明のLEDアレイの形成方法は、以下のよう
な特徴を有している。すなわち、半導体基板上に絶縁膜
を形成する工程と、この絶縁膜上に、LEDアレイの発
光部形成用の開口部を有するレジストパターンを形成す
る工程と、開口部から露出する絶縁膜部分をウエットエ
ッチング法により除去する工程と、絶縁膜の除去で露出
された半導体基板部分に不純物を拡散させて、発光部用
の不純物拡散領域を形成する工程とを含むLEDアレイ
の形成方法において、この開口部の形状を、角部のない
形状、角部が丸みを持つ形状、または、角部が少なくと
も2つの鈍角を持つ形状に形成するとともに、不純物拡
散領域を、絶縁膜に覆われていない領域と実質的同一な
大きさで設ける。
In order to achieve the object of the present invention, the LED array forming method of the present invention has the following features. That is, a step of forming an insulating film on a semiconductor substrate, a step of forming a resist pattern having an opening for forming a light emitting portion of an LED array on the insulating film, and a portion of the insulating film exposed from the opening are wet. In the method for forming an LED array, which includes a step of removing by an etching method and a step of diffusing impurities in a semiconductor substrate portion exposed by removing the insulating film to form an impurity diffusion region for a light emitting portion, Is formed into a shape having no corners, a shape having rounded corners, or a shape having at least two obtuse angles at the corners, and the impurity diffusion region is substantially a region not covered with the insulating film. Provide the same size.

【0010】[0010]

【0011】[0011]

【0012】[0012]

【0013】なお、この発明の実施に当り、レジストパ
ターンの開口部の形状を、エッチャントの流動化を図る
形状である、角部のない形状、角部が丸みを持つ形状、
または、角部が少なくとも2つの鈍角を持つ形状とする
かは、設計に応じ決定するのが良い。例えば、絶縁膜の
開口部形成用のレジストパターンの場合は、全ての開口
部の形状をエッチャントの流動化を図る上述の形状とす
るのが好ましいと考えるが、島状のレジストパターンの
場合は、レジスト側に凸になっている側の形状を、エッ
チャントの流動化を図るこれら形状とするのが好ましい
と考える。
In carrying out the present invention, the shape of the opening of the resist pattern is such that the etchant is fluidized, that is, there is no corner, the corner is rounded,
Alternatively, whether the corner has a shape having at least two obtuse angles may be determined according to the design. For example, in the case of a resist pattern for forming openings in an insulating film, it is considered that it is preferable that all the openings have the above-mentioned shape for fluidizing the etchant, but in the case of an island-shaped resist pattern, It is considered preferable that the shape on the side that is convex on the resist side is one that facilitates fluidization of the etchant.

【0014】[0014]

【作用】上述したこの発明の構成によれば、絶縁膜に開
口部を形成する場合、半導体基板上に絶縁膜を形成し、
この絶縁膜上にLEDアレイの発光部形成用の開口部を
有するレジストパターンを形成する。この発光部形成用
のレジストパターンとして、レジストパターンの開口部
の形状を、ウエットエッチング法で使用するエッチャン
トの流動化を図る形状である、角部のない形状、角部が
丸みを持つ形状または角部が少なくとも2つの鈍角を持
つ形状であるものを用いる。このように開口部の形状を
エッチャントの流動化しやすい形状にしてあるので、エ
ッチング液がレジストパターンの開口部の特定の場所に
滞留することが無くなる。従って、開口部内を均一にエ
ッチングできるため、発光部面積のばらつきを小さくで
きる。
According to the above-described structure of the present invention, when the opening is formed in the insulating film, the insulating film is formed on the semiconductor substrate,
A resist pattern having an opening for forming a light emitting portion of the LED array is formed on this insulating film. As the resist pattern for forming the light emitting portion, the shape of the opening of the resist pattern is a shape for fluidizing an etchant used in the wet etching method, a shape without corners, a shape with rounded corners or a corner. A part whose shape has at least two obtuse angles is used. In this way, since the shape of the opening is formed so that the etchant can be easily fluidized, the etching solution is prevented from staying at a specific place in the opening of the resist pattern. Therefore, since the inside of the opening can be uniformly etched, the variation in the area of the light emitting portion can be reduced.

【0015】尚、この好適実施例では、ウエットエッチ
ング法を用い、絶縁膜の開口部を形成する際に、絶縁膜
の開口部の形状の均一化を図ることができる。
In this preferred embodiment, when the opening of the insulating film is formed, the shape of the opening of the insulating film can be made uniform by using the wet etching method.

【0016】[0016]

【実施例】以下、各図面を参照してこの発明のLEDア
レイの形成方法につき説明する。尚、各図は、この発明
が理解できる程度に各構成成分の形状、大きさ、及び配
置を概略的に示してあるにすぎない。LEDアレイの形
成方法に先立ち、この発明で用いるレジストパターンの
開口部及び該レジストパタン形成用のフォトマスクパタ
ーンにつき説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming an LED array according to the present invention will be described below with reference to the drawings. It should be noted that the drawings merely schematically show the shapes, sizes, and arrangements of the respective constituent components to the extent that the present invention can be understood. Prior to the method of forming the LED array, the opening of the resist pattern used in the present invention and the photomask pattern for forming the resist pattern will be described.

【0017】先ず、図1の(A)〜(C)は、この発明
の第1実施例に用いる絶縁膜の開口部形成用のレジスト
パターン、該レジストパターン用フォトマスクパターン
(ただし、ネガ型用として示している。)及び開口部の
絶縁膜の形状を示している。
First, FIGS. 1A to 1C show a resist pattern for forming an opening of an insulating film used in the first embodiment of the present invention, a photomask pattern for the resist pattern (however, for a negative type). And the shape of the insulating film at the opening.

【0018】図1の(A)は、発光部形成用の開口部を
有するレジストパターンの平面図を示している。この開
口部を有するレジストパターンの形状は、開口部15を
有しており、四角形の四隅には半径rを持った丸みを形
成してある。
FIG. 1A shows a plan view of a resist pattern having an opening for forming a light emitting portion. The shape of the resist pattern having the openings has the openings 15, and the four corners of the quadrangle are rounded with a radius r.

【0019】図1の(B)は、開口部のレジストパター
ンを形成するときに用いるフォトマスクパターンの平面
を示している。開口部用フォトマスクパターン24に開
口部パターン(斜線で示す部分)26を形成してある。
この開口部用フォトマスクパターンの開口部パターン2
6には、四隅にレジストパターンと同様に半径rの丸み
を形成してある。
FIG. 1B shows the plane of the photomask pattern used when forming the resist pattern of the opening. An opening pattern (hatched portion) 26 is formed in the opening photomask pattern 24.
The opening pattern 2 of this opening photomask pattern
6 has rounded corners with a radius r as at the four corners.

【0020】上述した開口部のレジストパターンと開口
部用フォトマスクパターンとを用いて半導体基板上に形
成されている絶縁膜14をエッチングして除去した後、
絶縁膜14に開口部17を形成する(図1の(C))。
After removing the insulating film 14 formed on the semiconductor substrate by etching using the resist pattern of the opening and the photomask pattern for the opening described above,
The opening 17 is formed in the insulating film 14 ((C) of FIG. 1).

【0021】このとき、絶縁膜14の開口部17の角部
は、半径rの丸みをもった形状になる。
At this time, the corners of the opening 17 of the insulating film 14 have a rounded shape with a radius r.

【0022】一方、図2の(A)〜(C)は、この第1
実施例の電極の形成の際に用いる電極パターニング用レ
ジストパターン、電極用フォトマスクパターン及び電極
の形状を示している。なお、電極パターニング用レジス
トパターン22は、島状の形状をしているので、島状の
レジストパターンとも称する。
On the other hand, (A) to (C) of FIG.
The shape of the electrode patterning resist pattern, the electrode photomask pattern, and the electrode used when forming the electrode of the example is shown. Since the electrode patterning resist pattern 22 has an island shape, it is also referred to as an island resist pattern.

【0023】図2の(A)は、電極パターニング用レジ
ストパターンの形状を示している。この電極パターニン
グ用レジストパターン22は、角部に半径r1 ,r2
3の丸みを持たせてあり、かつ、絶縁膜14の開口部
17に一部が重なるように形成してある。また、電極パ
ターニング用レジストパターン22の周辺部は、電極形
成用薄膜19で構成してある。
FIG. 2A shows the shape of the electrode patterning resist pattern. This electrode patterning resist pattern 22 has corners with radii r 1 , r 2 ,
It has a roundness of r 3 and is formed so as to partially overlap the opening 17 of the insulating film 14. A peripheral portion of the electrode patterning resist pattern 22 is composed of the electrode forming thin film 19.

【0024】図2の(B)は、電極用フォトマスクパタ
ーンを示している。この電極用フォトマスクパターン2
8には、電極パターニング用レジストパターン22と同
様な形状を有する電極パターン30(斜線で表した部
分)が形成してある。
FIG. 2B shows a photomask pattern for electrodes. Photomask pattern 2 for this electrode
8 has an electrode pattern 30 (hatched portion) having the same shape as the electrode patterning resist pattern 22.

【0025】また、図2の(C)は、電極パターンニン
グ用レジストパターン22を用いて電極形成用薄膜19
をエッチング除去した際に形成される電極20を示して
いる。ここで、電極20は、電極用引き出し部20aと
ワイヤボンディングパッド20bとから構成されてい
る。
2C shows an electrode forming thin film 19 using a resist pattern 22 for electrode patterning.
The electrode 20 formed when the film is removed by etching is shown. Here, the electrode 20 is composed of an electrode lead portion 20a and a wire bonding pad 20b.

【0026】次に、図3の(A)及び(B)を参照して
この発明の第2実施例に用いる開口部のレジストパター
ンと電極パターニング用レジストパターンの形状につき
説明する。
Next, the shapes of the resist pattern of the opening and the resist pattern for electrode patterning used in the second embodiment of the present invention will be described with reference to FIGS. 3 (A) and 3 (B).

【0027】この第2実施例のレジストパターン16に
は、開口部15が形成されてあり、開口部15の四隅の
角部は二つの鈍角α、βを持っている(図3の
(A))。
Openings 15 are formed in the resist pattern 16 of the second embodiment, and the four corners of the openings 15 have two obtuse angles α and β ((A) of FIG. 3). ).

【0028】また、この第2実施例の電極パターニング
用レジストパターン22の角部は、鈍角α、βを持って
形成してあり、電極パターニング用レジストパターン2
2の周辺部は電極形成用薄膜19で構成されている(図
3の(B))。
Further, the corner portions of the electrode patterning resist pattern 22 of the second embodiment are formed with obtuse angles α and β, and the electrode patterning resist pattern 2 is formed.
The peripheral portion of 2 is composed of an electrode forming thin film 19 ((B) of FIG. 3).

【0029】次に、図4の(A)〜(C)及び図5の
(A)〜(C)を参照してこの発明の形成方法について
説明する。
Next, the forming method of the present invention will be described with reference to FIGS. 4A to 4C and 5A to 5C.

【0030】半導体基板10として、GaAs基板上
に、基板とGaAsP成長層との間の組成を段階的に変
化させた中間層を設けその上に所望の組成のN型GaA
sP層をエピタキシャル成長させた基板(以下、GaA
sP/GaAs基板という。)を用いる。このGaAs
P/GaAs基板10上に絶縁膜14を形成する(図4
の(A))。このとき絶縁膜をアルミナ膜(Al23
膜)とし、その膜厚を例えば2000A°〜3000A
°(A°の記号は、オングストロームを表す。)とす
る。
As the semiconductor substrate 10, an intermediate layer in which the composition between the substrate and the GaAsP growth layer is stepwise changed is provided on a GaAs substrate, and an N-type GaA having a desired composition is provided thereon.
A substrate on which an sP layer is epitaxially grown (hereinafter referred to as GaA
It is called sP / GaAs substrate. ) Is used. This GaAs
An insulating film 14 is formed on the P / GaAs substrate 10 (see FIG. 4).
(A)). At this time, the insulating film is an alumina film (Al 2 O 3
Film) and its film thickness is, for example, 2000 A ° to 3000 A
(The symbol A ° represents angstrom).

【0031】次に、フォトリソグラフィ法を用いて絶縁
膜14上に開口部15を有するレジストパターン16を
形成する(図4の(B))。このときレジストパターン
16を形成する際に用いるフォトマスクパターンは上述
した図1の(B)の形状とする。その後、開口部のレジ
ストパターン16をエッチングマスクとして用い、ウエ
ットエッチング法により絶縁膜14の一部を除去する
(図4の(C))。このときのウエットエッチングの条
件は以下の通りとする。
Next, a resist pattern 16 having an opening 15 is formed on the insulating film 14 by using the photolithography method (FIG. 4B). At this time, the photomask pattern used when forming the resist pattern 16 has the shape shown in FIG. After that, the resist pattern 16 in the opening is used as an etching mask to remove a part of the insulating film 14 by a wet etching method (FIG. 4C). The conditions of the wet etching at this time are as follows.

【0032】 エッチング液:熱りん酸液 エッチング温度:80℃〜85℃ エッチング時間:約2分 このエッチングによって絶縁膜14の開口部17が形成
される。このとき形成される絶縁膜14の開口部17の
形状は、上述した図1の(A)のように四隅の角部に丸
みをもった形状になる。
Etching solution: hot phosphoric acid solution Etching temperature: 80 ° C. to 85 ° C. Etching time: about 2 minutes By this etching, the opening 17 of the insulating film 14 is formed. The shape of the opening 17 of the insulating film 14 formed at this time is a shape having rounded corners at the four corners as shown in FIG.

【0033】次に、GaAsP/GaAs基板上に例え
ばPSG膜(図示せず)を形成した後、不純物を拡散し
て不純物拡散領域18を形成する(図5のA))。な
お、この不純物拡散領域18を発光部ともいう。
Next, after forming, for example, a PSG film (not shown) on the GaAsP / GaAs substrate, impurities are diffused to form an impurity diffusion region 18 (A in FIG. 5). The impurity diffusion region 18 is also called a light emitting portion.

【0034】次に、PSG膜を任意好適な方法をもちい
て除去した後、開口部17を有する絶縁膜14及びGa
AsP/GaAs基板10上に表面全体を覆うように例
えばEB蒸着法を用いて電極形成用薄膜19を形成する
(図5の(B))。この電極形成用薄膜19としてAl
膜を用い、その膜厚を1.5μm〜2.5μmとする。
Next, after removing the PSG film by using any suitable method, the insulating film 14 and Ga having the opening 17 and Ga are removed.
An electrode forming thin film 19 is formed on the AsP / GaAs substrate 10 so as to cover the entire surface by, for example, the EB vapor deposition method (FIG. 5B). Al as the thin film 19 for forming the electrode
A film is used, and the film thickness is set to 1.5 μm to 2.5 μm.

【0035】次に、電極形成用薄膜19上に任意好適な
レジストを塗布し(図示せず)、乾燥させた後、フォト
リソグラフィ法を用いて電極形成用薄膜19をエッチン
グ除去した後、電極用引き出し部20aを形成する(図
5の(C))。このときのフォトリソグラフィ工程の際
に用いる電極用フォトマスクパターンは、上述した図2
の(B)の形状とする。このため、露光工程で形成され
た電極パターニング用レジストパターン22の形状は、
図2の(B)のときと同様に角部が丸みをもった電極パ
ターニング用レジストパターンになる。その後、ウエッ
トエッチング法を用いて電極パタニーング用レジストパ
ターン22をマスクとして用い、電極形成用薄膜19を
除去して電極用引き出し部22a及びワイヤボンディン
グパッド20b(図2の(C)参照)を形成する。ここ
で、電極パターニング用レジストパターンとして、電極
の形状に応じた島状のレジストパターンであって、角部
をウエットエッチングで使用するエッチャントの流動化
を図る形状としてある。レジストパターンを用いる構成
では、上述した開口部のエッチャントの場合と同様に島
状のレジストパターンの角部に対するエッチング液の流
れが良くなるので、レジストパターンの角部にエッチン
グ液が滞留すことが無くなり、電極の形状は均一にな
る。このため、絶縁膜の開口部を介して発光部と接続し
ている部分の電極(この部分の電極を電極用引き出し部
という。)形状が均一になるので、LEDアレイの発光
量を均一化できる。また、設計値に対して、電極形状が
忠実に再現できるので、電極の抵抗や基板を介して形成
される表面電極と裏面電極間の容量を制御することがで
きるという利点もある。
Next, after applying an arbitrary suitable resist on the electrode forming thin film 19 (not shown) and drying it, the electrode forming thin film 19 is removed by etching using a photolithography method, and then the electrode forming thin film 19 is formed. The lead portion 20a is formed ((C) of FIG. 5). The photomask pattern for electrodes used in the photolithography process at this time is as shown in FIG.
(B) of FIG. Therefore, the shape of the electrode patterning resist pattern 22 formed in the exposure step is
As in the case of FIG. 2B, the electrode patterning resist pattern has rounded corners. After that, the electrode patterning resist pattern 22 is used as a mask by using a wet etching method to remove the electrode forming thin film 19 to form an electrode lead portion 22a and a wire bonding pad 20b (see FIG. 2C). . Here, as the electrode patterning resist pattern, an island-shaped resist pattern corresponding to the shape of the electrode is used, and the corner portions have a shape for fluidizing the etchant used in the wet etching. In the configuration using the resist pattern, the flow of the etching solution to the corners of the island-shaped resist pattern is improved as in the case of the etchant for the opening described above, so that the etching solution does not stay in the corners of the resist pattern. , The shape of the electrode becomes uniform. For this reason, the shape of the electrode (the electrode at this portion is called the electrode lead-out portion) in the portion connected to the light emitting portion through the opening of the insulating film becomes uniform, so that the light emission amount of the LED array can be made uniform. . Further, since the electrode shape can be faithfully reproduced with respect to the design value, there is an advantage that the resistance of the electrode and the capacitance between the front surface electrode and the back surface electrode formed via the substrate can be controlled.

【0036】上述した形成工程を経て形成されたLED
アレイの絶縁膜の開口部及び電極の形状は角部のない形
状となり、発光部のLEDアレイの全体に渡り開口部及
び電極の形状を均一に形成することができる。このた
め、発光部の面積も均一にできるので、LEDアレイの
発光強度にばらつきのないLEDアレイを作製すること
ができる。
LED formed through the above-mentioned forming process
The openings of the insulating film of the array and the electrodes have no corners, and the openings and the electrodes can be formed uniformly over the entire LED array of the light emitting section. Therefore, since the area of the light emitting portion can be made uniform, it is possible to manufacture an LED array in which the emission intensity of the LED array does not vary.

【0037】上述したこの発明の第1実施例は、絶縁膜
14の開口部17及び電極20の角部の形状を丸みを持
たせた例について説明したが、第2実施例(図3の
(A)及び(B)参照)で説明した角部を鈍角をもった
形状としても良い。この場合の絶縁膜の開口部及び電極
の形成は、第1実施例の形成方法と同様にして行う。
The first embodiment of the present invention described above is an example in which the openings 17 of the insulating film 14 and the corners of the electrodes 20 are rounded. However, the second embodiment ((in FIG. 3). The corners described in (A) and (B)) may have obtuse angles. In this case, the opening of the insulating film and the electrode are formed in the same manner as in the forming method of the first embodiment.

【0038】[0038]

【発明の効果】上述した説明からも明らかなように、こ
の発明のLEDアレイの形成方法によれば、発光部形成
用の開口部を有するレジストパターンとして、開口部の
角部をウエットエッチングで使用するエッチャントの流
動化を図る形状としてあるレジストパターンを用いる。
このため、ウエットエッチング液は、角部に対しても流
れ易くなるため、絶縁膜の開口部の形状は均一になる。
従って、LEDアレイの発光部の面積のばらつきが小さ
くなるので、発光量のばらつきを抑制できると考えられ
る。
As is apparent from the above description, according to the method of forming an LED array of the present invention, a corner portion of an opening is used in wet etching as a resist pattern having an opening for forming a light emitting portion. A resist pattern having a shape for fluidizing the etchant is used.
For this reason, the wet etching liquid easily flows even to the corners, and the shape of the opening of the insulating film becomes uniform.
Therefore, it is considered that the variation in the area of the light emitting portion of the LED array is reduced and the variation in the light emission amount can be suppressed.

【0039】また、電極パターニング用レジストパター
ンとして、電極の形状に応じた島状のレジストパターン
であって、角部をウエットエッチングで使用するエッチ
ャントの流動化を図る形状としてある。レジストパター
ンを用いる構成では、上述した開口部のエッチャントの
場合と同様に島状のレジストパターンの角部に対するエ
ッチング液の流れが良くなるので、レジストパターンの
角部にエッチング液が滞留することが無くなり、電極の
形状は均一になる。このため、絶縁膜の開口部を介して
発光部と接続している部分の電極(この部分の電極を電
極用引き出し部という。)形状が均一になるので、LE
Dアレイの発光量を均一化できる。また、設計値に対し
て、電極形状が忠実に再現できるので、電極の抵抗や基
板を介して形成される表面電極と裏面電極間の容量を制
御することができるという利点もある。
Further, as the electrode patterning resist pattern, an island-shaped resist pattern corresponding to the shape of the electrode is formed, and the corner portions are shaped to fluidize the etchant used in the wet etching. In the configuration using the resist pattern, as in the case of the etchant for the opening described above, the flow of the etching solution to the corners of the island-shaped resist pattern is improved, so that the etching solution does not stay at the corners of the resist pattern. , The shape of the electrode becomes uniform. Therefore, the shape of the electrode (the electrode in this portion is referred to as the electrode lead-out portion) in the portion connected to the light emitting portion through the opening of the insulating film becomes uniform, so that LE
The light emission amount of the D array can be made uniform. Further, since the electrode shape can be faithfully reproduced with respect to the design value, there is an advantage that the resistance of the electrode and the capacitance between the front surface electrode and the back surface electrode formed via the substrate can be controlled.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は、この発明の第1実施例の開口部のレ
ジストパターンの平面図であり、(B)はレジストパタ
ーンの開口部用フォトマスクパターンの平面図である。
また、(C)は、絶縁膜の形状を説明するための平面図
である。
FIG. 1A is a plan view of a resist pattern in an opening of a first embodiment of the present invention, and FIG. 1B is a plan view of a photomask pattern for an opening in a resist pattern.
Further, (C) is a plan view for explaining the shape of the insulating film.

【図2】(A)は、この発明の第1実施例の電極パター
ニング用レジストパターンの平面図であり、(B)はフ
ォトリソグラフィ工程の際に用いる電極用フォトマスク
パターンの平面図である。また、(C)は、電極の形状
を説明するための平面図である。
FIG. 2A is a plan view of an electrode patterning resist pattern according to the first embodiment of the present invention, and FIG. 2B is a plan view of an electrode photomask pattern used in a photolithography process. Further, (C) is a plan view for explaining the shape of the electrode.

【図3】(A)は、この発明の第2実施例の開口部のレ
ジストパターンの平面図であり、(B)は電極パターニ
ング用レジストパターンの形状を説明するために供する
平面図である。
FIG. 3A is a plan view of a resist pattern in an opening of a second embodiment of the present invention, and FIG. 3B is a plan view provided for explaining the shape of a resist pattern for electrode patterning.

【図4】(A)〜(C)は、この発明の第1実施例のL
EDアレイの形成方法を説明するために供する工程図で
ある。
4 (A) to (C) are L of the first embodiment of the present invention.
FIG. 6 is a process chart provided for explaining a method for forming an ED array.

【図5】(A)〜(C)は、図4に続く、この発明の第
1実施例のLEDアレイの形成方法を説明するために供
する工程図である。
5A to 5C are process diagrams provided for explaining the method for forming the LED array of the first embodiment of the present invention, which is subsequent to FIG.

【図6】(A)は、従来のLEDアレイの平面図であ
り、(B)は図6の(A)に示すX−X線に沿って切断
したときの断面図である。
6A is a plan view of a conventional LED array, and FIG. 6B is a cross-sectional view taken along line XX shown in FIG.

【符号の説明】[Explanation of symbols]

10:N型GaAsP/GaAs基板 14:絶縁膜 15:開口部 16:レジストパターン 17:開口部 18:不純物拡散領域(発光部) 19:電極形成用薄膜 20a:電極用引き出し部 20b:ワイヤボンディングパッド 20:電極 22:電極パターニング用レジストパターン 24:開口部用フォトマスクパターン 26:開口部パターン 28:電極用フォトマスクパターン 30:電極パターン 10: N-type GaAsP / GaAs substrate 14: Insulating film 15: opening 16: Resist pattern 17: opening 18: Impurity diffusion region (light emitting portion) 19: Thin film for electrode formation 20a: electrode lead-out part 20b: Wire bonding pad 20: Electrode 22: Resist pattern for electrode patterning 24: Photomask pattern for opening 26: Opening pattern 28: Photomask pattern for electrodes 30: Electrode pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 孝篤 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (72)発明者 谷中 真澄 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (56)参考文献 特開 平2−178980(JP,A) 特開 昭53−135585(JP,A) 特開 昭57−56935(JP,A) 特開 平4−264780(JP,A)   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takashi Shimizu               1-7 Toranomon, Minato-ku, Tokyo Okiden               Ki Industry Co., Ltd. (72) Inventor Masumi Yanaka               1-7 Toranomon, Minato-ku, Tokyo Okiden               Ki Industry Co., Ltd.                (56) References JP-A-2-178980 (JP, A)                 JP-A-53-135585 (JP, A)                 JP-A-57-56935 (JP, A)                 JP-A-4-264780 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜上に、LEDアレイの発光部形成用の開口部
を有するレジストパターンを形成する工程と、 前記開口部から露出する前記絶縁膜部分をウエットエッ
チング法により除去する工程と、 前記絶縁膜の除去で露出された前記半導体基板部分に不
純物を拡散させて、発光部用の不純物拡散領域を形成す
る工程とを含むLEDアレイの形成方法において、 前記開口部の形状を、角部のない形状、角部が丸みを持
つ形状、または、角部が少なくとも2つの鈍角を持つ形
状に形成するとともに、前記不純物拡散領域を、前記絶
縁膜に覆われていない領域と実質的同一な大きさで設け
ることを特徴とするLEDアレイの形成方法。
1. A step of forming an insulating film on a semiconductor substrate, a step of forming a resist pattern having an opening for forming a light emitting portion of an LED array on the insulating film, and the step of exposing from the opening. An LED array comprising: a step of removing an insulating film portion by a wet etching method; and a step of diffusing impurities in the semiconductor substrate portion exposed by removing the insulating film to form an impurity diffusion region for a light emitting portion. In the forming method, the shape of the opening is formed to have no corner, a corner having a rounded shape, or a corner having at least two obtuse angles, and the impurity diffusion region is provided with the insulating layer. A method for forming an LED array, which comprises providing a region substantially the same as a region not covered with a film.
【請求項2】 請求項1に記載のLEDアレイの形成方
法において、 前記半導体基板上部に電極形成用薄膜を形成する工程
と、 該薄膜上に、電極形成用レジストパターンを形成する工
程と、 前記薄膜をパターニングして、該薄膜の一端を前記発光
部に接続されてなる前記電極を形成する工程とを含み、 前記不純物拡散領域内に設けられた前記電極の角部の少
なくとも一部を、丸みを持つ形状に形成することを特徴
とするLEDアレイの形成方法。
2. The method of forming an LED array according to claim 1, wherein a step of forming an electrode forming thin film on the semiconductor substrate, a step of forming an electrode forming resist pattern on the thin film, Patterning a thin film to form the electrode having one end of the thin film connected to the light emitting portion, wherein at least a part of a corner portion of the electrode provided in the impurity diffusion region is rounded. A method for forming an LED array, which is characterized in that the LED array is formed into a shape having
【請求項3】 請求項1または2に記載のLEDアレイ
の形成方法において、前記ウェットエッチング法で使用
するエッチング液は、熱りん酸であることを特徴とする
LEDアレイの形成方法。
3. The method of forming an LED array according to claim 1, wherein the etching solution used in the wet etching method is hot phosphoric acid.
JP26924993A 1993-10-20 1993-10-27 Method of forming LED array Expired - Fee Related JP3473977B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26924993A JP3473977B2 (en) 1993-10-27 1993-10-27 Method of forming LED array
US08/326,498 US5523590A (en) 1993-10-20 1994-10-20 LED array with insulating films
US08/611,410 US5733689A (en) 1993-10-20 1996-03-06 Led array fabrication process with improved unformity
US08/997,735 US5869221A (en) 1993-10-20 1997-12-24 Method of fabricating an LED array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26924993A JP3473977B2 (en) 1993-10-27 1993-10-27 Method of forming LED array

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001398711A Division JP3794956B2 (en) 2001-12-28 2001-12-28 LED array

Publications (2)

Publication Number Publication Date
JPH07122782A JPH07122782A (en) 1995-05-12
JP3473977B2 true JP3473977B2 (en) 2003-12-08

Family

ID=17469728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26924993A Expired - Fee Related JP3473977B2 (en) 1993-10-20 1993-10-27 Method of forming LED array

Country Status (1)

Country Link
JP (1) JP3473977B2 (en)

Also Published As

Publication number Publication date
JPH07122782A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
US5733689A (en) Led array fabrication process with improved unformity
KR950702749A (en) Light cmitting device
JP3473977B2 (en) Method of forming LED array
JP3794956B2 (en) LED array
US11502041B2 (en) Method of forming a pattern
US4231820A (en) Method of making a silicon diode array target
US6074936A (en) Method of fabricating a quantum device
KR100343457B1 (en) Manufacturing method for stencil mask
US11043417B2 (en) Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit
JPH0621512A (en) Led array
KR100265989B1 (en) Method of fabricating polysilicon pattern of semiconductor device
KR900004969B1 (en) Manufacture method of electrode for photo-device
JPS63293916A (en) Manufacture of semiconductor device
KR100204021B1 (en) Forming method for charge storage electrode of semiconductor device
JP2864715B2 (en) Selective etching method
JPH08288483A (en) Solid-state image pickup element
CN114779569A (en) Photoetching plate and application and chip thereof
JPS6037165A (en) Manufacture of semiconductor device
JPS6215861A (en) Manufacture of semiconductor device
KR100252756B1 (en) Overlap margin method for semiconductor device design method
US5733817A (en) Blanket oxidation for contact isolation
KR20040033775A (en) Isolation structure for defining diamond type active region and manufacturing method therefor
JPS5812752B2 (en) Hand-made Thai Hatsukousouchi
KR19980030410A (en) Device Separation Method of Semiconductor Devices
JPH06151956A (en) Light emitting element and its manufacture

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees