KR100343457B1 - Manufacturing method for stencil mask - Google Patents
Manufacturing method for stencil mask Download PDFInfo
- Publication number
- KR100343457B1 KR100343457B1 KR1019990051278A KR19990051278A KR100343457B1 KR 100343457 B1 KR100343457 B1 KR 100343457B1 KR 1019990051278 A KR1019990051278 A KR 1019990051278A KR 19990051278 A KR19990051278 A KR 19990051278A KR 100343457 B1 KR100343457 B1 KR 100343457B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- silicon substrate
- pattern
- nitride film
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 239000010703 silicon Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000010931 gold Substances 0.000 claims abstract description 34
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052737 gold Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000002360 preparation method Methods 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 60
- 239000010408 film Substances 0.000 claims description 40
- 150000004767 nitrides Chemical class 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 스텐실 마스크 제조방법에 관한 것으로, 종래 스텐실 마스크 제조방법은 SOI기판에 천공을 뚫어 이를 그대로 사용함으로써, 쿨롱 척력에 의해 빔흐림(BEAM BLUR) 현상이 발생하여 그 해상도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 천공이 형성된 SOI기판, 즉 제1실리콘기판, 산화막, 실리콘층이 적층되고, 그 적층구조에 천공이 형성된 시료를 준비하는 제1마스크준비단계와; 중앙부가 식각된 제2실리콘기판 상에 위치하며, 상기 SOI기판에 형성된 천공보다 작은 크기의 천공이 설치된 금패턴을 제조하는 제2마스크준비단계와; 상기 형성한 금패턴이 상기 실리콘층에 접하도록 접착하여 상기 SOI기판에 형성한 천공내에 상기 금패턴에 형성된 복수개의 천공이 위치하도록 하는 마스크접착단계로 구성되어 전자빔을 투과시키는 천공이 설치된 SOI구조의 기판에 그 천공에 대응하는 위치에 복수의 천공이 위치하도록 설치된 금패턴을 포함하는 제2의 마스크를 부착하여, 쿨롱척력에 의한 빔흐림현상을 방지하여 해상도를 향상시키는 효과가 있다.The present invention relates to a method for manufacturing a stencil mask, and the conventional method for manufacturing a stencil mask has a problem in that a beam blur (BEAM BLUR) phenomenon occurs due to Coulomb repulsion by using a punctured hole in an SOI substrate as it is, and the resolution thereof is reduced. . In view of the above problems, the present invention provides a first mask preparation step of preparing a sample having a perforated SOI substrate, that is, a first silicon substrate, an oxide film, and a silicon layer, and having a perforated layer formed thereon; A second mask preparing step of manufacturing a gold pattern positioned on a second silicon substrate having a central portion etched therein and having a perforation having a smaller size than that formed in the SOI substrate; The formed gold pattern is bonded to contact the silicon layer, and a mask bonding step is performed so that a plurality of perforations formed in the gold pattern are positioned in the perforations formed on the SOI substrate. A second mask including a gold pattern provided to position the plurality of perforations at a position corresponding to the perforation is attached to the substrate, thereby preventing the blurring phenomenon caused by the coulomb repulsion and improving the resolution.
Description
본 발명은 스텐실 마스크 제조방법에 관한 것으로, 특히 금(Au) 마스크층을 이용하여 전자빔 식각에서 발생되는 쿨롱 척력(COULOMB REPULSION)에 의한 빔 흐림(BEAM BLUR) 현상을 감소시키는데 적당하도록 한 스텐실 마스크 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a stencil mask, and in particular, to manufacture a stencil mask suitable for reducing a beam blur caused by COULOMB REPULSION caused by electron beam etching using an Au mask layer. It is about a method.
도1은 종래 스텐실 마스크의 평면도로써, 이에 도시한 바와 같이 전자빔이 투과되는 영역(A)이 전자빔이 투과되지 않은 영역(B)의 사이에 임의의 패턴으로 형성되어 있다.1 is a plan view of a conventional stencil mask, and as shown therein, a region A through which an electron beam is transmitted is formed in an arbitrary pattern between a region B through which an electron beam is not transmitted.
도2a 내지 도2e는 도1에 있어서 A-A'방향의 단면을 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 실리콘기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 실리콘층(3)을 형성하는 단계(도2a)와; 상기 실리콘층(3)의 상부전면에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 실리콘층(3)의 일부를 노출시키는 패턴을 형성한 후, 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 실리콘층(3)을 식각하여 그 하부의 산화막(2)을 노출시키는 단계(도2b)와; 상기 포토레지스트(PR1) 패턴을 제거한 후, 실리콘층(3)의 전면과 노출된 산화막(2)의 상부 및 상기 실리콘기판(1)의 저면에 질화막(4)을 증착하고, 상기 저면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 증착한 질화막(4)의 일부를 노출시키는 포토레지스트(PR) 패턴을 형성하는 단계(도2c)와; 상기 포토레지스트(PR2) 패턴을 식각마스로 사용하는 식각공정으로 상기 질화막(4)을 식각한 후, 노출되는 실리콘기판(1)을 식각하고, 상기 실리콘층(3)의 사이에 노출된 산화막(2)을 식각한 다음, 상기 증착한 질화막(4)을 모두 제거하는 단계(도2d)와; 상기 구조의 전면에 전자충진 방지용 플래티늄(Pt,5)을 도포하는 단계(도2e)로 구성된다.2A to 2E are cross-sectional views of the manufacturing process showing a cross section along the line A-A 'in FIG. 1, in which an oxide film 2 is deposited on top of the silicon substrate 1, as shown in FIG. Forming a silicon layer (3) on top of the < RTI ID = 0.0 > After the photoresist PR1 is applied to the entire upper surface of the silicon layer 3, the photoresist PR1 pattern is etched after exposure and development to form a pattern for exposing a part of the silicon layer 3. Etching the exposed silicon layer 3 by an etching process to expose the oxide layer 2 under the exposed silicon layer 3 (FIG. 2B); After removing the photoresist (PR1) pattern, a nitride film (4) is deposited on the entire surface of the silicon layer (3), on the exposed oxide film (2) and on the bottom of the silicon substrate (1), and on the bottom of the photoresist. (PR2) coating, exposure and development to form a photoresist (PR) pattern exposing a portion of the deposited nitride film 4 (FIG. 2C); After etching the nitride film 4 by an etching process using the photoresist (PR2) pattern as an etch mask, the exposed silicon substrate 1 is etched, and an oxide film exposed between the silicon layers 3 ( Etching 2) and removing all of the deposited nitride film 4 (FIG. 2D); It consists of applying a platinum (Pt, 5) for preventing electron filling on the front of the structure (Fig. 2e).
이하, 상기와 같이 구성된 종래 스텐실 마스크 제조방법을 좀 더 상세히 설명한다.Hereinafter, a conventional method of manufacturing a stencil mask configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 실리콘기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 실리콘층(3)을 성장시킨다. 이와 같은 구조는 SOI(SILICON ON INSULATOR)구조의 웨이퍼로써, 이 SOI 웨이퍼를 준비한다.First, as shown in FIG. 2A, the oxide film 2 is deposited on the silicon substrate 1, and the silicon layer 3 is grown on the oxide film 2 above. Such a structure is a wafer of a SOI (SILICON ON INSULATOR) structure, which prepares the SOI wafer.
그 다음, 도2b에 도시한 바와 같이 상기 실리콘층(3)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 실리콘층(3)의 일부를 노출시키는 패턴을 형성한다.Next, as shown in FIG. 2B, a photoresist PR1 is applied on the silicon layer 3, and exposed and developed to form a pattern for exposing a part of the silicon layer 3.
그 다음, 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 실리콘층(3)을 식각한다. 이때의 실리콘층(3)의 식각영역은 도1에서의 전자빔이 투과하는 영역(A)이 되고, 식각되지 않은 실리콘층(3)은 전자빔의 투과를 막는 영역(B)이 된다.Next, the exposed silicon layer 3 is etched by an etching process using the photoresist PR1 pattern as an etching mask. At this time, the etching region of the silicon layer 3 becomes the region A through which the electron beam is transmitted in FIG. 1, and the unetched silicon layer 3 becomes the region B preventing the electron beam from transmitting.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR1) 패턴을 제거한 후, 식각된 실리콘층(3)의 전면과 그 실리콘층(3)의 식각으로 노출되는 산화막(2)의 상부에 질화막(4)을 증착함과 아울러 상기 실리콘기판(1)의 배면에도 질화막(4)을증착한다.Next, as shown in FIG. 2C, after the photoresist PR1 pattern is removed, a nitride film is formed on the entire surface of the etched silicon layer 3 and on the oxide film 2 exposed by the etching of the silicon layer 3. In addition to depositing (4), a nitride film 4 is also deposited on the back surface of the silicon substrate 1.
그 다음, 상기 실리콘기판(1)의 배면에 증착한 질화막(4)의 상부에 포토레지스트(PR2)를 도포하고 상기 질화막(4)의 일부를 노출시키는 패턴을 형성한다. 이때 노출되는 질화막(4)은 상기 실리콘층(3)이 식각된 영역에 대향하며, 식각된 영역의 사이에 위치하는 식각되지 않은 실리콘층(3)에도 대향하도록 노출시킨다.Next, a photoresist PR2 is coated on the nitride film 4 deposited on the back surface of the silicon substrate 1 to form a pattern for exposing a part of the nitride film 4. The nitride film 4 exposed at this time is exposed to face the region where the silicon layer 3 is etched and also to the non-etched silicon layer 3 positioned between the etched regions.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR2) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 질화막(4)을 식각하고, 노출되는 실리콘기판(1)을 식각하여 산화막(2)을 노출시킨다.Next, as shown in FIG. 2D, the exposed nitride film 4 is etched by an etching process using the photoresist PR2 pattern as an etching mask, and the exposed silicon substrate 1 is etched to oxidize the oxide film 2. ).
그 다음, 상기 포토레지스트(PR2) 패턴을 제거하고, 상기 질화막(4)을 모두 제거한 다음, 상기 실리콘층(3)을 식각마스크로 사용하는 식각공정으로 산화막(2)을 식각하여 상기 형성한 SOI웨이퍼에 천공을 형성한다.Next, the photoresist (PR2) pattern is removed, the nitride film (4) is removed, and then the oxide film (2) is etched using the silicon layer (3) as an etching mask to form the SOI. A perforation is formed in the wafer.
그 다음, 도2e에 도시한 바와 같이 플래티늄(5)을 상기 구조의 전면에 도포한다. 이와 같이 플래티늄(5)을 도포하면 전자가 상기 형성한 스텐실마스크를 통해 전자빔을 투과시킬때 그 스텐실마스크에 전자가 충진되는 것을 방지할 수 있게 된다.Then, platinum 5 is applied to the entire surface of the structure as shown in Fig. 2E. When the platinum 5 is applied in this way, it is possible to prevent the electrons from filling the stencil mask when the electrons transmit the electron beam through the formed stencil mask.
도3은 상기 도2a 내지 도2e의 방법으로 제작한 종래 스텐실 마스크를 투과한 전자빔의 파형을 보인 그래프도로써, 이에 도시한 바와 같이 스텐실 마스크의 투과영역(A)을 통과한 전자빔의 강도는 그 투과영역의 중앙부에서 가장 높게 나타나며 이웃한 투과부와 그 측면부에서 겹치게 나타난다. 이와 같이 인접한 투과영역(A)의 사이에서 전자빔이 겹치는 부분에 의해 전자빔의 흐림현상이 나타나며, 해상도가 저하된다.3 is a graph showing the waveform of an electron beam transmitted through the conventional stencil mask fabricated by the method of FIGS. 2A to 2E. As shown in FIG. 3, the intensity of the electron beam passing through the transmission region A of the stencil mask is It appears highest in the center of the transmission area and overlaps with neighboring transmission parts. In this way, the blurring phenomenon of the electron beam appears due to the overlapping portion of the electron beams between the adjacent transmission regions A, and the resolution decreases.
상기한 바와 같이 종래 스텐실 마스크 제조방법은 SOI기판에 천공을 뚫어 이를 그대로 사용함으로써, 쿨롱 척력에 의해 빔흐림(BEAM BLUR) 현상이 발생하여 그 해상도가 감소하는 문제점이 있었다.As described above, the conventional method of manufacturing a stencil mask has a problem in that a beam blur occurs due to Coulomb repulsion by using perforations in the SOI substrate, and the resolution is reduced.
이와 같은 문제점을 감안한 본 발명은 쿨롱 척력에 의한 빔흐림을 방지할 수 있는 스텐실 마스크 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a method for manufacturing a stencil mask that can prevent beam blur due to Coulomb repulsion.
도1은 종래 스텐실 마스크의 평면도.1 is a plan view of a conventional stencil mask.
도2a 내지 도2e는 종래 스텐실 마스크의 제조공정 수순단면도.Figures 2a to 2e is a cross-sectional view of the manufacturing process of the conventional stencil mask.
도3은 종래 스텐실 마스크를 투과한 전자빔의 강도 그래프도.Figure 3 is a graph of the intensity of the electron beam transmitted through the conventional stencil mask.
도4a 및 도4b는 본 발명 스텐실 마스크의 평면도.4A and 4B are plan views of the present invention stencil mask.
도5a 내지 도5f는 본 발명 스텐실 마스크의 제조공정 수순단면도.Figures 5a to 5f is a cross-sectional view of the manufacturing process of the stencil mask of the present invention.
도6은 본 발명 스텐실 마스크를 투과한 전자빔의 강도 그래프도.Figure 6 is a graph of the intensity of the electron beam transmitted through the stencil mask of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1,10:실리콘기판 2:산화막1,10 silicon substrate 2: oxide film
3:실리콘층 11:금박막3: Silicon layer 11: Gold thin film
12:질화막12: nitride film
상기와 같은 목적은 천공이 형성된 SOI기판, 즉 제1실리콘기판, 산화막, 실리콘층이 적층되고, 그 적층구조에 천공이 형성된 시료를 준비하는 제1마스크준비단계와; 중앙부가 식각된 제2실리콘기판 상에 위치하며, 상기 SOI기판에 형성된 천공보다 작은 크기의 천공이 설치된 금패턴을 제조하는 제2마스크준비단계와; 상기 형성한 금패턴이 상기 실리콘층에 접하도록 접착하여 상기 SOI기판에 형성한 천공내에 상기 금패턴에 형성된 복수개의 천공이 위치하도록 하는 마스크접착단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is the first mask preparation step of preparing a sample having a perforated SOI substrate, that is, a first silicon substrate, an oxide film, a silicon layer, the perforated formed on the laminated structure; A second mask preparing step of manufacturing a gold pattern positioned on a second silicon substrate having a central portion etched therein and having a perforation having a smaller size than that formed in the SOI substrate; The present invention is achieved by forming a mask bonding step in which the formed gold pattern is bonded to contact the silicon layer and the plurality of perforations formed in the gold pattern are positioned in the perforations formed on the SOI substrate. Referring to the drawings in detail as follows.
도4a 및 도4b는 본 발명에 의해 제작된 스텐실 마스크의 평면도로서, 이에 도시한 바와 같이 전자빔이 투과되는 영역(A)과, 전자빔이 투과되지 않는 영역(B)을 종래와 같이 정의하고, 그 전자빔이 투과되는 영역을 선택적으로 차단할 수 있는 전자빔 차단영역(C)을 포함하여 구성되며, 그 차단영역(C)은 각각 독립된 사각형의 형태 또는 선의 형태로 제작할 수 있다.4A and 4B are plan views of the stencil mask fabricated according to the present invention. As shown therein, a region A through which an electron beam is transmitted and a region B through which an electron beam is not transmitted are defined as in the related art. It comprises an electron beam blocking area (C) that can selectively block the area through which the electron beam is transmitted, the blocking area (C) can be produced in the form of a separate square or line, respectively.
도5a 내지 도5f는 본 발명 스텐실 마스크의 제조공정 수순단면도로서, 이에 도시한 바와 같이 천공이 형성된 SOI기판, 즉 실리콘기판(1), 산화막(2), 실리콘층(3)이 적층되고, 그 적층구조에 천공이 형성된 시료를 준비하는 단계(도5a)와; 별도의 실리콘기판(10) 상에 포토레지스트(PR1) 패턴을 형성하고 상기 포토레지스트(PR1) 패턴과 실리콘기판(10) 상에 금박막(Au,11)을 증착하는 단계(도5b)와; 그 포토레지스트(PR1) 패턴의 상부에 위치하는 금박막(11)을 제거하고, 그 하부의 포토레지스트(PR1) 패턴을 제거하여 상기 실리콘기판(10)의 상부에 금박막(11) 패턴을 형성하는 단계(도5c)와; 상기 금박막(11) 패턴과 실리콘기판(10)의 전면 및 실리콘기판(10)의 배면에 질화막(12)을 증착하고, 상기 실리콘 기판(10)의 배면에 형성한 질화막(12)의 상부에 포토레지스트(PR2) 패턴을 형성하는 단계(도5d)와; 상기 포토레지스트(PR2) 패턴을 식각마스크로 사용하는 식각공정으로 상기 실리콘기판(10) 배면의 질화막(12)과 그 질화막(12)의 상부측 실리콘기판(10)을 식각하여 실리콘기판(10)에 의해 지지되며, 부분적인 천공을 갖는 금박막(11)을 노출시키고, 상기 포토레지스트(PR2) 패턴과 질화막(12)를 제거하는 단계(도5e)와; 상기 패턴을 금박막(11) 패턴이 상기 준비한 SOI기판의 실리콘층(3)에 닿도록 은페이스트(SILVER PASTE)를 이용하여 접합하는 단계(도5f)로 구성된다.5A to 5F are cross-sectional views of a manufacturing process of the stencil mask of the present invention, in which a perforated SOI substrate, i.e., a silicon substrate 1, an oxide film 2, and a silicon layer 3, is laminated. Preparing a sample having perforations formed in the laminated structure (FIG. 5A); Forming a photoresist (PR1) pattern on a separate silicon substrate (10) and depositing a gold thin film (Au, 11) on the photoresist (PR1) pattern and the silicon substrate (10) (FIG. 5B); The gold thin film 11 positioned on the photoresist PR1 pattern is removed, and the photoresist PR1 pattern below is removed to form the gold thin film 11 pattern on the silicon substrate 10. Step (FIG. 5C); The nitride film 12 is deposited on the gold thin film 11 pattern, the front surface of the silicon substrate 10, and the back surface of the silicon substrate 10, and is formed on the top surface of the nitride film 12 formed on the back surface of the silicon substrate 10. Forming a photoresist (PR2) pattern (FIG. 5D); In the etching process using the photoresist (PR2) pattern as an etching mask, the silicon substrate 10 is etched by etching the nitride film 12 on the back surface of the silicon substrate 10 and the upper silicon substrate 10 of the nitride film 12. Exposing the gold thin film 11, which is supported by, and has a partial perforation, and removing the photoresist PR2 pattern and nitride film 12 (FIG. 5E); The pattern is bonded using a silver paste such that the gold thin film 11 pattern contacts the silicon layer 3 of the prepared SOI substrate (FIG. 5F).
이하, 상기와 같은 본 발명을 좀 더 상세히 설명한다.Hereinafter, the present invention as described above will be described in more detail.
먼저, 도5a에 도시한 바와 같이 도2a 내지 도2e에 도시한 종래기술의 순서에 따라 SOI기판에 천공이 형성된 형태의 시료를 준비한다.First, as shown in FIG. 5A, a sample having a form in which perforations are formed on an SOI substrate is prepared in the order of the prior art shown in FIGS.
그 다음, 도5b에 도시한 바와 같이 상기 SOI기판과는 별도의 실리콘기판(10)상에 포토레지스트(PR1) 패턴을 형성한다. 이때의 포토레지스트 패턴은 상기 SOI기판에 형성한 천공내에 복수개의 패턴이 들어갈 만큼 작게 형성한다.Then, as shown in FIG. 5B, a photoresist PR1 pattern is formed on the silicon substrate 10 separate from the SOI substrate. The photoresist pattern at this time is formed small enough to accommodate a plurality of patterns in the perforations formed in the SOI substrate.
그 다음, 상기 포토레지스트(PR1) 패턴과 실리콘기판(10) 상에 금박막(Au,11)을 증착한다.Next, a gold thin film (Au, 11) is deposited on the photoresist PR1 pattern and the silicon substrate 10.
그 다음, 도5c에 도시한 바와 같이 상기 포토레지스트(PR1) 패턴의 상부에 위치하는 금박막(11)을 평탄화하여 제거하고, 그 하부의 포토레지스트(PR1) 패턴을 선택적으로 제거하여 상기 실리콘기판(10)의 상부에 금박막(11) 패턴을 형성한다.Next, as shown in FIG. 5C, the gold thin film 11 positioned on the photoresist PR1 pattern is planarized and removed, and the photoresist PR1 pattern underneath is selectively removed to form the silicon substrate. The gold thin film 11 pattern is formed on the upper part of (10).
그 다음, 도5d에 도시한 바와 같이 상기 금박막(11) 패턴과 실리콘기판(10)의 전면 및 실리콘기판(10)의 배면에 질화막(12)을 증착한다.Next, as illustrated in FIG. 5D, a nitride film 12 is deposited on the gold thin film 11 pattern, the front surface of the silicon substrate 10, and the back surface of the silicon substrate 10.
그 다음, 상기 실리콘기판(10)의 배면이 위로 향하도록 시료를 위치시키고, 그 실리콘기판(10)의 배면에 증착한 질화막(12)의 상부에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 질화막(12)의 중앙부를 노출시키는 패턴을 형성한다.Next, the sample is placed so that the back side of the silicon substrate 10 faces upward, the photoresist PR2 is applied on the nitride film 12 deposited on the back side of the silicon substrate 10, and the exposure and development are performed. By forming a pattern exposing the central portion of the nitride film 12.
그 다음, 도5e에 도시한 바와 같이 상기 포토레지스트(PR2) 패턴을 식각마스크로 사용하는 식각공정으로 상기 실리콘기판(10) 배면의 질화막(12)과 그 질화막(12)의 상부측 실리콘기판(10)을 식각하여 실리콘기판(10)에 의해 지지되며, 부분적인 천공을 갖는 금박막(11)을 노출시킨다.Next, as shown in FIG. 5E, in the etching process using the photoresist PR2 pattern as an etching mask, the nitride film 12 on the back surface of the silicon substrate 10 and the silicon substrate 12 on the upper side of the nitride film 12 ( 10 is etched to expose the gold thin film 11 which is supported by the silicon substrate 10 and has a partial perforation.
그 다음, 상기 포토레지스트(PR2) 패턴과 질화막(12)를 제거한다.Next, the photoresist PR2 pattern and the nitride film 12 are removed.
이와 같은 공정으로 실리콘기판(10)에 의해 지지되며, 선택적으로 전자빔을 투과시킬 수 있는 금박막(11) 패턴을 형성하게 된다.In this process, a gold thin film 11 pattern supported by the silicon substrate 10 and selectively transmitting electron beams is formed.
그 다음, 상기 패턴을 금박막(11) 패턴이 상기 준비한 SOI기판의실리콘층(3)에 접하도록 은페이스트(SILVER PASTE)를 이용하여 접합한다.Then, the pattern is bonded using silver paste so that the gold thin film 11 pattern contacts the silicon layer 3 of the prepared SOI substrate.
이와 같은 방법으로 제작된 스텐실 마스크의 특징은 전자빔을 투과시키는 영역에 작은 금박막(11) 패턴을 위치시켜 쿨롱척력에 의해 빔흐림현상을 방지할 수 있도록 하는 것이며, 이에 따라 해상도는 향상된다.A feature of the stencil mask fabricated in this manner is to place the small gold thin film 11 pattern in the region through which the electron beam is transmitted, thereby preventing beam blurring by Coulomb repulsion, thereby improving the resolution.
이는 도6은 본 발명에 의해 제작된 스텐실 마스크를 투과한 전자빔의 강도 표시 그래프도로서, 이에 도시한 바와 같이 본 발명에 의한 스텐실 마스크를 투과한 전자빔의 강도는 상기 천공부분에서 높게 나타나며, 그 천공의 사이에서 인접한 천공을 투과한 전자빔이 겹치는 구간이 줄어들게 되어 그 해상도가 향상된다.6 is a graph showing the intensity of the electron beam transmitted through the stencil mask fabricated according to the present invention. As shown in FIG. 6, the intensity of the electron beam transmitted through the stencil mask according to the present invention appears to be high in the perforated part. The overlapping area between the electron beams passing through adjacent perforations is reduced between and the resolution is improved.
상기한 바와 같이 본 발명 스텐실 마스크 제조방법은 전자빔을 투과시키는 천공이 설치된 SOI구조의 기판에 그 천공에 대응하는 위치에 복수의 천공이 위치하도록 설치된 금패턴을 포함하는 제2의 마스크를 부착하여, 쿨롱척력에 의한 빔흐림현상을 방지하여 해상도를 향상시키는 효과가 있다.As described above, the method for manufacturing a stencil mask according to the present invention attaches a second mask including a gold pattern provided to position a plurality of perforations at a position corresponding to the perforation on a substrate of an SOI structure having perforations for transmitting electron beams. It is effective to prevent beam blur caused by Coulomb repulsion and to improve resolution.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051278A KR100343457B1 (en) | 1999-11-18 | 1999-11-18 | Manufacturing method for stencil mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051278A KR100343457B1 (en) | 1999-11-18 | 1999-11-18 | Manufacturing method for stencil mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010047178A KR20010047178A (en) | 2001-06-15 |
| KR100343457B1 true KR100343457B1 (en) | 2002-07-11 |
Family
ID=19620656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990051278A KR100343457B1 (en) | 1999-11-18 | 1999-11-18 | Manufacturing method for stencil mask |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100343457B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100626575B1 (en) * | 2004-02-03 | 2006-09-25 | 파이오니아 가부시키가이샤 | Etching mask |
| CN108611592B (en) * | 2018-04-19 | 2021-06-01 | 中芯集成电路（宁波）有限公司 | Mask and manufacturing method thereof |
| US11444244B2 (en) | 2018-04-19 | 2022-09-13 | Ningbo Semiconductor International Corporation | Mask plate and fabrication method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120905A (en) * | 1993-10-22 | 1995-05-12 | Sanyo Electric Co Ltd | Stencil mask for photo-excited process |
| JPH0845808A (en) * | 1994-07-29 | 1996-02-16 | Nec Corp | Aperture for electron beam lithography |
| JPH09293654A (en) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | Transmissive mask for charged particle beam aligner use and aligner utilizing that |
| JPH11168049A (en) * | 1997-12-04 | 1999-06-22 | Nikon Corp | Manufacture of stencil mask |
| JPH11297594A (en) * | 1998-04-10 | 1999-10-29 | Nec Corp | X-ray aligner and method for alignment |
-
1999
- 1999-11-18 KR KR1019990051278A patent/KR100343457B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120905A (en) * | 1993-10-22 | 1995-05-12 | Sanyo Electric Co Ltd | Stencil mask for photo-excited process |
| JPH0845808A (en) * | 1994-07-29 | 1996-02-16 | Nec Corp | Aperture for electron beam lithography |
| JPH09293654A (en) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | Transmissive mask for charged particle beam aligner use and aligner utilizing that |
| JPH11168049A (en) * | 1997-12-04 | 1999-06-22 | Nikon Corp | Manufacture of stencil mask |
| JPH11297594A (en) * | 1998-04-10 | 1999-10-29 | Nec Corp | X-ray aligner and method for alignment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010047178A (en) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501104B2 (en) | High speed semiconductor photodetector | |
| KR100343457B1 (en) | Manufacturing method for stencil mask | |
| KR0165399B1 (en) | Fine patterning method | |
| JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
| KR100253345B1 (en) | Mask fabrication method for semiconductor device | |
| KR100244458B1 (en) | Mask and manufacturing method of the same | |
| KR100253586B1 (en) | Method of forming cell aperture mask of semiconductor device | |
| KR100532979B1 (en) | Fabricating method of x-ray mask | |
| KR100499622B1 (en) | Method for manufacturing cell projection mask of semiconductor device | |
| JPH0621432A (en) | Manufacture of semiconductor device | |
| EP0687001B1 (en) | Device isolation method for a semiconductor device | |
| KR100442288B1 (en) | Cell mask of semiconductor device and method for fabricating the same | |
| KR100227634B1 (en) | Method of fabricating semiconductor device | |
| KR100247280B1 (en) | Semiconductor device and manufacturing method | |
| JP3141855B2 (en) | Method for manufacturing semiconductor device | |
| KR20010045283A (en) | Fabricating method of x-ray mask | |
| KR100240271B1 (en) | Manufacturing method of semiconductor device | |
| KR980003794A (en) | Cell aperture mask manufacturing method | |
| KR100414748B1 (en) | Method for manufacturing cell aperture mask of semiconductor device | |
| JPS61184831A (en) | Manufacture of semiconductor device | |
| JPH05218212A (en) | Manufacture of semiconductor device | |
| JPH0513358A (en) | Production of semiconductor device | |
| JPH02156633A (en) | Manufacture of semiconductor device | |
| KR19980053673A (en) | Device Separator Formation Method of Semiconductor Device | |
| KR19990003876A (en) | How to make a cell projection mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |