JP3473399B2 - 制御システムにおけるクロック動作監視装置及び方法 - Google Patents
制御システムにおけるクロック動作監視装置及び方法Info
- Publication number
- JP3473399B2 JP3473399B2 JP13579798A JP13579798A JP3473399B2 JP 3473399 B2 JP3473399 B2 JP 3473399B2 JP 13579798 A JP13579798 A JP 13579798A JP 13579798 A JP13579798 A JP 13579798A JP 3473399 B2 JP3473399 B2 JP 3473399B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- vpre
- clock signal
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、異なるクロック信
号によって動作するＣＰＵを含む複数の論理回路を備え
た制御システムにおけるクロック動作監視装置に関す
る。
号によって動作するＣＰＵを含む複数の論理回路を備え
た制御システムにおけるクロック動作監視装置に関す
る。
【０００２】
【従来の技術】従来の論理回路においては、論理回路を
動作させるクロックの停止検出回路として、一般的に単
安定マルチバイブレータが備えられている。単安定マル
チバイブレータでは、その出力レベルが所定のレベルか
ら遷移したことをもってクロック信号入力が停止したこ
とを検出する。しかし、単安定マルチバイブレータを用
いた場合、回路の外部にコンデンサ、抵抗器等の論理素
子以外の素子を使用する必要があるため、ゲートアレイ
等の論理素子を用いた集積回路には使用できないという
問題がある。
動作させるクロックの停止検出回路として、一般的に単
安定マルチバイブレータが備えられている。単安定マル
チバイブレータでは、その出力レベルが所定のレベルか
ら遷移したことをもってクロック信号入力が停止したこ
とを検出する。しかし、単安定マルチバイブレータを用
いた場合、回路の外部にコンデンサ、抵抗器等の論理素
子以外の素子を使用する必要があるため、ゲートアレイ
等の論理素子を用いた集積回路には使用できないという
問題がある。
【０００３】この問題を解決するものとして、特開平５
−２２０３２号公報及び特開平６−８５６２８号公報に
示す例がある。これらの例では、被検出クロック信号の
発振停止を、他の検出用クロック信号を用いて検出して
いる。
−２２０３２号公報及び特開平６−８５６２８号公報に
示す例がある。これらの例では、被検出クロック信号の
発振停止を、他の検出用クロック信号を用いて検出して
いる。
【０００４】
【発明が解決しようとする課題】一方、ＣＰＵ等を含む
複数の論理回路によって構成される制御システムにおい
ては、一般的にそれぞれ独立したクロック信号を各論理
回路に印加する手法が用いられている。このような独立
したクロック信号で動作するＣＰＵ及び論理回路を備え
る制御システムにおいても、前記従来の方法により論理
回路のクロック信号の発振停止を検出するためには、専
用の検出クロックが必要となる。
複数の論理回路によって構成される制御システムにおい
ては、一般的にそれぞれ独立したクロック信号を各論理
回路に印加する手法が用いられている。このような独立
したクロック信号で動作するＣＰＵ及び論理回路を備え
る制御システムにおいても、前記従来の方法により論理
回路のクロック信号の発振停止を検出するためには、専
用の検出クロックが必要となる。
【０００５】そこで本発明の目的は、ＣＰＵがデジタル
論理回路を動作させるクロック信号の異常を監視するこ
とができるように構成し、従来技術のように検出用のク
ロックを増加することなく、前記制御システムにおいて
論埋回路のクロックの異常を検出することにある。
論理回路を動作させるクロック信号の異常を監視するこ
とができるように構成し、従来技術のように検出用のク
ロックを増加することなく、前記制御システムにおいて
論埋回路のクロックの異常を検出することにある。
【０００６】本発明の別の目的は、独立したクロック信
号でそれぞれ動作する３以上の論理回路で構成される制
御システムにおいても、検出用のクロックを増加するこ
となく、相互にクロック信号の異常を監視することがで
きるようにすることにある。
号でそれぞれ動作する３以上の論理回路で構成される制
御システムにおいても、検出用のクロックを増加するこ
となく、相互にクロック信号の異常を監視することがで
きるようにすることにある。
【０００７】
【課題を解決するための手段】本発明は、異なるクロッ
ク信号によって動作する複数の論理回路を備えた制御シ
ステムにおけるクロック動作監視装置に関する。本発明
のクロック動作監視装置は、前記論理回路中の周期Ｔ１
の被検出クロック信号によって動作する論理回路内に備
えられた状態数ｎのカウンタと、前記論理回路中の前記
被検出クロック信号以外のクロック信号によって動作す
る論理回路内に備えられ、前記カウンタの値を周期Ｔ２
（但し、Ｔ１＜Ｔ２＜Ｔ１×ｎ）で読み出すカウンタ読
み出し手段と、前記カウンタの読み出し毎に、該カウン
タの値と、直前に読み出したカウンタの値に基いて算出
される予測値とを比較するカウンタ値比較手段と、前記
比較の結果、前記カウンタの値が前記予測値から外れて
いると判断された場合に、前記被検出クロック信号が異
常であることを通知する通知手段とを備えて構成され
る。前記構成において制御システムは、論理回路を動作
させるクロック以外にクロックを生成する必要がない。
ク信号によって動作する複数の論理回路を備えた制御シ
ステムにおけるクロック動作監視装置に関する。本発明
のクロック動作監視装置は、前記論理回路中の周期Ｔ１
の被検出クロック信号によって動作する論理回路内に備
えられた状態数ｎのカウンタと、前記論理回路中の前記
被検出クロック信号以外のクロック信号によって動作す
る論理回路内に備えられ、前記カウンタの値を周期Ｔ２
（但し、Ｔ１＜Ｔ２＜Ｔ１×ｎ）で読み出すカウンタ読
み出し手段と、前記カウンタの読み出し毎に、該カウン
タの値と、直前に読み出したカウンタの値に基いて算出
される予測値とを比較するカウンタ値比較手段と、前記
比較の結果、前記カウンタの値が前記予測値から外れて
いると判断された場合に、前記被検出クロック信号が異
常であることを通知する通知手段とを備えて構成され
る。前記構成において制御システムは、論理回路を動作
させるクロック以外にクロックを生成する必要がない。
【０００８】ここで、前記カウンタ読み出し手段を備え
た論理回路をＣＰＵで構成し、該ＣＰＵにおいて前記カ
ウンタ値比較手段を実現することが好ましい。
た論理回路をＣＰＵで構成し、該ＣＰＵにおいて前記カ
ウンタ値比較手段を実現することが好ましい。
【０００９】また、前記予測値は、Ｖpre＜ｎ−（Ｔ２
／Ｔ１）のときＶpre＋（Ｔ２／Ｔ１）、Ｖpre≧ｎ−
（Ｔ２／Ｔ１）のときＶpre＋（Ｔ２／Ｔ１）−ｎ（但
し、Ｖpreは、直前に読み出したカウンタの値）に基い
て与えられることが好ましい。
／Ｔ１）のときＶpre＋（Ｔ２／Ｔ１）、Ｖpre≧ｎ−
（Ｔ２／Ｔ１）のときＶpre＋（Ｔ２／Ｔ１）−ｎ（但
し、Ｖpreは、直前に読み出したカウンタの値）に基い
て与えられることが好ましい。
【００１０】本発明はまた、異なるクロック信号によっ
て動作する３以上の論理回路を備えた制御システムにお
けるクロック動作監視装置に関する。本発明のクロック
動作監視装置は、前記各論理回路内に備えられた状態数
ｎのカウンタと、前記各論理回路内に備えられ、周期Ｔ
１ｘの他の論理回路内の前記カウンタの値を周期Ｔ２ｙ
（但し、Ｔ１ｘ＜Ｔ２ｙ＜Ｔ１ｘ×ｎ、ｘとｙは前記各
論理回路に対応した識別変数）で読み出すカウンタ読み
出し手段と、前記各論理回路内に備えられ、前記カウン
タの読み出し毎に、該カウンタの値と、直前に読み出し
たカウンタの値に基いて算出される予測値とを比較する
カウンタ値比較手段と、前記複数のカウンタ値比較手段
による比較の結果から、クロック信号が異常である論理
回路を特定する監視手段と、前記監視手段により特定さ
れた論理回路のクロック信号が異常であることを通知す
る通知手段とを備えて構成される。
て動作する３以上の論理回路を備えた制御システムにお
けるクロック動作監視装置に関する。本発明のクロック
動作監視装置は、前記各論理回路内に備えられた状態数
ｎのカウンタと、前記各論理回路内に備えられ、周期Ｔ
１ｘの他の論理回路内の前記カウンタの値を周期Ｔ２ｙ
（但し、Ｔ１ｘ＜Ｔ２ｙ＜Ｔ１ｘ×ｎ、ｘとｙは前記各
論理回路に対応した識別変数）で読み出すカウンタ読み
出し手段と、前記各論理回路内に備えられ、前記カウン
タの読み出し毎に、該カウンタの値と、直前に読み出し
たカウンタの値に基いて算出される予測値とを比較する
カウンタ値比較手段と、前記複数のカウンタ値比較手段
による比較の結果から、クロック信号が異常である論理
回路を特定する監視手段と、前記監視手段により特定さ
れた論理回路のクロック信号が異常であることを通知す
る通知手段とを備えて構成される。
【００１１】前記構成において各論理回路は相互に他の
論理回路のクロック信号の異常を検出するので、１の論
理回路に対して複数の論理回路がクロック信号の異常を
検出することとなり、その信頼性は高いものとなる。
論理回路のクロック信号の異常を検出するので、１の論
理回路に対して複数の論理回路がクロック信号の異常を
検出することとなり、その信頼性は高いものとなる。
【００１２】本発明は更に、異なるクロック信号によっ
て動作する複数の論理回路を備えた制御システムにおけ
るクロック動作監視方法に関する。本発明のクロック動
作監視方法は、前記論理回路中の周期Ｔ１の被検出クロ
ック信号によって動作する論理回路内に備えられた状態
数ｎのカウンタを動作させる工程と、前記被検出クロッ
ク信号以外のクロック信号によって前記カウンタの値を
周期Ｔ２（但し、Ｔ１＜Ｔ２＜Ｔ１×ｎ）で読み出す工
程と、前記カウンタの読み出し毎に、該カウンタの値
と、直前に読み出したカウンタの値に基いて算出される
予測値とを比較する工程と、前記比較の結果、前記カウ
ンタの値が前記予測値から外れていると判断された場合
に、前記被検出クロック信号が異常であることを通知す
る工程とを備えて構成される。
て動作する複数の論理回路を備えた制御システムにおけ
るクロック動作監視方法に関する。本発明のクロック動
作監視方法は、前記論理回路中の周期Ｔ１の被検出クロ
ック信号によって動作する論理回路内に備えられた状態
数ｎのカウンタを動作させる工程と、前記被検出クロッ
ク信号以外のクロック信号によって前記カウンタの値を
周期Ｔ２（但し、Ｔ１＜Ｔ２＜Ｔ１×ｎ）で読み出す工
程と、前記カウンタの読み出し毎に、該カウンタの値
と、直前に読み出したカウンタの値に基いて算出される
予測値とを比較する工程と、前記比較の結果、前記カウ
ンタの値が前記予測値から外れていると判断された場合
に、前記被検出クロック信号が異常であることを通知す
る工程とを備えて構成される。
【００１３】また、本発明は、異なるクロック信号によ
って動作する３以上の論理回路を備えた制御システムに
おけるクロック動作監視方法に関する。本発明のクロッ
ク動作監視方法は、前記各論理回路内に備えられた状態
数ｎのカウンタを動作させる工程と、一の論理回路内か
ら、周期Ｔ１ｘの他の論理回路内の前記カウンタの値を
周期Ｔ２ｙ（但し、Ｔ１ｘ＜Ｔ２ｙ＜Ｔ１ｘ×ｎ、ｘと
ｙは前記各論理回路に対応した識別変数）で読み出す工
程と、前記各論理回路内において、前記カウンタの読み
出し毎に、該カウンタの値と、直前に読み出したカウン
タの値に基いて算出される予測値とを比較する工程と、
前記複数の論理回路における比較の結果から、クロック
信号が異常である論理回路を特定する工程と、前記特定
された論理回路のクロック信号が異常であることを通知
する工程とを備えて構成される。
って動作する３以上の論理回路を備えた制御システムに
おけるクロック動作監視方法に関する。本発明のクロッ
ク動作監視方法は、前記各論理回路内に備えられた状態
数ｎのカウンタを動作させる工程と、一の論理回路内か
ら、周期Ｔ１ｘの他の論理回路内の前記カウンタの値を
周期Ｔ２ｙ（但し、Ｔ１ｘ＜Ｔ２ｙ＜Ｔ１ｘ×ｎ、ｘと
ｙは前記各論理回路に対応した識別変数）で読み出す工
程と、前記各論理回路内において、前記カウンタの読み
出し毎に、該カウンタの値と、直前に読み出したカウン
タの値に基いて算出される予測値とを比較する工程と、
前記複数の論理回路における比較の結果から、クロック
信号が異常である論理回路を特定する工程と、前記特定
された論理回路のクロック信号が異常であることを通知
する工程とを備えて構成される。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。図１は、本発明の一実施形態に係る
構成図である。本実施形態においては、ＣＰＵと論理回
路としてのゲートアレイを備えた制御システムにおい
て、本発明に係るクロック動作監視装置を用いた例を示
している。ゲートアレイ１は、周期Ｔ１時間のクロック
信号１によって動作する同期式論理回路である。ゲート
アレイ１の内部には、状態数ｎ（例えば、０〜ｎ−１）
のカウンタ２が形成されている。カウンタ２は前記ク
ロック信号１によって動作し、クロック信号１の低位レ
ベルから高位レベルヘの遷移によって、カウンタの値を
一定の順序をもって繰り返し遷移する。すなわち、クロ
ック信号１の１周期で、カウンタ値は１変化される。な
お、分周回路等を設けて、クロック信号１の周期×ｎ
（ｎは整数）を、Ｔ１としても良い。
を用いて説明する。図１は、本発明の一実施形態に係る
構成図である。本実施形態においては、ＣＰＵと論理回
路としてのゲートアレイを備えた制御システムにおい
て、本発明に係るクロック動作監視装置を用いた例を示
している。ゲートアレイ１は、周期Ｔ１時間のクロック
信号１によって動作する同期式論理回路である。ゲート
アレイ１の内部には、状態数ｎ（例えば、０〜ｎ−１）
のカウンタ２が形成されている。カウンタ２は前記ク
ロック信号１によって動作し、クロック信号１の低位レ
ベルから高位レベルヘの遷移によって、カウンタの値を
一定の順序をもって繰り返し遷移する。すなわち、クロ
ック信号１の１周期で、カウンタ値は１変化される。な
お、分周回路等を設けて、クロック信号１の周期×ｎ
（ｎは整数）を、Ｔ１としても良い。
【００１５】ＣＰＵ３は、カウンタ値読み出し機構４及
びカウンタ値比較機構５を備えている。カウンタ値読み
出し機構４は、前記ゲートアレイ１内のカウンタ２の値
を所定の時間間隔Ｔ２で読み取る。時間間隔Ｔ２はＣＰ
Ｕ３の動作クロック信号２に基いている。すなわち、分
周回路により、時間間隔Ｔ２をクロック信号２の周期の
ｎ倍（ｎは整数）とすることができる。ここで読み出し
時間間隔Ｔ２は、カウンタ２を動作させるクロック信号
１の周期Ｔ１よりも長く、またカウンタ２が１周期する
時間（Ｔ１×ｎ）よりも短く設定される。すなわち、読
み出し時間間隔Ｔ２は、下記条件（１）に従う。
びカウンタ値比較機構５を備えている。カウンタ値読み
出し機構４は、前記ゲートアレイ１内のカウンタ２の値
を所定の時間間隔Ｔ２で読み取る。時間間隔Ｔ２はＣＰ
Ｕ３の動作クロック信号２に基いている。すなわち、分
周回路により、時間間隔Ｔ２をクロック信号２の周期の
ｎ倍（ｎは整数）とすることができる。ここで読み出し
時間間隔Ｔ２は、カウンタ２を動作させるクロック信号
１の周期Ｔ１よりも長く、またカウンタ２が１周期する
時間（Ｔ１×ｎ）よりも短く設定される。すなわち、読
み出し時間間隔Ｔ２は、下記条件（１）に従う。
【００１６】
Ｔ１＜Ｔ２＜Ｔ１×ｎ （１）
カウンタ値読み出し機構４によって読み出されたカウン
タの値は、順次メモリ６に記憶される。カウンタ値比較
機構５は、前記カウンタの読み出し毎に、該読み出され
たカウンタの値と、直前に読み出したカウンタの値に基
いて算出される予測値とを比較するものである。ここ
で、カウンタの予測値Ｖnextは、次の式（２）で与えら
れる。
タの値は、順次メモリ６に記憶される。カウンタ値比較
機構５は、前記カウンタの読み出し毎に、該読み出され
たカウンタの値と、直前に読み出したカウンタの値に基
いて算出される予測値とを比較するものである。ここ
で、カウンタの予測値Ｖnextは、次の式（２）で与えら
れる。
【００１７】
Ｖnext＝Ｖpre＋（Ｔ２／Ｔ１） （２）
ここで、Ｖpreは直前に読み出したカウンタの値、Ｔ１
はクロック信号１の周期、Ｔ２はクロック信号２の周期
である。予測値の算出に用いられるＴ１、Ｔ２は、予め
メモリ６、ゲートアレイ１その他の記憶領域に記憶させ
ておく。これに、クロック信号２の周期誤差等の読み取
り誤差Ｖerrを考慮して、実際に読み出したカウンタ値
Ｖと比較する。すなわち、下式（３）が満足される場
合、クロック信号１が正常であると判断する。
はクロック信号１の周期、Ｔ２はクロック信号２の周期
である。予測値の算出に用いられるＴ１、Ｔ２は、予め
メモリ６、ゲートアレイ１その他の記憶領域に記憶させ
ておく。これに、クロック信号２の周期誤差等の読み取
り誤差Ｖerrを考慮して、実際に読み出したカウンタ値
Ｖと比較する。すなわち、下式（３）が満足される場
合、クロック信号１が正常であると判断する。
【００１８】
Ｖ＝Ｖnext±Ｖerr （３）
カウンタ値比較機構５は、比較の結果、式（３）が満足
されない場合、クロック信号１が異常であるとして、通
知手段７を起動する信号を出力する。通知手段７は、Ｌ
ＥＤやブザー等で構成され、前記信号を受けて使用者に
クロック信号１の異常を通知する。
されない場合、クロック信号１が異常であるとして、通
知手段７を起動する信号を出力する。通知手段７は、Ｌ
ＥＤやブザー等で構成され、前記信号を受けて使用者に
クロック信号１の異常を通知する。
【００１９】図２に、クロック信号１の異常検出のフロ
ーチャートを示す。図２に示すクロック信号１の異常検
出の処理ルーチンは、一定の時間間隔Ｔ２毎に発生され
る。これは、ＣＰＵ３に具備されたタイマ割り込み機能
等を用いて実現することができる。
ーチャートを示す。図２に示すクロック信号１の異常検
出の処理ルーチンは、一定の時間間隔Ｔ２毎に発生され
る。これは、ＣＰＵ３に具備されたタイマ割り込み機能
等を用いて実現することができる。
【００２０】工程２０１で、ＣＰＵ３のカウンタ値読み
出し機構４は、周期Ｔ２毎にカウンタ２の値Ｖを取得す
る。次いで、カウンタ値比較機構５は、直前に取得した
カウンタ値Ｖpreをメモリ６から読み出し、式（２）に
基いて予測値Ｖnextを算出する（２０２）。そして誤差
Ｖerrを考慮して、取得したカウンタ値Ｖと予測値Ｖnex
tを比較する（２０３）。比較の結果、前記式（３）が
成立しない場合、クロック信号１が異常であるとしてこ
れを通知する（２０４）。また、工程２０３で、前記式
（３）が成立する場合は、クロック信号１が正常である
として、処理を終了する。以上の動作を時間間隔Ｔ２毎
に行うことにより、常時クロック信号１の動作が監視さ
れる。
出し機構４は、周期Ｔ２毎にカウンタ２の値Ｖを取得す
る。次いで、カウンタ値比較機構５は、直前に取得した
カウンタ値Ｖpreをメモリ６から読み出し、式（２）に
基いて予測値Ｖnextを算出する（２０２）。そして誤差
Ｖerrを考慮して、取得したカウンタ値Ｖと予測値Ｖnex
tを比較する（２０３）。比較の結果、前記式（３）が
成立しない場合、クロック信号１が異常であるとしてこ
れを通知する（２０４）。また、工程２０３で、前記式
（３）が成立する場合は、クロック信号１が正常である
として、処理を終了する。以上の動作を時間間隔Ｔ２毎
に行うことにより、常時クロック信号１の動作が監視さ
れる。
【００２１】図３は、３つの論理回路を備えた制御シス
テムにおいて、本発明のクロック信号動作監視装置を採
用した例を示している。本実施形態において制御システ
ムは、論理回路としての３つのゲートアレイ３０Ａ、３
０Ｂ及び３０Ｃを備えている。各ゲートアレイ３０は、
それぞれクロック信号１〜３（周期Ｔa、Ｔb、Ｔc）で
動作される。各ゲートアレイ３０は、それぞれカウンタ
３１、カウンタ値読み出し機構３２及びカウンタ値比較
機構３３を備えている。一のゲートアレイ３０における
カウンタ値読み出し機構３２は、残りのゲートアレイの
カウンタの値を読み出し、カウンタ値比較機構３３へ渡
す。すなわち、ゲートアレイ３０Ａのカウンタ値読み出
し機構３２Ａは、カウンタ３１Ｂ及びカウンタ３１Ｃの
値を読み出す。ゲートアレイ３０Ｂのカウンタ値読み出
し機構３２Ｂは、カウンタ３１Ａ及びカウンタ３１Ｃの
値を読み出す。同様に、ゲートアレイ３０Ｃのカウンタ
値読み出し機構３２Ｃは、カウンタ３１Ａ及びカウンタ
３１Ｂの値を読み出す。
テムにおいて、本発明のクロック信号動作監視装置を採
用した例を示している。本実施形態において制御システ
ムは、論理回路としての３つのゲートアレイ３０Ａ、３
０Ｂ及び３０Ｃを備えている。各ゲートアレイ３０は、
それぞれクロック信号１〜３（周期Ｔa、Ｔb、Ｔc）で
動作される。各ゲートアレイ３０は、それぞれカウンタ
３１、カウンタ値読み出し機構３２及びカウンタ値比較
機構３３を備えている。一のゲートアレイ３０における
カウンタ値読み出し機構３２は、残りのゲートアレイの
カウンタの値を読み出し、カウンタ値比較機構３３へ渡
す。すなわち、ゲートアレイ３０Ａのカウンタ値読み出
し機構３２Ａは、カウンタ３１Ｂ及びカウンタ３１Ｃの
値を読み出す。ゲートアレイ３０Ｂのカウンタ値読み出
し機構３２Ｂは、カウンタ３１Ａ及びカウンタ３１Ｃの
値を読み出す。同様に、ゲートアレイ３０Ｃのカウンタ
値読み出し機構３２Ｃは、カウンタ３１Ａ及びカウンタ
３１Ｂの値を読み出す。
【００２２】各カウンタ値読み出し機構３２における読
み出しの時間間隔Ｔ２は、前記実施形態における式
（１）に従う。ここで、Ｔ１は、被検出クロック信号の
周期である。例えば、ゲートアレイ３０Ａのカウンタ値
読み出し機構３２Ａ、又はゲートアレイ３０Ｃのカウン
タ値読み出し機構３２Ｃが、ゲートアレイ３０Ｂのカウ
ンタ３１Ｂの値を読み出す時間間隔Ｔ２は、下式にな
る。
み出しの時間間隔Ｔ２は、前記実施形態における式
（１）に従う。ここで、Ｔ１は、被検出クロック信号の
周期である。例えば、ゲートアレイ３０Ａのカウンタ値
読み出し機構３２Ａ、又はゲートアレイ３０Ｃのカウン
タ値読み出し機構３２Ｃが、ゲートアレイ３０Ｂのカウ
ンタ３１Ｂの値を読み出す時間間隔Ｔ２は、下式にな
る。
【００２３】Ｔb＜Ｔ２＜Ｔb×ｎ
各カウンタ値比較機構３３は、直前に読み出したカウン
タ値Ｖpre、被検出クロック信号の周期Ｔ１及び読み出
し時間間隔Ｔ２に基いて、カウンタ値の予測値Ｖnextを
算出し、実際に読み出したカウンタ値Ｖと比較する。予
測値Ｖnextの算出は、前記式（２）に基き、また予測値
Ｖnextとカウンタ値Ｖとの比較は、前記式（３）に基
く。各カウンタ値読み出し機構３２は、２つのカウンタ
値を取得するので、各カウンタ値比較機構３３において
は、２つの比較結果が得られる。
タ値Ｖpre、被検出クロック信号の周期Ｔ１及び読み出
し時間間隔Ｔ２に基いて、カウンタ値の予測値Ｖnextを
算出し、実際に読み出したカウンタ値Ｖと比較する。予
測値Ｖnextの算出は、前記式（２）に基き、また予測値
Ｖnextとカウンタ値Ｖとの比較は、前記式（３）に基
く。各カウンタ値読み出し機構３２は、２つのカウンタ
値を取得するので、各カウンタ値比較機構３３において
は、２つの比較結果が得られる。
【００２４】クロック監視機構３４は、各カウンタ値比
較機構３３で得られた比較結果に基いて、どのゲートア
レイのクロック信号が異常状態にあるか判断する。例え
ば、ゲートアレイ３０Ｃのクロック信号３が異常である
場合、カウンタ値比較機構３３Ａ及び３３Ｂは、クロッ
ク信号３が異常であることを通知し、カウンタ値比較機
構３３Ｃは、それ自身のクロック信号３が異常であるた
め、クロック信号１及び２が異常であることを通知す
る。これより、クロック監視機構３４は、クロック信号
３が異常であると判断することができる。使用者に対す
るクロック信号の異常の通知は、ＬＥＤやブザー等で構
成される通知手段３５によって行われる。
較機構３３で得られた比較結果に基いて、どのゲートア
レイのクロック信号が異常状態にあるか判断する。例え
ば、ゲートアレイ３０Ｃのクロック信号３が異常である
場合、カウンタ値比較機構３３Ａ及び３３Ｂは、クロッ
ク信号３が異常であることを通知し、カウンタ値比較機
構３３Ｃは、それ自身のクロック信号３が異常であるた
め、クロック信号１及び２が異常であることを通知す
る。これより、クロック監視機構３４は、クロック信号
３が異常であると判断することができる。使用者に対す
るクロック信号の異常の通知は、ＬＥＤやブザー等で構
成される通知手段３５によって行われる。
【００２５】以上、本発明の一実施形態を図面に沿って
説明したが、本発明は前記実施形態において示された事
項に限定されず、特許請求の範囲及び発明の詳細な説明
の記載、並びに周知の技術に基づいて、当業者がその変
更・応用を行うことができる範囲が含まれる。前記実施
形態においては、２及び３の論理回路を含む制御システ
ムにおける本発明の実施形態を示したが、本発明は更に
多くの論理回路を含む制御システムにおいて採用するこ
とができる。本発明においてはそれが採用される制御シ
ステムを限定せず、複数の論理回路を備えた各種の制御
システムが対象とされる。プリンタ装置、ＰＯＳ端末、
携帯型情報端末などは、本発明のクロック動作監視装置
を備えた制御システムの一例である。
説明したが、本発明は前記実施形態において示された事
項に限定されず、特許請求の範囲及び発明の詳細な説明
の記載、並びに周知の技術に基づいて、当業者がその変
更・応用を行うことができる範囲が含まれる。前記実施
形態においては、２及び３の論理回路を含む制御システ
ムにおける本発明の実施形態を示したが、本発明は更に
多くの論理回路を含む制御システムにおいて採用するこ
とができる。本発明においてはそれが採用される制御シ
ステムを限定せず、複数の論理回路を備えた各種の制御
システムが対象とされる。プリンタ装置、ＰＯＳ端末、
携帯型情報端末などは、本発明のクロック動作監視装置
を備えた制御システムの一例である。
【００２６】
【発明の効果】以上述べたように本発明によれば、複数
の論理回路を備える制御システムにおいて、論理回路に
印加されるクロック信号を増加させることなく、クロッ
ク信号の異常を検出することが可能となる。
の論理回路を備える制御システムにおいて、論理回路に
印加されるクロック信号を増加させることなく、クロッ
ク信号の異常を検出することが可能となる。
【００２７】また本発明は、独立したクロック信号でそ
れぞれ動作する３以上の論理回路で構成される制御シス
テムにおいても、検出用のクロックを増加することな
く、相互にクロック信号の異常を監視することができる
ようになる。
れぞれ動作する３以上の論理回路で構成される制御シス
テムにおいても、検出用のクロックを増加することな
く、相互にクロック信号の異常を監視することができる
ようになる。
【図１】本発明の一実施形態に係る構成図である。
【図２】図１においてクロック信号１の異常を検出する
ためのフローチャートである。
ためのフローチャートである。
【図３】３つの論理回路を備えた制御システムにおいて
本発明のクロック信号動作監視装置を採用した例を示す
構成図である。
本発明のクロック信号動作監視装置を採用した例を示す
構成図である。
１■ゲートアレイ
２■カウンタ
３■ＣＰＵ
４■カウンタ値読み出し機構
５■カウンタ値比較機構
５■カウンタ値比較手段
６■メモリ
７■通知手段
３０■ゲートアレイ
３１■カウンタ
３２■カウンタ値読み出し機構
３３■カウンタ値比較機構
３４■クロック監視機構
３５■通知手段
Claims (5)
- 【請求項１】 異なるクロック信号によって動作する複
数の論理回路を備えた制御システムにおけるクロック動
作監視装置において、 前記論理回路中の周期Ｔ１の被検出クロック信号によっ
て動作する論理回路内に備えられた状態数ｎのカウンタ
であって、０〜ｎ−１の値を一定の順序をもって繰り返
し遷移するものと、 前記論理回路中の前記被検出クロック信号以外のクロッ
ク信号によって動作する論理回路内に備えられ、前記カ
ウンタの値を周期Ｔ２（但し、Ｔ１＜Ｔ２＜Ｔ１×ｎ）
で読み出すカウンタ読み出し手段と、 前記カウンタの読み出し毎に、該カウンタの値と、直前
に読み出したカウンタの値に基いて算出されるカウンタ
の値の予測値とを比較するカウンタ値比較手段と、 前記比較の結果、前記カウンタの値が前記予測値から外
れていると判断された場合に、前記被検出クロック信号
が異常であることを通知する通知手段と、を備え、 前記予測値が、Ｖpre＜ｎ−（Ｔ２／Ｔ１）のときＶpre
＋（Ｔ２／Ｔ１）、Ｖpre≧ｎ−（Ｔ２／Ｔ１）のとき
Ｖpre＋（Ｔ２／Ｔ１）−ｎ（但し、Ｖpreは、直前に読
み出したカウンタの値）に基いて与えられるものである
ことを特徴とするクロック動作監視装置。 - 【請求項２】 前記カウンタ読み出し手段を備えた論理
回路をＣＰＵで構成し、該ＣＰＵにおいて前記カウンタ
値比較手段を実現することを特徴とする請求項１記載の
クロック動作監視装置。 - 【請求項３】 異なるクロック信号によって動作する３
以上の論理回路を備えた制御システムにおけるクロック
動作監視装置において、 前記各論理回路内に備えられた状態数ｎのカウンタであ
って、０〜ｎ−１の値を一定の順序をもって繰り返し遷
移するものと、 前記各論理回路内に備えられ、周期Ｔ１ｘの他の論理回
路内の前記カウンタの値を周期Ｔ２ｙ（但し、Ｔ１ｘ＜
Ｔ２ｙ＜Ｔ１ｘ×ｎ、ｘとｙは前記各論理回路に対応し
た識別変数）で読み出すカウンタ読み出し手段と、 前記各論理回路内に備えられ、前記カウンタの読み出し
毎に、該カウンタの値と、直前に読み出したカウンタの
値に基いて算出されるカウンタの値の予測値とを比較す
るカウンタ値比較手段と、 前記複数のカウンタ値比較手段による比較の結果から、
クロック信号が異常である論理回路を特定する監視手段
と、 前記監視手段により特定された論理回路のクロック信号
が異常であることを通知する通知手段と、を備え、 前記予測値が、Ｖpre＜ｎ−（Ｔ２／Ｔ１）のときＶpre
＋（Ｔ２ｙ／Ｔ１ｘ）、Ｖpre≧ｎ−（Ｔ２／Ｔ１）の
ときＶpre＋（Ｔ２／Ｔ１）−ｎ（但し、Ｖpreは、直前
に読み出したカウンタの値）に基いて与えられるもので
あることを特徴とするクロック動作監視装置。 - 【請求項４】 異なるクロック信号によって動作する複
数の論理回路を備えた制御システムにおけるクロック動
作監視方法において、 前記論理回路中の周期Ｔ１の被検出クロック信号によっ
て動作する論理回路内に備えられた状態数ｎのカウンタ
であって、０〜ｎ−１の値を一定の順序をもって繰り返
し遷移するものを動作させる工程と、 前記被検出クロック信号以外のクロック信号によって前
記カウンタの値を周期Ｔ２（但し、Ｔ１＜Ｔ２＜Ｔ１×
ｎ）で読み出す工程と、 前記カウンタの読み出し毎に、該カウンタの値と、直前
に読み出したカウンタの値に基いて算出されるカウンタ
の値の予測値とを比較する工程と、 前記比較の結果、前記カウンタの値が前記予測値から外
れていると判断された場合に、前記被検出クロック信号
が異常であることを通知する工程と、を備え、 前記予測値が、Ｖpre≦ｎ−（Ｔ２／Ｔ１）のときＶpre
＋（Ｔ２／Ｔ１）、Ｖpre＞ｎ−（Ｔ２／Ｔ１）のとき
Ｖpre＋（Ｔ２／Ｔ１）−ｎ（但し、Ｖpreは、直前に読
み出したカウンタの値）に基いて与えられるものである
ことを特徴とするクロック動作監視方法。 - 【請求項５】 異なるクロック信号によって動作する３
以上の論理回路を備えた制御システムにおけるクロック
動作監視方法において、 前記各論理回路内に備えられた状態数ｎのカウンタであ
って、０〜ｎ−１の値を一定の順序をもって繰り返し遷
移するものを動作させる工程と、 一の論理回路内から、周期Ｔ１ｘの他の論理回路内の前
記カウンタの値を周期Ｔ２ｙ（但し、Ｔ１ｘ＜Ｔ２ｙ＜
Ｔ１ｘ×ｎ、ｘとｙは前記各論理回路に対応した識別変
数）で読み出す工程と、 前記各論理回路内において、前記カウンタの読み出し毎
に、該カウンタの値と、直前に読み出したカウンタの値
に基いて算出される予測値とを比較する工程と、 前記複数の論理回路における比較の結果から、クロック
信号が異常である論理回路を特定する工程と、 前記特定された論理回路のクロック信号が異常であるこ
とを通知する工程と、を備え、 前記予測値が、Ｖpre＜ｎ−（Ｔ２／Ｔ１）のときＶpre
＋（Ｔ２／Ｔ１）、Ｖpre≧ｎ−（Ｔ２／Ｔ１）のとき
Ｖpre＋（Ｔ２／Ｔ１）−ｎ（但し、Ｖpreは、直前に読
み出したカウンタの値）に基いて与えられるものである
ことを特徴とするクロック動作監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13579798A JP3473399B2 (ja) | 1998-05-18 | 1998-05-18 | 制御システムにおけるクロック動作監視装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13579798A JP3473399B2 (ja) | 1998-05-18 | 1998-05-18 | 制御システムにおけるクロック動作監視装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330931A JPH11330931A (ja) | 1999-11-30 |
| JP3473399B2 true JP3473399B2 (ja) | 2003-12-02 |
Family
ID=15160058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13579798A Expired - Fee Related JP3473399B2 (ja) | 1998-05-18 | 1998-05-18 | 制御システムにおけるクロック動作監視装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473399B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252990B3 (de) | 2002-11-14 | 2004-04-15 | Siemens Ag | Steuereinheit zur Auslösung eines Insassenschutzmittels in einem Kraftfahrzeug und Verfahren zur Überwachung der ordnungsgemäßen Funktion einer vorzugsweise solchen Steuereinheit |
| JP2006260421A (ja) * | 2005-03-18 | 2006-09-28 | Hitachi Ltd | クロック異常監視方法及び装置 |
| JP5294138B2 (ja) * | 2007-12-27 | 2013-09-18 | 横河電機株式会社 | パルス出力装置 |
| JP5332420B2 (ja) * | 2008-09-04 | 2013-11-06 | 株式会社デンソー | 電子装置 |
| JP6047731B2 (ja) * | 2015-03-23 | 2016-12-21 | 株式会社大都技研 | 遊技台 |
-
1998
- 1998-05-18 JP JP13579798A patent/JP3473399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330931A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996491B2 (en) | Method and system for monitoring and profiling an integrated circuit die temperature | |
| KR20020059647A (ko) | 센서데이터의 시간제한검색시스템과 방법 | |
| JP3473399B2 (ja) | 制御システムにおけるクロック動作監視装置及び方法 | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| US7085681B1 (en) | Symbiotic interrupt/polling approach for monitoring physical sensors | |
| US20050140385A1 (en) | System and method for testing and recording temperatures of a CPU | |
| JPH04326410A (ja) | クロック監視装置 | |
| JP2711111B2 (ja) | データ処理装置、計測方法及び制御方法 | |
| JP2811343B2 (ja) | ファンアラーム検出装置 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JP4797831B2 (ja) | 信号処理装置及び信号処理方法 | |
| JP2512325B2 (ja) | ファン故障検出装置 | |
| JP2692649B2 (ja) | 測定装置およびロジックアナライザ | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPH0736793A (ja) | バス監視装置 | |
| US20060085712A1 (en) | Program, test apparatus and testing method | |
| JPH05196552A (ja) | 動力計の異常検出装置 | |
| JP4454566B2 (ja) | プログラム暴走監視回路および方法 | |
| JPH1082658A (ja) | 入力信号レベル判定装置 | |
| CN115060305A (zh) | 一种传感器、传感器状态检测设备及方法 | |
| JPH08171437A (ja) | 携帯用端末装置の電源電圧監視装置 | |
| JP4083954B2 (ja) | 異常監視装置及び異常監視方法 | |
| JPH0784836A (ja) | ウォッチドッグ回路 | |
| JPH0683474A (ja) | マイクロコンピュータの異常検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |