JP3472440B2 - Ｆｅｔミクサおよびこのミクサを有する通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はマイクロ波帯で使
用するＦＥＴミクサに関し、特に衛星搭載中継器に必要
な変換利得の周波数に対する平坦性や低スプリアス特性
の向上に関する。

【０００２】

【従来の技術】従来のＦＥＴミクサとして、例えば、
Ｓ．Ａ．Ｍａａｓ，“Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒ
ｓ”，Ａｒｔｅｃｈ Ｈｏｕｓｅ，ｐｐ．３２０−３２
２（１９９３）に示されたものがあり、図１８は上記文
献に示されたＦＥＴミクサの構成図である。図におい
て，１は入力端子，２はＦＥＴ，５は出力端子，６はゲ
ート端子，７はドレイン端子，８はソース端子，２５は
信号波整合回路，２６はＩＦフィルタ，２７はゲートバ
イアス端子，２８はドレインバイアス端子，２９はチョ
ークコイルである。

【０００３】次に動作について説明する。図１８におい
て、入力端子１より信号波および局部発振波を入力し、
信号波整合回路２５で入力端子１とＦＥＴ２のゲート端
子６とのインピーダンス整合を行い、ＦＥＴ２に入力す
る。ＦＥＴ２では半導体素子の非線形性を利用して信号
波と局部発振波との周波数混合を行っている。このＦＥ
Ｔ２のドレイン端子７より出力を取り出し、所望の周波
数帯域を通過させるＩＦフィルタ２６を介し、出力端子
５から所望の出力波を取り出す構成になっている。

【０００４】

【発明が解決しようとする課題】以上のように構成され
た従来のＦＥＴミクサでは、ドレイン端子７からは所望
の出力波の他に、信号波や局部発振波の高調波を含む周
波数混合波が出力される。所望の周波数帯域以外はＩＦ
フィルタ２６によって阻止され、出力端子からは出力さ
れずＦＥＴ２へ反射する。ここで、反射される波の中に
は信号波も含まれるが、この信号波に関して、図１９に
示す従来のＦＥＴミクサの特性図（シミュレーション結
果）のように、ＦＥＴに戻る信号波の位相により変換利
得が大きく変動するため、ある位相によっては変換利得
が大きく減少するという問題がある。使用する周波数帯
域が、例えば、衛星搭載中継器のＫｕ帯のアップリンク
周波数の１４〜１４．５ＧＨｚの５００ＭＨｚ帯域のよ
うに広帯域であるとき、周波数によりＦＥＴに戻る信号
波の位相が大きく変化するため、ＦＥＴの変換利得が周
波数により大きく変動し、通信品質が劣化するという問
題もある。

【０００５】また、マイクロ波帯における無線通信シス
テム、特に衛星通信システムに用いられる中継器におい
ては、システムの使用周波数の関係上、局部発振波の第
２次高調波など比較的レベルの高い波がＩＦフィルタな
どでは除去出来ず、所望の出力周波数近傍に不要波とし
て出力されるという問題がある。図２０に一例を示すよ
うに、Ｋｕ帯衛星通信用中継器に１７．５ＧＨｚの信号
波（ｆ_RF）が入力され、局部発振波（ｆ_LO）を５．６Ｇ
Ｈｚとして、１１．９ＧＨｚが出力（ｆ_RF−ｆ_LO）され
るとき、この出力周波数１１．９ＧＨｚ近傍に局部発振
波の第２次高調波（２ｆ_LO）が出力される。この周波数
はＩＦフィルタによる大きな減衰は期待できず、不要波
として出力されるので、所望の出力波のレベルを高める
のみならず、所望の出力波に対する不要波のレベルを抑
圧するすることが重要となる。

【０００６】本発明は、上記のような課題を解決するた
めになされたもので、変換利得を高め、かつ変換利得の
周波数に対する平坦性を高めたＦＥＴミクサを得ること
を目的とする。また、上記のＦＥＴミクサを有する通信
装置を得ることを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わるＦＥＴミクサは、信号波と局部
発振波をＦＥＴのゲート端子に入力し、上記ＦＥＴにて
混合された出力波をドレイン端子側に設けた出力端子よ
り取り出す構成のＦＥＴミクサにおいて、上記ＦＥＴの
ドレイン端子と出力端子との間に信号波反射回路を設
け、その信号波反射回路とドレイン端子との間に、信号
波の位相を調整する信号波位相調整線路を設けたことを
特徴とする。

【０００８】また、請求項２に係わるＦＥＴミクサは、
信号波をＦＥＴのゲート端子に入力し、局部発振波をド
レイン端子に入力し、上記ＦＥＴにて混合された出力波
をドレイン端子側に設けた出力端子より取り出す構成の
ＦＥＴミクサにおいて、上記ＦＥＴのドレイン端子と出
力端子との間に信号波反射回路を設け、その信号波反射
回路とドレイン端子との間に、信号波の位相を調整する
信号波位相調整線路を設けたことを特徴とする。

【０００９】また、請求項３に係わるＦＥＴミクサは、
信号波をＦＥＴの第１ゲート端子または第２ゲート端子
に入力し、局部発振波を上記信号波を入力しない他方の
ゲート端子に入力し、上記ＦＥＴにて混合された出力波
をドレイン端子側に設けた出力端子より取り出す構成の
デュアルゲートのＦＥＴミクサにおいて、上記ＦＥＴの
ドレイン端子と出力端子との間に信号波反射回路を設
け、その信号波反射回路とドレイン端子との間に、信号
波の位相を調整する信号波位相調整線路を設けたことを
特徴とする。

【００１０】また、請求項４に係わるＦＥＴミクサは、
請求項１または３記載のＦＥＴミクサの信号波反射回路
と出力端子との間に局部発振波反射回路を設け、その局
部発振波反射回路と信号波反射回路との間に局部発振波
位相調整線路を設けたことを特徴とする。

【００１１】また、請求項５に係わるＦＥＴミクサは、
請求項１〜３のいずれかに記載のＦＥＴミクサの信号波
反射回路と出力端子との間に整合用回路を設け、信号波
反射回路と信号波位相調整線路と整合用回路とを合わせ
て出力波整合回路を構成したことを特徴とする。

【００１２】また、請求項６に係わるＦＥＴミクサは、
請求項１〜３のいずれかに記載のＦＥＴミクサのＦＥＴ
のドレイン端子と信号波反射回路との間に設けた信号波
位相調整線路に直列接続し、信号波の位相を調整するイ
ンダクタ素子を設けたことを特徴とする。

【００１３】また、請求項７に係わるＦＥＴミクサは、
上記請求項１記載のＦＥＴミクサのＦＥＴのドレイン端
子と出力端子との間に信号波反射回路を設け、その信号
波反射回路とドレイン端子との間に、信号波の位相を調
整するインダクタ素子および信号波位相調整線路を設
け、このインダクタ素子と信号波位相調整線路を合わせ
た電気長を信号波の波長λに対し、（０．１＋０．５
ｎ)λ〜（０．３＋０．５ｎ）λ，（ｎ＝０，１，２，
…）としたことを特徴とする。

【００１４】また、請求項８に係わるＦＥＴミクサは、
上記請求項２記載のＦＥＴミクサのＦＥＴのドレイン端
子と出力端子との間に信号波反射回路を設け、その信号
波反射回路とドレイン端子との間に、信号波の位相を調
整するインダクタ素子および信号波位相調整線路を設
け、このインダクタ素子と信号波位相調整線路を合わせ
た電気長を信号波の波長λに対し、０．５ｎλ，（ｎ＝
０，１，２，…）近傍としたことを特徴とする。

【００１５】また、請求項９に係わるＦＥＴミクサは、
請求項１〜８のいずれかに記載のＦＥＴミクサの信号波
位相調整線路のかわりに信号波位相調整用移相器を設け
たことを特徴とする。

【００１６】また、請求項１０に係わるＦＥＴミクサ
は、請求項１〜９のいずれかに記載の同一構成のＦＥＴ
ミクサ一対と、上記一対のＦＥＴミクサの各入力端子に
信号波を２分配する信号波分配器と、上記一対のＦＥＴ
ミクサの出力波を合成する出力波合成器とを備えたこと
を特徴とする。

【００１７】また、請求項１１に係わるＦＥＴミクサ
は、上記請求項２記載のＦＥＴミクサのＦＥＴをＧａＡ
ｓ・ＭＥＳ・ＦＥＴとして、そのドレイン電圧を１．５
Ｖ以下、ドレイン電流を（１／５）Ｉｄｓｓ以下の非線
形領域にて動作させることを特徴とする。

【００１８】また、請求項１２に係わる通信装置は、請
求項１〜１１のいずれかに記載のＦＥＴミクサを具備し
たことを特徴とする。

【００１９】

【発明の実施の形態】

実施の形態１．以下、図１はこの発明の実施の形態１を
示す構成図である。図１において、３は信号波位相調整
線路、４は信号波反射回路であり、図１８に示した従来
例と同一ないしは相当部分には同一符号を付している。
なお、従来例に示した信号波整合回路２５、ゲートバイ
アス端子２７、ドレインバイアス端子２８、チョークコ
イル２９は省略している。

【００２０】次に本実施の形態の動作について説明す
る。信号波および局部発振波を入力端子１を介し、ＦＥ
Ｔ２のゲート端子６へ入力する。ＦＥＴ２では半導体素
子の非線形性を利用して信号波と局部発振波との周波数
混合が行われる。周波数混合波はドレイン端子７より出
力され、周波数混合波に含まれる所望の出力波は出力端
子５より外部の回路へ取り出される。

【００２１】ここで周波数混合波に含まれる信号波は、
信号波反射回路４でＦＥＴ２側へ反射され、信号波位相
調整線路３により位相調整され、ＦＥＴ２のドレイン端
子７へ入力する。図２に図１に示すＦＥＴミクサの信号
波位相調整線路長に対する変換利得の計算例を示す。信
号波位相調整線路の長さにより変換利得が変化すること
がわかる。

【００２２】図２を参照して、信号波位相調整線路長
を、信号波位相調整線路の長さ対する変換利得の変化が
小さく、かつ高利得となるように設定して、信号波のＦ
ＥＴへの戻り位相を最適な位相にすることにより変換利
得を高めることができ、さらに、図２に示すような０．
５λ近傍の電気長に対し、電気長が急峻に変化するのを
避けることにより、衛星搭載中継器で問題となる変換利
得の周波数に対する平坦性を高めることができる。ま
た、変換利得を高めることにより不要波に対する出力波
のレベルを高め、低スプリアス特性とすることができ
る。

【００２３】実施の形態２．図３はこの発明の実施の形
態２を示すＦＥＴミクサの構成図である。図１８に示し
た従来例および図１に示した実施の形態１と同一ないし
は相当部分には同一符号を付している。なお、従来例に
示した信号波整合回路２５、ゲートバイアス端子２７、
ドレインバイアス端子２８、チョークコイル２９および
出力波と局部発振波を分ける分波回路は省略している。

【００２４】信号波をＦＥＴ２のゲート端子６へ入力
し、局部発振波をＦＥＴ２のドレイン端子７へ入力す
る。ＦＥＴ２では実施の形態１と同様に信号波と局部発
振波との周波数混合が行われ、周波数混合波はドレイン
端子７より出力され、周波数混合波に含まれる所望の出
力波は出力端子５より外部の回路へ取り出される。

【００２５】ここで周波数混合波に含まれる信号波は、
信号波反射回路４でＦＥＴ２側へ反射され、信号波位相
調整線路３により位相調整され、ＦＥＴ２のドレイン端
子７へ入力する。図４は図３に示す構成のＦＥＴミクサ
の信号波位相調整線路長に対する変換利得の計算例を示
す。これにより信号波位相調整線路の長さに対する変換
利得の変化がわかる。図４に示すように、信号波位相調
整線路３の長さを、信号波位相調整線路の長さに対する
変換利得の変化が小さく、かつ高利得となるよう（例え
ば、０．５λ近傍）に設定して、信号波のＦＥＴ３への
戻り位相を最適な位相にすることにより、変換利得を高
め、変換利得の周波数に対する平坦性を高め、また、変
換利得を高めたことにより不要波に対する出力波のレベ
ルを高め、低スプリアス特性とすることができる。

【００２６】実施の形態３．図５はこの発明の実施の形
態３を示すＦＥＴミクサの構成図である。図において、
９は第１ゲート端子、１０は第２ゲート端子であり、２
はこれらを有するデュアルゲートのＦＥＴであり、図１
８に示した従来例および図１に示した実施の形態１と同
一ないしは相当部分には同一符号を付している。なお、
従来例に示した信号波整合回路２５、ゲートバイアス端
子２７、ドレインバイアス端子２８、チョークコイル２
９は省略している。

【００２７】信号波をＦＥＴ２の第１ゲート端子９ある
いは第２ゲート端子１０の一方へ入力し、局部発振波を
他方のゲート端子（９あるいは１０）へ入力する。ＦＥ
Ｔ２では実施の形態１と同様に信号波と局部発振波との
周波数混合が行われ、周波数混合波はドレイン端子７よ
り出力され、周波数混合波に含まれる所望の出力波は出
力端子５より外部の回路へ取り出される。

【００２８】ここで、上記周波数混合波に含まれる信号
波は信号波反射回路４でＦＥＴ２側へと反射され、信号
波位相調整線路３により位相調整され、ＦＥＴ２のドレ
イン端子７へと入力する。実施の形態１と同様に図2を
参照して、この信号波位相調整線路３の長さを、信号波
のＦＥＴ２への戻り位相を最適な位相にすることによ
り、変換利得を高め、変換利得の周波数に対する平坦性
を高め、また、変換利得を高めたことにより不要波に対
する出力波のレベルを高め、低スプリアス特性とするこ
とができる。

【００２９】実施の形態４．図６はこの発明の実施の形
態４を示すＦＥＴミクサの構成図である。図において、
１１は局部発振波位相調整線路、１２は局部発振波反射
回路であり、図１８に示した従来例および図１に示した
実施の形態１と同一ないしは相当部分には同一符号を付
している。なお、従来例に示した信号波整合回路２５、
ゲートバイアス端子２７、ドレインバイアス端子２８、
チョークコイル２９は省略している。

【００３０】信号波および局部発振波をＦＥＴ２のゲー
ト端子６へ入力する。ＦＥＴ２では実施の形態１と同様
に信号波と局部発振波との周波数混合が行われ、周波数
混合波はドレイン端子７より出力され、周波数混合波に
含まれる所望の出力波は出力端子５より外部の回路へ取
り出される。

【００３１】ここで周波数混合波に含まれる信号波は、
信号波反射回路４でＦＥＴ２側へ反射され、信号波位相
調整線路３により位相調整され、ＦＥＴ２のドレイン端
子７へ入力する。また、周波数混合波に含まれる局部発
振波は、局部発振波反射回路１２でＦＥＴ２側へと反射
され、局部発振波位相調整線路１１により位相調整さ
れ、ＦＥＴ２のドレイン端子７へと入力する。

【００３２】図７に上記構成のＦＥＴミクサにおける局
部発振波位相調整線路長に対する変換利得の計算例を示
す。局部発振波位相調整線路の長さにより変換利得が変
化し、ある位相では変換利得が急減することがわかる。
従来例に述べたＦＥＴミクサではＩＦフィルタ２６にて
信号波と局部発振波がともに反射するため、信号波と局
部発振波の反射する位相は独立して設定できず、衛星搭
載中継器のように出力周波数が広帯域な場合には、局部
発振波の位相が変換利得の急減する条件になり、変換利
得の周波数に対する平坦性が損なわれる。しかし、図６
に示す構成にすることにより、信号波のＦＥＴ２への戻
り位相を最適な位相にすることができるとともに、局部
発振波の戻り位相を信号波の戻り位相と独立して設定で
きるため、変換利得の周波数に対する平坦性を高めると
ともに、変換利得を高め、低スプリアス特性とすること
ができる。

【００３３】なお、以上では実施の形態１の構成をベー
スにした実施の形態４の構成例について説明したが、実
施の形態３の構成をベースにしたものでも同様の効果が
得られる。

【００３４】実施の形態５．図８はこの発明の実施の形
態５を示すＦＥＴミクサの構成図である。図において、
１３は整合用回路、１４は信号波反射回路部、１５は出
力波整合回路であり、図１８に示した従来例および図１
に示した実施の形態１と同一ないしは相当部分には同一
符号を付している。なお、従来例に示した信号波整合回
路２５、ゲートバイアス端子２７、ドレインバイアス端
子２８、チョークコイル２９は省略している。

【００３５】信号波および局部発振波をＦＥＴ２のゲー
ト端子６へ入力する。ＦＥＴ２では半導体素子の非線形
性を利用して信号波と局部発振波との周波数混合が行わ
れる。周波数混合波はドレイン端子７より出力され、周
波数混合波に含まれる所望の出力波は信号波反射回路部
１４および整合用回路１３を組み合わせた出力波整合回
路１５で出力端子５とインピーダンス整合され外部の回
路へ取り出される。

【００３６】このように、信号波反射回路部１４の信号
波位相調整線路３の長さを、信号波のＦＥＴ２への戻り
位相を最適な位相にすると同時に、所望の出力波に対し
出力端子５とインピーダンス整合をとることにより、効
率よく出力波を取り出すことが出来るようになり、変換
利得をより高めるのみならず、変換利得が周波数により
急激に変化するような位相関係を避けることができ、変
換利得の周波数に対する平坦性を高め、低スプリアス特
性とすることができる。

【００３７】なお、以上では実施の形態１の構成をベー
スにした実施の形態５の構成例について説明したが、実
施の形態２，３の構成をベースにしたものでも同様の効
果が得られる。

【００３８】実施の形態６．図９はこの発明の実施の形
態６を示すＦＥＴミクサの構成図である。図において、
１６はインダクタ素子、１７は信号波位相調整部であ
る。図１８に示した従来例および図１に示した実施の形
態１と同一ないしは相当部分には同一符号を付してい
る。なお、従来例に示した信号波整合回路２５、ゲート
バイアス端子２７、ドレインバイアス端子２８、チョー
クコイル２９は省略している。また、ＦＥＴを実装する
上でゲート端子６と入力端子１の間に入るインダクタン
ス成分もここでは省略している。

【００３９】信号波および局部発振波を入力端子１を介
し、ＦＥＴ２のゲート端子６へ入力する。ＦＥＴ２では
半導体素子の非線形性を利用して信号波と局部発振波と
の周波数混合が行われる。周波数混合波はドレイン端子
７より出力され、周波数混合波に含まれる所望の出力波
は出力端子５より外部の回路へ取り出される。

【００４０】ここで周波数混合波に含まれる信号波は、
信号波反射回路４でＦＥＴ２側へ反射され、インダクタ
素子１６と信号波位相調整線路３とで構成された信号波
位相調整部１７により所望の戻り位相に調整され、ＦＥ
Ｔのドレイン端子７へと入力する。ＦＥＴ２の各端子と
回路を接続するには金ワイヤ、金リボン、パッケージの
リードなどが用いられのが一般的である。この場合、Ｆ
ＥＴのドレイン端子に入力する信号波や局部発振波の戻
り位相を所望値にするには上記リードなどのインダクタ
ンス成分を考慮しておく必要がある。インダクタ素子１
６はこのような実装条件の変更に対し最適な位相を容易
に設定できる利点がある。このように、ＦＥＴミクサを
構成とすることにより、実装条件の変更等がある場合
も、インダクタ素子１６で補い、変換利得の周波数に対
する平坦性を高めるとともに、変換利得をより高め、低
スプリアス特性とすることができる。

【００４１】実施の形態７． 図１０はこの発明の実施の形態７を示すＦＥＴミクサの
構成図である。図において、１８は信号波で（１／４）
λの先端開放スタブであり、信号波反射回路を構成して
いる。信号波位相調整線路３の一端と接続された先端開
放スタブ１８の接続点で信号波の短絡点となり信号波は
全反射される。スタブを用い、広帯域に反射させること
ができるため、変換利得の周波数に対する平坦性を損な
わずに変換利得を高めることができる。反射した信号波
は信号波位相調整部１７により位相調整されＦＥＴ２の
ドレイン端子７へ入力する。また、出力波は信号波位相
調整部１７、上記先端開放スタブ１８、および整合用回
路１３により構成された出力波整合回路１５により出力
端子５とインピーダンス整合され変換利得を高めること
ができる。

【００４２】実施の形態８．図１１はこの発明の実施の
形態８を示すＦＥＴミクサの構成図である。図におい
て、１９は信号波で（１／２）λの先端短絡スタブであ
り、信号波反射回路を構成している。実施の形態７に示
したＦＥＴミクサと同様に変換利得の周波数に対する平
坦性が高めることができるとともに、ドレインバイアス
を上記先端短絡スタブ１９の一端から印加する構成とし
ているためＦＥＴミクサを小型にすることができる。

【００４３】実施の形態９．図１２はこの発明の実施の
形態９を示すＦＥＴミクサの構成図である。図におい
て、２０は信号波で並列共振する並列共振回路であり、
信号波反射回路を構成している。実施の形態７に示した
ＦＥＴミクサと同様に変換利得の周波数に対する平坦性
が高めることができるとともに、並列共振回路２０を集
中定数素子で構成することによりＦＥＴミクサを小型化
することができる。

【００４４】実施の形態１０．図１３はこの発明の実施
の形態１０を示すＦＥＴミクサの構成図である。図にお
いて、２１は信号波で直列共振する直列共振回路であ
り、信号波反射回路を構成している。実施の形態７に示
したＦＥＴミクサと同様に変換利得の周波数に対する平
坦性を高めることができるとともに、ドレインバイアス
を直列共振回路２１の一端から印加する構成とし、直列
共振回路２１を集中定数素子で構成することによりＦＥ
Ｔミクサをより小型化することができる。

【００４５】なお、以上の実施の形態６から実施の形態
１０では、いずれも実施の形態１の構成をベースにした
それぞれの実施の形態の構成例について説明したが、こ
れに限らず、実施の形態２〜５のいずれかの構成をベー
スにしたものでもそれぞれ同様の効果が得られる。

【００４６】実施の形態１１． この発明の実施の形態１１は、図示していないが、実施
の形態１を示す図１，２をベースにして構成されてい
る。信号波と局部発振波をゲート端子に入力し、ＦＥＴ
にて混合された出力波をドレイン端子側に設けた出力端
子より取り出す構成のＦＥＴミクサにおいて、上記ＦＥ
Ｔのドレイン端子と出力端子との間に信号波反射回路を
設け、その信号波反射回路とドレイン端子との間に、信
号波の位相を調整するインダクタ素子および信号波位相
調整線路を設け、このインダクタ素子と信号波位相調整
線路を合わせた電気長を信号波の波長λに対し、以下の
ように設定したものである。 （０．１＋０．５ｎ)λ〜（０．３＋０．５ｎ）λ，
（ｎ＝０，１，２，…）

【００４７】実施の形態１の図２に示したＦＥＴミクサ
の特性図に基づき、インダクタ素子１６および信号波位
相調整線路３を合わせ信号波位相調整部１７の電気長を
上記のように設定することにより、周波数による変換利
得の急激な変化を避け、変換利得の周波数に対する平坦
性を高めるとともに、変換利得を高め、低スプリアス特
性とすることができる。

【００４８】実施の形態１２． この発明の実施の形態１２は、図示していないが、実施
の形態２を示す図3，４をベースにして構成されてい
る。信号波をゲート端子に入力し、局部発振波をドレイ
ン端子に入力し、ＦＥＴにて混合された出力波をドレイ
ン端子側に設けた出力端子より取り出す構成のＦＥＴミ
クサにおいて、上記ＦＥＴのドレイン端子と出力端子と
の間に信号波反射回路を設け、その信号波反射回路とド
レイン端子との間に、信号波の位相を調整するインダク
タ素子および信号波位相調整線路を設け、このインダク
タ素子と信号波位相調整線路を合わせた電気長を信号波
の波長λに対し、０．５ｎλ，（ｎ＝０，１，２，…）
近傍としたものである。

【００４９】実施の形態２を示す図３に示した構成のＦ
ＥＴミクサのＦＥＴ２のドレイン端子と信号波位相調整
線路３との間にインダクタ素子１６を設け、インダクタ
素子１６と信号波位相調整線路３を合わせ信号波位相調
整部とし、実施の形態２の図４に示したＦＥＴミクサの
特性図に基づき、上記信号波位相調整部の電気長を上記
のように設定することにより、周波数による変換利得の
急激な変化を避け、変換利得の周波数に対する平坦性を
高めるとともに、変換利得を高め、低スプリアス特性と
することができる。

【００５０】実施の形態１３．図１４はこの発明の実施
の形態１３を示すＦＥＴミクサの構成図である。図にお
いて、２２は信号波位相調整用移相器である。１８に示
した従来例および図１に示した実施の形態１と同一ない
しは相当部分には同一符号を付している。なお、従来例
に示した信号波整合回路２５、ゲートバイアス端子２
７、ドレインバイアス端子２８、チョークコイル２９は
省略している。

【００５１】実施の形態１を示す図１において、信号波
位相調整用線路３を信号波位相調整用移相器２２に替え
て、線路で構成された場合は困難な、構成素子の特性差
等によっては外部より位相を微調整を行うことが必要と
なるときに対処して、精度よく所望の位相に信号波の戻
り位相を設定可能にしたものである。このように外部よ
り位相を微調整を行う必要があるとき、変換利得の周波
数に対する平坦性を高めることができるとともに、変換
利得を高め、低スプリアス特性とすることができる。

【００５２】なお、以上では実施の形態１の構成をベー
スにした実施の形態１３の構成例について説明したが、
これに限らず、インダクタ素子を含む信号波位相調整部
を信号波位相調整用移相器２２に替えるのを含め、実施
の形態２〜１２のいずれかの構成をベースにしたもので
も同様の効果が得られる。

【００５３】実施の形態１４．図１５はこの発明の実施
の形態１４を示す平衡型のＦＥＴミクサの構成図であ
る。図において、２３は信号波１８０度分配器、２４は
出力波同相合成器であり、図１８に示した従来例および
図１に示した実施の形態１と同一ないしは相当部分には
同一符号を付している。なお、従来例に示した信号波整
合回路２５、ゲートバイアス端子２７、ドレインバイア
ス端子２８、チョークコイル２９は省略している。図２
０を参照して先に説明したように、マイクロ波帯におけ
る無線通信システム、特に衛星通信システムに用いられ
る中継器においては、システムの利用周波数の関係上、
出力周波数のごく近傍に比較的レベルが高い局部発振波
の高調波や混合波が現れる。これらの波はフィルタでは
除去できないため、一般に不要波を打ち消して抑圧する
平衡型のＦＥＴミクサが使われる。この実施の形態１４
はこの不要波を打ち消して抑圧する平衡型のＦＥＴミク
サに係わるものである。

【００５４】入力端子１より信号波１８０度分配器２３
を介し、同振幅、逆位相で信号波および局部発振波をそ
れぞれのＦＥＴのゲート端子へ入力する。それぞれのＦ
ＥＴ２では半導体素子の非線形性を利用して信号波と局
部発振波との周波数混合を行い、その周波数混合波は各
ＦＥＴのドレイン端子より出力され、周波数混合波に含
まれる所望の出力波を出力波同相合成器２４にて同相で
合成して出力端子５より取り出す構成である。ここで、
この平衡型のミクサは各ＦＥＴの出力を同位相で合成す
る構成としているので、それぞれのミクサから出力され
る波のうち出力波のように位相差が０度のものが合成出
力され、局部発振波のように位相差が１８０度のものは
抑圧される。

【００５５】また、各ＦＥＴの周波数混合波に含まれる
信号波は、それぞれの信号波反射回路４でそれぞれのＦ
ＥＴ３側へ反射され、それぞれの信号波位相調整線路３
により所望の位相に調整され、それぞれＦＥＴ３のドレ
イン端子７へ入力するため不要波が少なく、変換利得を
より高め、さらには変換利得の周波数に対する平坦性を
高めることができる。

【００５６】なお、以上では実施の形態１の構成をベー
スにした実施の形態１４の構成例について説明したが、
これに限らず、実施の形態２〜９のいずれかの構成をベ
ースにしたものでも同様の効果が得られる。また、この
実施の形態１４では信号波分配器を１８０度分配器、出
力波合成器を同相合成器で構成しているが、取り出した
い出力波と、抑圧したい波の位相がそれぞれ、合成、打
ち消しとなるならば、信号波合成器、出力波合成器はど
のような分配、合成位相であっても構わない。

【００５７】実施の形態１５． この発明の実施の形態１５は、実施の形態２に示した図
３の構成をベースにしたＦＥＴミクサにおいて、ＦＥＴ
２としてＧａＡｓ・ＭＥＳ・ＦＥＴを用い、このＦＥＴ
２をドレイン電圧１．５Ｖ以下、ドレイン電流（１／
５）Ｉｄｓｓ以下の非線形領域にて動作させるようにし
たものである。これにより、局部発振波の高調波成分を
抑圧し漏洩が少ないＦＥＴミクサが得られる理由につい
て以下に説明する。上記のように構成したＦＥＴミクサ
のスプリアスの測定値を図１６に示す。図１６の横軸は
上記ＦＥＴのＩｄｓｓに対するＦＥＴ動作電流の割合、
縦軸は出力波電力レベルに対する局部発振波の第２次高
調波の出力レベルである。この測定結果によれば局部発
振波の第２次高調波の出力レベルが急激に減少するドレ
イン電流値が存在することがわかる。

【００５８】上記のように構成したＦＥＴミクサのＦＥ
Ｔ（ＧａＡｓ・ＭＥＳ・ＦＥＴ）のＶｄ−Ｉｄ特性の一
例を図１７に示す。信号波をゲート端子に入力し、局部
発振波をドレイン端子に入力し、出力をドレイン端子か
ら取り出す構成のＦＥＴミクサは、この図１７で示すＶ
ｄ−Ｉｄ特性の非線形性を使用して信号波と局部発振波
の周波数の混合を行っている。このＶｄ−Ｉｄ特性が線
形に近い領域では効率の高い周波数変換ができず、上記
特性の非線形領域で動作させる必要がある。

【００５９】以上の特性図を基に、上記ＦＥＴをドレイ
ン電圧１．５Ｖ以下、ドレイン電流（１／５）Ｉｄｓｓ
以下の非線形領域にて動作させることにより局部発振波
の高調波成分を抑圧することができる。

【００６０】なお、以上では、実施の形態２の構成のＦ
ＥＴミクサを実施例として説明したが、これまで示した
実施の形態のうち、信号波をゲート端子に入力し、局部
発振波をドレイン端子に入力し、出力をドレイン端子よ
り取り出す構成のＦＥＴミクサのＦＥＴを上記バイアス
条件にて動作させることにより、局部発振波の高調波成
分を抑圧し、変換利得を高めることができる。

【００６１】実施の形態１６．本実施の形態は、実施の
形態１〜１５のいずれかに示したＦＥＴミクサを具備し
た通信装置である。例えば、衛星通信システムに用いら
れる中継器を例にとると、中継器に入力した受信波は低
雑音増幅器で増幅され、実施の形態１〜１５のいずれか
に示したＦＥＴミクサに入力する。このＦＥＴミクサで
不要波が抑圧されるとともに、変換利得の高い周波数変
換がなされ、後段の電力増幅器を介し出力される。この
とき、ＦＥＴミクサの変換利得の周波数に対する平坦性
が高いため、伝送信号を歪ませることなく信号を中継器
より送り出すことができる。また、このとき、ＦＥＴミ
クサの変換利得が高いので、ＦＥＴミクサの後段の雑音
レベルの影響を少なくすることができ、雑音が少なくか
つ不要波の少ない信号を中継器より送り出すことができ
る。

【００６２】

【発明の効果】以上のように請求項１記載の発明によれ
ば、ＦＥＴのドレイン端子より出力される信号波を信号
波反射回路で反射させ、信号波位相調整線路により位相
を調整しＦＥＴへ戻す構成とすることにより、変換利得
を高め、変換利得の周波数に対する平坦性を高めたＦＥ
Ｔミクサを得ることができる。

【００６３】また、請求項２記載の発明によれば、ＦＥ
Ｔのドレイン端子より出力される信号波を信号波反射回
路で反射させ、信号波位相調整線路により位相を調整し
ＦＥＴへ戻す構成とすることにより、変換利得を高め、
変換利得の周波数に対する平坦性を高めたＦＥＴミクサ
を得ることができる。

【００６４】また、請求項３記載の発明によれば、上記
デュアルゲートのＦＥＴのドレイン端子より出力される
信号波を信号波反射回路で反射させ、信号波位相調整線
路により位相を調整しＦＥＴへ戻す構成とすることによ
り、変換利得を高め、変換利得の周波数に対する平坦性
を高めたＦＥＴミクサを得ることができる。

【００６５】また、請求項４記載の発明によれば、ＦＥ
Ｔのドレイン端子より出力される信号波を信号波反射回
路で反射させ、信号波位相調整線路により位相を調整し
ＦＥＴへ戻すとともに、上記ドレイン端子より出力され
る局部発振波を信号波の戻し位相に影響を与えずに局部
発振波反射回路で反射させ、局部発振波位相調整線路に
より位相を調整しＦＥＴへ戻す構成とすることにより、
変換利得をより高め、変換利得の周波数に対する平坦性
を高めたＦＥＴミクサを得ることができる。

【００６６】また、請求項５記載の発明によれば、ＦＥ
Ｔのドレイン端子より出力される信号波を信号波反射回
路で反射させ、信号波位相調整線路により位相を調整し
ＦＥＴへ戻す構成とするとともに、信号波反射回路と出
力端子の間に整合用回路を設け、信号波反射回路と出力
端子の間に整合用回路を設け、信号波位相調整線路と信
号波反射回路と整合用回路とを合わせて出力波整合回路
を構成することにより、変換利得をより高め、変換利得
の周波数に対する平坦性を高めたＦＥＴミクサを得るこ
とができる。

【００６７】また、請求項６記載の発明によれば、信号
波位相調整用線路とドレイン端子の間にインダクタ素子
を設ける構成にすることにより、ＦＥＴの各端子と回路
を接続する実装条件に応じて信号波の位相をより設定し
やすいＦＥＴミクサを得ることができる。

【００６８】また、請求項７記載の発明によれば、請求
項１記載のＦＥＴミクサにおいて、ＦＥＴのドレイン端
子と出力端子との間に信号波反射回路を設け、その信号
波反射回路とドレイン端子との間に信号波の位相を調整
するインダクタ素子および信号波位相調整用線路を設
け、このインダクタ素子と信号波位相調整用線路を合せ
た電気長を信号波の波長をλとし、（０．１＋０．５
ｎ）λ〜（０．３＋０．５ｎ）λ，（ｎ＝０，１，２，
…）とすることにより、ＦＥＴミクサの変換利得の周波
数に対する平坦性が良好で、高変換利得のＦＥＴミクサ
を得ることができる。

【００６９】また、請求項８記載の発明によれば、請求
項２記載のＦＥＴミクサの信号波位相調整線路長を信号
波の波長λに対して、０．５ｎλ，（ｎ＝０，１，２，
…）近傍に設定することにより、変換利得の周波数に対
する平坦性が良好で、高変換利得のＦＥＴミクサを得る
ことができる。

【００７０】また、請求項９記載の発明によれば、請求
項１〜８のまでのいずれかに記載のＦＥＴミクサにおい
て、信号波位相調整線路の替わりに信号波位相調整用移
相器を設けたことにより、信号波の位相を調整するのに
外部より微調整することが可能となるため、変換利得の
周波数に対する平坦性が良好で、高変換利得のＦＥＴミ
クサを得ることができる。

【００７１】また、請求項１０記載の発明によれば、請
求項１〜９のいずれかに記載のＦＥＴミクサと同一構成
のＦＥＴミクサ一対を備え、信号波を信号波分配器で２
分配してそれぞれのＦＥＴミクサに入力し、それぞれの
ＦＥＴミクサの出力波を出力波合成器で合成することに
より、不要波を打ち消すとともに、変換利得をより高め
たＦＥＴミクサを得ることができる。

【００７２】また、請求項１１記載の発明によれば、請
求項２記載のＦＥＴミクサのＦＥＴをＧａＡｓ・ＭＥＳ
・ＦＥＴとし、そのドレイン電圧を１．５Ｖ以下、ドレ
イン電流を（１／５）Ｉｄｓｓ以下の非線形領域にて動
作させることにより、局部発振波の高調波成分を抑圧
し、変換利得を高めたＦＥＴミクサを得ることができ
る。

【００７３】また、請求項１２の発明の通信装置によれ
ば、請求項１〜１１のいずれかに記載のＦＥＴミクサを
用いて構成することにより、ＦＥＴミクサの不要波が抑
圧されるとともに，変換利得の高い周波数変換がなさ
れ、ＦＥＴミクサの変換利得の周波数に対する平坦性が
高いため伝送品質を歪ませることなく信号を送出すこと
ができ、また、このときＦＥＴミクサの変換利得が高い
のでＦＥＴミクサの後段の雑音レベルの影響を少なくす
ることができ、雑音が少なくかつ不要波の少ない信号を
送出すことができる通信装置を得ることができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すＦＥＴミクサ
の構成図である。

【図２】 図１に示すＦＥＴミクサの信号波位相調整線
路長に対する変換利得特性図である。

【図３】 この発明の実施の形態２を示すＦＥＴミクサ
の構成図である。

【図４】 図３に示すＦＥＴミクサの信号波位相調整線
路長に対する変換利得特性図である。

【図５】 この発明の実施の形態３を示すＦＥＴミクサ
の構成図である。

【図６】 この発明の実施の形態４を示すＦＥＴミクサ
の構成図である。

【図７】 図６に示すＦＥＴミクサの局部発振波位相調
整線路長に対する変換利得特性図である。

【図８】 この発明の実施の形態５を示すＦＥＴミクサ
の構成図である。

【図９】 この発明の実施の形態６を示すＦＥＴミクサ
の構成図である。

【図１０】 この発明の実施の形態７を示すＦＥＴミク
サの構成図である。

【図１１】 この発明の実施の形態８を示すＦＥＴミク
サの構成図である。

【図１２】 この発明の実施の形態９を示すＦＥＴミク
サの構成図である。

【図１３】 この発明の実施の形態１０を示すＦＥＴミ
クサの構成図である。

【図１４】 この発明の実施の形態１３を示すＦＥＴミ
クサの構成図である。

【図１５】 この発明の実施の形態１４を示すＦＥＴミ
クサの構成図である。

【図１６】 この発明の実施の形態１５を示すＦＥＴミ
クサのスプリアス特性図である。

【図１７】 図１６に示すＦＥＴミクサのＦＥＴのＶｄ
−Ｉｄ特性図である。

【図１８】 従来のＦＥＴミクサを示す構成図である。

【図１９】 図１８に示すＦＥＴミクサの信号波の反射
位相に対する変換利得特性図である。

【図２０】 従来のＦＥＴミクサを用いた通信装置の不
要波を説明する図である。

【符号の説明】 １ 入力端子、２ ＦＥＴ、３ 信号波位相調整線路、
４ 信号波反射回路、５ 出力端子、６ ゲート端子、
７ ドレイン端子、８ ソース端子、９ 第１ゲート端
子、１０ 第２ゲート端子、１１ 局部発振波位相調整
線路、１２ 局部発振波反射回路、１３ 整合回路、１
４ 信号波反射回路部、１５ 出力波整合回路、１６
インダクタ素子、１７ 信号波位相調整部、１８ 信号
波で（１／４）λの先端開放スタブ、１９ 信号波で
（１／４）λの先端短絡スタブ、２０ 信号波並列共振
回路、２１ 信号波直列共振回路、２２ 信号波位相調
整用移相器、２３ 信号波１８０度分配器、２４ 出力
波同相合成器、２５ 信号波整合回路、２６ ＩＦフィ
ルタ、２７ ゲートバイアス端子、２８ ドレインバイ
アス端子、２９ チョークコイル。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−69731（ＪＰ，Ａ) 特開 昭62−271502（ＪＰ，Ａ) 特開 平５−67923（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03D 7/00 - 7/12 H04B 1/26

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 信号波と局部発振波をＦＥＴのゲート端
   子に入力し、上記ＦＥＴにて混合された出力波をドレイ
   ン端子側に設けた出力端子より取り出す構成のＦＥＴミ
   クサにおいて、 上記ＦＥＴのドレイン端子と出力端子との間に信号波反
   射回路を設け、その信号波反射回路とドレイン端子との
   間に、信号波の位相を調整する信号波位相調整線路を設
   けたことを特徴とするＦＥＴミクサ。
2. 【請求項２】 信号波をＦＥＴのゲート端子に入力し、
   局部発振波をドレイン端子に入力し、上記ＦＥＴにて混
   合された出力波をドレイン端子側に設けた出力端子より
   取り出す構成のＦＥＴミクサにおいて、 上記ＦＥＴのドレイン端子と出力端子との間に信号波反
   射回路を設け、その信号波反射回路とドレイン端子との
   間に、信号波の位相を調整する信号波位相調整線路を設
   けたことを特徴とするＦＥＴミクサ。
3. 【請求項３】 信号波をＦＥＴの第１ゲート端子または
   第２ゲート端子に入力し、局部発振波を上記信号波を入
   力しない他方のゲート端子に入力し、上記ＦＥＴにて混
   合された出力波をドレイン端子側に設けた出力端子より
   取り出す構成のデュアルゲートのＦＥＴミクサにおい
   て、 上記ＦＥＴのドレイン端子と出力端子との間に信号波反
   射回路を設け、その信号波反射回路とドレイン端子との
   間に、信号波の位相を調整する信号波位相調整線路を設
   けたことを特徴とするデュアルゲートのＦＥＴミクサ。
4. 【請求項４】 信号波反射回路と出力端子との間に局部
   発振波反射回路を設け、その局部発振波反射回路と信号
   波反射回路との間に局部発振波位相調整線路を設けたこ
   とを特徴とする請求項１または３に記載のＦＥＴミク
   サ。
5. 【請求項５】 信号波反射回路と出力端子との間に整合
   用回路を設け、信号波反射回路と信号波位相調整線路と
   整合用回路とを合わせて出力波整合回路を構成したこと
   を特徴とする請求項１〜３のいずれか一項に記載のＦＥ
   Ｔミクサ。
6. 【請求項６】 ＦＥＴのドレイン端子と信号波反射回路
   との間に設けた信号波位相調整線路に直列接続し、信号
   波の位相を調整するインダクタ素子を設けたことを特徴
   とする請求項１〜３のいずれか一項に記載のＦＥＴミク
   サ。
7. 【請求項７】 上記ＦＥＴのドレイン端子と出力端子
   との間に信号波反射回路を設け、その信号波反射回路と
   ドレイン端子との間に、信号波の位相を調整するインダ
   クタ素子および信号波位相調整線路を設け、このインダ
   クタ素子と信号波位相調整線路を合わせた電気長を信号
   波の波長をλとして、（０．１＋０．５ｎ）λ〜（０．
   ３＋０．５ｎ）λ，（ｎ＝０，１，２，…）としたこと
   を特徴とする請求項１記載のＦＥＴミクサ。
8. 【請求項８】 上記ＦＥＴのドレイン端子と出力端子
   との間に信号波反射回路を設け、その信号波反射回路と
   ドレイン端子との間に、信号波の位相を調整するインダ
   クタ素子および信号波位相調整線路を設け、このインダ
   クタ素子と信号波位相調整線路を合わせた電気長を信号
   波の波長をλとして、０．５ｎλ，（ｎ＝０，１，２，
   …）近傍としたことを特徴とする請求項２記載のＦＥＴ
   ミクサ。
9. 【請求項９】 信号波位相調整線路のかわりに信号波位
   相調整用移相器を設けたことを特徴とする請求項１〜８
   のいずれか一項に記載のＦＥＴミクサ。
10. 【請求項１０】 請求項１〜９のいずれか一項に記載の
    同一構成のＦＥＴミクサ一対と、上記一対のＦＥＴミク
    サの各入力端子に信号波を２分配する信号波分配器と、
    上記一対のＦＥＴミクサの出力波を合成する出力波合成
    器とを備えたことを特徴とするＦＥＴミクサ。
11. 【請求項１１】 上記ＦＥＴミクサのＦＥＴをＧａＡ
    ｓ・ＭＥＳ・ＦＥＴとして、そのドレイン電圧を１．５
    Ｖ以下、ドレイン電流を（１／５）Ｉｄｓｓ以下の非線
    形領域にて動作させることを特徴とする請求項２記載の
    ＦＥＴミクサ。
12. 【請求項１２】 請求項１〜１１のいずれか一項に記載
    のＦＥＴミクサを具備したことを特徴とする通信装置。