JP3471750B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP3471750B2 JP3471750B2 JP2000380399A JP2000380399A JP3471750B2 JP 3471750 B2 JP3471750 B2 JP 3471750B2 JP 2000380399 A JP2000380399 A JP 2000380399A JP 2000380399 A JP2000380399 A JP 2000380399A JP 3471750 B2 JP3471750 B2 JP 3471750B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- power supply
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁型のスイッチ
ング電源回路に関し、特に、出力誤差検出回路にフォト
カプラなどのオプトデバイスを用いてスイッチング電源
の出力電圧の安定化制御を行う回路に関する。
ング電源回路に関し、特に、出力誤差検出回路にフォト
カプラなどのオプトデバイスを用いてスイッチング電源
の出力電圧の安定化制御を行う回路に関する。
【０００２】
【従来の技術】従来の絶縁型スイッチング電源装置にお
ける出力電圧安定のための帰還制御方式について図３を
参照して説明する。図３に示すように、この従来のスイ
ッチング電源回路は、入力ＤＣ（直流）電源２９と、入
力ＤＣ電源２９を入力とする端子Ｉ１、Ｉ２間に接続さ
れた入力フィルタ（コンデンサ）３０と、電力変換トラ
ンスの一次巻線３２ａ及び電力変換スイッチング素子３
１と、電力変換トランスの二次巻線３２ｂの一端にアノ
ード端子が接続されたダイオードよりなる整流素子３３
と、整流素子３３のカソード端子にカソード端子が接続
され、アノード端子が二次巻線３２ｂの他端に接続され
たダイオードよりなる整流素子３５と、整流素子３３の
カソード端子に一端が接続されたチョークコイル３４
と、チョークコイル３４の他端に一端が接続され、二次
巻線３２ｂの他端に他端が接続されたコンデンサ３６で
構成されるフィルタ５２と、を備えた電力変換回路５３
を備えており、電力変換回路５３の出力端Ｏ１、Ｏ２間
に負荷３７が接続されている。
ける出力電圧安定のための帰還制御方式について図３を
参照して説明する。図３に示すように、この従来のスイ
ッチング電源回路は、入力ＤＣ（直流）電源２９と、入
力ＤＣ電源２９を入力とする端子Ｉ１、Ｉ２間に接続さ
れた入力フィルタ（コンデンサ）３０と、電力変換トラ
ンスの一次巻線３２ａ及び電力変換スイッチング素子３
１と、電力変換トランスの二次巻線３２ｂの一端にアノ
ード端子が接続されたダイオードよりなる整流素子３３
と、整流素子３３のカソード端子にカソード端子が接続
され、アノード端子が二次巻線３２ｂの他端に接続され
たダイオードよりなる整流素子３５と、整流素子３３の
カソード端子に一端が接続されたチョークコイル３４
と、チョークコイル３４の他端に一端が接続され、二次
巻線３２ｂの他端に他端が接続されたコンデンサ３６で
構成されるフィルタ５２と、を備えた電力変換回路５３
を備えており、電力変換回路５３の出力端Ｏ１、Ｏ２間
に負荷３７が接続されている。
【０００３】電力変換回路５３の出力端Ｏ１、Ｏ２間の
出力電圧Ｖｏを一定の精度で安定化させるための誤差検
出回路４８を備えている。この誤差検出回路４８は、電
力変換回路５３の出力端Ｏ１に一端が接続された抵抗器
４３と、電力変換回路５３の出力端Ｏ２に一端が接続さ
れ、他端が抵抗器４３の他端に接続された抵抗器４４
と、電力変換回路５３の出力端Ｏ２に一の入力端が接続
され、抵抗器４３と抵抗器４４の接続点電位を他の入力
端に入力とする誤差増幅器４７と、誤差増幅器４７の出
力端と誤差増幅器４７の他の入力端（抵抗器４３と抵抗
器４４の接続点）との間に接続される抵抗器４２と、抵
抗器４２とは並列形態に、直列に接続された抵抗器４８
及びコンデンサ４６と、を備えている。
出力電圧Ｖｏを一定の精度で安定化させるための誤差検
出回路４８を備えている。この誤差検出回路４８は、電
力変換回路５３の出力端Ｏ１に一端が接続された抵抗器
４３と、電力変換回路５３の出力端Ｏ２に一端が接続さ
れ、他端が抵抗器４３の他端に接続された抵抗器４４
と、電力変換回路５３の出力端Ｏ２に一の入力端が接続
され、抵抗器４３と抵抗器４４の接続点電位を他の入力
端に入力とする誤差増幅器４７と、誤差増幅器４７の出
力端と誤差増幅器４７の他の入力端（抵抗器４３と抵抗
器４４の接続点）との間に接続される抵抗器４２と、抵
抗器４２とは並列形態に、直列に接続された抵抗器４８
及びコンデンサ４６と、を備えている。
【０００４】二次側巻線３２ｃの一端にアノード端子が
接続されたダイオードよりなる整流素子３８と、整流素
子３３のカソード端子と二次巻線３２ｃの他端間に接続
されたコンデンサ４０と、整流素子３３のカソード端子
のコンデンサ４０の接続点電圧を一端に入力し、二次巻
線３２ｃの他端に接続された定電圧回路３９（３端子レ
ギュレータ回路）と、定電圧回路３９の出力端と二次巻
線３２ｃの他端間に接続されたコンデンサ４１と、を備
え、二次巻線３２ｃの他端とコンデンサ４０と定電圧回
路３９とコンデンサ４１の接続点は、電力変換回路５３
の出力端Ｏ２に接続されている。そして定電圧回路３９
の出力端とコンデンサ４１の接続点がアノード端子に接
続されたダイオード５０ａと、ダイオード６０ａのカソ
ード端子に一端が接続された抵抗４９とを備え、抵抗４
９の他端は、誤差増幅器４７の出力端に接続されてい
る。ダイオード５０ａと、ダイオード５０ａからの発光
を受けるフォトトランジスタ５０ｂはフォトカプラ５０
を構成しており、フォトトランジスタ５０ｂの出力は、
ＰＷＭ（Pulse Width Modulation；パルス幅変調）回
路５１に入力され、ＰＷＭ回路５１から出力されるパル
ス制御信号が、電力変換スイッチング素子３１（ＮＭＯ
ＳＦＥＴ）の制御端子（ゲート端子）に入力され、電力
変換スイッチング素子３１のスイッチングを制御する。
接続されたダイオードよりなる整流素子３８と、整流素
子３３のカソード端子と二次巻線３２ｃの他端間に接続
されたコンデンサ４０と、整流素子３３のカソード端子
のコンデンサ４０の接続点電圧を一端に入力し、二次巻
線３２ｃの他端に接続された定電圧回路３９（３端子レ
ギュレータ回路）と、定電圧回路３９の出力端と二次巻
線３２ｃの他端間に接続されたコンデンサ４１と、を備
え、二次巻線３２ｃの他端とコンデンサ４０と定電圧回
路３９とコンデンサ４１の接続点は、電力変換回路５３
の出力端Ｏ２に接続されている。そして定電圧回路３９
の出力端とコンデンサ４１の接続点がアノード端子に接
続されたダイオード５０ａと、ダイオード６０ａのカソ
ード端子に一端が接続された抵抗４９とを備え、抵抗４
９の他端は、誤差増幅器４７の出力端に接続されてい
る。ダイオード５０ａと、ダイオード５０ａからの発光
を受けるフォトトランジスタ５０ｂはフォトカプラ５０
を構成しており、フォトトランジスタ５０ｂの出力は、
ＰＷＭ（Pulse Width Modulation；パルス幅変調）回
路５１に入力され、ＰＷＭ回路５１から出力されるパル
ス制御信号が、電力変換スイッチング素子３１（ＮＭＯ
ＳＦＥＴ）の制御端子（ゲート端子）に入力され、電力
変換スイッチング素子３１のスイッチングを制御する。
【０００５】電力変換トランス３２の二次側補助巻線３
２ｃに発生した交流電圧から整流素子３８、コンデンサ
４０にて直流電圧を生成し定電圧回路３９へ入力され、
定電圧回路３９の出力電圧を、コンデンサ４１で平滑化
して、ダイオード５０ａに駆動電圧を供給している。
２ｃに発生した交流電圧から整流素子３８、コンデンサ
４０にて直流電圧を生成し定電圧回路３９へ入力され、
定電圧回路３９の出力電圧を、コンデンサ４１で平滑化
して、ダイオード５０ａに駆動電圧を供給している。
【０００６】次に、図３に示した従来のスイッチング電
源装置の動作について、図４のタイムチャートを参照し
て説明する。
源装置の動作について、図４のタイムチャートを参照し
て説明する。
【０００７】電力変換スイッチング素子３１は、ＰＷＭ
回路５１から電力変換スイッチング素子３１の制御端子
に出力される周期性のあるパルス制御信号（「Ｖｇ」と
いう）によりスイッチング動作を行い、電力変換用トラ
ンス３２の一次側３２ａおよび二次側３２ｂ、３２ｃに
交流電圧を発生させる。
回路５１から電力変換スイッチング素子３１の制御端子
に出力される周期性のあるパルス制御信号（「Ｖｇ」と
いう）によりスイッチング動作を行い、電力変換用トラ
ンス３２の一次側３２ａおよび二次側３２ｂ、３２ｃに
交流電圧を発生させる。
【０００８】二次側巻線３２ｂに発生した交流電圧を、
整流素子３３、整流素子３５によって整流する。整流さ
れた電圧は、チョークコイル３４とコンデンサ３６で構
成されたフィルタ５２（平滑回路）にて直流平滑され、
負荷３７に対して、直流電圧が供給される。
整流素子３３、整流素子３５によって整流する。整流さ
れた電圧は、チョークコイル３４とコンデンサ３６で構
成されたフィルタ５２（平滑回路）にて直流平滑され、
負荷３７に対して、直流電圧が供給される。
【０００９】誤差検出回路４８の誤差増幅器４７は、直
流平滑された出力電圧を監視しており、出力電圧が常に
一定の直流電圧になるように、フォトカプラ５０を用い
て絶縁された形で、ＰＷＭ回路５１に対して、帰還信号
（「ＶＦＢ」という）を送出している。
流平滑された出力電圧を監視しており、出力電圧が常に
一定の直流電圧になるように、フォトカプラ５０を用い
て絶縁された形で、ＰＷＭ回路５１に対して、帰還信号
（「ＶＦＢ」という）を送出している。
【００１０】フォトカプラ５０のダイオード５０ａに流
れる順電流の量を、誤差増幅器４７の出力レベル（「Ｖ
Ｋ」という）で調整することで、帰還信号ＶＦＢのレベ
ルが可変に制御される。
れる順電流の量を、誤差増幅器４７の出力レベル（「Ｖ
Ｋ」という）で調整することで、帰還信号ＶＦＢのレベ
ルが可変に制御される。
【００１１】ＰＷＭ回路５１の発振器（不図示）では、
フォトカプラ５０のフォトトランジスタ５０ｂから入力
された帰還信号ＶＦＢにより、電力変換スイッチング素
子３１の制御端子に出力するパルス制御信号（Ｖｇ）の
パルス幅を随時変化させて、電力変換スイッチング素子
３１をスイッチングさせ（パルス制御信号ＶｇがＨｉｇ
ｈ／Ｌｏｗレベルのとき、電力変換スイッチング素子３
１はそれぞれオン／オフする）、これにより、安定され
た出力電圧を生成する。
フォトカプラ５０のフォトトランジスタ５０ｂから入力
された帰還信号ＶＦＢにより、電力変換スイッチング素
子３１の制御端子に出力するパルス制御信号（Ｖｇ）の
パルス幅を随時変化させて、電力変換スイッチング素子
３１をスイッチングさせ（パルス制御信号ＶｇがＨｉｇ
ｈ／Ｌｏｗレベルのとき、電力変換スイッチング素子３
１はそれぞれオン／オフする）、これにより、安定され
た出力電圧を生成する。
【００１２】図４において、ｔ１点で負荷率が低下する
と、スイッチング電源装置５３の出力電圧（Ｖｏ）が徐
々に上昇し、また二次側に伝達した電力の消費が少なく
なるので、誤差増幅器４７の出力レベル（ＶＫ）が上昇
し、ダイオード５０ａに流れる順電流（Ｉｏ）の量が減
少し、ダイオード５０ａの発光量が減少し、フォトトラ
ンジスタ５０ｂに流れる電流が減少して帰還信号（ＶＦ
Ｂ）が下がり、周期性があったＰＷＭ回路５１によるパ
ルス制御信号（Ｖｇ）のパルス間隔は狭くなるか、もし
くは間欠信号になる。なお、ＰＷＭ回路５１において、
帰還信号（ＶＦＢ）は、フォトトランジスタ５０ｂに流
れる電流を電圧に変換され、帰還信号（ＶＦＢ）と三角
波の振幅とが比較され、帰還信号（ＶＦＢ）と三角波の
振幅以上である期間に対応するパルス幅のパルス制御信
号（Ｖｇ）が出力される。
と、スイッチング電源装置５３の出力電圧（Ｖｏ）が徐
々に上昇し、また二次側に伝達した電力の消費が少なく
なるので、誤差増幅器４７の出力レベル（ＶＫ）が上昇
し、ダイオード５０ａに流れる順電流（Ｉｏ）の量が減
少し、ダイオード５０ａの発光量が減少し、フォトトラ
ンジスタ５０ｂに流れる電流が減少して帰還信号（ＶＦ
Ｂ）が下がり、周期性があったＰＷＭ回路５１によるパ
ルス制御信号（Ｖｇ）のパルス間隔は狭くなるか、もし
くは間欠信号になる。なお、ＰＷＭ回路５１において、
帰還信号（ＶＦＢ）は、フォトトランジスタ５０ｂに流
れる電流を電圧に変換され、帰還信号（ＶＦＢ）と三角
波の振幅とが比較され、帰還信号（ＶＦＢ）と三角波の
振幅以上である期間に対応するパルス幅のパルス制御信
号（Ｖｇ）が出力される。
【００１３】また出力側に接続されていた負荷３７が何
らかの理由で、スイッチング電源装置５３から切り離さ
れたときは、電力が消費されるまで、ＰＷＭ回路５１か
らのパルス制御信号（Ｖｇ）が出力されない状態で、出
力電圧（Ｖｏ）を安定化しようと動作する。すなわち出
力電圧（Ｖｏ）が上昇すると、誤差増幅器４７の出力端
の電位も上昇し、ダイオード５０ａに順電流（Ｉｏ）に
流れなくなり（図４の順電流Ｉｏの０％領域）、フォト
トランジスタ５０ｂにも電流は流れず、ＶＦＢは、三角
波の振幅範囲以下となる。
らかの理由で、スイッチング電源装置５３から切り離さ
れたときは、電力が消費されるまで、ＰＷＭ回路５１か
らのパルス制御信号（Ｖｇ）が出力されない状態で、出
力電圧（Ｖｏ）を安定化しようと動作する。すなわち出
力電圧（Ｖｏ）が上昇すると、誤差増幅器４７の出力端
の電位も上昇し、ダイオード５０ａに順電流（Ｉｏ）に
流れなくなり（図４の順電流Ｉｏの０％領域）、フォト
トランジスタ５０ｂにも電流は流れず、ＶＦＢは、三角
波の振幅範囲以下となる。
【００１４】今、ｔ２点においてスイッチング電源装置
５３に接続されていた負荷３７が無負荷領域（０％領
域）から重負荷領域に瞬時に移行したとする。負荷率が
急激に変化したことで、出力電圧（Ｖｏ）が低下する
が、誤差増幅器４７の出力レベル（ＶＫ）が下がり、ダ
イオード５０ａに流れる順電流（Ｉｏ）が増加し、ＰＷ
Ｍ回路５１内の発振器の範囲から外れていた地点から低
下した電圧を補正しようと、必要なＶＦＢレベルまで移
行させようとするが、誤差増幅器４７の出力レベル（Ｖ
Ｋ）が、フォトカプラ５０のダイオード５０ａの順電流
を流さない領域から流し始めて、ＶＦＢとして、一次側
ＰＷＭ回路５１に伝達されるため、ＶＦＢがＰＷＭ回路
５１内の発振器の範囲内に移行するまでには、ｔ３分の
遅れが発生し、ｔ３期間分だけ、電力変換スイッチング
素子３１を駆動させるパルス制御信号（Ｖｇ）は送出さ
れない。従って、伝達時間の遅れにより、必要以上の出
力電圧低下になってしまう。
５３に接続されていた負荷３７が無負荷領域（０％領
域）から重負荷領域に瞬時に移行したとする。負荷率が
急激に変化したことで、出力電圧（Ｖｏ）が低下する
が、誤差増幅器４７の出力レベル（ＶＫ）が下がり、ダ
イオード５０ａに流れる順電流（Ｉｏ）が増加し、ＰＷ
Ｍ回路５１内の発振器の範囲から外れていた地点から低
下した電圧を補正しようと、必要なＶＦＢレベルまで移
行させようとするが、誤差増幅器４７の出力レベル（Ｖ
Ｋ）が、フォトカプラ５０のダイオード５０ａの順電流
を流さない領域から流し始めて、ＶＦＢとして、一次側
ＰＷＭ回路５１に伝達されるため、ＶＦＢがＰＷＭ回路
５１内の発振器の範囲内に移行するまでには、ｔ３分の
遅れが発生し、ｔ３期間分だけ、電力変換スイッチング
素子３１を駆動させるパルス制御信号（Ｖｇ）は送出さ
れない。従って、伝達時間の遅れにより、必要以上の出
力電圧低下になってしまう。
【００１５】すなわち、上記した従来の構成の場合、変
動電流量が大きく、且つ変動時間が速い負荷急変現象が
発生したとき、出力電圧が異常低下してしまい、その結
果、負荷素子の動作不安定を引き起こす可能性がある。
動電流量が大きく、且つ変動時間が速い負荷急変現象が
発生したとき、出力電圧が異常低下してしまい、その結
果、負荷素子の動作不安定を引き起こす可能性がある。
【００１６】その理由は、上記した従来の構成において
は、急峻な負荷急変が発生したときの出力電圧の変動を
補正するための帰還信号源が、負荷急変が発生する寸前
ではＰＷＭ回路の発振器の範囲から十分外れてしまう領
域に位置しており、負荷急変が発生したときに、帰還信
号がＰＷＭ回路の発振器の範囲に到達するまでに、遅延
が発生してしまう、ためである。
は、急峻な負荷急変が発生したときの出力電圧の変動を
補正するための帰還信号源が、負荷急変が発生する寸前
ではＰＷＭ回路の発振器の範囲から十分外れてしまう領
域に位置しており、負荷急変が発生したときに、帰還信
号がＰＷＭ回路の発振器の範囲に到達するまでに、遅延
が発生してしまう、ためである。
【００１７】
【発明が解決しようとする課題】したがって、本発明が
解決しようとする課題は、スイッチング電源装置に接続
されている負荷素子が無負荷および軽負荷状態から急峻
に重負荷状態に移行したときに、スイッチング電源装置
の帰還信号の伝達遅れにより必要以上の出力電圧の低下
を生じてしまうことを抑制する、スイッチング電源装置
を提供することである。
解決しようとする課題は、スイッチング電源装置に接続
されている負荷素子が無負荷および軽負荷状態から急峻
に重負荷状態に移行したときに、スイッチング電源装置
の帰還信号の伝達遅れにより必要以上の出力電圧の低下
を生じてしまうことを抑制する、スイッチング電源装置
を提供することである。
【００１８】
【課題を解決するための手段】上記課題を解決するため
の手段を提供する本発明のスイッチング電源回路は、直
流入力電源を入力端に受け電圧変換用トランスの一次側
に接続されたスイッチング手段の開閉により前記電圧変
換用トランスの二次側に交流電圧を発生させ、前記交流
電圧を整流回路、及び平滑フィルタを介して直流電圧に
変換して出力し、出力端に接続された負荷へ電力を供給
する構成とされており、出力電圧を監視し前記出力電圧
の状態を二次側から一次側に絶縁された状態で伝達する
ため伝達素子の動作を制御する出力誤差検出回路と、前
記伝達素子の出力を受ける受信素子の出力を帰還信号と
して入力し、前記帰還信号のレベルに基づき前記スイッ
チング手段の制御端子へ供給するパルス制御信号を出力
する制御信号生成回路と、を備え、前記出力誤差検出回
路の前記伝達素子には所定のバイアス電圧がかけられて
おり、負荷軽減もしくは無負荷状態で前記制御信号生成
回路に前記スイッチング手段へのパルス制御信号を送出
しないレベルの帰還信号が入力されている状態から、負
荷が変化し前記出力電圧が低下したときに、前記帰還信
号は、前記制御信号生成回路が前記スイッチング手段に
対してパルス制御信号を出力するレベルにまでに速やか
に移行する構成とされている。
の手段を提供する本発明のスイッチング電源回路は、直
流入力電源を入力端に受け電圧変換用トランスの一次側
に接続されたスイッチング手段の開閉により前記電圧変
換用トランスの二次側に交流電圧を発生させ、前記交流
電圧を整流回路、及び平滑フィルタを介して直流電圧に
変換して出力し、出力端に接続された負荷へ電力を供給
する構成とされており、出力電圧を監視し前記出力電圧
の状態を二次側から一次側に絶縁された状態で伝達する
ため伝達素子の動作を制御する出力誤差検出回路と、前
記伝達素子の出力を受ける受信素子の出力を帰還信号と
して入力し、前記帰還信号のレベルに基づき前記スイッ
チング手段の制御端子へ供給するパルス制御信号を出力
する制御信号生成回路と、を備え、前記出力誤差検出回
路の前記伝達素子には所定のバイアス電圧がかけられて
おり、負荷軽減もしくは無負荷状態で前記制御信号生成
回路に前記スイッチング手段へのパルス制御信号を送出
しないレベルの帰還信号が入力されている状態から、負
荷が変化し前記出力電圧が低下したときに、前記帰還信
号は、前記制御信号生成回路が前記スイッチング手段に
対してパルス制御信号を出力するレベルにまでに速やか
に移行する構成とされている。
【００１９】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明のスイッチング電源回路は、その好ましい
一実施の形態において、直流入力電源を入力端から受け
電圧変換用トランスの一次側に接続された電力変換スイ
ッチング素子（４）の開閉により、前記電圧変換用トラ
ンスの二次側に交流電圧を発生させ、交流電圧を整流回
路（７、８）、平滑フィルタ（１１）を介して直流電圧
に変換して出力し、出力端に接続された負荷へ電力を供
給する構成とされており、負荷への安定した電力を供給
するための回路手段として、出力電圧を監視し前記出力
電圧に基づき発光素子（６ａ）の発光を制御する出力誤
差検出回路（２２）を備えており、発光素子（６ａ）か
ら光を受光し電気信号を出力する受光素子（６ｂ）の出
力を帰還信号（ＶＦＢ）として入力し、前記帰還信号
と、発振手段で生成する周期信号波形とのレベルの大小
関係に基づき、前記スイッチング手段の制御端子へ供給
する制御信号を出力する制御信号生成回路（５）を備え
ており、出力誤差検出回路（２２）において、発光素子
には常にバイアス電圧がかけられている。
する。本発明のスイッチング電源回路は、その好ましい
一実施の形態において、直流入力電源を入力端から受け
電圧変換用トランスの一次側に接続された電力変換スイ
ッチング素子（４）の開閉により、前記電圧変換用トラ
ンスの二次側に交流電圧を発生させ、交流電圧を整流回
路（７、８）、平滑フィルタ（１１）を介して直流電圧
に変換して出力し、出力端に接続された負荷へ電力を供
給する構成とされており、負荷への安定した電力を供給
するための回路手段として、出力電圧を監視し前記出力
電圧に基づき発光素子（６ａ）の発光を制御する出力誤
差検出回路（２２）を備えており、発光素子（６ａ）か
ら光を受光し電気信号を出力する受光素子（６ｂ）の出
力を帰還信号（ＶＦＢ）として入力し、前記帰還信号
と、発振手段で生成する周期信号波形とのレベルの大小
関係に基づき、前記スイッチング手段の制御端子へ供給
する制御信号を出力する制御信号生成回路（５）を備え
ており、出力誤差検出回路（２２）において、発光素子
には常にバイアス電圧がかけられている。
【００２０】より詳しくは、発光素子（６ａ）はダイオ
ードよりなり、ダイオードのアノードには前記電圧変換
用トランスの二次側の補助電源回路（２７）で二次側交
流電圧を整流し定電圧化してなる補助電源電圧が供給さ
れ、ダイオードのカソードには、前記補助電源電圧を抵
抗で分圧した電圧が供給されており、ダイオードのカソ
ードには、このダイオードに流れる順電流を調整する誤
差増幅器（１９）の出力端が接続されている。誤差増幅
器（１９）の出力電圧によってダイオードがバイアスさ
れない状態になると、ダイオードは補助電源電圧を抵抗
で分圧した電圧でバイアスされる。
ードよりなり、ダイオードのアノードには前記電圧変換
用トランスの二次側の補助電源回路（２７）で二次側交
流電圧を整流し定電圧化してなる補助電源電圧が供給さ
れ、ダイオードのカソードには、前記補助電源電圧を抵
抗で分圧した電圧が供給されており、ダイオードのカソ
ードには、このダイオードに流れる順電流を調整する誤
差増幅器（１９）の出力端が接続されている。誤差増幅
器（１９）の出力電圧によってダイオードがバイアスさ
れない状態になると、ダイオードは補助電源電圧を抵抗
で分圧した電圧でバイアスされる。
【００２１】このように、本発明においては、常に、出
力誤差検出回路の一次二次伝達素子（二次側の出力電圧
の状態を一次側で伝達するための発光素子）へバイアス
をかける機能を備えている。
力誤差検出回路の一次二次伝達素子（二次側の出力電圧
の状態を一次側で伝達するための発光素子）へバイアス
をかける機能を備えている。
【００２２】無負荷状態で、ＰＷＭ回路（５）が、電力
変換スイッチング素子（４）への駆動パルス制御信号を
ださない帰還信号を入力されていても、常に、帰還信号
源となるフォトカプラのダイオード（６ａ）にバイアス
がかかっているので、負荷急変が発生して出力電圧が低
下したときに、ＰＷＭ回路が必要とする電力変換スイッ
チング素子のパルス制御信号の帰還信号レベルまで即座
に移行するため、帰還信号の発振器内への到達遅延が短
くなる。このため、短縮された遅延時間分、出力電圧の
低下が抑制され、この結果、負荷素子の動作電圧不足に
よる不安定動作の発生をし難くすることができる。
変換スイッチング素子（４）への駆動パルス制御信号を
ださない帰還信号を入力されていても、常に、帰還信号
源となるフォトカプラのダイオード（６ａ）にバイアス
がかかっているので、負荷急変が発生して出力電圧が低
下したときに、ＰＷＭ回路が必要とする電力変換スイッ
チング素子のパルス制御信号の帰還信号レベルまで即座
に移行するため、帰還信号の発振器内への到達遅延が短
くなる。このため、短縮された遅延時間分、出力電圧の
低下が抑制され、この結果、負荷素子の動作電圧不足に
よる不安定動作の発生をし難くすることができる。
【００２３】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して詳細に説明する。図１は、本発明の一実施例の構成
を示す図である。図１を参照すると、本発明の一実施例
は、入力ＤＣ電源１が接続される入力端Ｉ１、Ｉ２間に
接続される入力フィルタコンデンサ２と、入力端Ｉ１、
Ｉ２間にコンデンサ２と並置され、直列に接続された電
力変換用絶縁トランス３の一次巻線３ａ及び電力変換用
スイッチング素子４を備え、電力変換用絶縁トランス３
の二次巻線３ｂの一端に一端（アノード端子）が接続さ
れたダイオードよりなる整流素子７と、整流素子７の他
端（カソード端子）と二次巻線３ｂの他端間に接続され
たダイオードよりなる整流素子８と、整流素子７、８の
接続点に一端が接続されたチョークコイル９と、チョー
クコイル９の他端と二次巻線３ｂの他端間に接続された
コンデンサ１０からなる整流平滑回路１１と、を備え、
チョークコイル９とコンデンサ１０の一端の接続点と、
コンデンサ１０の他端はそれぞれ出力端Ｏ１、Ｏ２に接
続され、出力端Ｏ１、Ｏ２間に負荷１２が接続される。
詳細に説明すべく、本発明の実施例について図面を参照
して詳細に説明する。図１は、本発明の一実施例の構成
を示す図である。図１を参照すると、本発明の一実施例
は、入力ＤＣ電源１が接続される入力端Ｉ１、Ｉ２間に
接続される入力フィルタコンデンサ２と、入力端Ｉ１、
Ｉ２間にコンデンサ２と並置され、直列に接続された電
力変換用絶縁トランス３の一次巻線３ａ及び電力変換用
スイッチング素子４を備え、電力変換用絶縁トランス３
の二次巻線３ｂの一端に一端（アノード端子）が接続さ
れたダイオードよりなる整流素子７と、整流素子７の他
端（カソード端子）と二次巻線３ｂの他端間に接続され
たダイオードよりなる整流素子８と、整流素子７、８の
接続点に一端が接続されたチョークコイル９と、チョー
クコイル９の他端と二次巻線３ｂの他端間に接続された
コンデンサ１０からなる整流平滑回路１１と、を備え、
チョークコイル９とコンデンサ１０の一端の接続点と、
コンデンサ１０の他端はそれぞれ出力端Ｏ１、Ｏ２に接
続され、出力端Ｏ１、Ｏ２間に負荷１２が接続される。
【００２４】さらに、二次側巻線３ｃ（二次側補助巻
線）の一端にアノード端子が接続されたダイオードより
なる整流素子２３と、整流素子２３のカソード端子と二
次巻線３ｃの他端間に接続されたコンデンサ２４と、整
流素子２３のカソード端子のコンデンサ２４の接続点電
圧を第１の端子に入力し、二次巻線３ｃの他端に第３の
端子が接続された定電圧回路２５と、定電圧回路２５の
第３の端子（出力端）と二次巻線３ｃの他端間に接続さ
れたコンデンサ２６とを備えた補助電源回路２７を備え
ている。
線）の一端にアノード端子が接続されたダイオードより
なる整流素子２３と、整流素子２３のカソード端子と二
次巻線３ｃの他端間に接続されたコンデンサ２４と、整
流素子２３のカソード端子のコンデンサ２４の接続点電
圧を第１の端子に入力し、二次巻線３ｃの他端に第３の
端子が接続された定電圧回路２５と、定電圧回路２５の
第３の端子（出力端）と二次巻線３ｃの他端間に接続さ
れたコンデンサ２６とを備えた補助電源回路２７を備え
ている。
【００２５】補助電源回路２７のコンデンサ２６の一の
端子と他の端子間に、該コンデンサ２６と並列に接続さ
れた抵抗器２０、抵抗器２１と、コンデンサ２６と抵抗
器２０との接続点に一端が接続された抵抗Ｒと、抵抗Ｒ
の他端にアノード端子が接続されたダイオード６ａと、
ダイオード６ａのカソード端子に出力端が接続された誤
差増幅器１９とを備え、出力端Ｏ１に一端が接続された
抵抗器１３と、抵抗器１３の他端に一端が接続され他端
が出力端Ｏ２間に接続された抵抗器１４と、抵抗器１３
と抵抗器１４の接続点と、誤差増幅器１９の出力端間に
接続された、抵抗１５と、該抵抗１５と並列に接続され
た、抵抗１６とコンデンサ１７よりなる直列回路と、を
備え、抵抗器１４の一端が誤差増幅器１９に入力される
とともに、抵抗２０と２１の接続点が、ダイオード６ａ
のカソード端子に接続されている出力誤差回路２２を備
えている。二次巻線３ｃの他端と、コンデンサ２４、２
６と、定電圧回路２５と、抵抗器２１と、誤差増幅器１
９と、抵抗器１４の接続点は、出力端Ｏ２に接続されて
いる。
端子と他の端子間に、該コンデンサ２６と並列に接続さ
れた抵抗器２０、抵抗器２１と、コンデンサ２６と抵抗
器２０との接続点に一端が接続された抵抗Ｒと、抵抗Ｒ
の他端にアノード端子が接続されたダイオード６ａと、
ダイオード６ａのカソード端子に出力端が接続された誤
差増幅器１９とを備え、出力端Ｏ１に一端が接続された
抵抗器１３と、抵抗器１３の他端に一端が接続され他端
が出力端Ｏ２間に接続された抵抗器１４と、抵抗器１３
と抵抗器１４の接続点と、誤差増幅器１９の出力端間に
接続された、抵抗１５と、該抵抗１５と並列に接続され
た、抵抗１６とコンデンサ１７よりなる直列回路と、を
備え、抵抗器１４の一端が誤差増幅器１９に入力される
とともに、抵抗２０と２１の接続点が、ダイオード６ａ
のカソード端子に接続されている出力誤差回路２２を備
えている。二次巻線３ｃの他端と、コンデンサ２４、２
６と、定電圧回路２５と、抵抗器２１と、誤差増幅器１
９と、抵抗器１４の接続点は、出力端Ｏ２に接続されて
いる。
【００２６】ダイオード６ａとともにフォトカプラを構
成するフォトトランジスタ６ｂからの信号（ＶＦＢ）
は、ＰＷＭ回路５に供給され、ＰＷＭ回路５は、駆動パ
ルス制御信号Ｖｇを、ＮＭＯＳＥＦＥＴよりなる電力変
換用スイッチング素子４の制御端子（ゲート端子）に供
給し、電力変換用スイッチング素子４をオン・オフ制御
する。
成するフォトトランジスタ６ｂからの信号（ＶＦＢ）
は、ＰＷＭ回路５に供給され、ＰＷＭ回路５は、駆動パ
ルス制御信号Ｖｇを、ＮＭＯＳＥＦＥＴよりなる電力変
換用スイッチング素子４の制御端子（ゲート端子）に供
給し、電力変換用スイッチング素子４をオン・オフ制御
する。
【００２７】補助電源回路２７では、絶縁トランス３の
二次側補助巻線３ｃに発生した交流電圧を、整流素子２
３、コンデンサ２４にて平滑し、定電圧回路２５へ入力
し、定電圧回路２５の出力を、フィルタコンデンサ２６
で平滑化した電圧を、出力誤差検出器２２の動作電圧源
として供給する。
二次側補助巻線３ｃに発生した交流電圧を、整流素子２
３、コンデンサ２４にて平滑し、定電圧回路２５へ入力
し、定電圧回路２５の出力を、フィルタコンデンサ２６
で平滑化した電圧を、出力誤差検出器２２の動作電圧源
として供給する。
【００２８】出力誤差検出器２２において、フォトカプ
ラを構成するダイオード６ａは、補助電源回路２７の出
力電圧でアノード端子が駆動され、カソード端子は、補
助電源回路２７の出力電圧を分圧抵抗で分圧した電圧
で、バイアスされている。
ラを構成するダイオード６ａは、補助電源回路２７の出
力電圧でアノード端子が駆動され、カソード端子は、補
助電源回路２７の出力電圧を分圧抵抗で分圧した電圧
で、バイアスされている。
【００２９】次に図１に示した本発明の一実施例の動作
について、図２に示すタイムチャートを参照して説明す
る。図２において、Ｖｏは出力電圧、Ｉｏはダイオード
６ａの順電流、ＶＦＢは帰還信号（フォトトランジスタ
６ｂに流れる電流を電圧に変換した信号）、三角波はＰ
ＷＭ回路５の不図示の発振器から出力される周期信号波
形（三角波）、ＶｇはＰＷＭ回路５から出力されるパル
ス制御信号、ＶＫは、誤差増幅器１９の出力レベルであ
る。ＤＣ入力電源１から供給される任意の電圧によっ
て、ＰＷＭ回路５が動作を開始しスイッチング素子４の
動作を制御し、トランス３の二次側に交流電圧を発生さ
せ、整流素子７、整流素子８、フィルタ１０を介し誤差
増幅器１３の帰還制御により所望の安定した直流電圧を
得ることは、一般的なスイッチング電源回路方式として
知られているため詳しい動作説明は省略する。
について、図２に示すタイムチャートを参照して説明す
る。図２において、Ｖｏは出力電圧、Ｉｏはダイオード
６ａの順電流、ＶＦＢは帰還信号（フォトトランジスタ
６ｂに流れる電流を電圧に変換した信号）、三角波はＰ
ＷＭ回路５の不図示の発振器から出力される周期信号波
形（三角波）、ＶｇはＰＷＭ回路５から出力されるパル
ス制御信号、ＶＫは、誤差増幅器１９の出力レベルであ
る。ＤＣ入力電源１から供給される任意の電圧によっ
て、ＰＷＭ回路５が動作を開始しスイッチング素子４の
動作を制御し、トランス３の二次側に交流電圧を発生さ
せ、整流素子７、整流素子８、フィルタ１０を介し誤差
増幅器１３の帰還制御により所望の安定した直流電圧を
得ることは、一般的なスイッチング電源回路方式として
知られているため詳しい動作説明は省略する。
【００３０】図２のｔ０において、スイッチング電源装
置２８は、負荷率Ａ％で負荷素子１２に必要電力を供給
している。
置２８は、負荷率Ａ％で負荷素子１２に必要電力を供給
している。
【００３１】ｔ０点（時刻）において、帰還信号（ＶＦ
Ｂ）は、ＰＷＭ回路５内に設けられている発振器（図示
されない）の三角波内に位置しており、三角波とＶＦＢ
の交点で、スイッチング素子４の駆動パルス制御信号
（Ｖｇ）（ＶｇはＶＦＢが三角波よりもレベルが大きな
期間のパルス幅を有する）を送出している。
Ｂ）は、ＰＷＭ回路５内に設けられている発振器（図示
されない）の三角波内に位置しており、三角波とＶＦＢ
の交点で、スイッチング素子４の駆動パルス制御信号
（Ｖｇ）（ＶｇはＶＦＢが三角波よりもレベルが大きな
期間のパルス幅を有する）を送出している。
【００３２】ｔ１点から負荷率が減少し、Ａ％からＢ％
（ただし、Ａ＞Ｂ）へ移行し、出力電圧（Ｖｏ）は、負
荷率の減少に合わせ上昇していくと共に、負荷が軽減さ
れたことに伴い、二次側への供給パルス電力を低減させ
るために、パルス制御信号（Ｖｇ）を抑制するよう、誤
差検出回路２２が、帰還信号ＶＦＢを調整するよう働
く。
（ただし、Ａ＞Ｂ）へ移行し、出力電圧（Ｖｏ）は、負
荷率の減少に合わせ上昇していくと共に、負荷が軽減さ
れたことに伴い、二次側への供給パルス電力を低減させ
るために、パルス制御信号（Ｖｇ）を抑制するよう、誤
差検出回路２２が、帰還信号ＶＦＢを調整するよう働
く。
【００３３】ｔ２地点でさらに負荷率が低下し、Ｂ％か
ら０％になると、二次側に伝送された電力を吸収する負
荷が、スイッチング電源装置２８の出力側に接続された
回路しかなく、ほとんどゼロに等しくなるので、パルス
制御信号（Ｖｇ）を送出しないように、ＶＦＢのレベル
が調整される。
ら０％になると、二次側に伝送された電力を吸収する負
荷が、スイッチング電源装置２８の出力側に接続された
回路しかなく、ほとんどゼロに等しくなるので、パルス
制御信号（Ｖｇ）を送出しないように、ＶＦＢのレベル
が調整される。
【００３４】スイッチング素子４に駆動パルス制御信号
（Ｖｇ）を送出しないということは、フォトカプラのダ
イオード６ａ側の順電流が流れないように、誤差増幅器
１９が動作しており、誤差増幅器１９の出力（ＶＫ）に
よって、フォトカプラのダイオード６ａはバイアスされ
ないことになる。
（Ｖｇ）を送出しないということは、フォトカプラのダ
イオード６ａ側の順電流が流れないように、誤差増幅器
１９が動作しており、誤差増幅器１９の出力（ＶＫ）に
よって、フォトカプラのダイオード６ａはバイアスされ
ないことになる。
【００３５】誤差増幅器１９の出力（ＶＫ）によってバ
イアスされない状態になると、フォトカプラのダイオー
ド６ａは、抵抗器２１にてバイアスされ、ＶＫのレベル
は、抵抗器２０と抵抗器２１により固定される。
イアスされない状態になると、フォトカプラのダイオー
ド６ａは、抵抗器２１にてバイアスされ、ＶＫのレベル
は、抵抗器２０と抵抗器２１により固定される。
【００３６】固定されたレベルは、ＰＷＭ回路５内の発
振器（図示されない）の三角波にかからない位置に抑え
るように設定されている。
振器（図示されない）の三角波にかからない位置に抑え
るように設定されている。
【００３７】ｔ３地点でほとんどゼロであった負荷率
が、急峻にＣ％に到達し始め、負荷率が上昇するに従い
出力電力は消費されていく。
が、急峻にＣ％に到達し始め、負荷率が上昇するに従い
出力電力は消費されていく。
【００３８】今まで、スイッチング素子４の制御端子に
パルス制御信号（Ｖｇ）が送出されていなかったため、
消費された電力を補おうと、必要なパルス制御信号（Ｖ
ｇ）を送出するために、誤差検出回路１９は、出力電圧
（Ｖｏ）の低下を検出し、誤差増幅器１９はフォトカプ
ラのダイオード６ａに順電流を流そうとする。
パルス制御信号（Ｖｇ）が送出されていなかったため、
消費された電力を補おうと、必要なパルス制御信号（Ｖ
ｇ）を送出するために、誤差検出回路１９は、出力電圧
（Ｖｏ）の低下を検出し、誤差増幅器１９はフォトカプ
ラのダイオード６ａに順電流を流そうとする。
【００３９】元々、負荷率がほとんどゼロの地点でフォ
トカプラのダイオード６ａはバイアスされているため、
誤差増幅器１９により出力レベル（ＶＫ）が調整され、
フォトカプラ６のダイオード６ａへ順電流が流れ始めて
から、帰還信号（ＶＦＢ）のレベルが、駆動パルス制御
信号（Ｖｇ）として必要な三角波の位置まで移行する遅
れ時間は、ｔ４程度で抑えられる。すなわち、フォトカ
プラのダイオード６ａがバイアスされていなかった従来
の方式に比べて、ＶＦＢが必要なパルス制御信号（Ｖ
ｇ）送出のレベルに到達するまでの期間が短縮できる。
トカプラのダイオード６ａはバイアスされているため、
誤差増幅器１９により出力レベル（ＶＫ）が調整され、
フォトカプラ６のダイオード６ａへ順電流が流れ始めて
から、帰還信号（ＶＦＢ）のレベルが、駆動パルス制御
信号（Ｖｇ）として必要な三角波の位置まで移行する遅
れ時間は、ｔ４程度で抑えられる。すなわち、フォトカ
プラのダイオード６ａがバイアスされていなかった従来
の方式に比べて、ＶＦＢが必要なパルス制御信号（Ｖ
ｇ）送出のレベルに到達するまでの期間が短縮できる。
【００４０】従って、出力電圧（Ｖｏ）が低下してから
復旧するまでの時間および復旧してから設定された出力
電圧で安定されるまでの時間が短縮される。
復旧するまでの時間および復旧してから設定された出力
電圧で安定されるまでの時間が短縮される。
【００４１】本実施例によれば、常に出力電圧の誤差検
出回路に設けた一次二次間信号伝達用素子であるフォト
カプラの発光素子にバイアスをかけているため、出力に
接続された負荷がほとんどなくなり、電力変換スイッチ
ング素子を駆動させるパルス信号をださないように出力
誤差検出回路がＰＷＭ回路に負帰還制御をかけている状
態から、急峻に重負荷領域に移行した場合でも、必要と
なる帰還信号への到達時間が速くなり、出力電圧の補正
が早く行われる。
出回路に設けた一次二次間信号伝達用素子であるフォト
カプラの発光素子にバイアスをかけているため、出力に
接続された負荷がほとんどなくなり、電力変換スイッチ
ング素子を駆動させるパルス信号をださないように出力
誤差検出回路がＰＷＭ回路に負帰還制御をかけている状
態から、急峻に重負荷領域に移行した場合でも、必要と
なる帰還信号への到達時間が速くなり、出力電圧の補正
が早く行われる。
【００４２】
【発明の効果】以上説明したように、本発明のスイッチ
ング電源回路は、出力電圧の誤差検出回路に設けた一次
二次間信号伝達用素子であるフォトカプラの発光素子に
対して常に所定のバイアス電圧をかけているため、スイ
ッチング電源回路の出力に接続された負荷がほとんどな
くなり、電力変換スイッチング素子を駆動させるパルス
制御信号を出力しないように、出力誤差検出回路が、Ｐ
ＷＭ回路に負帰還制御をかけている状態から、急峻に重
負荷領域に移行した場合でも、必要となる帰還信号への
到達時間が速くなり、出力電圧の補正を素早く行うこと
ができる。
ング電源回路は、出力電圧の誤差検出回路に設けた一次
二次間信号伝達用素子であるフォトカプラの発光素子に
対して常に所定のバイアス電圧をかけているため、スイ
ッチング電源回路の出力に接続された負荷がほとんどな
くなり、電力変換スイッチング素子を駆動させるパルス
制御信号を出力しないように、出力誤差検出回路が、Ｐ
ＷＭ回路に負帰還制御をかけている状態から、急峻に重
負荷領域に移行した場合でも、必要となる帰還信号への
到達時間が速くなり、出力電圧の補正を素早く行うこと
ができる。
【００４３】このため、本発明によれば、高速負荷変動
が生じた場合でも、出力誤差検出からＰＷＭ制御までの
負帰還応答が高速化されているため、過渡的な状態での
出力電圧の落ち込みを少なくすることができ、負荷素子
の動作電圧不足による不安定動作を発生しにくくするこ
とができる、という効果を奏する。
が生じた場合でも、出力誤差検出からＰＷＭ制御までの
負帰還応答が高速化されているため、過渡的な状態での
出力電圧の落ち込みを少なくすることができ、負荷素子
の動作電圧不足による不安定動作を発生しにくくするこ
とができる、という効果を奏する。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を示すタイムチャート
図である。
図である。
【図３】従来の構成の一例を示す図である。
【図４】図３に示した従来の構成の動作を示すタイムチ
ャート図である。
ャート図である。
１ 入力ＤＣ電源
２ コンデンサ
３ トランス
４ スイッチング素子
５ ＰＷＭ回路
６ａ ダイオード
６ｂ フォトトランジスタ
７ 整流素子
８ 整流素子
９ チョークコイル
１０ コンデンサ
１１ 平滑フィルタ
１２ 負荷素子
１３〜１６ 抵抗器
１７ コンデンサ
１９ 誤差増幅器
２０、２１ 抵抗器
２２ 出力誤差検出器
２３ 整流素子
２４ コンデンサ
２５ 定電圧回路
２６ コンデンサ
２７ 補助電源回路
２８ スイッチング電源装置
２９ 入力ＤＣ電源
３０ コンデンサ
３１ スイッチング素子
３２ トランス
３３、３５、３８ 整流素子
３４ チョークコイル
３６、４０、４１ コンデンサ
３７ 負荷素子
３９ 定電圧回路
４２、４３、４４、４５、４９ 抵抗器
４６ コンデンサ
４７ 誤差増幅器
４８ 出力誤差検出器
５０ フォトカプラ
５０ａダイオード
５０ｂ フォトトランジスタ
５１ ＰＷＭ回路
５２ 平滑フィルタ
Ｉ１、Ｉ２ 入力端
Ｏ１、Ｏ２ 出力端
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02M 3/335
Claims (9)
- 【請求項１】直流入力電源を入力端に受け電圧変換用ト
ランスの一次側に接続されたスイッチング手段の開閉に
より前記電圧変換用トランスの二次側に交流電圧を発生
させ、前記交流電圧を整流回路、及び平滑フィルタを介
して直流電圧に変換して出力し、出力端に接続された負
荷へ電力を供給する構成とされており、 出力電圧を監視し前記出力電圧の状態を二次側から一次
側に絶縁された状態で伝達するため伝達素子の動作を制
御する出力誤差検出回路と、 前記伝達素子の出力を受ける受信素子の出力を帰還信号
として入力し、前記帰還信号のレベルに基づき前記スイ
ッチング手段の制御端子へ供給するパルス制御信号を出
力する制御信号生成回路と、を備え、 前記出力誤差検出回路の前記伝達素子には、二次側の交
流電圧を整流回路で整流し定電圧回路で定電圧化してな
る補助電源電圧を基準に生成される所定のバイアス電圧
がかけられており、負荷軽減もしくは無負荷状態で前記
制御信号生成回路に前記スイッチング手段へのパルス制
御信号を送出しないレベルの帰還信号が入力されている
状態から、負荷が変化し前記出力電圧が低下したとき
に、前記帰還信号は、前記制御信号生成回路が前記スイ
ッチング手段に対してパルス制御信号を出力するレベル
にまでに速やかに移行する、ことを特徴とするスイッチ
ング電源回路。 - 【請求項２】直流入力電源を入力端に受け電圧変換用ト
ランスの一次側に接続されたスイッチング手段の開閉に
より、前記電圧変換用トランスの二次側に交流電圧を発
生させ、前記交流電圧を整流回路、及び平滑フィルタを
介して直流電圧に変換して出力し、出力端に接続された
負荷へ電力を供給する構成とされており、 出力電圧を監視し前記出力電圧に基づき発光手段の発光
を制御する出力誤差検出回路と、 前記発光手段から光を受光し電気信号を出力する受光手
段の出力を帰還信号として入力し、前記帰還信号と、発
振手段で生成する周期信号波形との振幅の大小に基づ
き、前記スイッチング手段の制御端子へ供給する制御信
号を出力する制御信号生成回路と、を備えたスイッチン
グ電源装置において、 前記出力誤差検出回路が、前記発光手段に対して、二次
側の交流電圧を整流回路で整流し定電圧回路で定電圧化
してなる補助電源電圧を基準に生成される所定のバイア
ス電圧をかけておく構成とされている、ことを特徴とす
るスイッチング電源回路。 - 【請求項３】前記発光手段がダイオードよりなり、前記
ダイオードの一端には、前記電圧変換用トランスの二次
側補助巻線に発生した交流電圧を整流し定電圧化してな
る補助電源電圧が供給され、前記ダイオードの他端に
は、前記出力誤差検出回路の誤差増幅器の出力端が接続
され順電流の量が調整され、さらに前記ダイオードの他
端には前記補助電源電圧を分圧した電圧が供給され、 前記誤差増幅器の出力電位によって前記ダイオードがバ
イアスされない状態になると、前記ダイオードは前記補
助電源電圧を分圧した電圧でバイアスされる、ことを特
徴とする請求項２記載のスイッチング電源回路。 - 【請求項４】直流入力電源を入力端に受け電圧変換用ト
ランスの一次側に接続されたスイッチング素子のオン及
びオフにより、前記電圧変換用トランスの二次側に交流
電圧を発生させ、前記交流電圧を整流回路、及び平滑フ
ィルタを介して直流電圧に変換して出力し、出力端に接
続された負荷に電力を供給するスイッチング電源回路に
おいて、 出力電圧を監視し前記出力電圧に基づき発光素子の発光
を制御する出力誤差検出回路が、二次側の交流電圧を整
流回路で整流し定電圧回路で定電圧化してなる補助電源
電圧を基準に生成されるバイアス電圧を、前記発光素子
に対してかける構成とされており、 前記発光素子とフォトカプラをなし、前記発光素子から
の光を受光し電気信号を出力する受光素子の出力を帰還
信号として入力とする一次側のＰＷＭ（パルス幅変調）
回路が、発振回路で生成する三角波信号波形と前記帰還
信号との振幅の大小に基づき、一次側の前記スイッチン
グ素子の制御端子へ供給するパルス制御信号を出力す
る、ことを特徴とするスイッチング電源回路。 - 【請求項５】直流電源を入力し電圧変換用トランスの一
次側に接続されたスイッチング素子のオン及びオフによ
り該トランス二次側に交流電圧を発生させ、前記交流電
圧を整流回路、及び平滑フィルタを介して直流電圧に変
換して出力端から出力し該出力端に接続された負荷へ電
力を供給する構成とされており、 前記出力端の出力電圧を監視し前記出力電圧に応じて発
光素子に流れる電流を可変させる制御を行う出力誤差検
出回路と、 前記発光素子の光を受光する受光素子からの電気信号を
帰還信号として入力し、該帰還信号の振幅に基づき、前
記一次側のスイッチング素子の制御端子に供給するパル
ス制御信号の送出の有無、及びパルス幅を制御する制御
信号生成回路と、を備えたスイッチング電源回路であっ
て、 前記出力誤差検出回路の前記発光素子には、前記電圧変
換用トランスの二次側の補助電源回路で二次側の交流電
圧を整流回路で整流し定電圧回路で定電圧化してなる補
助電源電圧を基準に生成される所定のバイアス電圧が供
給されており、 前記負荷が軽減して前記出力電圧の上昇に伴い前記発光
素子に流れる電流が減少し、前記帰還信号のレベルが低
下して前記一次側のスイッチング素子へのパルス制御信
号の供給が途絶えた状態から、前記負荷が増加して前記
出力電圧が下降し前記一次側のスイッチング素子の制御
端子に供給するパルス制御信号を再開する必要が生じた
場合、速やかに前記発光素子に電流が流れはじめ、前記
帰還信号は、前記スイッチング素子に対してパルス制御
信号を出力するレベルにまでに速やかに移行して前記ス
イッチング素子の制御端子にパルス制御信号が出力され
る、ことを特徴とするスイッチング電源回路。 - 【請求項６】前記補助電源回路が、前記トランスの二次
側補助巻線の一端に入力端が接続された整流素子と、 前記整流素子の出力端と、前記二次側補助巻線の他端の
間に接続された第１のコンデンサと、 前記整流素子の出力端を入力端に入力する三端子の定電
圧回路と、 前記定電圧回路の出力端と前記二次側補助巻線の他端の
間に接続された第２のコンデンサと、を備え、 前記第２のコンデンサの端子電圧が補助電源電圧とし
て、前記出力誤差検出回路に供給される、ことを特徴と
する請求項５記載のスイッチング電源回路。 - 【請求項７】前記出力誤差検出回路が、前記負荷に供給
される出力電圧を入力とする誤差増幅器を備え、前記発
光素子の一端には前記補助電源回路から出力される前記
補助電源電圧が供給され、前記誤差増幅器の出力端と前
記発光素子の他端との接続点には、前記補助電源電圧を
抵抗で分圧した電圧が供給され、 前記誤差増幅器の出力電位によって前記発光素子がバイ
アスされない状態になると、前記発光素子は前記補助電
源電圧を分圧した電圧でバイアスされる、ことを特徴と
する請求項５又は６記載のスイッチング電源回路。 - 【請求項８】前記出力誤差検出回路が、前記負荷に供給
される出力電圧を入力とする誤差増幅器を備え、前記発
光素子をなすダイオードのアノードには、前記補助電源
回路から出力される前記補助電源電圧が供給され、前記
ダイオードのカソードは、前記誤差増幅器の出力端に接
続されるとともに、前記補助電源電圧を抵抗で分圧した
電圧がバイアス電圧として供給され、 前記誤差増幅器の出力電位によって前記ダイオードがバ
イアスされない状態になると、前記ダイオードは前記補
助電源電圧を抵抗で分圧した電圧でバイアスされ、前記
バイアス電圧は、前記帰還信号が制御信号生成回路でパ
ルス制御信号を出力しないレベルとなるように設定され
ている、ことを特徴とする請求項５又は６記載のスイッ
チング電源回路。 - 【請求項９】前記制御信号生成回路が、前記受光素子か
ら出力される帰還信号と、発振器から発振出力される周
期的な三角波信号のレベルの大小関係でそのパルス幅が
規定されるパルス制御信号を生成するＰＷＭ（パルス幅
変調）回路よりなる、ことを特徴とする請求項５記載の
スイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380399A JP3471750B2 (ja) | 2000-12-14 | 2000-12-14 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380399A JP3471750B2 (ja) | 2000-12-14 | 2000-12-14 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186254A JP2002186254A (ja) | 2002-06-28 |
| JP3471750B2 true JP3471750B2 (ja) | 2003-12-02 |
Family
ID=18848587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380399A Expired - Fee Related JP3471750B2 (ja) | 2000-12-14 | 2000-12-14 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3471750B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3717492B2 (ja) | 2003-04-16 | 2005-11-16 | ローム株式会社 | 電源装置 |
| KR100599787B1 (ko) | 2004-11-19 | 2006-07-12 | 삼성에스디아이 주식회사 | 전원 공급 장치 및 이의 ｉｃ 바이어스 전압 공급 방법 |
| JP5143104B2 (ja) * | 2009-09-30 | 2013-02-13 | コーセル株式会社 | スイッチング電源装置 |
| US9742304B2 (en) * | 2013-10-09 | 2017-08-22 | Hitachi Automotive Systems, Ltd. | Driver board and power converter |
-
2000
- 2000-12-14 JP JP2000380399A patent/JP3471750B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002186254A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10277134B2 (en) | Switching power supply device | |
| US7561452B2 (en) | Transformer-isolated flyback converters and methods for regulating output current thereof | |
| US7471522B2 (en) | Light load regulator for isolated flyback converter | |
| US20120250368A1 (en) | Power supply controller with input voltage compensation for efficiency and maximum power output | |
| US20060170288A1 (en) | Resonant DC-DC converter of multi-output type | |
| US11955896B2 (en) | Bias power regulator circuit for isolated converters with a wide output voltage range | |
| WO2009010802A2 (en) | Forward power converters | |
| CN111654189B (zh) | 谐振式电源转换装置 | |
| JP4862362B2 (ja) | スイッチング電源装置 | |
| EP1204199A2 (en) | Mains frequency synchronous burst mode power supply | |
| US6532159B2 (en) | Switching power supply unit | |
| US6373730B1 (en) | Switching power supply | |
| US7830676B2 (en) | Primary only constant voltage/constant current (CVCC) control in quasi resonant convertor | |
| US7760519B2 (en) | Primary only control quasi resonant convertor | |
| JP3471750B2 (ja) | スイッチング電源回路 | |
| CN110401347B (zh) | 直流电源装置 | |
| JP2842891B2 (ja) | スイッチング電源 | |
| JP2653713B2 (ja) | スイッチングレギュレータ | |
| JP2005304269A (ja) | スイッチング電源装置 | |
| JP2002044942A (ja) | スイッチング電源 | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| JPH0421358A (ja) | スイッチングレギュレータ | |
| JP2002369512A (ja) | スイッチング電源用集積回路 | |
| JPH11308861A (ja) | スイッチング電源 | |
| JPH07274496A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |