JP3471687B2 - Semiconductor substrate and manufacturing method thereof - Google Patents

Semiconductor substrate and manufacturing method thereof

Info

Publication number
JP3471687B2
JP3471687B2 JP33642199A JP33642199A JP3471687B2 JP 3471687 B2 JP3471687 B2 JP 3471687B2 JP 33642199 A JP33642199 A JP 33642199A JP 33642199 A JP33642199 A JP 33642199A JP 3471687 B2 JP3471687 B2 JP 3471687B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
crystal
growth
stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33642199A
Other languages
Japanese (ja)
Other versions
JP2001156002A (en
Inventor
広明 岡川
一行 只友
洋一郎 大内
雅弘 湖東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP33642199A priority Critical patent/JP3471687B2/en
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to KR1020017011785A priority patent/KR100677683B1/en
Priority to EP00909660A priority patent/EP1184897B8/en
Priority to US09/936,683 priority patent/US6940098B1/en
Priority to EP04022766A priority patent/EP1501118B1/en
Priority to DE60043122T priority patent/DE60043122D1/en
Priority to DE60030279T priority patent/DE60030279T2/en
Priority to PCT/JP2000/001588 priority patent/WO2000055893A1/en
Publication of JP2001156002A publication Critical patent/JP2001156002A/en
Application granted granted Critical
Publication of JP3471687B2 publication Critical patent/JP3471687B2/en
Priority to US10/842,777 priority patent/US7115486B2/en
Priority to US11/541,201 priority patent/US7589001B2/en
Priority to US11/529,905 priority patent/US7504324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基材及びその作
製方法に関し、特に転位欠陥が生じ易い半導体材料を用
いる場合に有用な構造及び方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method for manufacturing the same, and more particularly to a structure and method useful when a semiconductor material which is prone to dislocation defects is used.

【0002】[0002]

【従来の技術】GaN系材料を結晶成長する場合、Ga
N系材料は格子整合する基板がないためにサファイア、
SiC、スピネル、最近ではSiなどの格子整合しない
基板を用いている。しかしながら、格子整合しないこと
に起因し作製したGaNの膜中には1010個/cm2
の転位が存在している。近年高輝度の発光ダイオード、
半導体レーザーなどが実現されているが、特性向上を図
るためには転位密度の低減が望まれている。
2. Description of the Related Art Ga is used for crystal growth of GaN-based materials.
Sapphire, because N-based materials do not have a lattice-matched substrate,
Substrates that are not lattice-matched, such as SiC, spinel, and recently Si, are used. However, as many as 10 10 dislocations / cm 2 are present in the GaN film produced due to the lack of lattice matching. High brightness light emitting diode in recent years,
Although semiconductor lasers and the like have been realized, it is desired to reduce the dislocation density in order to improve the characteristics.

【0003】[0003]

【発明が解決しようとする課題】この転位密度低減を図
る方法としては、例えばGaN系半導体結晶等を、サフ
ァイア基板上にバッファ層、GaN層を成長しこれを下
地基板とし、前記基板上に部分的なマスクを設けて選択
成長する事でラテラル方向の結晶成長を行わせ、転位密
度を低減した高品質な結晶を得る方法が提案されている
(例えば特開平10−312971号公報)。
As a method for reducing the dislocation density, for example, a GaN-based semiconductor crystal or the like is grown on a sapphire substrate to form a buffer layer and a GaN layer, which is used as an underlying substrate, and is partially formed on the substrate. A method has been proposed in which a high-quality crystal with a reduced dislocation density is obtained by performing crystal growth in the lateral direction by providing a selective mask and performing selective growth (for example, JP-A-10-312971).

【0004】しかしながら上記の方法によれば、マスク
層上にラテラル方向成長された部分において、ラテラル
成長方向にc軸が微小量ながら傾斜するといった問題が
生じ、これにより結晶品質が低下するという新たな問題
が有ることが判明した(MSR1998 Fall 、Meeti
ng 予稿集G3・1)。これは、X線ロッキングカーブ
測定(XRC)の入射方位依存性を測定(¢スキャン)
することでも確認できる。即ち、ラテラル成長方向から
の入射X線によるX線ロッキングカーブの半値全幅(F
WHM)は、マスク層のストライプ方向からのX線によ
るFWHM値より大きくなっており、C軸の微小傾斜
(チルティング)に方位依存性がある事を示している。
この事は、マスク上のラテラル成長の合体部分に新たな
欠陥を多数誘起する可能性を示唆している。
However, according to the above method, there is a problem that the c-axis is tilted in the lateral growth direction with a small amount in the portion laterally grown on the mask layer, which causes deterioration of crystal quality. It turned out to be a problem (MSR 1998 Fall, Meeti
ng Proceedings G3.1). This measures the incident azimuth dependence of X-ray rocking curve measurement (XRC) (¢ scan)
You can also check by doing. That is, the full width at half maximum (F of the X-ray rocking curve due to the incident X-ray from the lateral growth direction (F
WHM) is larger than the FWHM value of X-rays from the stripe direction of the mask layer, which shows that the minute tilt (tilting) of the C axis has azimuth dependence.
This suggests that many new defects may be induced in the merged portion of the lateral growth on the mask.

【0005】このような問題を解消する試みとして、S
iCのベース基板上にバッファ層及びGaN層を設けた
基板に対して、SiC層にまで至るストライプ溝加工を
施して凸部を形成し、この凸部の上方部に位置すること
になるGaN層から結晶成長させる方法が提案されてい
る(MRS1998 Fall Meeting予稿集G3.38)。
この方法によればSiO2マスク層無しで選択成長させ
る事も出来、上述のSiO2マスクを用いることに起因
する各種の問題を解消することが可能となる。
As an attempt to solve such a problem, S
A substrate in which a buffer layer and a GaN layer are provided on an iC base substrate is subjected to stripe groove processing up to the SiC layer to form a convex portion, and the GaN layer to be located above the convex portion. Has proposed a method for crystal growth (MRS 1998 Fall Meeting Proceedings G3.38).
According to this method, selective growth can be performed without the SiO 2 mask layer, and various problems caused by using the above-mentioned SiO 2 mask can be solved.

【0006】上記方法は、ベース基板としてサファイア
基板を使用する事ができその方法も開示されている(例
えば、特開平11−191659号公報)。しかしなが
ら上記方法では、サファイアベース基板上にバッファ層
材料ならびにGaN系材料を結晶成長させ、一旦成長炉
から取り出し溝加工を施し、その後再び結晶成長を行う
というステップが必要となることから、製造プロセスが
複雑化するという新たな不都合が発生し、作業工程が多
くなりコストがかかるなどの問題を有していた。
In the above method, a sapphire substrate can be used as a base substrate, and a method thereof is also disclosed (for example, Japanese Patent Laid-Open No. 11-191659). However, the above method requires the steps of crystal growth of the buffer layer material and the GaN-based material on the sapphire base substrate, once taking out from the growth furnace, performing groove processing, and then performing crystal growth again. There is a problem that a new inconvenience occurs, the number of working steps increases, and the cost increases.

【0007】また(応用物理学会99秋予稿集2P−W
−8)ではGaN基板に段差をつけ埋め込み成長をする
ことで低転位密度領域を得る試みも開示されている。こ
こでは埋め込んだ層の一部に低転位密度領域が形成され
ている。しかしながら上記方法では低転位密度領域を得
るためには、凸部の間隔を広げる必要、もしくは凹部の
深さを深くする必要があった。このようにするため埋め
込みに時間をかけ厚く成長をする必要があり、厚膜化に
伴うクラックの発生、時間がかかるためコストがかか
る、など種々の問題を内在していた。
Also (Autumn of Applied Physics 99 Autumn Proceedings 2P-W
In -8), an attempt to obtain a low dislocation density region by forming a step on a GaN substrate and performing buried growth is also disclosed. Here, a low dislocation density region is formed in a part of the buried layer. However, in the above method, in order to obtain a low dislocation density region, it is necessary to widen the interval between the convex portions or deepen the depth of the concave portions. In order to do so, it is necessary to spend a lot of time for burying and to grow thickly, which causes various problems such as generation of cracks due to thickening of the film and cost because it takes time.

【0008】またSi基板上にGaN系材料を結晶成長
する試みもなされているが、GaN系結晶を成長すると
熱膨張係数差に起因した反りやクラックが発生し良質の
結晶成長を行えない問題があった。
Attempts have also been made to grow a GaN-based material on a Si substrate, but when a GaN-based crystal is grown, there arises a problem that warpage or cracks are generated due to a difference in thermal expansion coefficient, and good quality crystal growth cannot be performed. there were.

【0009】従って本発明は上記問題に鑑み、通常のマ
スク層を用いるELO成長に起因する種々の問題を回避
し、かつ製造工程の簡略化を図ることを目的としてい
る。またマスクを持たない段差構造の埋め込み成長に起
因した問題を解決する事を目的としている。さらにSi
基板等を用いた場合の反りやクラックの発生を押さえる
ことを目的としている。
Therefore, in view of the above problems, it is an object of the present invention to avoid various problems caused by ELO growth using a normal mask layer and to simplify the manufacturing process. It is also intended to solve the problem caused by the embedded growth of the step structure having no mask. Furthermore Si
The purpose is to suppress the occurrence of warpage and cracks when a substrate or the like is used.

【0010】[0010]

【課題を解決するための手段】本発明の半導体基材は、
基板と該基板上に気相成長された半導体結晶とからなる
半導体基材であって、前記基板の結晶成長面が凹凸面と
され、凹部はその層からは実質的に結晶成長し得ないマ
スクで覆われ、前記半導体結晶は該凹凸面における凸部
の上方部から専ら結晶成長されたものであることを特徴
とするものである。この場合、上記半導体結晶は、Al
x Ga 1-x-y In y N(0≦x≦1、0≦y≦1)によっ
て決定される半導体からなる結晶であることが望まし
い。
The semiconductor substrate of the present invention comprises:
A semiconductor substrate comprising a substrate and a semiconductor crystal vapor-deposited on the substrate, wherein the crystal growth surface of the substrate is an uneven surface, and the recess has substantially no crystal growth from the layer. The semiconductor crystal is characterized by being exclusively crystal-grown from the upper portion of the convex portion on the uneven surface. In this case, the semiconductor crystal is Al
x Ga 1-xy In y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1)
It is desirable that it is a crystal made of a semiconductor determined by the above .

【0011】上記基板の結晶成長面の凸部、平行なス
トライプ形状からなる凸部とすることが好ましい。さら
に、凹部の幅を凸部の幅よりも広くし、該ストライプの
長手方向は、サファイア基板の場合には、該基板の<1
1−20>方向、サファイアを除く材料からなる基板の
場合には、基板上に成長する半導体結晶の<1−100
>方向とすることがより好ましい。
[0011] protrusion of the crystal growth surface of the substrate, it is preferable that the convex portion made of parallel stripes. Furthermore, the width of the concave portion is made wider than that of the convex portion,
In the case of a sapphire substrate, the longitudinal direction is <1 of that substrate.
1-20> direction of a substrate made of a material other than sapphire
In some cases, <1-100 of the semiconductor crystal grown on the substrate.
It is more preferable that the direction> .

【0012】本発明にかかるより具体的な半導体基材
は、基板と該基板上に気相成長された半導体結晶とから
なる半導体基材であって、前記基板の結晶成長面が凹凸
面とされ、凹部はその層からは実質的に結晶成長し得な
いマスクで覆われ、前記半導体結晶は該凹凸面における
凸部の上方部から専ら結晶成長された半導体基材におい
て、前記凹凸面が成長された半導体結晶で覆われてお
り、この半導体結晶層と前記凹凸面における凹部との間
には空洞部が形成されていることを特徴とするものであ
る。
A more specific semiconductor base material according to the present invention is a semiconductor base material comprising a substrate and a semiconductor crystal vapor-grown on the substrate, wherein the crystal growth surface of the substrate is an uneven surface. , The concave portion is covered with a mask in which crystal growth is substantially impossible from the layer, and the semiconductor crystal is grown on the semiconductor substrate exclusively from above the convex portion on the uneven surface, and the uneven surface is grown. The semiconductor crystal layer is covered with a semiconductor crystal, and a cavity is formed between the semiconductor crystal layer and the recess in the uneven surface.

【0013】また、当該半導体基材を、基板の結晶成長
面を凹凸面とし、凹部をその層からは実質的に結晶成長
し得ないマスクで覆い、気相成長法により前記凹凸面に
おける凸部の上方部から専ら結晶成長されることで形成
された第一の半導体結晶と、この第一の半導体結晶の表
面を凹凸面とし、同様に凹部をその層からは実質的に結
晶成長し得ないマスクで覆い、その凸部の上方部から専
ら結晶成長されることで形成された第二の半導体結晶と
からなる構成とすることもできる。
In the semiconductor base material, the crystal growth surface of the substrate is formed into an uneven surface, and the concave portion is covered with a mask which cannot substantially grow crystals from the layer, and the convex portion on the uneven surface is formed by the vapor phase growth method. Of the first semiconductor crystal formed by crystal growth exclusively from the upper part of the, and the surface of the first semiconductor crystal is an uneven surface, and similarly, the recess cannot substantially grow from the layer. Alternatively, the mask may be covered with a second semiconductor crystal formed by growing crystals exclusively from the upper portion of the convex portion.

【0014】さらに、上記半導体基材における第二の半
導体結晶の表面を凹凸面とし、凹部をその層からは実質
的に結晶成長し得ないマスクで覆い、その上に同様に気
相成長法により形成された第3の半導体層乃至は同様の
工程を繰り返すことで多重的に形成された複数の半導体
層を具備させるようにしても良い。
Further, the surface of the second semiconductor crystal in the above semiconductor substrate is formed into an uneven surface, and the concave portion is covered with a mask from which the crystal growth is substantially impossible. The formed third semiconductor layer or the same steps may be repeated to provide a plurality of semiconductor layers formed in multiple layers.

【0015】本発明の半導体基材の製造方法は、基板上
に半導体結晶を気相成長させるにあたり、予め基板表面
を、凹部としての溝と、凸部としての凸条とを有するス
トライプ型の凹凸面とし、凹部の幅を凸部の幅よりも広
くし、該凹凸面における凹部をその層からは実質的に結
晶成長し得ないマスクで覆い、次いで該基板に対して原
料ガスを供給し、前記凹凸面における凸部の上方部から
専ら結晶成長される半導体結晶にて前記基板の凹凸面を
覆うことを特徴とする。また、該ストライプの長手方向
は、サファイア基板の場合には、該基板の<11−20
>方向、サファイアを除く材料からなる基板の場合に
は、基板上に成長する半導体結晶の<1−100>方向
とする。
According to the method for producing a semiconductor substrate of the present invention, when a semiconductor crystal is vapor-phase grown on a substrate, the surface of the substrate is previously prepared.
With a groove having a concave portion and a ridge having a convex portion.
Use a tripe-shaped concavo-convex surface so that the width of the recess is wider than the width of the protrusion.
Comb , the recesses on the uneven surface are covered with a mask that does not allow crystal growth substantially from the layer, and then a source gas is supplied to the substrate to grow crystals exclusively from the upper part of the projections on the uneven surface. The uneven surface of the substrate is covered with a semiconductor crystal. Also, the longitudinal direction of the stripe
In the case of a sapphire substrate, <11-20
> direction, when the substrate is made of material excluding sapphire
Is the <1-100> direction of the semiconductor crystal grown on the substrate.
And

【0016】[0016]

【作用】本発明は、バッファ層等すら形成していない状
態の基板に対して凹凸面を設け、凹部にその層からは実
質的に成長し得ないマスクで覆うことで、結晶成長当初
から実質的に低転位密度領域を形成可能なラテラル成長
を起こす素地面を予め提供しておく点に特徴を有する。
即ち、気相成長させた場合、成長初期には基板表面全体
に原料が拡散するが、凹部マスク上では結晶成長が生じ
難いため、凸部での成長が優位となり、ひいては凸部か
ら成長した層に覆われるというものである。
According to the present invention, by providing an uneven surface on a substrate in which no buffer layer or the like is formed, and covering the concave portion with a mask which cannot grow substantially from the layer, the crystal is grown substantially from the beginning. The feature is that a ground plane that causes lateral growth capable of forming a low dislocation density region is provided in advance.
That is, in the case of vapor phase growth, the raw material diffuses over the entire surface of the substrate in the initial stage of growth, but crystal growth does not easily occur on the concave mask, so growth at the convex portion becomes dominant, and by extension the layer grown from the convex portion. It is covered by.

【0017】この凸部の成長ではC軸と垂直方向のいわ
ゆるラテラル成長が起き、低転位密度領域の形成が達成
されることになる。このように低転位密度領域を有する
結晶基材の成長が、一回行うだけで可能となり、その後
の成長工程を連続して行うことができるものである。ま
た凹部での成長を抑えることができるため、ラテラル成
長の効率が良くなるものである。
In the growth of the convex portion, so-called lateral growth in the direction perpendicular to the C-axis occurs, and a low dislocation density region is formed. As described above, the growth of the crystal base material having the low dislocation density region can be performed only once, and the subsequent growth steps can be continuously performed. Further, since the growth in the recess can be suppressed, the efficiency of lateral growth is improved.

【0018】[0018]

【発明の実施の態様】以下図面に基いて、本発明の実施
態様につき詳細に説明する。図1(a)乃至(c)は本
発明に係る半導体基材の結晶成長状態を説明するための
断面図である。図において、1は基板であり、2は該基
板1上に気相成長された半導体結晶をそれぞれ示してい
る。基板1の結晶成長面には凸部11及び凹部12が形
成されており、前記凸部11の上方部から専ら結晶成長
が行われるよう構成されている。また凹部12は、その
層からは実質的に成長し得ないマスク3で覆われてい
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. 1A to 1C are cross-sectional views for explaining a crystal growth state of a semiconductor substrate according to the present invention. In the figure, 1 is a substrate, and 2 is a semiconductor crystal vapor-deposited on the substrate 1, respectively. A convex portion 11 and a concave portion 12 are formed on the crystal growth surface of the substrate 1, and the crystal growth is performed exclusively from above the convex portion 11. Also, the recess 12 is covered by a mask 3 which cannot grow substantially from that layer.

【0019】本発明でいう基板とは、各種の半導体結晶
層を成長させるためのベースとなる基板であって、格子
整合のためのバッファ層等も未だ形成されていない状態
のものを言う。このような基板としては、サファイア
(C面、A面、R面)、SiC(6H、4H、3C)、
GaN、Si、スピネル、ZnO,GaAs,NGOな
どを用いることができるが、発明の目的に対応するなら
ばこのほかの材料を用いてもよい。またこれら基板から
offしたものを用いてもよい。
The substrate referred to in the present invention is a substrate that serves as a base for growing various semiconductor crystal layers, and is in a state in which a buffer layer for lattice matching has not yet been formed. Examples of such a substrate include sapphire (C surface, A surface, R surface), SiC (6H, 4H, 3C),
GaN, Si, spinel, ZnO, GaAs, NGO, etc. can be used, but other materials may be used as long as they meet the purpose of the invention. Moreover, you may use what turned off from these substrates.

【0020】基板1上に成長される半導体結晶としては
種々の半導体材料を用いることができ、AlxGa1-x-y
InyN(0≦x≦1,0≦y≦1)ではx、yの組成
比を変化させたGaN、AlGaNInGaNなどが
例示できる。
As the semiconductor crystal grown on the substrate 1, various semiconductor materials can be used. Al x Ga 1-xy
For In y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1), GaN, AlGaN , InGaN, and the like having different composition ratios of x and y can be exemplified.

【0021】基板1の結晶成長面に形成される凸部11
は、その上方部から専ら結晶成長が行われるような形状
とすると有効である。「上方部から専ら結晶成長が行わ
れる」とは、凸部11の頂点ないし頂面及びその近傍で
の結晶成長が優勢に行い得る状態をいい、成長初期には
凹部での成長が生じてもよいが最終的には凸部11の結
晶成長が優勢となることを指す。
Protrusions 11 formed on the crystal growth surface of the substrate 1
Is effective when the crystal is grown exclusively from the upper part. "The crystal growth is performed exclusively from the upper part" means a state in which the crystal growth can be predominantly performed at the apex or the top surface of the convex portion 11 and in the vicinity thereof, even if the growth in the concave portion occurs at the initial stage of the growth. Good, but finally indicates that the crystal growth of the convex portion 11 becomes dominant.

【0022】また、凹部12上に作製するマスク3は、
その層からは実質的に結晶成長し得ない作用を果たして
いればよい。「その層からは実質的に成長し得ない」と
は結晶成長が生じ難い状態のことをいい、成長初期には
凹部マスク上での成長が生じてもよいが最終的には凸部
11の結晶成長が優勢となることを指す。つまり上方部
を起点としたラテラル成長により低転位密度領域が形成
されれば、従来のマスクを要するELOと同様の効果が
ある。これが本発明では基板の加工のみで、結晶成長一
回で低転位密度領域を形成できる点に特徴がある。以
下、この点についての説明を、図1、図2に基づいて行
う。
The mask 3 formed on the recess 12 is
It suffices that the layer has such a function that substantially no crystal growth is possible. The phrase “substantially unable to grow from that layer” means a state in which crystal growth is unlikely to occur, and growth may occur on the concave mask at the initial stage of growth, but finally the convex part 11 is formed. It means that crystal growth becomes dominant. That is, if the low dislocation density region is formed by the lateral growth starting from the upper portion, the same effect as that of the conventional ELO requiring a mask can be obtained. This is a feature of the present invention in that the low dislocation density region can be formed by one crystal growth only by processing the substrate. Hereinafter, this point will be described with reference to FIGS. 1 and 2.

【0023】図1、図2は凸部をストライプ状に形成し
たものの横断面図である。先ず、図1では、(a)図に示
すように溝幅Bに対し溝深さ(凸部高さ)hが深い基板
1を用いる場合を例示している。この場合原料ガスが凹
部12及びその近傍に十分至らず、また凹部12にはマ
スク3を施していることもあって、凸部11の上方部か
らしか結晶成長が起こらない。図1(b)において、20
はこの結晶成長開始時の結晶単位を示している。このよ
うな状況下、結晶成長が続くと凸部11の上方部を起点
とし横方向に成長した膜がつながって、やがて図1(c)
のように凹部に空洞部13を残したまま、基板1の凹凸
面を覆うことになる。この場合、横方向に成長した部
分、つまり凹部12上部には低転位領域が形成され、作
製した膜の高品質化が図れている。
FIGS. 1 and 2 are cross-sectional views of the projections formed in stripes. First, FIG. 1 illustrates a case where a substrate 1 having a deep groove depth (height of convex portion) h with respect to a groove width B is used as shown in FIG. In this case, the raw material gas does not sufficiently reach the concave portion 12 and its vicinity, and the concave portion 12 is provided with the mask 3, so that the crystal growth occurs only from the upper portion of the convex portion 11. In FIG. 1 (b), 20
Indicates the crystal unit at the start of this crystal growth. Under such a circumstance, if the crystal growth continues, the films grown in the lateral direction are connected from the upper part of the convex portion 11 as a starting point, and eventually the film shown in FIG.
As described above, the concave-convex surface of the substrate 1 is covered while leaving the hollow portion 13 in the concave portion. In this case, a low dislocation region is formed in the laterally grown portion, that is, in the upper portion of the recess 12, so that the quality of the produced film is improved.

【0024】図2は、溝幅Bに対し溝深さ(凸部高さ)
hが非常に浅い場合、もしくは凸部11の幅Aに対し溝
幅Bが非常に広い基板1を用いる場合を例示している
(図2(a)参照)。この場合、原料ガスは凹部12のマ
スク3上及びその近傍にまで到達し得るため凹部12で
の成長が生じる可能性はある。しかし、凸部上部での成
長に比べ成長速度は非常に遅い。これはマスク3上に到
達した原料が再びガス中に脱離する割合が多いからであ
る。而して、凸部11の上方部から横方向の結晶成長が
生じ、図2(b)に示すように、凸部11の上方部と凹部
12表面に結晶単位20が生成される状態となる。この
ような状況下、結晶成長が続くと凸部11の上方部を起
点とし横方向に成長した膜がつながって、やがて図2
(c)のように基板1の凹凸面を覆うことになる。この場
合、凸部11を起点とし横方向成長した部分が図1の例
に比べて多いため、低転位領域の割合が多く、作製した
膜全体でみると図1の場合に比べて高品質化が図れてい
ることになる。
FIG. 2 shows the groove depth (height of the protrusion) with respect to the groove width B.
The case where h is very shallow, or the case where the substrate 1 whose groove width B is extremely wider than the width A of the convex portion 11 is used is illustrated (see FIG. 2A). In this case, since the source gas can reach the mask 3 of the recess 12 and its vicinity, the growth of the recess 12 may occur. However, the growth rate is much slower than the growth on the top of the protrusion. This is because the raw material reaching the mask 3 is often desorbed into the gas again. Thus, lateral crystal growth occurs from the upper portion of the convex portion 11, and as shown in FIG. 2B, the crystal unit 20 is generated on the upper portion of the convex portion 11 and the surface of the concave portion 12. . Under such a circumstance, if the crystal growth continues, the films grown in the lateral direction from the upper portion of the convex portion 11 as a starting point are connected to each other, and eventually the film shown in FIG.
As shown in (c), the uneven surface of the substrate 1 is covered. In this case, since the number of laterally grown portions starting from the convex portion 11 is larger than that in the example of FIG. 1, the proportion of low dislocation regions is large, and the quality of the entire fabricated film is higher than that in the case of FIG. Will be achieved.

【0025】本発明にあっては、このような凸部11で
あれば特に制限はなく各種の形状を採用することができ
る。具体的には、上述したような溝幅Bに対し溝深さ
(凸部高さ)hが深い場合、溝幅Bに対し溝深さ(凸部
高さ)hが浅い場合、さらに溝幅Bに対し溝深さ(凸部
高さ)hが非常に浅い場合、もしくは凸部11の幅Aに
対し溝幅Bが非常に広い場合など種々の組み合わせを行
う事ができる。特に凸部11の幅Aに対し溝幅Bが広い
場合、凸部11上部を起点とし横方向成長した部分が多
くなり、低転位領域が広く形成される点で好ましい。
In the present invention, there is no particular limitation as long as it is such a convex portion 11, and various shapes can be adopted. Specifically, when the groove depth (height of protrusion) h is deeper than the groove width B as described above, and when the groove depth (height of protrusion) h is shallower than the groove width B, the groove width is further increased. Various combinations can be performed, such as when the groove depth (height of the convex portion) h is extremely shallow with respect to B, or when the groove width B is very large relative to the width A of the convex portion 11. In particular, when the groove width B is wider than the width A of the convex portion 11, the number of laterally grown portions starting from the upper portion of the convex portion 11 is increased and the low dislocation region is formed wide, which is preferable.

【0026】このような凹凸面の形成の態様としては、
島状の点在型の凸部、ストライプ型の凸条からなる凸
部、格子状の凸部、これらを形成する線が曲線である凸
部などが例示できる。これら凸部の態様の中でも、スト
ライプ型の凸条を設ける態様のものは、その作製工程を
簡略化できると共に、規則的なパターンが作製容易であ
る点で好ましい。ストライプの長手方向は任意であって
よいが、基板上に成長させる材料をGaNとした場合、
GaN系材料の<11−20>方向や<1−100>方
向が好ましい。特に<1−100>方向にした場合、
{1−101}面などの斜めファセットが形成され難い
ため横方向成長(ラテラル成長)が速くなる。この結果
凹凸面を覆うのが速くなる点で特に好ましい。
As a mode of forming such an uneven surface,
Examples thereof include island-shaped scattered convex portions, convex portions formed of stripe-shaped convex stripes, lattice-shaped convex portions, and convex portions in which the lines forming these are curved lines. Among these aspects of the protrusions, the aspect in which the stripe-shaped protrusions are provided is preferable because the production process can be simplified and a regular pattern can be easily produced. The longitudinal direction of the stripe may be arbitrary, but when the material to be grown on the substrate is GaN,
The <11-20> direction and <1-100> direction of the GaN-based material are preferable. Especially in the <1-100> direction,
Since it is difficult to form oblique facets such as {1-101} planes, lateral growth (lateral growth) becomes faster. As a result, it is particularly preferable in that the uneven surface can be covered more quickly.

【0027】凹部12上に形成するマスク3としては、
その層からは実質的に成長し得ないようにしていればよ
く、SiO、SiNx、TiO、ZrOなどが利
用できる。またこれら材料の積層構造とすることも可能
である。
As the mask 3 formed on the recess 12,
It suffices that the layer does not substantially grow, and SiO 2 , SiNx, TiO 2 , ZrO 2 or the like can be used. It is also possible to have a laminated structure of these materials.

【0028】図1に示す実施例のように、空洞部13を
残したまま基板1の凹凸部を埋め込み、続いてその上に
発光部を成長して発光素子を作製した場合、空洞部と半
導体界面の屈折率差が大きく取れる。この結果発光部下
方に向かった光がこの界面で反射される割合が増える。
例えばLEDを、サファイア基板面を下側にしてダイボ
ンドを行った場合は上方に取り出せる光量が増えるため
好ましい。
As in the embodiment shown in FIG. 1, when the uneven portion of the substrate 1 is buried with the hollow portion 13 left, and then the light emitting portion is grown thereon to manufacture a light emitting element, the hollow portion and the semiconductor are formed. A large difference in refractive index at the interface can be obtained. As a result, the proportion of light traveling downward from the light emitting portion is reflected at this interface.
For example, when the LED is die-bonded with the surface of the sapphire substrate facing downward, the amount of light that can be extracted upward is increased, which is preferable.

【0029】また空洞部13を残したまま埋め込む事
は、基板1とその上に成長する半導体層との接触面積を
小さくできるという事であるため、半導体中に格子定数
差や熱膨張係数差に起因する歪を低減できる面で好まし
い。この歪の低減は、サファイア上にGaN系材料を厚
く成長した時に発生する反りを低減させる効果がある。
特に従来法ではSi基板上にGaN系材料を結晶成長す
る際に熱膨張係数差に起因した反りやクラックが発生し
良質の結晶成長を行えない問題があったが、本発明によ
る歪低減によりこの問題を解消できる。
Further, since the contact area between the substrate 1 and the semiconductor layer grown on the substrate 1 can be made small by embedding the hollow portion 13 while leaving it, it is possible to reduce the difference in lattice constant and difference in thermal expansion coefficient in the semiconductor. It is preferable in that the distortion caused can be reduced. This reduction in strain has the effect of reducing the warpage that occurs when a GaN-based material is grown thick on sapphire.
In particular, in the conventional method, there was a problem that warpage or cracks occurred due to the difference in thermal expansion coefficient during crystal growth of a GaN-based material on a Si substrate, and high quality crystal growth could not be performed. You can solve the problem.

【0030】さらに基板1とその上に成長する半導体層
2との接触面積を小さくできる事を利用すると、半導体
層2を厚く成長していった場合、この小さい接触部に応
力が集中し、この部分から基板1と半導体層2の分離が
可能となる。これを応用する事でGaNなどの基板が作
製可能となる。
Further, taking advantage of the fact that the contact area between the substrate 1 and the semiconductor layer 2 grown thereon can be reduced, when the semiconductor layer 2 is grown thick, stress concentrates on this small contact portion, The substrate 1 and the semiconductor layer 2 can be separated from the portion. By applying this, a substrate such as GaN can be manufactured.

【0031】以上、基板1の上に半導体層2を一層だけ
成長する場合について説明したが、転位欠陥をより少な
くするために、同様な工程を2回繰り返すようにしても
よい。即ち、図4に示すように、上記と同様な手法にて
基板1の凹凸面を覆うように第一の半導体層2aの結晶
成長を行った後に、該第一の半導体層2aの表面を凹凸
面とする加工を施し、その上に気相成長により第一半導
体層2aの凸部11aの上方部から専ら結晶成長するよ
う、マスク3aを設けて第二の半導体結晶2bを形成す
ることもできる。この場合、特に基板1の凸部11と上
記第一の半導体層2aに形成する凸部11aの位置と
を、垂直方向にずらす態様にすれば、第二の半導体層2
bには第一の半導体層2aの凸部11a上部にある多く
の転位が伝播しないことになる。つまり、かかる構成と
すれば、第二の半導体層2b全域を低転位領域とするこ
とができ、より高品質の半導体層が得られるものであ
る。
Although the case where only one semiconductor layer 2 is grown on the substrate 1 has been described above, the same steps may be repeated twice in order to reduce dislocation defects. That is, as shown in FIG. 4, after the crystal growth of the first semiconductor layer 2a is performed so as to cover the uneven surface of the substrate 1 by the same method as described above, the surface of the first semiconductor layer 2a is uneven. It is also possible to form a second semiconductor crystal 2b by providing a mask 3a so that the surface of the first semiconductor layer 2a is exclusively crystallized from above the convex portion 11a of the first semiconductor layer 2a by vapor phase growth. . In this case, in particular, if the protrusion 11 of the substrate 1 and the position of the protrusion 11a formed on the first semiconductor layer 2a are vertically displaced, the second semiconductor layer 2 can be formed.
Many dislocations on the convex portion 11a of the first semiconductor layer 2a do not propagate to b. That is, with such a configuration, the entire second semiconductor layer 2b can be made to have a low dislocation region, and a higher quality semiconductor layer can be obtained.

【0032】また、第二の半導体結晶2bの表面をさら
に凹凸面とし、その上に同様に気相成長法により形成さ
れる第3の半導体層を形成するようにしても良い。或い
は、さらに同様の工程を繰り返して、複数の半導体層を
多重的に形成するようにしても良い。このような構成と
すれば、上述したような上下間の凸部の位置調整を意図
的に行わずとも、層を重ねる毎に伝播する転位を漸減さ
せることができる。
Further, the surface of the second semiconductor crystal 2b may be made uneven, and a third semiconductor layer similarly formed by vapor phase epitaxy may be formed thereon. Alternatively, the same steps may be repeated to form a plurality of semiconductor layers in multiple layers. With such a configuration, it is possible to gradually reduce the dislocation propagating each time the layers are stacked, without intentionally adjusting the positions of the upper and lower convex portions as described above.

【0033】凸部の形成は、例えば通常のフォトリソグ
ラフイ技術を使って凸部形状に応じてパターン化し、R
IE技術等を使ってエッチング加工を行うことで作製で
きる。
The protrusions are formed by patterning according to the shape of the protrusions using, for example, an ordinary photolithography technique, and R
It can be manufactured by etching using IE technology or the like.

【0034】基板上に半導体層の結晶成長を行う方法は
HVPE、MOCVD、MBE法などがよい。厚膜を作
製する場合はHVPE法が好ましいが、薄膜を形成する
場合はMOCVD法が好ましい。
As a method of growing a crystal of a semiconductor layer on a substrate, HVPE, MOCVD, MBE method or the like is preferable. The HVPE method is preferable when forming a thick film, but the MOCVD method is preferable when forming a thin film.

【0035】基板上に半導体層の結晶成長を行う時の成
長条件(ガス種、成長圧力、成長温度、など)は、本発
明の効果が出る範囲内であれば、目的に応じ使い分けれ
ばよい。
The growth conditions (gas species, growth pressure, growth temperature, etc.) for crystal growth of the semiconductor layer on the substrate may be selected according to the purpose as long as the effects of the present invention can be obtained. .

【0036】[0036]

【実施例】[実施例1]c面サファイア基板上にフォトレ
ジストのパターニング(幅:2μm、周期:6μm、ス
トライプ方位:ストライプ延伸方向がサファイア基板の
<11−20>方向)を行い、RIE(Reactive Ion E
tching)装置で2μmの深さまで断面方形型にエッチン
グした。続いて基板全面にSiO膜を0.1μm堆積
し、その後リフトオフ工程によりフォトレジスト及びそ
の上に堆積されたSiO膜を除去した。このようにし
て基板凹部にマスク層を施した。その後、MOVPE装置に
基板を装着し、水素雰囲気下で1100℃まで昇温し、
サーマルエッチングを行った。その後温度を500℃ま
で下げ、3族原料としてトリメチルガリウム(以下TM
G)を、N原料としてアンモニアを流し、GaN低温バ
ッファー層を成長した。つづいて温度を1000℃に昇
温し原料としてTMG・アンモニアを、ドーパントとし
てシランを流しn型GaN層を基板上に成長した。その
時の成長時間は、通常の凹凸の施していない場合のGa
N成長における4μmに相当する時間とした。
EXAMPLES Example 1 Photoresist patterning (width: 2 μm, period: 6 μm, stripe orientation: stripe extending direction is <11-20> direction of sapphire substrate) on a c-plane sapphire substrate, and RIE ( Reactive Ion E
Etching was performed in a rectangular shape with a tching device to a depth of 2 μm. Subsequently, a SiO 2 film was deposited to a thickness of 0.1 μm on the entire surface of the substrate, and then the photoresist and the SiO 2 film deposited thereon were removed by a lift-off process. In this way, the mask layer was applied to the concave portion of the substrate. After that, attach the substrate to the MOVPE device and raise the temperature to 1100 ° C in a hydrogen atmosphere,
Thermal etching was performed. After that, the temperature is lowered to 500 ° C., and trimethylgallium (hereinafter TM
G) was used as N raw material and ammonia was caused to flow to grow a GaN low temperature buffer layer. Subsequently, the temperature was raised to 1000 ° C. and TMG / ammonia as a raw material and silane as a dopant were flown to grow an n-type GaN layer on the substrate. At that time, the growth time is Ga when the normal unevenness is not applied.
The time corresponding to 4 μm in N growth was set.

【0037】成長後の断面を観察すると基板凹部マスク
上に若干の成長の痕跡は見られるものの、図2(c)に示
すように凹部に空洞部13を残したまま凹凸部を覆い、平
坦になったGaN膜が得られた。
When the cross section after the growth is observed, although there are some traces of the growth on the substrate recess mask, as shown in FIG. 2 (c), the recesses and protrusions are covered and the recesses and cavities 13 are left flat. The obtained GaN film was obtained.

【0038】比較のために、通常のc面サファイア基板
上に同じ成長条件で成膜したGaN層と、同じパターン
のSiO2マスクを使ってELO成長したGaN膜を用意し
た。評価は、InGaN(InN混晶比=0.2、10
0nm厚)を続けて成長して現れるピット(転位に対応
している)をカウントして転位密度とした。評価結果を
表1に示す。
For comparison, a GaN layer formed on a normal c-plane sapphire substrate under the same growth conditions and a GaN film grown by ELO using the SiO 2 mask of the same pattern were prepared. The evaluation was InGaN (InN mixed crystal ratio = 0.2, 10
The pits (corresponding to dislocations) appearing after continuous growth of 0 nm thickness were counted and used as the dislocation density. The evaluation results are shown in Table 1.

【0039】[0039]

【表1】 [Table 1]

【0040】実施例のサンプルでは転位密度の低減が従
来ELOと同程度に図れている事が判る。またXRCの
FWHMは170secと一番小さく、総合的にみて高
品質の膜であるといえる。
It can be seen that in the sample of the embodiment, the dislocation density can be reduced to the same extent as in the conventional ELO. The FWHM of XRC is 170 sec, which is the smallest, and it can be said that it is a high quality film as a whole.

【0041】[実施例2]実施例1で得られた膜に連続
してn型AlGaNクラッド層、InGaN発光層、p
型AlGaNクラッド層、p型GaNコンタクト層を順
に形成し、発光波長370nmの紫外LEDウエハーを作
製した。その後、電極形成、素子分離を行い、LED素子
とした。ウェハ全体で採取されたLEDチップの出力の平
均値と逆電流特性を評価した。比較対象としては、従来
のELO技術を使って上記構造を作製した紫外LEDチップと
通常のサファイア基板を使って上記構造を作製した紫外
LEDチップである。これらの評価結果を表2に示す。
[Example 2] An n-type AlGaN clad layer, an InGaN light emitting layer, a p-type layer were formed in succession to the film obtained in Example 1.
-Type AlGaN clad layer and p-type GaN contact layer were sequentially formed to produce an ultraviolet LED wafer having an emission wavelength of 370 nm. After that, electrodes were formed and elements were separated to obtain LED elements. The average value of the output of the LED chips collected on the entire wafer and the reverse current characteristics were evaluated. For comparison, an ultraviolet LED chip with the above structure manufactured using conventional ELO technology and an ultraviolet LED with the above structure manufactured using a normal sapphire substrate.
It is an LED chip. The results of these evaluations are shown in Table 2.

【0042】[0042]

【表2】 [Table 2]

【0043】表2に示すように本発明を用い作製したサ
ンプルでは従来例に比べ出力が高く、リーク電流の少な
い高品質のLEDが作製できる事がわかった。
As shown in Table 2, it was found that the sample manufactured by using the present invention can manufacture a high-quality LED with higher output and less leakage current than the conventional example.

【0044】[実施例3]次にGaNを基板として用い
た例を示す。GaN基板上にフォトレジストのパターニ
ング(幅:2μm、周期:6μm、ストライプ方位:G
aN基板の<1−100>)を行い、RIE(Reactive Ion Et
ching)装置で2μmの深さまで断面方形型にエッチン
グした。続いて基板全面にSiO膜を0.1μm厚さ
に堆積し、その後リフトオフ工程によりフォトレジスト
及びその上に堆積されたSiO膜を除去した。このよ
うに加工したGaN基板をMOVPE装置に装着し、窒素、
水素、アンモニア混合雰囲気下で1000℃まで昇温し
た。その後、原料としてTMG・アンモニアを、ドーパ
ントとしてシランを流しn型GaN層を成長した。その
時の成長時間は通常の凹凸の施していない場合のGaN
成長における4μmに相当する時間とした。
[Embodiment 3] Next, an example using GaN as a substrate will be described. Patterning of photoresist on GaN substrate (width: 2 μm, period: 6 μm, stripe orientation: G
<1-100>) of aN substrate and perform RIE (Reactive Ion Et
Etching was performed in a rectangular cross section to a depth of 2 μm. Subsequently, a SiO 2 film having a thickness of 0.1 μm was deposited on the entire surface of the substrate, and then the photoresist and the SiO 2 film deposited thereon were removed by a lift-off process. The GaN substrate processed in this way was mounted on a MOVPE device, and nitrogen,
The temperature was raised to 1000 ° C. under a mixed atmosphere of hydrogen and ammonia. After that, TMG / ammonia as a raw material and silane as a dopant were flown to grow an n-type GaN layer. The growth time at that time is GaN in the case where the usual unevenness is not applied.
The time corresponding to 4 μm in growth was set.

【0045】成長後の断面を観察すると基板凹部マスク
上に若干の成長の痕跡、凸部側面への成長が見られるも
のの、図3に示すように空洞部を残したまま凹凸部を覆
い、平坦になったGaN膜が得られた。続いて得られた
膜のピットの評価を行った。基板としてもちいたGaN
のピット密度は2×105cm-3であったが、本実施例
の成長を行うと凸部上部で1×105cm-3、凹部上部
で5×103cm-3にピットが減少している事がわかっ
た。このように既に転位の少ない基板に対しても更なる
転位密度低減効果があることが確認できた。
When the cross section after the growth is observed, a slight trace of the growth and the growth on the side surface of the convex portion can be seen on the substrate concave mask, but as shown in FIG. The obtained GaN film was obtained. Subsequently, the pits of the obtained film were evaluated. GaN used as a substrate
Had a pit density of 2 × 10 5 cm −3 , but when the growth of this example was performed, the number of pits decreased to 1 × 10 5 cm −3 at the upper portion of the convex portion and 5 × 10 3 cm −3 at the upper portion of the concave portion. I knew that I was doing it. Thus, it was confirmed that the dislocation density can be further reduced even on a substrate having few dislocations.

【0046】[実施例4]実施例1で作製したGaN結
晶を第一結晶とし、その上に第二結晶を成長させた。ま
ずGaN第一結晶にフォトレジストのパターニング
(幅:2μm、周期:6μm、ストライプ方位:GaN
基板の<1−100>)を行い、RIE装置で2μmの深さま
で断面方形型にエッチングした。この時のパターニング
は基板凸部の上に第一結晶の凹部がくるような配置とし
た。続いて基板全面にSiO膜を0.1μm厚さに堆
積し、その後リフトオフ工程によりフォトレジスト及び
その上に堆積されたSiO膜を除去した。このような
加工後、MOVPE装置に基板を装着し、窒素、水素、アン
モニア混合雰囲気下で1000℃まで昇温した。その
後、原料としてTMG・アンモニアを、ドーパントとし
てシランを流しn型GaN層を成長した。その時の成長
時間は通常の凹凸の施していない場合のGaN成長にお
ける4μmに相当する時間とした。
[Example 4] The GaN crystal produced in Example 1 was used as a first crystal, and a second crystal was grown thereon. First, patterning a photoresist on the GaN first crystal (width: 2 μm, period: 6 μm, stripe orientation: GaN
<1-100>) of the substrate was performed, and a RIE device was used to etch a rectangular cross section to a depth of 2 μm. The patterning at this time was arranged so that the concave portion of the first crystal was located on the convex portion of the substrate. Subsequently, a SiO 2 film having a thickness of 0.1 μm was deposited on the entire surface of the substrate, and then the photoresist and the SiO 2 film deposited thereon were removed by a lift-off process. After such processing, the substrate was mounted on the MOVPE apparatus and heated to 1000 ° C. in a mixed atmosphere of nitrogen, hydrogen and ammonia. After that, TMG / ammonia as a raw material and silane as a dopant were flown to grow an n-type GaN layer. The growth time at that time was set to a time corresponding to 4 μm in GaN growth in the case where no regular unevenness was applied.

【0047】成長後の断面を観察すると基板凹部マスク
上に若干の成長の痕跡、凸部側面への成長が見られるも
のの、図4に示すように空洞部を残したまま凹凸部を覆
い、平坦になったGaN膜が得られた。続いて得られた
膜のピットの評価を行ったところ8×105cm-3にピ
ットが減少している事がわかった。このように本実施例
を繰り返す事により更なる転位密度低減効果があること
が確認できた。
When the cross section after the growth is observed, a slight trace of growth and growth on the side surface of the convex portion can be seen on the concave mask of the substrate, but as shown in FIG. The obtained GaN film was obtained. When the pits of the obtained film were evaluated subsequently, it was found that the pits were reduced to 8 × 10 5 cm -3 . Thus, it was confirmed that the effect of further reducing the dislocation density was obtained by repeating this example.

【0048】[0048]

【発明の効果】以上説明した通りの本発明の半導体基材
及びその作製方法によれば、基板に対して凸部を設け、
凹部にその層からは実質的に成長し得ないマスクで覆う
ことで、結晶成長当初から実質的に低転位密度領域を形
成可能なラテラル成長を優先的に行わせることができ
る。従って通常のマスク層を形成するELO成長に起因
する問題点である軸の微小チルティングによるラテラル
成長部の合体部分の新たな欠陥の発生の問題やオートド
ーピングの問題を解消できる。また、基板に上記加工を
施すだけで、一回の成長でバッファ層成長から発光部等
の半導体結晶層の成長を連続して行えるので、製造プロ
セスの簡略化が図れるという利点がある。特に凹部での
成長を抑えることが出きるため、ラテラル成長の効率が
良くなる利点がある。さらに空洞部の利用による反射率
向上や、残留歪の抑制などの効果もあり特性向上、低コ
スト化の面から非常に価値のある発明である。
As described above, according to the semiconductor substrate and the method for manufacturing the same of the present invention, the convex portion is provided on the substrate,
By covering the concave portion with a mask that cannot substantially grow from the layer, lateral growth capable of forming a substantially low dislocation density region from the beginning of crystal growth can be preferentially performed. Therefore, it is possible to solve the problem of the generation of a new defect in the merged portion of the lateral growth portion and the problem of autodoping, which are the problems caused by the ELO growth for forming a normal mask layer, due to the minute axis tilting. Further, since the growth of the buffer layer and the growth of the semiconductor crystal layer such as the light emitting portion can be continuously performed by one-time growth only by subjecting the substrate to the above processing, there is an advantage that the manufacturing process can be simplified. In particular, since it is possible to suppress the growth in the concave portion, there is an advantage that the efficiency of lateral growth is improved. Further, it is an extremely valuable invention from the viewpoint of improving the characteristics and reducing the cost because it has the effect of improving the reflectance and suppressing the residual strain by using the cavity.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
FIG. 1 is a cross-sectional view for explaining a crystal growth state of a semiconductor substrate according to the present invention.

【図2】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
FIG. 2 is a cross-sectional view for explaining a crystal growth state of a semiconductor substrate according to the present invention.

【図3】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
FIG. 3 is a cross-sectional view for explaining a crystal growth state of a semiconductor substrate according to the present invention.

【図4】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
FIG. 4 is a cross-sectional view for explaining a crystal growth state of a semiconductor substrate according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板 11 凸部 12 凹部 13 空洞部 2 半導体層 3 マスク 1 substrate 11 convex 12 recess 13 Cavity 2 semiconductor layers 3 masks

───────────────────────────────────────────────────── フロントページの続き (72)発明者 湖東 雅弘 兵庫県伊丹市池尻4丁目3番地 三菱電 線工業株式会社伊丹製作所内 (56)参考文献 特表2003−511871(JP,A) 特表2003−514392(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Koto 4-3 Ikejiri, Itami-shi, Hyogo Prefecture Itami Works, Mitsubishi Electric Wire & Cable Co., Ltd. (56) References 2003-511871 (JP, A) Special table 2003 -514392 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/205

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 サファイア基板と該基板上に気相成長
された半導体結晶とからなる半導体基材であって、半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面は、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とされ、凹部
の幅は凸部の幅よりも広く、かつ、該ストライプの長手
方向はサファイア基板の<11−20>方向であり、
部はその層からは実質的に結晶成長し得ないマスクで覆
われ、 前記半導体結晶は該凹凸面における凸部の上方部から
専ら結晶成長されたものであることを特徴とする半導体
基材。
1. A semiconductor substrate comprising a sapphire substrate and a semiconductor crystal vapor-deposited on the substrate, wherein the semiconductor crystal is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
There, the crystal growth surface of the substrate, and grooves as concave, a convex portion
It is a stripe-shaped uneven surface of which has a ridge of Te, recesses
The width of the stripe is wider than the width of the protrusion, and the length of the stripe
Direction is <11-20> direction of the sapphire substrate, the recess from the layer covered by the mask not substantially crystal growth, wherein the semiconductor crystal exclusively from an upper part of the convex portion in the concavo convex crystals A semiconductor substrate characterized by being grown.
【請求項2】 上記半導体結晶と上記凹部との間には、
空洞部が形成されている、請求項1記載の半導体基材。
2. Between the semiconductor crystal and the recess,
The semiconductor substrate according to claim 1, wherein a cavity is formed .
【請求項3】 サファイアを除く材料からなる基板と、
該基板上に気相成長された半導体結晶とからなる半導体
基材であって、 半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面は、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とされ、凹部
の幅は凸部の幅よりも広く、かつ、該ストライプの長手
方向は基板上に成長する半導体結晶の<1−100>方
向とされ、凹部はその層からは実質的に結晶成長し得な
いマスクで覆われ、 前記半導体結晶が、該凹凸面における凸部の上方部から
専ら結晶成長されたものであることを特徴とする半導体
基材。
3. A substrate made of a material other than sapphire,
Semiconductor consisting of semiconductor crystal vapor-deposited on the substrate
The base material, which is a semiconductor crystal, is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
There, the crystal growth surface of the substrate, and grooves as concave, a convex portion
Stripe-shaped uneven surface having all the ridges
The width of the stripe is wider than the width of the protrusion, and the length of the stripe
The direction is the <1-100> direction of the semiconductor crystal that grows on the substrate.
The recess is substantially free from crystal growth from that layer.
The semiconductor crystal from above the convex portion on the uneven surface.
Semiconductors characterized by being exclusively crystal-grown
Base material.
【請求項4】 サファイア基板と、該基板上に気相成長
された半導体結晶とからなる半導体基材であって、 半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面は、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とされ、凹部
の幅は凸部の幅よりも広く、かつ、該ストライ プの長手
方向はサファイア基板の<11−20>方向であり、 凹部その層からは実質的に結晶成長し得ないマスクで
われ前記半導体結晶は、 基板の 凹凸面における凸部の上方部から専ら結晶成長さ
れることで形成された第一の半導体結晶と、 この第一の半導体結晶の表面を凹凸面とし凹部をその
層からは実質的に結晶成長し得ないマスクで覆い、その
凸部の上方部から専ら結晶成長されることで形成された
第二の半導体結晶と からなることを特徴とする半導体基材。
4. A sapphire substrate and vapor phase growth on the substrate
And a semiconductor crystal, wherein the semiconductor crystal is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
There, the crystal growth surface of the substrate, and grooves as concave, a convex portion
Stripe-shaped uneven surface having all the ridges
The width wider than the width of the convex portion, and the longitudinal of the stripe
Direction is <11-20> direction of the sapphire substrate, the recesses We covered with a mask not substantially crystal growth from the layer, said semiconductor crystal exclusively from an upper part of the convex portion of the concavo-convex surface of the substrate The first semiconductor crystal formed by crystal growth, and the surface of this first semiconductor crystal as an uneven surface, and the concave portion is covered with a mask from which crystal growth is practically impossible from the layer, and the convex portion second semiconductor crystal and a semiconductor substrate characterized by comprising the exclusively formed by being grown from the upper part of.
【請求項5】 サファイアを除く材料からなる基板と、
該基板上に気相成長された半導体結晶とからなる半導体
基材であって、 半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面は、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とされ、凹部
の幅は凸部の幅よりも広く、かつ、該ストライプの長手
方向は基板上に成長する半導体結晶の<1−100>方
向とされ、凹部はその層からは実質的に結晶成長し得な
いマスクで覆われ、 前記半導体結晶は、 基板の凹凸面における凸部の上方部から専ら結晶成長さ
れることで形成された第一の半導体結晶と、 この第一の半導体結晶の表面を凹凸面とし、凹部をその
層からは実質的に結晶成長し得ないマスクで覆い、その
凸部の上方部から専ら結晶成長されることで形成された
第二の半導体結晶と、 からなることを特徴とする半導体基材。
5. A substrate made of a material other than sapphire,
Semiconductor consisting of semiconductor crystal vapor-deposited on the substrate
The base material, which is a semiconductor crystal, is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
There, the crystal growth surface of the substrate, and grooves as concave, a convex portion
Stripe-shaped uneven surface having all the ridges
The width of the stripe is wider than the width of the protrusion, and the length of the stripe
The direction is the <1-100> direction of the semiconductor crystal that grows on the substrate.
The recess is substantially free from crystal growth from that layer.
Covered with a mask, the semiconductor crystal grows exclusively from above the protrusions on the uneven surface of the substrate.
And the surface of the first semiconductor crystal formed by the
Cover the layer with a mask that does not allow substantial crystal growth,
Formed by growing crystals exclusively from the upper part of the protrusion
A semiconductor substrate comprising a second semiconductor crystal .
【請求項6】 請求項4または5の半導体基材における
第二の半導体結晶の表面を凹凸面とし、凹部をその層か
らは実質的に結晶成長し得ないマスクで覆い、その上に
同様に気相成長法により形成された第3の半導体層乃至
は同様の工程を繰り返すことで多重的に形成された複数
の半導体層を有することを特徴とする半導体基材。
6. The surface of the second semiconductor crystal in the semiconductor substrate according to claim 4 or 5 is formed into an uneven surface, and the concave portion is covered with a mask from which crystal growth is substantially impossible, and the same is applied on top of it. A semiconductor substrate having a third semiconductor layer formed by a vapor phase epitaxy method or a plurality of semiconductor layers formed in multiple layers by repeating the same steps.
【請求項7】 サファイア基板と、該基板上に気相成長
された半導体結晶とからなる半導体基材を製造する方法
であって、 半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面を、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とし、凹部の
幅を凸部の幅よりも広く、かつ、該ストライプの長手方
向をサファイア基板の<11−20>方向とし、 基板上に半導体結晶を気相成長させるにあたり、予め基
凹凸面における凹部をその層からは実質的に結晶成
長し得ないマスクで覆い、次いで基板に対して原料ガス
を供給し、前記凹凸面における凸部の上方部から専ら結
晶成長される半導体結晶にて前記凹凸面を覆うことを特
徴とする半導体基材の製造方法。
7. A sapphire substrate and vapor phase growth on the substrate
For producing a semiconductor substrate composed of the formed semiconductor crystal
And the semiconductor crystal is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
Yes, the crystal growth surface of the substrate has a groove as a concave and a convex
Stripe-shaped uneven surface having
The width is wider than the width of the convex part and the longitudinal direction of the stripe
The direction is the <11-20> direction of the sapphire substrate, and when vapor-depositing a semiconductor crystal on the substrate , the recesses on the uneven surface of the substrate are covered with a mask that cannot substantially grow crystals from the layer, and then the raw material gas was supplied to the substrate, the manufacturing method of the semiconductor body, characterized in that covering the front Ki凹 convex in semiconductor crystals which are exclusively grown from the upper part of the convex parts of the uneven surface.
【請求項8】 サファイアを除く材料からなる基板と、
該基板上に気相成長された半導体結晶とからなる半導体
基材を製造する方法であって、 半導体結晶は、Al x Ga 1-x-y In y N(0≦x≦1、
0≦y≦1)によって決定される半導体からなる結晶で
あり、 前記基板の結晶成長面を、凹部としての溝と、凸部とし
ての凸条とを有するストライプ型の凹凸面とし、凹部の
幅は凸部の幅よりも広く、かつ、該ストライプの長手方
向は基板上に成長する半導体結晶の<1−100>方向
とし、 基板上に半導体結晶を気相成長させるにあたり、予め基
板の凹凸面における凹部をその層からは実質的に結晶成
長し得ないマスクで覆い、次いで基板に対して原料ガス
を供給し、前記凹凸面における凸部の上方部から専ら結
晶成長される半導体結晶にて前記凹凸面を覆うことを特
徴とする半導体基材の製造方法。
8. A substrate made of a material other than sapphire,
Semiconductor consisting of semiconductor crystal vapor-deposited on the substrate
A method for manufacturing a base material, wherein the semiconductor crystal is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,
A crystal made of a semiconductor determined by 0 ≦ y ≦ 1)
Yes, the crystal growth surface of the substrate has a groove as a concave and a convex
Stripe-shaped uneven surface having
The width is wider than the width of the convex part and the longitudinal direction of the stripe
The direction is the <1-100> direction of the semiconductor crystal growing on the substrate.
When vapor-depositing a semiconductor crystal on a substrate,
The recesses on the uneven surface of the plate are essentially crystallized from that layer.
Cover with a long-lasting mask, then source gas against the substrate
Is supplied from the upper part of the convex part on the uneven surface.
It is a special feature to cover the uneven surface with a semiconductor crystal grown by crystal growth.
A method for manufacturing a semiconductor substrate.
JP33642199A 1999-03-17 1999-11-26 Semiconductor substrate and manufacturing method thereof Expired - Fee Related JP3471687B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP33642199A JP3471687B2 (en) 1999-11-26 1999-11-26 Semiconductor substrate and manufacturing method thereof
PCT/JP2000/001588 WO2000055893A1 (en) 1999-03-17 2000-03-15 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US09/936,683 US6940098B1 (en) 1999-03-17 2000-03-15 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
EP04022766A EP1501118B1 (en) 1999-03-17 2000-03-15 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
DE60043122T DE60043122D1 (en) 1999-03-17 2000-03-15 Semiconductor base their production and Halbleiterkristallhersetllungsmethode
DE60030279T DE60030279T2 (en) 1999-03-17 2000-03-15 SEMICONDUCTOR BASIS, ITS MANUFACTURING METHOD AND SEMICONDUCTOR CRYSTAL MANUFACTURING METHOD
KR1020017011785A KR100677683B1 (en) 1999-03-17 2000-03-15 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
EP00909660A EP1184897B8 (en) 1999-03-17 2000-03-15 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US10/842,777 US7115486B2 (en) 1999-03-17 2004-05-11 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US11/541,201 US7589001B2 (en) 1999-03-17 2006-09-29 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US11/529,905 US7504324B2 (en) 1999-03-17 2006-09-29 Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33642199A JP3471687B2 (en) 1999-11-26 1999-11-26 Semiconductor substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001156002A JP2001156002A (en) 2001-06-08
JP3471687B2 true JP3471687B2 (en) 2003-12-02

Family

ID=18298964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33642199A Expired - Fee Related JP3471687B2 (en) 1999-03-17 1999-11-26 Semiconductor substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3471687B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835957B2 (en) * 2002-07-30 2004-12-28 Lumileds Lighting U.S., Llc III-nitride light emitting device with p-type active layer
JP5167974B2 (en) * 2008-06-16 2013-03-21 豊田合成株式会社 Group III nitride compound semiconductor light emitting device and method of manufacturing the same
JP5542570B2 (en) * 2010-08-02 2014-07-09 国立大学法人東京農工大学 Method for producing single crystal aluminum nitride

Also Published As

Publication number Publication date
JP2001156002A (en) 2001-06-08

Similar Documents

Publication Publication Date Title
JP3471685B2 (en) Semiconductor substrate and manufacturing method thereof
JP3556916B2 (en) Manufacturing method of semiconductor substrate
KR100677683B1 (en) Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
KR100580307B1 (en) Semiconductor laser and semiconductor apparatus
JP3950630B2 (en) Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls.
JP3471700B2 (en) Semiconductor substrate
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
US20020048964A1 (en) A layered structure including a nitride compound semiconductor film and method for making the same
KR100878512B1 (en) Method of manufacturing semiconductor substrate having GaN layer
JP4766071B2 (en) Semiconductor substrate and manufacturing method thereof
KR100809229B1 (en) Nitride semiconductor light emitting device and manufacturing method of the same
JP3441415B2 (en) Manufacturing method of semiconductor crystal
JP3896718B2 (en) Nitride semiconductor
JP4743989B2 (en) Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
JP2002008998A (en) Manufacturing method for group iii nitride compound semiconductor element
JP3471687B2 (en) Semiconductor substrate and manufacturing method thereof
JP4780113B2 (en) Semiconductor light emitting device
JP3819398B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3927218B2 (en) Semiconductor substrate
JP4788665B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4612617B2 (en) Semiconductor substrate
JP3811144B2 (en) Manufacturing method of semiconductor crystal
JP2004006931A (en) Semiconductor substrate and its manufacturing method
KR100960764B1 (en) Laser emitting diode, and method for manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3471687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees