JP3465816B2 - Display device - Google Patents

Display device

Info

Publication number
JP3465816B2
JP3465816B2 JP05984099A JP5984099A JP3465816B2 JP 3465816 B2 JP3465816 B2 JP 3465816B2 JP 05984099 A JP05984099 A JP 05984099A JP 5984099 A JP5984099 A JP 5984099A JP 3465816 B2 JP3465816 B2 JP 3465816B2
Authority
JP
Japan
Prior art keywords
signal
input
horizontal
circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05984099A
Other languages
Japanese (ja)
Other versions
JP2000259138A (en
Inventor
庸治 廣末
武久 阿出川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP05984099A priority Critical patent/JP3465816B2/en
Publication of JP2000259138A publication Critical patent/JP2000259138A/en
Application granted granted Critical
Publication of JP3465816B2 publication Critical patent/JP3465816B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、コンピュータ信号
のような周波数が比較的安定した映像信号と、テレビジ
ョンチューナによって受信したテレビジョン信号やビデ
オテープレコーダ(VTR)によって再生したVTR信
号等の周波数が比較的不安定な一般映像信号との双方を
表示するディスプレイ装置に関する。 【0002】 【従来の技術】パーソナルコンピュータ(以下、パソコ
ンと略記する)に接続され、そのデータ(パソコン信
号)の表示を目的とするディスプレイ装置においては、
入力映像信号の周波数の変化に対して即時に応答するよ
うにして、その自走偏向周波数を入力映像信号の周波数
に追従させるようにしている。これにより、ディスプレ
イ装置は、パソコンの表示モードの切換に瞬時に対応し
て、パソコン信号を表示することができる。 【0003】図3は、入力映像信号の周波数の変化に対
して即時に応答するようにした従来のディスプレイ装置
の一例を示すブロック図である。図3において、マイク
ロコンピュータ(以下、マイコンと略記する)1には、
パソコン信号による映像信号の水平同期信号と、PLL
回路2からの水平発振信号とが入力される。水平同期信
号は、PLL回路2にも入力される。PLL回路2は、
水平同期信号に同期した水平発振信号を発生する。この
水平発振信号は、ディスプレイ装置の水平偏向回路等の
回路各部へと供給される。 【0004】マイコン1は、計数部11,12を備え、
計数部11は水平同期信号を計数し、計数部12はPL
L回路2からの水平発振信号を計数する。計数部11,
12の出力は比較部13に入力され、比較部13は、計
数部11,12の出力を比較する。比較部13の出力は
電圧発生部14に入力され、電圧発生部14は、比較部
13の出力に応じた電圧を発生する。PLL回路2は、
周知のように、電圧制御発振器(VCO)21を有して
おり、電圧発生部14より出力された電圧は、VCO電
圧としてVCO21に入力される。 【0005】これにより、PLL回路2は、入力映像信
号の水平周波数の変化に即座に追従して、自走周波数を
入力映像信号の水平周波数に一致させる。なお、このと
き、マイコン1は、雑音等の影響を考慮して、入力映像
信号の水平周波数の変化の有無を判定する上で、水平同
期信号の変化に対してある程度のフィルタリングを行
う。しかしながら、このフィルタリングは、水平周波数
の追従性、即ち、パソコンの表示モードの切換への応答
性に大きく左右するため、最小限にせざるを得ない。 【0006】 【発明が解決しようとする課題】ところで、最近のディ
スプレイ装置では、周波数が比較的安定したパソコン信
号による映像信号だけではなく、テレビジョンチューナ
によって受信したテレビジョン信号やVTRによって再
生したVTR信号等の周波数が比較的不安定な映像信号
も表示するようになってきた。VTR信号のように、水
平周波数がある範囲を持って安定しない映像信号に対し
て、図3で説明したような、水平周波数の変化に即座に
追従させる動作を行うと、次のような不具合がある。 【0007】例えば、VTRの巻き戻しや早送り動作等
の水平周波数がわずかに変化するような要因に対しても
水平周波数の追従機能が働いてしまい、水平周波数が切
り換わって、VTR信号を安定に表示することができな
い。また、テレビジョンチューナによって受信したテレ
ビジョン信号を入力している場合においても、局間ノイ
ズがあったり、弱電界の状況下においては、同期分離回
路からの水平同期信号が安定せず、同様の問題が発生す
ることとなる。 【0008】このように、従来のディスプレイ装置にお
いては、水平周波数の変化に即座に追従させるべき周波
数が安定したパソコン映像信号と、水平周波数の変化に
即座に追従させるべきではない周波数が不安定な一般映
像信号(テレビジョンチューナによって受信したテレビ
ジョン信号やVTR信号等)との双方に対応することが
できないという問題点があった。 【0009】本発明はこのような問題点に鑑みなされた
ものであり、周波数が安定したパソコン映像信号と周波
数が不安定な一般映像信号との双方に対応することで
き、いずれの場合でも良好に映像表示することができる
ディスプレイ装置を提供することを目的とする。 【0010】 【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の信号形式による複
数の入力端子(3A〜3D)と、この入力端子より入力
される映像信号を選択する選択回路(4)と、この選択
回路によって選択された入力端子より入力される映像信
号より水平同期信号を分離する同期分離回路(5)と、
電圧制御発振器(21)を有し、前記同期分離回路によ
って分離された水平同期信号によって水平発振するPL
L回路(2)と、このPLL回路より出力される水平発
振信号と前記水平同期信号とを比較することによって前
記水平発振信号を前記水平同期信号に追従させる水平周
波数追従回路(1)とを備えたディスプレイ装置におい
て、前記複数の入力端子は、コンピュータ信号による映
像信号のみが入力される第1の入力端子(3C,3D)
と、一般映像信号のみが入力される第2の入力端子と
(3B)、コンピュータ信号による映像信号と一般映像
信号との一方が選択的に入力される第3の入力端子(3
A)とを有し、前記選択回路が前記第1〜第3の入力端
子の内のいずれの入力端子を選択するかを切換制御する
制御回路(6)を備え、前記制御回路は、前記第3の入
力端子にコンピュータ信号による映像信号と一般映像信
号とのいずれを入力するかのユーザ設定を管理すると共
に、前記選択回路が第1の入力端子を選択するよう切換
制御した際には、前記水平発振信号を前記水平同期信号
に追従させる第1のモードとするよう、前記水平周波数
追従回路を動作させるよう制御し、前記選択回路が前記
第2の入力端子を選択するよう切換制御した際には、前
記電圧制御発振器に固定の電圧を供給して前記水平発振
信号を固定の周波数とする第2のモードとするよう、前
記水平周波数追従回路を不動作とさせるよう制御し、前
記選択回路が前記第3の入力端子を選択するよう切換制
御した際には、前記ユーザ設定に応じて、前記第1のモ
ードと前記第2のモードのいずれか一方のモードとする
よう、前記水平周波数追従回路を制御することを特徴と
するディスプレイ装置を提供するものである。 【0011】 【発明の実施の形態】以下、本発明のディスプレイ装置
について、添付図面を参照して説明する。図1は本発明
のディスプレイ装置の一実施例を示すブロック図、図2
は本発明のディスプレイ装置の動作を示すフローチャー
トである。なお、図1において、図3と同一部分には同
一符号が付してある。 【0012】本発明のディスプレイ装置は、種々の信号
形式の映像信号入力端子を備えている。図1において、
入力端子3AはBNC端子であり、この入力端子3Aに
は、パソコン映像信号であるRGB信号、あるいは、テ
レビジョンチューナによって受信したテレビジョン信号
やVTR信号等の一般映像信号であるコンポーネントビ
デオ信号が入力される。即ち、入力端子3Aは、パソコ
ン映像信号もしくは一般映像信号の一方が選択的に入力
される端子である。RGB信号とコンポーネントビデオ
信号とでは、ディスプレイ装置内部での信号処理が異な
るので、ユーザは、予めメニュー等によって、入力端子
3Aにパソコン映像信号を入力するか、一般映像信号を
入力するかを選択しておく。ホストCPU6は、入力端
子3Aにパソコン映像信号が入力されているか、一般映
像信号が入力されているかを管理している。 【0013】入力端子3Bは、コンポジットビデオ入力
端子もしくは輝度(Y)信号と色(C)信号が分離して
入力されるY/C分離入力端子(いわゆるS入力端子)
であり、この入力端子3Bには、一般映像信号であるコ
ンポジットビデオ信号もしくはY/C分離のコンポーネ
ントビデオ信号が入力される。即ち、入力端子3Bは、
一般映像信号のみが入力される端子である。入力端子3
C,3Dは、D−SUB端子であり、この入力端子3
C,3Dには、パソコン映像信号であるRGB信号が入
力される。即ち、入力端子3C,3Dは、パソコン映像
信号のみが入力される端子である。 【0014】これらの入力端子3A〜3Dより入力され
たパソコン映像信号あるいは一般映像信号は、選択回路
4に入力される。選択回路4は、ホストCPU6の制御
によって、入力端子3A〜3Dのいずれかを選択する。
ユーザが、図示していないリモコン送信機や本体に設け
られたキーを操作すると、ホストCPU6は、入力端子
3A〜3Dのいずれかを選択するよう選択回路4を制御
する。選択回路4によって選択した端子からの映像信号
は、同期分離回路5に入力される。同期分離回路5は、
入力された映像信号より水平同期信号を分離する。 【0015】この水平同期信号は、マイクロコンピュー
タ(以下、マイコンと略記する)1とPLL回路2とに
入力される。PLL回路2は、水平同期信号に同期した
水平発振信号を発生する。この水平発振信号は、ディス
プレイ装置の水平偏向回路等の回路各部へと供給され
る。マイコン1には、PLL回路2からの水平発振信号
も入力される。 【0016】本発明においては、マイコン1は、入力さ
れた水平同期信号の水平周波数に追従する周波数追従モ
ードと、入力された水平同期信号の水平周波数には追従
せず、所定の自走周波数に固定する周波数固定モードと
を有し、この周波数追従モードと周波数固定モードとの
いずれかを選択する。 【0017】まず、周波数追従モードの場合の動作につ
いて説明する。マイコン1は、計数部11,12を備
え、計数部11は水平同期信号を計数し、計数部12は
PLL回路2からの水平発振信号を計数する。計数部1
1,12の出力は比較部13に入力され、比較部13
は、計数部11,12の出力を比較する。比較部13の
出力は電圧発生部14に入力され、電圧発生部14は、
比較部13の出力に応じた電圧を発生する。PLL回路
2は、周知のように、電圧制御発振器(VCO)21を
有しており、電圧発生部14より出力された電圧は、V
CO電圧としてVCO21に入力される。 【0018】これにより、PLL回路2は、入力映像信
号の水平周波数の変化に即座に追従して、自走周波数を
入力映像信号の水平周波数に一致させる。なお、このと
き、マイコン1は、雑音等の影響を考慮して、入力映像
信号の水平周波数の変化の有無を判定する上で、水平同
期信号の変化に対してある程度のフィルタリングを行
う。このフィルタリングは、水平周波数の追従性、即
ち、パソコンの表示モードの切換への応答性に大きく左
右するため、最小限にしておく。 【0019】この周波数追従モードは、選択回路4によ
って選択されて入力された映像信号が、周波数が安定し
た映像信号であるパソコン映像信号の場合に用いるべき
モードである。周波数追従モードを選択するための制御
方法については、後に詳述する。なお、マイコン1は、
PLL回路2より出力された水平発振信号と同期分離回
路5からの水平同期信号とを比較することによって、水
平発振信号を水平同期信号に追従させる水平周波数追従
回路として動作している。 【0020】次に、周波数固定モードの場合の動作につ
いて説明する。前述のように、テレビジョンチューナに
よって受信したテレビジョン信号やVTR信号等のよう
な周波数が不安定な一般映像信号では、周波数追従モー
ドとすることは好ましくない。そこで、周波数が不安定
な一般映像信号では、電圧発生部14は、比較部13の
出力に応じたVCO電圧を発生するのではなく、固定の
VCO電圧をVCO21に供給して周波数固定モードと
する。電圧発生部14が固定のVCO電圧をVCO21
に供給すると、PLL回路2は、固定の自走周波数にて
発振する水平発振信号を発生し、周波数固定モードとな
る。電圧発生部14が比較部13の出力に応じたVCO
電圧を発生するか、固定のVCO電圧を発生するかは、
ホストCPU6が切り換える。 【0021】ここで、図2を用いて、ホストCPU6に
よる周波数追従モードと周波数固定モードとの切換制御
方法について説明する。図2において、ディスプレイ装
置に映像信号が入力されると、ステップS1にて、入力
に変化があったか否かを判定する。入力に変化とは、パ
ソコンの表示モードが切り換えられたこと、及び、選択
回路4が選択する端子が、入力端子3A〜3Dで切り換
えられたことの双方を意味する。入力に変化がなけれ
ば、再びステップS1に戻る。 【0022】ステップS1にて入力に変化があると判定
されると、ステップS2に移り、選択した端子がパソコ
ン映像信号専用の端子である入力端子3Cもしくは3D
であるか否かを判定する。入力端子3C,3DはD−S
UB端子であり、パソコン映像信号であるRGB信号の
みが入力されるので、ホストCPU6は、ステップS8
にて、周波数追従モードに制御し、ステップS1に戻
る。 【0023】ステップS2にて、選択した端子が入力端
子3C,3Dでなければ、ステップS3に移り、選択し
た端子が一般映像信号専用の端子である入力端子3Bで
あるか否かを判定する。入力端子3Bはコンポジットビ
デオ入力端子もしくはS入力端子であり、一般映像信号
のみが入力されるので、ホストCPU6は、ステップS
9にて、周波数固定モードに制御し、ステップS1に戻
る。 【0024】ステップS3にて、選択した端子が入力端
子3Bなければ、ステップS4に移り、選択した端子が
パソコン映像信号と一般映像信号とが選択的に入力され
る入力端子3Aであるか否かを判定する。入力端子3A
でなければ、ホストCPU6は、ステップS8にて、周
波数追従モードに制御し、ステップS1に戻る。入力端
子3Aであれば、ステップS5に移る。 【0025】ステップS5では、入力端子3Aに入力さ
れる映像信号がコンポーネント方式であるか否かを判定
する。ここで言うコンポーネント方式とは、映像信号が
Y信号と2つの色差信号(Pb,PrもしくはCb,C
r)にて入力される信号形態のことである。コンポーネ
ント方式であれば、入力端子3Aに入力される映像信号
は一般映像信号であり、コンポーネント方式でなけれ
ば、RGB信号によるパソコン映像信号である。従っ
て、ステップS5にて、コンポーネント方式ではないと
判定されれば、ホストCPU6は、ステップS8にて、
周波数追従モードに制御し、ステップS1に戻る。な
お、入力端子3Aに入力される映像信号がコンポーネン
ト方式であるか否かは、上記のようにユーザによる設定
によって判別することができ、ホストCPU6は、コン
ポーネント方式であるか否かを認識している。 【0026】さらに、ステップS5にて、コンポーネン
ト方式であると判定されれば、ステップS6にて、入力
されている映像信号の水平同期信号が15kHzである
か否かを判定する。計数部11による計数値はホストC
PU6に入力されているので、ホストCPU6は、入力
されている映像信号の水平同期信号を認識している。水
平同期信号が15kHz(厳密には、15.75kH
z)であれば、NTSC信号もしくはPAL信号の一般
映像信号であるので、ホストCPU6は、ステップS9
にて、周波数固定モードに制御し、ステップS1に戻
る。水平同期信号が15kHzでなければ、ステップS
7に移る。 【0027】ステップS7では、入力されている映像信
号の水平同期信号が33kHz(厳密には、33.75
kHz)であるか否かを判定する。水平同期信号が33
kHzであれば、HDTV信号の一般映像信号であるの
で、ホストCPU6は、ステップS9にて、周波数固定
モードに制御し、ステップS1に戻る。水平同期信号が
33kHzでなければ、ステップS8にて、周波数追従
モードに制御し、ステップS1に戻る。なお、タイムベ
ースコレクタ(TBC)を備えたVTRでは、出力され
る映像信号の水平周波数が安定している。HDTV信号
を記録再生するVTRでは、TBCを備えていることが
多い。従って、ステップS7にて、HDTV信号である
と判定された場合、ステップS8に移り、周波数追従モ
ードに制御するよう構成してもよい。 【0028】以上のように、本発明のディスプレイ装置
では、制御回路であるホストCPU6は、選択回路4が
パソコン映像信号を入力する入力端子を選択した際に
は、水平周波数追従回路であるマイコン1を動作させ
て、PLL回路2が発生する水平発振信号を水平同期信
号に追従させる周波数追従モードとし、選択回路4が一
般映像信号を入力する入力端子を選択した際には、マイ
コン1による周波数追従機能を不動作とさせて、VCO
21に固定の電圧を供給してPLL回路2が発生する水
平発振信号を固定の周波数とする周波数固定モードとす
るよう制御する。従って、パソコン映像信号のときに
は、パソコンの表示モードの切換に瞬時に対応してパソ
コン信号を表示することができ、一般映像信号のときに
は、水平周波数が変化するような要因においても、一般
映像信号を安定に表示することができる。 【0029】さらに、本実施例では、ホストCPU6
は、選択回路4を切換制御する制御回路としても動作し
ている。従って、ホストCPU6は、選択回路4を切換
制御するのに同期して周波数追従モードと周波数固定モ
ードとを切り換えることができる。即ち、入力端子3
C,3DのD−SUB端子のようなパソコン映像信号の
みが入力される端子を選択するよう選択回路4を制御す
れば、その切換制御に連動して周波数追従モードとし、
入力端子3Bのコンポジットビデオ入力端子もしくはY
/C入力端子のような一般映像信号のみが入力される端
子を選択するよう選択回路4を制御すれば、その切換制
御に連動して周波数固定モードとすることができる。従
って、この場合には、入力された映像信号がパソコン映
像信号であるか一般映像信号であるかを判別する必要が
ない。 【0030】また、本実施例では、ホストCPU6は、
入力端子3AのBNC端子のようなパソコン映像信号と
一般映像信号との一方が選択的に入力される端子の場合
に、その端子にパソコン映像信号と一般映像信号のいず
れを入力するかのユーザ設定を管理する制御回路として
も動作している。従って、ホストCPU6は、入力端子
3Aを選択するよう選択回路4を制御した場合、ユーザ
が入力端子3Aに対して予め設定した信号形式に応じ
て、2つのモードを選択するよう制御することができ
る。また、計数部11からの水平同期信号の周波数もモ
ードを選択するための情報として用いているので、誤っ
てモードを選択することがない。 【0031】 【発明の効果】以上詳細に説明したように、本発明のデ
ィスプレイ装置は、複数の信号形式による複数の入力端
子と、この入力端子より入力される映像信号を選択する
選択回路と、この選択回路によって選択された入力端子
より入力される映像信号より水平同期信号を分離する同
期分離回路と、電圧制御発振器を有し、同期分離回路に
よって分離された水平同期信号によって水平発振するP
LL回路と、このPLL回路より出力される水平発振信
号と前記水平同期信号とを比較することによって前記水
平発振信号を前記水平同期信号に追従させる水平周波数
追従回路とを備えたディスプレイ装置において、複数の
入力端子は、コンピュータ信号による映像信号のみが入
力される第1の入力端子と、一般映像信号のみが入力さ
れる第2の入力端子と、コンピュータ信号による映像信
号と一般映像信号との一方が選択的に入力される第3の
入力端子とを有し、選択回路が第1〜第3の入力端子の
内のいずれの入力端子を選択するかを切換制御する制御
回路を備え、この制御回路は、第3の入力端子にコンピ
ュータ信号による映像信号と一般映像信号とのいずれを
入力するかのユーザ設定を管理すると共に、選択回路が
第1の入力端子を選択するよう切換制御した際には、水
平発振信号を水平同期信号に追従させる第1のモードと
するよう、水平周波数追従回路を動作させるよう制御
し、選択回路が第2の入力端子を選択するよう切換制御
した際には、電圧制御発振器に固定の電圧を供給して水
平発振信号を固定の周波数とする第2のモードとするよ
う、水平周波数追従回路を不動作とさせるよう制御し、
選択回路が第3の入力端子を選択するよう切換制御した
際には、ユーザ設定に応じて、第1のモードと第2のモ
ードのいずれか一方のモードとするよう、水平周波数追
従回路を制御するので、周波数が安定したコンピュータ
信号による映像信号(パソコン映像信号)と周波数が不
安定な一般映像信号との双方に対応することでき、いず
れの場合でも良好に映像表示することができる。さら
に、制御回路が、選択回路の切換制御に連動してモード
を切換制御するので、入力された映像信号がパソコン映
像信号であるか一般映像信号であるかを判別する必要が
ない。また、ユーザ設定を管理する制御回路が、ユーザ
設定に応じ て、モードを切換制御するので、誤ってモー
ドを選択することがない。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal having a relatively stable frequency such as a computer signal, a television signal received by a television tuner, and a video tape recorder. The present invention relates to a display device that displays both a VTR signal and a general video signal whose frequency is relatively unstable, such as a VTR signal reproduced by a VTR. 2. Description of the Related Art In a display device connected to a personal computer (hereinafter abbreviated as a personal computer) for displaying data (a personal computer signal),
The self-running deflection frequency is made to follow the frequency of the input video signal by immediately responding to a change in the frequency of the input video signal. Thus, the display device can display the personal computer signal in an instant corresponding to the switching of the display mode of the personal computer. FIG. 3 is a block diagram showing an example of a conventional display device adapted to immediately respond to a change in the frequency of an input video signal. In FIG. 3, a microcomputer (hereinafter abbreviated as a microcomputer) 1 includes:
Horizontal sync signal of video signal by PC signal and PLL
The horizontal oscillation signal from the circuit 2 is input. The horizontal synchronization signal is also input to the PLL circuit 2. The PLL circuit 2
A horizontal oscillation signal synchronized with the horizontal synchronization signal is generated. This horizontal oscillation signal is supplied to each circuit section such as a horizontal deflection circuit of the display device. The microcomputer 1 includes counting units 11 and 12,
The counter 11 counts the horizontal synchronization signal, and the counter 12
The horizontal oscillation signal from the L circuit 2 is counted. Counting unit 11,
The output of the counter 12 is input to the comparator 13, which compares the outputs of the counters 11 and 12. The output of the comparison unit 13 is input to the voltage generation unit 14, and the voltage generation unit 14 generates a voltage according to the output of the comparison unit 13. The PLL circuit 2
As is well known, it has a voltage controlled oscillator (VCO) 21, and the voltage output from the voltage generator 14 is input to the VCO 21 as a VCO voltage. As a result, the PLL circuit 2 immediately follows the change in the horizontal frequency of the input video signal and makes the free-running frequency coincide with the horizontal frequency of the input video signal. At this time, the microcomputer 1 performs a certain degree of filtering on the change in the horizontal synchronization signal in determining whether or not the horizontal frequency of the input video signal has changed in consideration of the influence of noise and the like. However, this filtering greatly depends on the responsiveness of the horizontal frequency, that is, the responsiveness to the switching of the display mode of the personal computer, so that it has to be minimized. [0006] By the way, in recent display devices, not only a video signal by a personal computer signal whose frequency is relatively stable, but also a television signal received by a television tuner or a VTR reproduced by a VTR. Video signals having relatively unstable frequencies such as signals have also been displayed. When an operation for immediately following a change in the horizontal frequency as described with reference to FIG. 3 is performed on a video signal such as a VTR signal that is not stable over a certain range of horizontal frequency, the following problem occurs. is there. For example, the horizontal frequency follow-up function operates even when the horizontal frequency is slightly changed, such as when the VTR is rewound or fast-forwarded, and the horizontal frequency is switched, so that the VTR signal can be stabilized. Cannot be displayed. Further, even when a television signal received by a television tuner is input, the horizontal synchronization signal from the synchronization separation circuit is not stable under the condition of inter-station noise or a weak electric field. Problems will arise. As described above, in the conventional display device, a personal computer video signal whose frequency should immediately follow a change in horizontal frequency is stable, and a frequency which should not immediately follow a change in horizontal frequency is unstable. There is a problem in that it cannot cope with both general video signals (television signals and VTR signals received by a television tuner). The present invention has been made in view of such a problem, and can cope with both a personal computer video signal having a stable frequency and a general video signal having an unstable frequency. It is an object to provide a display device capable of displaying an image. According to the present invention, in order to solve the above-mentioned problems of the prior art, a plurality of input terminals (3A to 3D) in a plurality of signal formats and an input from the input terminals are provided. A selection circuit (4) for selecting a video signal to be output, a synchronization separation circuit (5) for separating a horizontal synchronization signal from a video signal input from an input terminal selected by the selection circuit,
A PL having a voltage-controlled oscillator (21) and horizontally oscillating by a horizontal synchronization signal separated by the synchronization separation circuit;
An L circuit (2); and a horizontal frequency tracking circuit (1) for comparing the horizontal oscillation signal with the horizontal synchronization signal by comparing the horizontal oscillation signal output from the PLL circuit with the horizontal synchronization signal. In the display device, the plurality of input terminals are connected to a computer signal.
First input terminals (3C, 3D) to which only image signals are input
And a second input terminal to which only a general video signal is input,
(3B), video signal by computer signal and general video
And a third input terminal (3
A), wherein the selection circuit has the first to third input terminals.
Controlling which input terminal is selected
A control circuit (6), wherein the control circuit includes the third input circuit.
Video signal by computer signal and general video signal
Manages user settings for inputting
Switching the selection circuit to select the first input terminal.
When controlled, the horizontal oscillation signal is converted to the horizontal synchronization signal.
The horizontal frequency so as to be the first mode to follow
Controlling the tracking circuit to operate, and the selecting circuit
When switching control is performed to select the second input terminal,
The horizontal oscillation is performed by supplying a fixed voltage to the voltage-controlled oscillator.
Before the second mode in which the signal has a fixed frequency,
Control to make the horizontal frequency tracking circuit inactive,
Switching control so that the selection circuit selects the third input terminal.
The first mode according to the user setting.
Mode or one of the second modes
Thus, the present invention provides a display device characterized by controlling the horizontal frequency tracking circuit . Hereinafter, a display device according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing one embodiment of the display device of the present invention, and FIG.
5 is a flowchart showing the operation of the display device of the present invention. In FIG. 1, the same parts as those in FIG. 3 are denoted by the same reference numerals. The display device of the present invention has video signal input terminals of various signal formats. In FIG.
The input terminal 3A is a BNC terminal. An RGB signal which is a personal computer video signal or a component video signal which is a general video signal such as a television signal or a VTR signal received by a television tuner is input to the input terminal 3A. Is done. That is, the input terminal 3A is a terminal to which one of a personal computer video signal and a general video signal is selectively input. Since the signal processing inside the display device is different between the RGB signal and the component video signal, the user previously selects whether to input a personal computer video signal or a general video signal to the input terminal 3A by using a menu or the like. Keep it. The host CPU 6 manages whether a personal computer video signal or a general video signal is being input to the input terminal 3A. An input terminal 3B is a composite video input terminal or a Y / C separation input terminal (so-called S input terminal) into which a luminance (Y) signal and a color (C) signal are separated and inputted.
The input terminal 3B receives a composite video signal as a general video signal or a Y / C separated component video signal. That is, the input terminal 3B is
This is a terminal to which only general video signals are input. Input terminal 3
C and 3D are D-SUB terminals.
RGB signals, which are PC video signals, are input to C and 3D. That is, the input terminals 3C and 3D are terminals to which only personal computer video signals are input. The personal computer video signals or general video signals input from these input terminals 3A to 3D are input to the selection circuit 4. The selection circuit 4 selects one of the input terminals 3A to 3D under the control of the host CPU 6.
When a user operates a key provided on a remote control transmitter or a main body (not shown), the host CPU 6 controls the selection circuit 4 to select any one of the input terminals 3A to 3D. The video signal from the terminal selected by the selection circuit 4 is input to the synchronization separation circuit 5. The synchronization separation circuit 5
The horizontal synchronization signal is separated from the input video signal. The horizontal synchronizing signal is input to a microcomputer (hereinafter abbreviated as a microcomputer) 1 and a PLL circuit 2. The PLL circuit 2 generates a horizontal oscillation signal synchronized with the horizontal synchronization signal. This horizontal oscillation signal is supplied to each circuit section such as a horizontal deflection circuit of the display device. The microcomputer 1 also receives the horizontal oscillation signal from the PLL circuit 2. In the present invention, the microcomputer 1 operates in a frequency tracking mode in which the horizontal frequency of the input horizontal synchronizing signal is tracked and in a predetermined free-running frequency without following the horizontal frequency of the input horizontal synchronizing signal. A fixed frequency mode is provided, and either the frequency following mode or the fixed frequency mode is selected. First, the operation in the frequency tracking mode will be described. The microcomputer 1 includes counting units 11 and 12. The counting unit 11 counts horizontal synchronization signals, and the counting unit 12 counts horizontal oscillation signals from the PLL circuit 2. Counting unit 1
1 and 12 are input to the comparing unit 13 and
Compares the outputs of the counting units 11 and 12. The output of the comparison unit 13 is input to the voltage generation unit 14, and the voltage generation unit 14
A voltage corresponding to the output of the comparing unit 13 is generated. As is well known, the PLL circuit 2 has a voltage controlled oscillator (VCO) 21, and the voltage output from the voltage generator 14 is V
It is input to the VCO 21 as a CO voltage. As a result, the PLL circuit 2 immediately follows the change in the horizontal frequency of the input video signal and makes the free-running frequency coincide with the horizontal frequency of the input video signal. At this time, the microcomputer 1 performs a certain degree of filtering on the change in the horizontal synchronization signal in determining whether or not the horizontal frequency of the input video signal has changed in consideration of the influence of noise and the like. This filtering is minimized because it greatly affects the responsiveness of the horizontal frequency, that is, the response to the switching of the display mode of the personal computer. The frequency tracking mode is a mode to be used when the video signal selected and input by the selection circuit 4 is a personal computer video signal whose frequency is stable. A control method for selecting the frequency tracking mode will be described later in detail. Note that the microcomputer 1
By comparing the horizontal oscillation signal output from the PLL circuit 2 with the horizontal synchronization signal from the synchronization separation circuit 5, the circuit operates as a horizontal frequency tracking circuit that causes the horizontal oscillation signal to follow the horizontal synchronization signal. Next, the operation in the fixed frequency mode will be described. As described above, it is not preferable to set the frequency tracking mode for a general video signal having an unstable frequency such as a television signal or a VTR signal received by a television tuner. Therefore, for a general video signal having an unstable frequency, the voltage generator 14 does not generate a VCO voltage according to the output of the comparator 13 but supplies a fixed VCO voltage to the VCO 21 to set a fixed frequency mode. . The voltage generator 14 converts the fixed VCO voltage to the VCO 21
, The PLL circuit 2 generates a horizontal oscillation signal oscillating at a fixed free-running frequency, and enters a fixed frequency mode. The voltage generator 14 is a VCO corresponding to the output of the comparator 13
Whether to generate a voltage or a fixed VCO voltage,
The host CPU 6 switches. Here, a method of controlling switching between the frequency following mode and the fixed frequency mode by the host CPU 6 will be described with reference to FIG. In FIG. 2, when a video signal is input to the display device, it is determined in step S1 whether or not the input has changed. The change in the input means both that the display mode of the personal computer is switched and that the terminal selected by the selection circuit 4 is switched by the input terminals 3A to 3D. If there is no change in the input, the process returns to step S1. If it is determined in step S1 that there is a change in the input, the process proceeds to step S2, in which the selected terminal is the input terminal 3C or 3D dedicated to a personal computer video signal.
Is determined. Input terminals 3C and 3D are DS
Since only the RGB signal which is a UB terminal and a personal computer video signal is input, the host CPU 6 proceeds to step S8.
At, control is performed in the frequency tracking mode, and the process returns to step S1. If it is determined in step S2 that the selected terminal is not the input terminal 3C or 3D, the process proceeds to step S3, and it is determined whether the selected terminal is the input terminal 3B dedicated to a general video signal. The input terminal 3B is a composite video input terminal or an S input terminal, and only the general video signal is input.
At 9, control is performed in the frequency fixed mode, and the process returns to step S1. If it is determined in step S3 that the selected terminal is not the input terminal 3B, the process proceeds to step S4 to determine whether the selected terminal is the input terminal 3A to which a personal computer video signal and a general video signal are selectively input. Is determined. Input terminal 3A
If not, the host CPU 6 controls the frequency tracking mode in step S8, and returns to step S1. If it is the input terminal 3A, the process proceeds to step S5. In step S5, it is determined whether or not the video signal input to the input terminal 3A is of a component type. The component system referred to here means that a video signal is a Y signal and two color difference signals (Pb, Pr or Cb, Cb).
This is the signal form input in r). In the case of the component system, the video signal input to the input terminal 3A is a general video signal, and in the case of the non-component system, it is a personal computer video signal based on RGB signals. Therefore, if it is determined in step S5 that it is not the component system, the host CPU 6 determines in step S8
Control is performed in the frequency tracking mode, and the process returns to step S1. Whether or not the video signal input to the input terminal 3A is of the component type can be determined by the setting by the user as described above, and the host CPU 6 recognizes whether or not of the component type. I have. Further, if it is determined in step S5 that the component system is used, it is determined in step S6 whether or not the horizontal synchronization signal of the input video signal is 15 kHz. The count value of the counting unit 11 is the host C
Since the input is input to the PU 6, the host CPU 6 recognizes the horizontal synchronization signal of the input video signal. The horizontal synchronization signal is 15 kHz (strictly speaking, 15.75 kHz
If z), since it is a general video signal of an NTSC signal or a PAL signal, the host CPU 6 proceeds to step S9.
At, the mode is controlled to the fixed frequency mode, and the process returns to step S1. If the horizontal synchronization signal is not 15 kHz, step S
Move to 7. In step S7, the horizontal synchronizing signal of the input video signal is 33 kHz (strictly, 33.75
(kHz). The horizontal sync signal is 33
If it is kHz, it is a general video signal of an HDTV signal, so that the host CPU 6 controls the mode to the fixed frequency mode in step S9, and returns to step S1. If the horizontal synchronization signal is not 33 kHz, in step S8, the mode is controlled to the frequency tracking mode, and the process returns to step S1. In a VTR provided with a time base collector (TBC), the horizontal frequency of the output video signal is stable. VTRs that record and reproduce HDTV signals often have a TBC. Therefore, when it is determined in step S7 that the signal is an HDTV signal, the process may proceed to step S8 to control the frequency tracking mode. As described above, in the display device of the present invention, when the selection circuit 4 selects an input terminal for inputting a personal computer video signal, the host CPU 6 as the control circuit selects the microcomputer 1 as the horizontal frequency tracking circuit. Is operated to set a frequency tracking mode in which the horizontal oscillation signal generated by the PLL circuit 2 follows the horizontal synchronization signal. When the selection circuit 4 selects an input terminal for inputting a general video signal, the microcomputer 1 performs the frequency tracking mode. Make the function inoperable and
A fixed voltage is supplied to the control circuit 21 so that the horizontal oscillation signal generated by the PLL circuit 2 is controlled to have a fixed frequency in a fixed frequency mode. Therefore, in the case of a personal computer video signal, the personal computer signal can be displayed instantly in response to the switching of the display mode of the personal computer. In the case of a general video signal, the general video signal can be displayed even when the horizontal frequency changes. It can be displayed stably. Further, in this embodiment, the host CPU 6
Operate also as a control circuit for switching control of the selection circuit 4. Therefore, the host CPU 6 can switch between the frequency following mode and the fixed frequency mode in synchronization with the switching control of the selection circuit 4. That is, the input terminal 3
If the selection circuit 4 is controlled to select a terminal to which only a personal computer video signal is input, such as a D-SUB terminal for C and 3D, a frequency tracking mode is set in conjunction with the switching control,
Composite video input terminal of input terminal 3B or Y
If the selection circuit 4 is controlled to select a terminal to which only the general video signal is input, such as the / C input terminal, the fixed frequency mode can be set in conjunction with the switching control. Therefore, in this case, it is not necessary to determine whether the input video signal is a personal computer video signal or a general video signal. In this embodiment, the host CPU 6
In the case where one of the PC video signal and the general video signal is selectively input, such as the BNC terminal of the input terminal 3A, a user setting for inputting either the PC video signal or the general video signal to the terminal. It also operates as a control circuit that manages Therefore, when the host CPU 6 controls the selection circuit 4 to select the input terminal 3A, the host CPU 6 can control to select two modes according to the signal format preset for the input terminal 3A by the user. . Further, since the frequency of the horizontal synchronization signal from the counting unit 11 is also used as information for selecting a mode, a mode is not erroneously selected. As described in detail above, the display device of the present invention comprises a plurality of input terminals in a plurality of signal formats, a selection circuit for selecting a video signal inputted from the input terminals, A synchronous separating circuit for separating a horizontal synchronizing signal from a video signal inputted from an input terminal selected by the selecting circuit, and a voltage controlled oscillator, wherein a horizontal synchronizing signal separated by the synchronizing separating circuit is used to oscillate horizontally.
And LL circuit, in a display apparatus having a horizontal frequency tracking circuit to follow the horizontal oscillating signal to said horizontal synchronizing signal by comparing the horizontal synchronizing signal and a horizontal oscillation signal outputted from the PLL circuit, a plurality of
The input terminal accepts only video signals from computer signals.
The first input terminal to be input and the general video signal only
A second input terminal to be connected to the
And a third video signal to which one of the video signal and the general video signal is selectively inputted.
An input terminal, and the selection circuit has a first input terminal and a third input terminal.
To control which input terminal is selected
Circuit, and the control circuit is connected to a third input terminal.
The video signal from the computer signal or the general video signal.
In addition to managing user settings for inputting, the selection circuit
When switching control is performed to select the first input terminal, water
The first mode in which the flat oscillation signal follows the horizontal synchronization signal
Control to operate the horizontal frequency tracking circuit
Switching control so that the selection circuit selects the second input terminal.
In this case, a fixed voltage is supplied to the voltage-controlled oscillator to
Let's use the second mode where the flat oscillation signal has a fixed frequency.
Control to make the horizontal frequency tracking circuit inoperative,
Switching control is performed so that the selection circuit selects the third input terminal.
At this time, the first mode and the second mode are set according to user settings.
Horizontal frequency tracking so that either mode
A computer whose frequency is stable because it controls the slave circuit.
Both video signals (PC video signals) and general video signals having an unstable frequency can be handled, and a good image can be displayed in any case. Further
In addition, the control circuit sets the mode in conjunction with the switching control of the selection circuit.
Is switched, so that the input video signal is
It is necessary to determine whether the signal is an image signal or a general video signal.
Absent. In addition, the control circuit that manages user settings
The mode is switched according to the setting, so the mode is
You do not have to choose a code.

【図面の簡単な説明】 【図1】本発明の一実施例を示すブロック図である。 【図2】本発明の動作を示すフローチャートである。 【図3】従来例を示すブロック図である。 【符号の説明】 1 マイクロコンピュータ(水平周波数追従回路) 2 PLL回路 3A〜3D 入力端子 4 選択回路 5 同期分離回路 6 ホストCPU(制御回路) 21 電圧制御発振器[Brief description of the drawings] FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a flowchart showing the operation of the present invention. FIG. 3 is a block diagram showing a conventional example. [Explanation of symbols] 1 microcomputer (horizontal frequency tracking circuit) 2 PLL circuit 3A to 3D input terminal 4 Selection circuit 5 Sync separation circuit 6. Host CPU (control circuit) 21 Voltage controlled oscillator

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 1/00,5/00 - 5/42 H04N 3/27,5/46 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G09G 1 / 00,5 / 00-5/42 H04N 3 / 27,5 / 46

Claims (1)

(57)【特許請求の範囲】 【請求項1】複数の信号形式による複数の入力端子と、
この入力端子より入力される映像信号を選択する選択回
路と、この選択回路によって選択された入力端子より入
力される映像信号より水平同期信号を分離する同期分離
回路と、電圧制御発振器を有し、前記同期分離回路によ
って分離された水平同期信号によって水平発振するPL
L回路と、このPLL回路より出力される水平発振信号
と前記水平同期信号とを比較することによって前記水平
発振信号を前記水平同期信号に追従させる水平周波数追
従回路とを備えたディスプレイ装置において、前記複数の入力端子は、コンピュータ信号による映像信
号のみが入力される第1の入力端子と、一般映像信号の
みが入力される第2の入力端子と、コンピュータ信号に
よる映像信号と一般映像信号との一方が選択的に入力さ
れる第3の入力端子とを有し、 前記選択回路が前記第1〜第3の入力端子の内のいずれ
の入力端子を選択するかを切換制御する制御回路を備
え、 前記制御回路は、 前記第3の入力端子にコンピュータ信号による映像信号
と一般映像信号とのいずれを入力するかのユーザ設定を
管理すると共に、 前記選択回路が第1の入力端子を選択するよう切換制御
した際には、前記水平発振信号を前記水平同期信号に追
従させる第1のモードとするよう、前記水平周波数追従
回路を動作させるよう制御し、 前記選択回路が前記第2の入力端子を選択するよう切換
制御した際には、前記電圧制御発振器に固定の電圧を供
給して前記水平発振信号を固定の周波数とする第2のモ
ードとするよう、前記水平周波数追従回路を不動作とさ
せるよう制御し、 前記選択回路が前記第3の入力端子を選択するよう切換
制御した際には、前記ユーザ設定に応じて、前記第1の
モードと前記第2のモードのいずれか一方のモードとす
るよう、前記水平周波数追従回路を制御する ことを特徴
とするディスプレイ装置。
(57) [Claims] (1) A plurality of input terminals having a plurality of signal formats,
A selection circuit that selects a video signal input from the input terminal, a synchronization separation circuit that separates a horizontal synchronization signal from a video signal input from the input terminal selected by the selection circuit, and a voltage-controlled oscillator, PL that oscillates horizontally by the horizontal synchronization signal separated by the synchronization separation circuit
And L circuit, in a display apparatus having a horizontal frequency tracking circuit to follow the horizontal oscillating signal to said horizontal synchronizing signal by comparing the horizontal synchronizing signal and a horizontal oscillation signal outputted from the PLL circuit, wherein Multiple input terminals are connected to video signals
Signal input to the first input terminal
To the second input terminal to which the
One of the video signal and the general video signal
A third input terminal, wherein the selection circuit is connected to any one of the first to third input terminals.
A control circuit is provided to switch between selecting the input terminal of
The control circuit includes a video signal based on a computer signal input to the third input terminal.
User settings to input either
Control and switching control so that the selection circuit selects the first input terminal.
In this case, the horizontal oscillation signal is added to the horizontal synchronization signal.
Follow the horizontal frequency so that the first mode
Controlling the circuit to operate, and switching the selection circuit to select the second input terminal.
When controlled, a fixed voltage is supplied to the voltage-controlled oscillator.
And a second mode for supplying the horizontal oscillation signal to a fixed frequency.
The horizontal frequency tracking circuit is disabled so that the
And the selection circuit switches to select the third input terminal.
When controlling, according to the user setting, the first
Mode or one of the second modes.
Controlling the horizontal frequency tracking circuit as described above .
JP05984099A 1999-03-08 1999-03-08 Display device Expired - Fee Related JP3465816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05984099A JP3465816B2 (en) 1999-03-08 1999-03-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05984099A JP3465816B2 (en) 1999-03-08 1999-03-08 Display device

Publications (2)

Publication Number Publication Date
JP2000259138A JP2000259138A (en) 2000-09-22
JP3465816B2 true JP3465816B2 (en) 2003-11-10

Family

ID=13124827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05984099A Expired - Fee Related JP3465816B2 (en) 1999-03-08 1999-03-08 Display device

Country Status (1)

Country Link
JP (1) JP3465816B2 (en)

Also Published As

Publication number Publication date
JP2000259138A (en) 2000-09-22

Similar Documents

Publication Publication Date Title
KR0139947Y1 (en) Character signal displaying apparatus for camcorder
JP3465816B2 (en) Display device
US5949957A (en) Video camera having storage medium-equipped recorder-reproducer and control method thereof
JP2004187152A (en) Video display device with switching power source
JP3045393B2 (en) Video camera
JPH0722380B2 (en) Phase lock circuit for video signal
JP3439143B2 (en) Horizontal synchronization circuit
JP3128038B2 (en) Video device capable of releasing single-color images
JP2714193B2 (en) Digital television receiver
JPH0832833A (en) Video system pulse generating circuit
JP3109648B2 (en) Video signal recording device with on-screen display function
JP3723514B2 (en) Signal generating circuit and video camera having the same
JPH0715012Y2 (en) Color subcarrier interference prevention device
KR200156374Y1 (en) Circuit for inputing standard signal horizontal/vertical stability using osd in the camcorder
JPH0752843B2 (en) PLL circuit
JPH10210375A (en) Presence of absence deciding method for image synchronization signal and synchronization signal detection system
JP2591819B2 (en) Character signal synchronous playback circuit
JPH0241976Y2 (en)
JP3441128B2 (en) TV Camera Synchronizer
GB2300778A (en) Multistandard video tape player for selectively generating clock signals corresponding to video standards
JPH08251445A (en) Weak electric field detection circuit
JPH09191415A (en) Horizontal synchronization stabilizing device and television receiver
JPH0391385A (en) Magnetic recording and reproducing device
JP2004260276A (en) Television receiver, video signal detection control apparatus, and video signal detection control method
JPS62109480A (en) Television receiver

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees