JP3464950B2 - 低歪・低雑音ａｇｃドライバーアンプ - Google Patents
低歪・低雑音ａｇｃドライバーアンプInfo
- Publication number
- JP3464950B2 JP3464950B2 JP28795899A JP28795899A JP3464950B2 JP 3464950 B2 JP3464950 B2 JP 3464950B2 JP 28795899 A JP28795899 A JP 28795899A JP 28795899 A JP28795899 A JP 28795899A JP 3464950 B2 JP3464950 B2 JP 3464950B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- type
- switch
- series
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＧＣ機能を有す
るドライバーアンプに係り、雑音指数（ＮＦ）および隣
接チャネル漏洩電力（ＡＣＰ）の劣化を同時に抑制する
低歪・低雑音ＡＧＣドライバーアンプに関する。
るドライバーアンプに係り、雑音指数（ＮＦ）および隣
接チャネル漏洩電力（ＡＣＰ）の劣化を同時に抑制する
低歪・低雑音ＡＧＣドライバーアンプに関する。
【０００２】
【従来の技術】ＡＧＣドライバーアンプは、携帯電話機
のＲＦ送信部においてパワーアンプと直行変調器の間に
位置するプリアンプとして用いられており、ＡＧＣ機能
によりセットのばらつき補償やパワーコントロールをお
こなうことができる。このようなＡＧＣドライバーアン
プは、ＲＦ送信側に用いるため歪み特性の劣化は避けな
ければならないが、近年受信帯域ノイズの規格が厳しく
なっていることに伴って、ＡＧＣドライバーアンプの低
雑音化も要求されている。
のＲＦ送信部においてパワーアンプと直行変調器の間に
位置するプリアンプとして用いられており、ＡＧＣ機能
によりセットのばらつき補償やパワーコントロールをお
こなうことができる。このようなＡＧＣドライバーアン
プは、ＲＦ送信側に用いるため歪み特性の劣化は避けな
ければならないが、近年受信帯域ノイズの規格が厳しく
なっていることに伴って、ＡＧＣドライバーアンプの低
雑音化も要求されている。
【０００３】従来の代表的なＡＧＣドライバーアンプの
回路ブロックを図７に示す。（ａ）はＲＦ入力側にスイ
ッチＡＴＴを挿入した２段アンプ構成の回路であり、
（ｂ）は初段がカスコード接続となった２段アンプ構成
の回路である。
回路ブロックを図７に示す。（ａ）はＲＦ入力側にスイ
ッチＡＴＴを挿入した２段アンプ構成の回路であり、
（ｂ）は初段がカスコード接続となった２段アンプ構成
の回路である。
【０００４】また従来の利得制御増幅器の一例が、特許
第２９０３９９２号公報に記載されている。この公報に
記載された自動利得制御増幅器は、複数の増幅器および
可変減衰器を有する多段増幅器と、複数の可変減衰器を
有し多段増幅器の出力の必要量を減衰する多段減衰器
と、多段増幅器の出力を検波する検波器と、検波器の出
力を増幅する増幅器と、全ての多段増幅器の増幅器の増
幅された出力を接続する合成器と、合成器の出力を増幅
し多段増幅器の利得制御をおこなう信号を出力する対数
増幅器と、多段増幅器の出力レベルの検波出力と合成器
の出力との差分を検出し受信入力レベルを出力するレベ
ル検波器とを備えることで、小型化が可能となった。
第２９０３９９２号公報に記載されている。この公報に
記載された自動利得制御増幅器は、複数の増幅器および
可変減衰器を有する多段増幅器と、複数の可変減衰器を
有し多段増幅器の出力の必要量を減衰する多段減衰器
と、多段増幅器の出力を検波する検波器と、検波器の出
力を増幅する増幅器と、全ての多段増幅器の増幅器の増
幅された出力を接続する合成器と、合成器の出力を増幅
し多段増幅器の利得制御をおこなう信号を出力する対数
増幅器と、多段増幅器の出力レベルの検波出力と合成器
の出力との差分を検出し受信入力レベルを出力するレベ
ル検波器とを備えることで、小型化が可能となった。
【０００５】
【発明が解決しようとする課題】図７の（ａ）の回路で
は、ＲＦ入力側にＡＴＴがあるため隣接チャネル漏洩電
力（ＡＣＰ）に関しては良くなるが、雑音指数（ＮＦ）
は劣化する。また、（ｂ）の回路では、ＲＦ入力側には
ＡＴＴがないためＮＦは良くなるが、初段をカスコード
接続のＦＥＴで電流を絞って利得を可変させているため
歪みは劣化する。このように従来の構成では、ＮＦ、歪
みを同時に良好な状態に保つことが困難であった。
は、ＲＦ入力側にＡＴＴがあるため隣接チャネル漏洩電
力（ＡＣＰ）に関しては良くなるが、雑音指数（ＮＦ）
は劣化する。また、（ｂ）の回路では、ＲＦ入力側には
ＡＴＴがないためＮＦは良くなるが、初段をカスコード
接続のＦＥＴで電流を絞って利得を可変させているため
歪みは劣化する。このように従来の構成では、ＮＦ、歪
みを同時に良好な状態に保つことが困難であった。
【０００６】また特許第２９０３９９２号公報に記載の
自動利得制御増幅器は、ダイバーシティ受信時において
各パスごとに共通増幅用と独立増幅用との２ルートの多
段増幅器が必要であったものを、１ルートに小型化する
ことを目的としたものである。この自動利得制御増幅器
は、受信レベル検出器を加え、独立ＡＧＣ電源をなく
し、共通ＡＧＣ電源のみでコントロールできるようにし
たものである。しかしながらこの従来例は、携帯端末Ｒ
Ｆ送信部におけるＡＧＣ機能付きドライバＩＣのＡＣＰ
とＮＦとの劣化を同時に抑制することはできなかった。
自動利得制御増幅器は、ダイバーシティ受信時において
各パスごとに共通増幅用と独立増幅用との２ルートの多
段増幅器が必要であったものを、１ルートに小型化する
ことを目的としたものである。この自動利得制御増幅器
は、受信レベル検出器を加え、独立ＡＧＣ電源をなく
し、共通ＡＧＣ電源のみでコントロールできるようにし
たものである。しかしながらこの従来例は、携帯端末Ｒ
Ｆ送信部におけるＡＧＣ機能付きドライバＩＣのＡＣＰ
とＮＦとの劣化を同時に抑制することはできなかった。
【０００７】本発明の目的は、ＡＧＣ機能を有するドラ
イバーアンプでＳＷ型ＡＴＴを制御し、ＮＦとＡＣＰの
劣化を同時に抑制する低歪・低雑音ＡＧＣドライバーア
ンプを提供することにある。
イバーアンプでＳＷ型ＡＴＴを制御し、ＮＦとＡＣＰの
劣化を同時に抑制する低歪・低雑音ＡＧＣドライバーア
ンプを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、入力されたＲ
Ｆ信号を増幅する第１の増幅器と、複数のキャパシタと
分路型スイッチおよび直列型スイッチとで構成されＲＦ
信号をパワー制御するスイッチ型アッテネーターと、パ
ワー制御されたＲＦ信号をさらに増幅し出力する第２の
増幅器とを備えるＡＧＣドライバーアンプにおいて、分
路型スイッチの後段に直列型スイッチを配し、第２の増
幅器にＲＦ信号を伝えるときは分路型スイッチをＯＮか
らＯＦＦにした後直列型スイッチをＯＦＦからＯＮに遷
移させ、第２の増幅器へのＲＦ信号を遮断するときは分
路型スイッチをＯＦＦからＯＮにした後直列型スイッチ
をＯＮからＯＦＦに遷移させることを特徴とする。
Ｆ信号を増幅する第１の増幅器と、複数のキャパシタと
分路型スイッチおよび直列型スイッチとで構成されＲＦ
信号をパワー制御するスイッチ型アッテネーターと、パ
ワー制御されたＲＦ信号をさらに増幅し出力する第２の
増幅器とを備えるＡＧＣドライバーアンプにおいて、分
路型スイッチの後段に直列型スイッチを配し、第２の増
幅器にＲＦ信号を伝えるときは分路型スイッチをＯＮか
らＯＦＦにした後直列型スイッチをＯＦＦからＯＮに遷
移させ、第２の増幅器へのＲＦ信号を遮断するときは分
路型スイッチをＯＦＦからＯＮにした後直列型スイッチ
をＯＮからＯＦＦに遷移させることを特徴とする。
【０００９】また、本発明の低歪・低雑音ＡＧＣドライ
バーアンプは、スイッチ型アッテネーターを、第１の増
幅器および前記第２の増幅器の間に複数有し、それぞれ
のスイッチのタイミングをずらすことも可能である。
バーアンプは、スイッチ型アッテネーターを、第１の増
幅器および前記第２の増幅器の間に複数有し、それぞれ
のスイッチのタイミングをずらすことも可能である。
【００１０】
【００１１】
【発明の実施の形態】本発明は、ＡＧＣドライバーアン
プにおいてアンプの段間部分にスイッチ型アッテネータ
ー（ＡＴＴ）を設けたことを特徴としている。
プにおいてアンプの段間部分にスイッチ型アッテネータ
ー（ＡＴＴ）を設けたことを特徴としている。
【００１２】本発明の実施例の実施例の構成を図１から
図３を参照して詳細に説明する。図１は、本発明の低歪
・低雑音ＡＧＣドライバーアンプの構成を示す図であ
る。図２は、スイッチの歪み特性評価結果を示す図であ
る。図３は、入力レベルに対する歪みの変化を示す図で
ある。
図３を参照して詳細に説明する。図１は、本発明の低歪
・低雑音ＡＧＣドライバーアンプの構成を示す図であ
る。図２は、スイッチの歪み特性評価結果を示す図であ
る。図３は、入力レベルに対する歪みの変化を示す図で
ある。
【００１３】本発明のＡＧＣドライバーアンプは、図１
（ａ）に示すように、ＦＥＴによる２段アンプ１０，１
２と、アンプ段間に挿入されたスイッチ型のＡＴＴ１４
とから構成されている。ＲＦｉｎから入力された信号
は、アンプ１０で増幅される。増幅された信号は、ＡＧ
Ｃ電圧を変えることにより信号を減衰させることができ
る、段間ＳＷ型ＡＴＴ１４に入力される。段間ＳＷ型Ａ
ＴＴ１４でパワーの制御をおこなって出力された信号
は、アンプ１２に入力され、更に増幅されて最終的に出
力される。
（ａ）に示すように、ＦＥＴによる２段アンプ１０，１
２と、アンプ段間に挿入されたスイッチ型のＡＴＴ１４
とから構成されている。ＲＦｉｎから入力された信号
は、アンプ１０で増幅される。増幅された信号は、ＡＧ
Ｃ電圧を変えることにより信号を減衰させることができ
る、段間ＳＷ型ＡＴＴ１４に入力される。段間ＳＷ型Ａ
ＴＴ１４でパワーの制御をおこなって出力された信号
は、アンプ１２に入力され、更に増幅されて最終的に出
力される。
【００１４】次に、段間に挿入されたＳＷ型ＡＴＴ１４
の詳細な構成は、図１（ｂ）に示すように、シャント
（分路）型ＦＥＴ１６とシリーズ（直列）型ＦＥＴ１８
とを組み合わせたスイッチ（ＳＷ）から構成されてい
る。シャント型ＦＥＴ１６は、ＲＦ信号に対してシャン
ト型になっており、キャパシタ（Ｃ４）２０を介して接
地している。ここでシャント型ＦＥＴ１６のゲート電位
Ｖｇ１は、このスイッチの基準電位である。シャント型
ＦＥＴ１６のドレイン，ソースに印可している電圧Ｖ１
は、ＡＧＣ端子に接続しており、ＡＧＣ電圧を変えるこ
とによりコントロールすることができる。また、キャパ
シタ（Ｃ１，Ｃ２）２２，２４は、ＤＣブロックとして
機能している。
の詳細な構成は、図１（ｂ）に示すように、シャント
（分路）型ＦＥＴ１６とシリーズ（直列）型ＦＥＴ１８
とを組み合わせたスイッチ（ＳＷ）から構成されてい
る。シャント型ＦＥＴ１６は、ＲＦ信号に対してシャン
ト型になっており、キャパシタ（Ｃ４）２０を介して接
地している。ここでシャント型ＦＥＴ１６のゲート電位
Ｖｇ１は、このスイッチの基準電位である。シャント型
ＦＥＴ１６のドレイン，ソースに印可している電圧Ｖ１
は、ＡＧＣ端子に接続しており、ＡＧＣ電圧を変えるこ
とによりコントロールすることができる。また、キャパ
シタ（Ｃ１，Ｃ２）２２，２４は、ＤＣブロックとして
機能している。
【００１５】シリーズ型ＦＥＴ１８は、ＲＦ信号に対し
てシリーズに挿入されている。ここでシリーズ型ＦＥＴ
１８のドレイン，ソースに印可している電圧Ｖ２は、こ
のスイッチの基準電位である。またシリーズ型ＦＥＴ１
８のゲート電位Ｖｇ２は、ＡＧＣ端子に接続されてい
る。また、キャパシタ（Ｃ２，Ｃ３）２４，２６は、Ｄ
Ｃブロックとなっている。
てシリーズに挿入されている。ここでシリーズ型ＦＥＴ
１８のドレイン，ソースに印可している電圧Ｖ２は、こ
のスイッチの基準電位である。またシリーズ型ＦＥＴ１
８のゲート電位Ｖｇ２は、ＡＧＣ端子に接続されてい
る。また、キャパシタ（Ｃ２，Ｃ３）２４，２６は、Ｄ
Ｃブロックとなっている。
【００１６】図１（ａ）に本発明による回路ブロック図
を示すように、本発明に従って初段アンプと後段アンプ
の間にＳＷ型ＡＴＴを設けている。このＳＷ型ＡＴＴ１
４は、初段アンプ１０で増幅された利得を減衰させて利
得を可変させる機能を有する。この際、ＲＦ入力側のア
ンプ１０によりある程度の利得が得られるため、雑音指
数（ＮＦ）の劣化を抑制することができ、更にＳＷ型の
ＡＴＴ１４で利得を可変させるため隣接チャネル漏洩電
力（ＡＣＰ）の劣化も防ぐことが可能となる。また、初
段アンプ１０には、ＦＥＴを用いており、ドレインから
ゲート方向のアイソレーションは大きいため、ＡＧＣ電
圧を変えた場合の入力インピーダンスの変動も抑制する
ことができる。また、図１に示すように、ＳＷ型ＡＴＴ
は、ＦＥＴを有し、ＦＥＴのスイッチング動作を用いる
ものである。
を示すように、本発明に従って初段アンプと後段アンプ
の間にＳＷ型ＡＴＴを設けている。このＳＷ型ＡＴＴ１
４は、初段アンプ１０で増幅された利得を減衰させて利
得を可変させる機能を有する。この際、ＲＦ入力側のア
ンプ１０によりある程度の利得が得られるため、雑音指
数（ＮＦ）の劣化を抑制することができ、更にＳＷ型の
ＡＴＴ１４で利得を可変させるため隣接チャネル漏洩電
力（ＡＣＰ）の劣化も防ぐことが可能となる。また、初
段アンプ１０には、ＦＥＴを用いており、ドレインから
ゲート方向のアイソレーションは大きいため、ＡＧＣ電
圧を変えた場合の入力インピーダンスの変動も抑制する
ことができる。また、図１に示すように、ＳＷ型ＡＴＴ
は、ＦＥＴを有し、ＦＥＴのスイッチング動作を用いる
ものである。
【００１７】従って、本発明によりＮＦとＡＣＰの劣化
を同時に防ぐことが可能となり、更にＡＧＣ電圧に対し
て入力インピーダンスの変動を抑制することができる。
を同時に防ぐことが可能となり、更にＡＧＣ電圧に対し
て入力インピーダンスの変動を抑制することができる。
【００１８】ここで、ＳＷ型ＡＴＴの歪み劣化抑制につ
いて詳述する。ＳＷ型ＡＴＴ１４は、図２に示すよう
に、０ｄＢｍ程度のパワーを入力した場合にＯＮからＯ
ＦＦ時に歪みが劣化することがわかっている。これはＦ
ＥＴをスイッチとして用いる場合に、ＤＣ的に非線形の
領域を使用することに起因している。また、図３に示す
ようにシャント型に比べてシリーズ型の方が歪みが激し
い。
いて詳述する。ＳＷ型ＡＴＴ１４は、図２に示すよう
に、０ｄＢｍ程度のパワーを入力した場合にＯＮからＯ
ＦＦ時に歪みが劣化することがわかっている。これはＦ
ＥＴをスイッチとして用いる場合に、ＤＣ的に非線形の
領域を使用することに起因している。また、図３に示す
ようにシャント型に比べてシリーズ型の方が歪みが激し
い。
【００１９】そこで図１の（ｂ）に示すように段間ＡＴ
Ｔ部をＬ型の構成とし、ＡＧＣ電圧を下げていったとき
に、先にシャント型スイッチの方をＯＮからＯＦＦする
ようにＤｅｌａｙ回路（図示しない）で制御する。これ
によりシャント型ＦＥＴ１６のドレイン，ソース間の容
量＋キャパシタＣ４により、パワーがある程度下がる。
続いてシリーズ型ＦＥＴ１８がＯＮからＯＦＦするよう
にＤｅｌａｙ回路で制御してやれば、シリーズ型スイッ
チＦＥＴ１８へ入力されるパワーが低くなり、シリーズ
型の歪み劣化を抑制することができるようになる。
Ｔ部をＬ型の構成とし、ＡＧＣ電圧を下げていったとき
に、先にシャント型スイッチの方をＯＮからＯＦＦする
ようにＤｅｌａｙ回路（図示しない）で制御する。これ
によりシャント型ＦＥＴ１６のドレイン，ソース間の容
量＋キャパシタＣ４により、パワーがある程度下がる。
続いてシリーズ型ＦＥＴ１８がＯＮからＯＦＦするよう
にＤｅｌａｙ回路で制御してやれば、シリーズ型スイッ
チＦＥＴ１８へ入力されるパワーが低くなり、シリーズ
型の歪み劣化を抑制することができるようになる。
【００２０】したがって、ＡＴＴ部で工夫したポイント
は、（１）歪みが劣化しにくいシャント型ＦＥＴ１６，
歪みやすいシリーズ型ＦＥＴ１８の順に配置したこと、
（２）Ｄｅｌａｙ回路によりまずシャント型ＦＥＴ１６
がＯＦＦからＯＮし、後にシリーズ型ＦＥＴ１８がＯＮ
からＯＦＦするように制御している、の２点である。
は、（１）歪みが劣化しにくいシャント型ＦＥＴ１６，
歪みやすいシリーズ型ＦＥＴ１８の順に配置したこと、
（２）Ｄｅｌａｙ回路によりまずシャント型ＦＥＴ１６
がＯＦＦからＯＮし、後にシリーズ型ＦＥＴ１８がＯＮ
からＯＦＦするように制御している、の２点である。
【００２１】つまり、ＡＧＣドライバーアンプは、ＮＦ
の劣化を抑制するために増幅器，可変抵抗器，増幅器と
いう構成によりＡＧＣ劣化を抑制するための段間ＡＴＴ
を、上述に示した工夫を施し、ＩＣ化することによりＮ
ＦとＡＣＰの劣化を同時に抑制できることを可能にした
ものである。
の劣化を抑制するために増幅器，可変抵抗器，増幅器と
いう構成によりＡＧＣ劣化を抑制するための段間ＡＴＴ
を、上述に示した工夫を施し、ＩＣ化することによりＮ
ＦとＡＣＰの劣化を同時に抑制できることを可能にした
ものである。
【００２２】次に、本発明の実施例の動作の説明を図１
から図５までを参照し詳細に説明する。図４は、雑音指
数を示す図である。図５は、本発明のＡＧＣドライバー
アンプと従来品との評価結果を示す図である。
から図５までを参照し詳細に説明する。図４は、雑音指
数を示す図である。図５は、本発明のＡＧＣドライバー
アンプと従来品との評価結果を示す図である。
【００２３】図１（ａ）においてＲＦｉｎから入力され
た信号は、アンプ１０で増幅される。そして、増幅され
た信号は段間ＳＷ型ＡＴＴ１４に入力されるが、ＡＧＣ
電圧を変えることにより信号を減衰させることができ
る。ＡＴＴでパワーの制御をおこなって出力された信号
は、アンプ１２に入力されて、更に増幅されて最終的に
出力される。ここで多段構成の回路において雑音指数Ｎ
Ｆは、一般的に図４に示す式１で表される。従って、こ
の式１より初段利得を大きくすれば、全体回路のＮＦが
低くなることがわかる。本発明の回路構成では、初段に
アンプ１０があるため、ＮＦの劣化を抑制される。
た信号は、アンプ１０で増幅される。そして、増幅され
た信号は段間ＳＷ型ＡＴＴ１４に入力されるが、ＡＧＣ
電圧を変えることにより信号を減衰させることができ
る。ＡＴＴでパワーの制御をおこなって出力された信号
は、アンプ１２に入力されて、更に増幅されて最終的に
出力される。ここで多段構成の回路において雑音指数Ｎ
Ｆは、一般的に図４に示す式１で表される。従って、こ
の式１より初段利得を大きくすれば、全体回路のＮＦが
低くなることがわかる。本発明の回路構成では、初段に
アンプ１０があるため、ＮＦの劣化を抑制される。
【００２４】また、図１（ｂ）を用いてＳＷ型ＡＴＴ１
４の詳細な動作について説明する。段間ＳＷ型ＡＴＴ１
４は、図に示すようにシャント型ＦＥＴ１６とシリーズ
型ＦＥＴ１８とを組み合わせたＳＷから構成されてい
る。ＡＧＣ電圧を下げていくとシャント型ＳＷのドレイ
ン，ソース電位（Ｖ１）が下がるようにしている（基準
電位Ｖｇ１は固定）。
４の詳細な動作について説明する。段間ＳＷ型ＡＴＴ１
４は、図に示すようにシャント型ＦＥＴ１６とシリーズ
型ＦＥＴ１８とを組み合わせたＳＷから構成されてい
る。ＡＧＣ電圧を下げていくとシャント型ＳＷのドレイ
ン，ソース電位（Ｖ１）が下がるようにしている（基準
電位Ｖｇ１は固定）。
【００２５】また、シリーズ型ＳＷは、ドレイン，ソー
ス電位（Ｖ２）を固定して、ゲート電位（Ｖｇ２）が下
がるようにしている。これにより、ＡＧＣ電圧を下げて
いくとシャントＦＥＴ１６は、ＯＦＦからＯＮへ、シリ
ーズＦＥＴ１８は、ＯＮからＯＦＦへと変わる。
ス電位（Ｖ２）を固定して、ゲート電位（Ｖｇ２）が下
がるようにしている。これにより、ＡＧＣ電圧を下げて
いくとシャントＦＥＴ１６は、ＯＦＦからＯＮへ、シリ
ーズＦＥＴ１８は、ＯＮからＯＦＦへと変わる。
【００２６】従って、等価回路的にはシャントＦＥＴ１
６は、抵抗から容量へ、シリーズＦＥＴは容量から抵抗
へと見え方がかわる。そのため、ＡＴＴ１４へ入力され
た信号は、シャントＦＥＴ１８で電流がおちて、シリー
ズＦＥＴで更にパワーが減衰する。このような構成でゲ
インコントロールをおこなっている。
６は、抵抗から容量へ、シリーズＦＥＴは容量から抵抗
へと見え方がかわる。そのため、ＡＴＴ１４へ入力され
た信号は、シャントＦＥＴ１８で電流がおちて、シリー
ズＦＥＴで更にパワーが減衰する。このような構成でゲ
インコントロールをおこなっている。
【００２７】このＳＷ型ＡＴＴ１４において、更に微妙
なバランス設計をおこなっている。図２（ａ），（ｂ）
にそれぞれシャント型とシリーズ型とのスイッチの歪み
特性を示す。ここでスイッチには、ゲート幅Ｗｇ＝４０
０ｕｍのシングルゲートのものを用いて、Ｐｉｎ＝０ｄ
Ｂｍ、入出力５０Ωで評価をおこなった。この結果から
スイッチが、ＯＮからＯＦＦする際にＡＣＰが急激に劣
化していることがわかる。
なバランス設計をおこなっている。図２（ａ），（ｂ）
にそれぞれシャント型とシリーズ型とのスイッチの歪み
特性を示す。ここでスイッチには、ゲート幅Ｗｇ＝４０
０ｕｍのシングルゲートのものを用いて、Ｐｉｎ＝０ｄ
Ｂｍ、入出力５０Ωで評価をおこなった。この結果から
スイッチが、ＯＮからＯＦＦする際にＡＣＰが急激に劣
化していることがわかる。
【００２８】また、図３（ａ），（ｂ）にシャント型と
シリーズ型のスイッチの入力レベルに対するＡＣＰの変
化を表したグラフを示す。この結果からＡＣＰ＝−６０
ｄＢｃとなる入力レベルは、シャント型の場合−５ｄＢ
ｍ、シリーズ型の場合−１３ｄＢｍであることがわか
る。これらの結果を踏まえてＳＷ型ＡＴＴの動作は、Ａ
ＧＣ電圧を下げていく際にまずシャントがＯＦＦからＯ
Ｎし、それからシリーズがＯＮからＯＦＦするように工
夫している。
シリーズ型のスイッチの入力レベルに対するＡＣＰの変
化を表したグラフを示す。この結果からＡＣＰ＝−６０
ｄＢｃとなる入力レベルは、シャント型の場合−５ｄＢ
ｍ、シリーズ型の場合−１３ｄＢｍであることがわか
る。これらの結果を踏まえてＳＷ型ＡＴＴの動作は、Ａ
ＧＣ電圧を下げていく際にまずシャントがＯＦＦからＯ
Ｎし、それからシリーズがＯＮからＯＦＦするように工
夫している。
【００２９】これにより、まずシャントでパワーが落と
されて、それからシリーズに入力するようになるため、
シリーズＡＴＴへの入力レベルが低くなり、結果として
このＳＷ型ＡＴＴの歪みが劣化しにくくなる。
されて、それからシリーズに入力するようになるため、
シリーズＡＴＴへの入力レベルが低くなり、結果として
このＳＷ型ＡＴＴの歪みが劣化しにくくなる。
【００３０】さらに、本実施例の評価結果を図５に示
す。ここではペレットをセラミックパッケージにマウン
ト，ボンディングし、チューナーによりマッチングさせ
ている。図５は、従来品であるｕＰＧ２１０６と本発明
品とのＮＦおよびＡＣＰの評価結果である。ここでＮＦ
は、ｆ＝９２５ＭＨｚで測定している。また、ＡＣＰ
は、π／４ＤＱＰＳＫ変調波入力時のΔｆ＝±５０ｋＨ
ｚ、２１ｋＨｚ帯域幅で測定している。ｕＰＧ２１０６
で−１０ｄＢｍ入力時のＡＣＰは−６５．１ｄＢｃと良
好な結果となっているが、ＮＦ（Ｇａｉｎ＝２３ｄＢ
時）は１０．５ｄＢと悪い結果となった。
す。ここではペレットをセラミックパッケージにマウン
ト，ボンディングし、チューナーによりマッチングさせ
ている。図５は、従来品であるｕＰＧ２１０６と本発明
品とのＮＦおよびＡＣＰの評価結果である。ここでＮＦ
は、ｆ＝９２５ＭＨｚで測定している。また、ＡＣＰ
は、π／４ＤＱＰＳＫ変調波入力時のΔｆ＝±５０ｋＨ
ｚ、２１ｋＨｚ帯域幅で測定している。ｕＰＧ２１０６
で−１０ｄＢｍ入力時のＡＣＰは−６５．１ｄＢｃと良
好な結果となっているが、ＮＦ（Ｇａｉｎ＝２３ｄＢ
時）は１０．５ｄＢと悪い結果となった。
【００３１】それに対して、本発明品ではＡＣＰはｕＰ
Ｇ２１０６ほどではないが−６０ｄＢｃをキープする結
果となり、更にＮＦは５．３ｄＢとｕＰＧ２１０６の約
半分程度まで劣化を抑制することができた。ここでＮＦ
は実使用上の問題から、フルゲインから５ｄＢコンプレ
ッションした２３ｄＢ時における値で評価している。こ
のように本発明により、ＡＣＰ，ＮＦの劣化を抑制する
ことができることが確認された。
Ｇ２１０６ほどではないが−６０ｄＢｃをキープする結
果となり、更にＮＦは５．３ｄＢとｕＰＧ２１０６の約
半分程度まで劣化を抑制することができた。ここでＮＦ
は実使用上の問題から、フルゲインから５ｄＢコンプレ
ッションした２３ｄＢ時における値で評価している。こ
のように本発明により、ＡＣＰ，ＮＦの劣化を抑制する
ことができることが確認された。
【００３２】次に、本発明の他の実施例を図６を参照し
て詳細に説明する。図６は、本発明のＡＧＣドライバー
アンプの他の実施例の構成を示す図である。
て詳細に説明する。図６は、本発明のＡＧＣドライバー
アンプの他の実施例の構成を示す図である。
【００３３】本発明の他の実施例として、その基本的構
成は、図１に示す上述の実施例の通りであるが、段間Ａ
ＴＴ１４の数を増やすことにより更に工夫している。そ
の構成を図３（ａ）に示す。図１では段間のＡＴＴの数
が１つの場合であったが、ここではＡＴＴの数をＮ個ま
で拡張したものを提案する。
成は、図１に示す上述の実施例の通りであるが、段間Ａ
ＴＴ１４の数を増やすことにより更に工夫している。そ
の構成を図３（ａ）に示す。図１では段間のＡＴＴの数
が１つの場合であったが、ここではＡＴＴの数をＮ個ま
で拡張したものを提案する。
【００３４】この場合、ＡＴＴ１４−１はパワーコント
ロール用、ＡＴＴ１４−２はセットのばらつき補償用な
ど一つのＩＣのなかで目的に応じてゲインコントロール
をおこなうことが可能となる。さらには数個のＡＴＴの
スイッチングのタイミングを微妙にずらすことにより、
大きなダイナミックレンジを得ることもできる。
ロール用、ＡＴＴ１４−２はセットのばらつき補償用な
ど一つのＩＣのなかで目的に応じてゲインコントロール
をおこなうことが可能となる。さらには数個のＡＴＴの
スイッチングのタイミングを微妙にずらすことにより、
大きなダイナミックレンジを得ることもできる。
【００３５】
【発明の効果】本発明の低歪・低雑音ＡＧＣドライバー
アンプは、アンプの段間にＡＴＴを設け、ＳＷ型のＡＴ
Ｔを用いているため、ＮＦとＡＣＰの劣化を同時に抑制
することが可能になることである。これにより低歪・低
雑音ＡＧＣドライバーアンプを実現することができる。
アンプは、アンプの段間にＡＴＴを設け、ＳＷ型のＡＴ
Ｔを用いているため、ＮＦとＡＣＰの劣化を同時に抑制
することが可能になることである。これにより低歪・低
雑音ＡＧＣドライバーアンプを実現することができる。
【００３６】またＡＧＣドライバーアンプは、初段アン
プにＦＥＴを用いることで、ＦＥＴのドレイン−ゲート
間のアイソレーションが保たれているため、入力インピ
ーダンスの変動を抑えることができることである。
プにＦＥＴを用いることで、ＦＥＴのドレイン−ゲート
間のアイソレーションが保たれているため、入力インピ
ーダンスの変動を抑えることができることである。
【００３７】さらにＡＧＣドライバーアンプは、微妙な
バランス設計によりシャント型がまずＯＦＦからＯＮす
るようにし、それからシリーズ型がＯＮからＯＦＦする
ようにしているため、段間ＳＷ型ＡＴＴの構成をシャン
ト，シリーズのＬ型の構成にすることでＡＣＰが劣化し
にくくなることである。
バランス設計によりシャント型がまずＯＦＦからＯＮす
るようにし、それからシリーズ型がＯＮからＯＦＦする
ようにしているため、段間ＳＷ型ＡＴＴの構成をシャン
ト，シリーズのＬ型の構成にすることでＡＣＰが劣化し
にくくなることである。
【図１】本発明の低歪・低雑音ＡＧＣドライバーアンプ
の構成を示す図である。
の構成を示す図である。
【図２】スイッチの歪み特性評価結果を示す図である。
【図３】入力レベルに対する歪みの変化を示す図であ
る。
る。
【図４】雑音指数を示す図である。
【図５】本発明のＡＧＣドライバーアンプと従来品との
評価結果を示す図である。
評価結果を示す図である。
【図６】本発明のＡＧＣドライバーアンプの他の実施例
の構成を示す図である。
の構成を示す図である。
【図７】従来の回路構成を示す図である。
１０ アンプ
１２ アンプ
１４ ＳＷ型ＡＴＴ
１６ シャント型ＦＥＴ
１８ シリーズ型ＦＥＴ
２０ キャパシタＣ４
２２ キャパシタＣ１
２４ キャパシタＣ２
２６ キャパシタＣ３
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 3/10
H03H 7/24
H03H 11/24
Claims (2)
- 【請求項１】入力されたＲＦ信号を増幅する第１の増幅
器と、複数のキャパシタと分路型スイッチおよび直列型
スイッチとで構成され前記ＲＦ信号をパワー制御するス
イッチ型アッテネーターと、パワー制御された前記ＲＦ
信号をさらに増幅し出力する第２の増幅器とを備えるＡ
ＧＣドライバーアンプにおいて、 前記分路型スイッチの後段に前記直列型スイッチを配
し、前記第２の増幅器にＲＦ信号を伝えるときは前記分
路型スイッチをＯＮからＯＦＦにした後前記直列型スイ
ッチをＯＦＦからＯＮに遷移させ、前記第２の増幅器へ
のＲＦ信号を遮断するときは前記分路型スイッチをＯＦ
ＦからＯＮにした後前記直列型スイッチをＯＮからＯＦ
Ｆに遷移させる ことを特徴とする低歪・低雑音ＡＧＣド
ライバーアンプ。 - 【請求項２】前記スイッチ型アッテネーターを、前記第
１の増幅器および前記第２の増幅器の間に複数有し、そ
れぞれのスイッチのタイミングをずらすことを特徴とす
る請求項１に記載の低歪・低雑音ＡＧＣドライバーアン
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795899A JP3464950B2 (ja) | 1999-10-08 | 1999-10-08 | 低歪・低雑音ａｇｃドライバーアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795899A JP3464950B2 (ja) | 1999-10-08 | 1999-10-08 | 低歪・低雑音ａｇｃドライバーアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111368A JP2001111368A (ja) | 2001-04-20 |
| JP3464950B2 true JP3464950B2 (ja) | 2003-11-10 |
Family
ID=17723956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28795899A Expired - Fee Related JP3464950B2 (ja) | 1999-10-08 | 1999-10-08 | 低歪・低雑音ａｇｃドライバーアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464950B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5640725B2 (ja) * | 2010-12-20 | 2014-12-17 | 三菱電機株式会社 | 電力増幅器 |
| CN104917470B (zh) * | 2015-06-23 | 2020-12-18 | 西安空间无线电技术研究所 | 一种宽带高功率功放模块 |
-
1999
- 1999-10-08 JP JP28795899A patent/JP3464950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111368A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7164318B2 (en) | Continuous variable-gain low-noise amplifier | |
| US7649418B2 (en) | Variable-gain amplifier | |
| JP2002353745A (ja) | 高周波増幅器および高周波多段増幅器 | |
| US5745857A (en) | Gaas power amplifier for analog/digital dual-mode cellular phones | |
| US20020039047A1 (en) | Power amplifier with gain change compensation | |
| JPH10261925A (ja) | 高周波増幅器 | |
| EP1149467B1 (en) | Amplifier | |
| KR101097597B1 (ko) | 스텝 가변 이득 증폭기 | |
| JP2008028908A (ja) | 利得可変型低雑音増幅器 | |
| US6121840A (en) | High-frequency amplifier | |
| JP3836428B2 (ja) | 多段増幅器 | |
| JP4202088B2 (ja) | 増幅器 | |
| JP3464950B2 (ja) | 低歪・低雑音ａｇｃドライバーアンプ | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| US20230101673A1 (en) | Balanced Amplifiers with Wideband Linearization | |
| JP2002261554A (ja) | 半導体集積回路およびこれを用いた無線通信装置 | |
| US7221221B2 (en) | Power amplifier with pre-distorter | |
| WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| US10447220B2 (en) | Variable gain amplifier | |
| KR100354166B1 (ko) | 저잡음 증폭 장치 | |
| JP2770905B2 (ja) | アナログおよびディジタル携帯用の電話機兼用の電力増幅器 | |
| KR20240070517A (ko) | 광대역 선형화 기능을 갖는 평형 증폭기 | |
| JP2006005637A (ja) | 可変利得増幅器 | |
| JP3978919B2 (ja) | リミッタ回路 | |
| JP3393518B2 (ja) | モノリシック集積化低位相歪電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |