JP3456361B2 - 電子部品のパッケージ - Google Patents

電子部品のパッケージ

Info

Publication number
JP3456361B2
JP3456361B2 JP06518497A JP6518497A JP3456361B2 JP 3456361 B2 JP3456361 B2 JP 3456361B2 JP 06518497 A JP06518497 A JP 06518497A JP 6518497 A JP6518497 A JP 6518497A JP 3456361 B2 JP3456361 B2 JP 3456361B2
Authority
JP
Japan
Prior art keywords
electronic component
lid member
substrate
sealing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06518497A
Other languages
English (en)
Other versions
JPH09321161A (ja
Inventor
博史 荒張
芳則 生坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP06518497A priority Critical patent/JP3456361B2/ja
Publication of JPH09321161A publication Critical patent/JPH09321161A/ja
Application granted granted Critical
Publication of JP3456361B2 publication Critical patent/JP3456361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Piezo-Electric Transducers For Audible Bands (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、振動子、弾性表面
波（ＳＡＷ）素子、半導体などの電子部品を封入するパ
ッケージに関する。
【０００２】
【従来の技術】近年、携帯用コンピュータなどの小型情
報機器や、携帯電話及び自動車電話などの移動通信機器
においては小型軽量化がめざましく、これに伴い機器内
の回路基板等に実装される電子部品のパッケージも、小
型化や回路基板への面実装可能な表面実装タイプのもの
が求められている。
【０００３】このような電子部品のパッケージとして、
例えば図１１に平面図を、図１２に略断面図をそれぞれ
示したような圧電振動子のパッケージ１００が公知であ
る。この圧電振動子のパッケージ１００においては、例
えばセラミックなどの絶縁物からなる基板１０１の表面
に薄膜状の一対の導電パターン１０３が形成されてい
る。各導電パターン１０３の一方の端部には、接着剤１
０６を介して公知の圧電振動片１０５が固着されてお
り、この圧電振動片１０５を封止するように基板１０１
の上には鎖線で示す蓋部材１０２が設けられている。こ
の蓋部材１０２の裏面側の縁部１０２ａにはシール材１
０４が盛られており、封止時には加熱しながら蓋部材１
０２を基板１０１上に圧着する。これにより、蓋部材１
０２は導電パターン１０３の一部１０３ａ、１０３ｂを
横断した状態で基板１０１表面に圧電振動片１０５を封
入する。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
技術によれば、基板１０１上に形成されている導電パタ
ーン１０３は薄膜状ではあるものの一定の厚みをもって
おり、封止時に蓋部材１０２は導電パターン１０３を挟
み込んだ状態で基板１０１に接着される。このため、図
１３に示すように蓋部材１０２は導電パターン１０３を
横断した箇所（１０３ａ、１０３ｂ）を支点として基板
１０１に対して傾いて接着されやすかった。
【０００５】この状態では、基板１０１と蓋部材１０２
との間のシール材１０４の肉厚が不均一となり、肉厚の
薄い箇所が生じてしまう。このため、上記封止時の加熱
により、またはパッケージ１００を回路基板へ実装する
際の加熱等により蓋部材１０２内のガス圧が上昇した場
合に、肉厚の薄い箇所から封止が破れてリークが発生
し、吸湿や酸化により圧電振動片１０５の周波数が変化
してしまうという問題点があった。同様に、長期使用し
た場合にも肉厚の薄い箇所から封止が破れやすく部品の
寿命が短くなってしまうという問題点があった。また、
上記蓋部材１０２の傾きにより、パッケージ１００自体
の厚みが均一にならず個体毎にばらつきを生じてしまう
という問題点もあった。
【０００６】このような導電パターン１０３の厚みに起
因する基板１０１と蓋部材１０２との間の傾きを防止す
る方法として、基板１０１を積層化して基板１０１の間
に導電パターン１０３を挟み込み、導電パターン１０３
を基板１０１上に表出させないようにする方法も考えら
れるが、この方法では基板１０１が厚くなるためにパッ
ケージ１００自体の薄型化が困難になり、加えて加工工
程が複雑化してしまうという問題点がある。
【０００７】さらに、電子部品のパッケージが小型化し
面実装タイプ化したことにより、手作業による圧電振動
片１０５の基板１０１表面への搭載は非常に難しくなっ
た。機械化しないと、圧電振動片１０５の搭載位置精度
を確保すること、また厚み方向の位置精度を確保するこ
とは困難であった。また、手作業によると、圧電振動片
１０５とパッケージ１００との組み合わせを間違えるこ
ともあった。たとえ機械化しても、外観的特徴差の乏し
い圧電振動片１０５と同じく外観的特徴差の乏しいパッ
ケージ１００との組み合わせを人間が設定するのでは、
誤設定が多発した。
【０００８】本発明は上記課題を解決するためになされ
たもので、形状のばらつきがなく信頼性や品質に優れ、
製造も容易な電子部品のパッケージを提供することを目
的とする。
【０００９】
【課題を解決するための手段】請求項１の電子部品のパ
ッケージは、電子部品と、電子部品を表面に搭載する基
板と、基板表面に電子部品をシール材を介して封止する
蓋部材と、シール材を貫通して蓋部材の内部から外部に
延びるように基板上に印刷された導通パターンとを備
え、基板の封止面と蓋部材の封止面とが相互に略平行に
なるようにシール間隔を規制する突部が基板の封止面に
印刷により形成され、突部の材質は導電パターンと同一
である。
【００１０】このように、基板の封止面と蓋部材の封止
面とが相互に略平行になるようにシール間隔を規制する
突部が基板の封止面に印刷により形成され、突部の材質
は導電パターンと同一であるので、蓋部材を基板に圧着
するとき基板に対して蓋部材が傾くことがなく、封止面
間のシール材の厚みが均一に形成され、パッケージ自体
の厚みもばらつかない。また、導電パターンを基板上に
形成する際に、これと同時に突部を形成できるので製造
工程の増加につながらない。従って、製造が容易でコス
トアップもしない。
【００１１】以上の場合において、突部は複数設けら
れ、突部の平面形状は少なくとも２種類以上であること
が好ましい。
【００１２】このように、突部は複数設けられ、突部の
平面形状は少なくとも２種類以上であるので、突部を位
置認識パターンとして使用すること、及び突部を種類や
機種の識別パターンとして使用することが容易にでき
る。
【００１３】さらに上記の場合において、突部の高さは
前記導電パターンの厚みと略同一であることがより好ま
しい。
【００１４】このようにすれば、封止時の蓋部材を圧着
する際に荷重が不均一にかかっても、圧着後に基板及び
蓋部材の封止面間が確実に略平行になるのでシール材の
厚みが均一に形成される。また、封止時に導電パターン
に対して掛かる荷重が分散されるので基板の変形を防止
できる。このため、基板の変形に起因する圧電振動片の
周波数変化を防止できる。従って、電子部品のパッケー
ジの信頼性や、品質が向上する。
【００１５】加えて上記の場合において、導電パターン
はシール材を２箇所で貫通しており、突部は２箇所の貫
通箇所を結んだ線に対し線対称に複数設けられているこ
とがより好ましい。
【００１６】このようにすれば、封止時の蓋部材を圧着
する際に荷重が不均一にかかっても、圧着後に基板及び
蓋部材の封止面間が確実に略平行になるのでシール材の
厚みが均一に形成される。従って、電子部品のパッケー
ジの信頼性や、品質が向上する。
【００１７】また上記の場合において、シール材を貫通
する導電パターンの貫通部位は、蓋部材の内部側の幅狭
部と外部側の幅広部とで略Ｔの字状に形成されているこ
とがより好ましい。
【００１８】このようにすれば、導電パターンに突部と
同様の機能を持たせることができ、蓋部材を基板に圧着
する際に基板に対して蓋部材が傾くことがない。従っ
て、突部を数多く設ける必要がないので、製造工程の手
間が増加しない。
【００１９】さらに上記の場合において、導電パターン
の貫通部位は蓋部材の短片側に配設されており、貫通部
位の幅広部が蓋部材の短片側の幅に対して半分以上で３
分の２未満の長さで、かつ蓋部材の封止面の幅に対して
５分の１以上で３分の１未満の幅に形成されていること
がより好ましい。
【００２０】このようにすれば、封止時に蓋部材を突部
と導電パターンの端部のオーバーラップ部とで支持する
ことができ、加えて端部のオーバーラップ部は所定長で
細長く蓋部材を支持することができるので、封止後の蓋
部材と基板がさらに確実に略平行になる。また、封止後
のシール部材の密着度は低下しない。
【００２１】
【００２２】
【００２３】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の一実施形態に係る電子部品のパッケージが適用
された圧電振動子について説明する。図１に平面図を、
図２に略断面図をそれぞれ示す圧電振動子においては、
基板２と蓋部材３とで形成されるパッケージ１内に電子
部品である圧電振動片４が封入されている。
【００２４】基板２は、例えばセラミックなどの絶縁物
からなる略矩形の板として形成されており、図１に鎖線
で囲まれた面２ａが封止面を構成している。また、図１
に鎖線で示された蓋部材３は例えばセラミックなどから
なり、天板部と側板部とで断面形状が「コ」の字状に一
体形成されている。蓋部材３の裏面側の縁部、すなわち
側板部の端面３ａは封止面を構成している。
【００２５】この蓋部材３の封止面３ａと基板２の封止
面２ａとはシール材５を介して接着されており、これに
より圧電振動片４はパッケージ１内に気密性を保って封
止されている。シール材５としては、低融点ガラス、エ
ポキシ樹脂系の接着剤、ハンダ等が用いられる。
【００２６】圧電振動片４は薄板状の水晶からなり、圧
電振動片４の表裏両面には蒸着等によりＡｇ等からなる
薄膜状の励振電極６ａ、６ｂがそれぞれ形成されてい
る。各励振電極６ａ、６ｂは一対の導電性接着剤７を介
して基板２上に印刷された各導電パターン８（後述）に
固着されている。
【００２７】これにより、圧電振動片４はパッケージ１
内に基板２及び蓋部材３の天板部に対して略平行となる
ように導電性接着剤７により片持ちで保持されると共
に、かつ励振電極６ａ、６ｂが一対の導電性接着剤７を
介して導電パターン８に導通する。この導電性接着剤７
としては、エポキシ、ポリイミド、シリコーン等を主剤
とする熱硬化型導電性接着剤が用いられる。
【００２８】一方、一対の導電パターンが基板２の表面
にタングステンなどの金属をスクリーン印刷した後、Ａ
ｕメッキなどの処理を施して薄膜状に形成されている。
【００２９】各導電パターン８は一端部８ａ、８ｂから
他端部８ｃ、８ｄへクランク状に延びており、一端部８
ａ、８ｂには前述した圧電振動片４が導電性接着剤７を
介して固着されている。また、各導電パターン８は他端
部８ｃ、８ｄの手前の貫通部８ｅ、８ｆにおいて蓋部材
３の内側から外側までシール材５を貫通し、さらに他端
部８ｃ、８ｄから基板２の側面部を通って不図示の底面
部まで延びている。この底面部に延びた導電パターン８
は外部接続用端子（不図示）を形成している。
【００３０】また、基板２の封止面２ａには略円形の一
対の突部９ａ、９ｂが等間隔で設けられている。この一
対の突部９ａ、９ｂは導電パターン８を基板２上に形成
する際に同じ方法で形成される。すなわち、導電パター
ン８と同様にスクリーン印刷等で同時に形成される。こ
のため、基板２上に導電パターン８の厚みと略同一の高
さを有し、同一の材質で形成される。
【００３１】これにより封止時に蓋部材３を基板２に圧
着する際、図４に示すように突部９ａ、９ｂと導電パタ
ーン８のシール材貫通部８ｅ、８ｆとは、その表面と蓋
部材３の封止面３ａとの間にごく薄いシール材５を介在
させながら、基板２の封止面２ａと蓋部材３の封止面３
ａとが相互に略平行になるようにシール間隔Ｄ１を規制
する。
【００３２】このように構成された圧電振動子のパッケ
ージ１の製造手順について説明すると、上述したように
基板２の表面に、印刷、メッキなどの処理を施して薄膜
状の導電パターン８と突部９とを同時に形成する。一方
別途のプロセスにより、圧電振動片４の表裏両面に蒸着
等により励振電極６ａ、６ｂを形成する。
【００３３】次に、各導電パターン８の一端部８ａ、８
ｂに導電性接着剤７を所定量塗布し、図１に示す所定位
置で圧電振動片４を保持する。この状態で所定時間、所
定温度で加熱した後、導電性接着剤７を硬化させる。こ
れにより、圧電振動片４は導電性接着剤７を介して導電
パターン８に導通状態で固着される。
【００３４】この後、励振電極６にＡｇを更に蒸着させ
て圧電振動片４が所定の周波数になるように調整する。
調整終了後、蓋部材３の封止面３ａに所定量のシール材
５を予め塗布（仮接着）しておいたものを用いて、図３
に示すように圧電振動片４を包含するよう基板２の上に
載せる。この状態で所定温度で加熱しシール材５を溶融
させながら蓋部材３を基板２に圧着する。この圧着状態
では、導電パターン８の厚みと突部９ａ、９ｂの高さと
が略同一なので、導電パターン８の細帯部８ｅ、８ｆと
突部９ａ、９ｂは、その表面と蓋部材３の封止面３ａと
の間にごく薄いシール材５を介在させながら、基板２の
封止面２ａと蓋部材３の封止面３ａとが相互に略平行に
なるようにシール間隔Ｄ１を規制する。その後、冷却等
を行ってシール材５を硬化させる。
【００３５】これにより、図４に示すように基板２の封
止面２ａに対して蓋部材３の封止面３ａは略平行に保た
れたままで封止され、かつ封止面２ａと封止面３ａとの
間においてシール材５の厚みは均一に形成される。
【００３６】従って、封止性が向上すると共にパッケー
ジ１の厚みＤ２（図４）も一定にできる。このため、封
止部の封止性が向上するので、電子部品のパッケージの
信頼性や品質が向上する。また、突部は導電パターンと
同じ材質とし導電パターンの形成時に同時に形成できる
ようにしたので、突部の形成には導電パターン形成用の
マスクに突部用の小孔を形成するだけで済み、製造工程
の増加につながらない。これにより、製造が容易でコス
トアップもしない。
【００３７】本実施形態において、図１に示す蓋部材３
の封止面３ａの幅Ｄ３に対して突部Ｄ４の幅を２／３以
下（２／３・Ｄ３≧Ｄ４）として、パッケージ１の厚み
Ｄ２及びリークの発生率を測定し、測定結果を従来品と
比較したものをそれぞれ図５、図６に示す。
【００３８】図５によれば、従来品のパッケージ１の厚
みＤ２がほぼ１．１７５（ｍｍ）から１．２６５（ｍ
ｍ）の範囲をとるのに対して、本実施形態ではほぼ１．
１５５（ｍｍ）から１．２２５（ｍｍ）の範囲となって
いる。従って本実施形態によれば、パッケージ１の厚み
が従来品よりも薄く、かつばらついていないので品質が
向上していることが判る。
【００３９】また、図６によれば従来品のパッケージ１
のリーク発生率が約０．０９５％であるのに対して、本
実施形態では約０．０３４％となっている。このように
本実施形態によれば、リーク発生率が従来品よりも低
く、信頼性が向上していることが判る。したがって、圧
電振動子としての歩留まりを格段に向上させることがで
きる。
【００４０】なお、上記実施形態においては突部を基板
２上に２箇所形成したが、第２実施形態として図７に示
すように突部９ａ、９ｂ、９ｃ、９ｄを封止面２ａの四
隅に形成しても良い。この場合、封止時に蓋部材３を圧
着する際に偏心して荷重がかかっても、圧着後に基板２
と蓋部材３とが確実に略平行になる。しかも圧着時に導
電パターン８に対して掛かる荷重が分散されるので、基
板２の変形を防止できる。このため、基板２の変形に起
因する圧電振動片の周波数変化を防止できる。また、上
記実施形態のように同じ高さの導電パターン８を利用す
れば基板２上に形成する突部９を１箇所のみとしても、
圧着後に基板２と蓋部材３とが略平行になるようにでき
る。
【００４１】さらに、第３実施形態として図８に示すよ
うに、導電パターン８が封止面２ａとオーバーラップす
る箇所（シール材５を貫通する箇所）が略「Ｔ」の字状
になるようにしても良い。この導電パターン８のオーバ
ーラップ部では、蓋部材３の短片側部と略直交して延び
る導電パターン８の細帯部（幅狭部）８ｅ、８ｆが、蓋
部材３の側板部外周に近い箇所で封止面３ａの延在方向
に幅を広げて延び、所定長Ｌ１と所定幅Ｗ１を備えた端
部８ｈ、８ｇを形成している。
【００４２】この端部８ｈ、８ｇのオーバーラップ部
（幅広部）の所定長Ｌ１と所定幅Ｗ１は、略矩形の蓋部
材３において短片側幅をＬとし、封止面３ａ（または封
止面２ａ）の幅をＷとした場合に次式が成立するような
サイズであることが好ましい。
【００４３】
【数１】 （１／２）・Ｌ≦Ｌ１＜（２／３）・Ｌ （１／５）・Ｗ≦Ｗ１＜（１／３）・Ｗ
【００４４】このようにすれば、封止時に蓋部材３を突
部９ａ、９ｂと導電パターンの端部８ｈ、８ｇのオーバ
ーラップ部とで支持することができ、加えて端部８ｈ、
８ｇのオーバーラップ部は所定長Ｌ１で細長く蓋部材３
を支持することができるので、封止後の蓋部材３と基板
２がさらに確実に略平行になる。また、オーバーラップ
部の所定長Ｌ１と所定幅Ｗ１を上記式のように形成すれ
ば、封止後のシール部材の密着度は低下しない。
【００４５】加えて、上記実施形態においては電子部品
として振動子の場合について説明したが、図９に示すよ
うに電子部品として半導体チップ１０を用いてもよい
し、弾性表面波（ＳＡＷ）素子などを用いても良い。
【００４６】また、上記実施形態においては突部を基板
上に設けたが、蓋部材の封止面に設けても良い。突部の
形状は略円形に限らず、楕円や略矩形など適切な面積を
有するものであればよい。
【００４７】加えて、上記実施形態においては基板の封
止面と蓋部材の封止面とが相互に略平行になるようにシ
ール間隔を規制する規制部材として突部を用いたが、こ
の突部に替えて蓋部材の封止面にシール材を形成すると
きシール材の中に規制部材として例えば所定の厚みを有
する球体や円板体を予め封入しておいても良い。このよ
うにすれば、蓋部材を基板に接着するとき、この球体や
円板体がシール間隔を規制する規制部材として作用し
て、基板の封止面と蓋部材の封止面とが相互に略平行に
なる。
【００４８】第４の実施形態として図１０に示すよう
に、突部９ｅは略円形、９ｆは略矩形としても良い。す
なわち、突部の平面形状を２種類以上としても良い。突
部９ｅ、９ｆは導電パターン８を基板２上に形成する際
に同じ方法で形成される。これにより、導電パターン８
や基板２に対して突部９ｅ、９ｆの位置は一定となる。
【００４９】圧電振動片４を基板２へ搭載する自動機
（図示せず。）は、光学的に突部９ｅ、９ｆの位置やパ
ターンを認識する機能を有している。自動機は突部９
ｅ、９ｆの位置やパターンを認識することにより、突部
９ｅ、９ｆの位置やパターンに関連付けられた圧電振動
片４を選択し、基板２の表面の関連付けられた所定位置
へ、圧電振動片４を搭載することができる。
【００５０】突部は互いに面積も異なることが望まし
い。突部は導電パターンと同じ導電性材質で形成される
ので、静電気容量による認識方法も可能である。突部の
認識方法として静電気容量による認識方法に加え、光学
的な位置やパターンの認識方法を採用することにより、
電子部品の基板への搭載の正確性や信頼性がさらに高ま
る。
【００５１】
【発明の効果】以上説明したように本発明の電子部品の
パッケージによれば、単に基板の封止面と蓋部材の封止
面とが相互に略平行になるようにシール間隔を規制する
規制部材を、基板及び蓋部材の封止面間に介在させるだ
けで、封止部にリークが発生しなくなり、電子部品のパ
ッケージの信頼性や品質が向上する。また、電子部品の
パッケージの厚みがばらつかないので、品質が向上す
る。したがって、電子部品製造時の歩留りを向上させる
ことができる。
【００５２】さらに、規制部材の形や配置を電子部品の
種類や機種と関連付け、また電子部品の基板上への搭載
位置とも関連付けることにより、ヒューマンエラーの虞
がない自動化が容易となり、作業の効率が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電子部品のパッケ
ージの平面図である。
【図２】第１実施形態に係る電子部品のパッケージの正
面からの略断面図である。
【図３】電子部品の封止開始前に基板上に蓋部材を載せ
た状態を示す図１のＡ−Ａ矢視図である。
【図４】電子部品の封止終了後基板上に蓋部材が接着さ
れた状態を示す図１のＡ−Ａ矢視図である。
【図５】第１実施形態に係る電子部品のパッケージの厚
みを測定し、従来品と比較した結果を示す線図である。
【図６】第１実施形態に係る電子部品のパッケージのリ
ーク発生率を測定し、従来品と比較した結果を示す線図
である。
【図７】本発明の第２実施形態に係る電子部品のパッケ
ージの平面図である。
【図８】本発明の第３実施形態に係る電子部品のパッケ
ージの平面図である。
【図９】本発明の電子部品のパッケージにおいて、電子
部品として半導体チップを用いた図である。
【図１０】本発明の第４実施形態に係る電子部品のパッ
ケージの平面図である。
【図１１】従来技術の電子部品のパッケージの平面図で
ある。
【図１２】従来技術の電子部品のパッケージの正面から
の略断面図である。
【図１３】従来技術の電子部品のパッケージの封止状態
を示す図１０のＢ−Ｂ矢視図である。
【符号の説明】
１ 電子部品のパッケージ ２ 基板 ３ 蓋部材 ４ 圧電振動片（電子部品） ５ シール材 ８ 導電パターン ９ 突部（規制部材） １０ 半導体チップ（電子部品） Ｄ１ シール間隔
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−187839（ＪＰ，Ａ) 特開 昭61−156846（ＪＰ，Ａ) 特開 平１−130547（ＪＰ，Ａ) 特開 平４−246847（ＪＰ，Ａ) 特開 昭52−40069（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/12 H01L 41/00 H03H 9/10 H04R 17/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品と、当該電子部品を表面に搭載
    する基板と、当該基板表面に前記電子部品をシール材を
    介して封止する蓋部材と、前記シール材を貫通して前記
    蓋部材の内部から外部に延びるように前記基板上に印刷
    された導通パターンとを備えた電子部品のパッケージに
    おいて、 前記基板の封止面と前記蓋部材の封止面とが相互に略平
    行になるようにシール間隔を規制する突部が前記基板の
    封止面に印刷により形成され、前記突部の材質は前記導
    電パターンと同一であることを特徴とする電子部品のパ
    ッケージ。
  2. 【請求項２】 前記突部は複数設けられ、前記突部の平
    面形状は少なくとも２種類以上であることを特徴とする
    請求項１記載の電子部品のパッケージ。
  3. 【請求項３】 前記突部の高さは、前記導電パターンの
    厚みと略同一であることを特徴とする請求項１または２
    に記載の電子部品のパッケージ。
  4. 【請求項４】 前記導電パターンは前記シール材を２箇
    所で貫通しており、前記突部は前記２箇所の貫通箇所を
    結んだ線に対し線対称に複数設けられていることを特徴
    とする請求項１乃至３のいずれかに記載の電子部品のパ
    ッケージ。
  5. 【請求項５】 前記シール材を貫通する前記導電パター
    ンの貫通部位は、前記蓋部材の内部側の幅狭部と外部側
    の幅広部とで略Ｔの字状に形成されていることを特徴と
    する請求項１乃至４のいずれかに記載の電子部品のパッ
    ケージ。
  6. 【請求項６】 前記導電パターンの貫通部位は蓋部材の
    短片側に配設されており、前記貫通部位の前記幅広部が
    前記蓋部材の短片側の幅に対して半分以上で３分の２未
    満の長さで、かつ前記蓋部材の封止面の幅に対して５分
    の１以上で３分の１未満の幅に形成されていることを特
    徴とする請求項５記載の電子部品のパッケージ。
JP06518497A 1996-03-22 1997-03-18 電子部品のパッケージ Expired - Fee Related JP3456361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06518497A JP3456361B2 (ja) 1996-03-22 1997-03-18 電子部品のパッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-66005 1996-03-22
JP6600596 1996-03-22
JP06518497A JP3456361B2 (ja) 1996-03-22 1997-03-18 電子部品のパッケージ

Publications (2)

Publication Number Publication Date
JPH09321161A JPH09321161A (ja) 1997-12-12
JP3456361B2 true JP3456361B2 (ja) 2003-10-14

Family

ID=26406310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06518497A Expired - Fee Related JP3456361B2 (ja) 1996-03-22 1997-03-18 電子部品のパッケージ

Country Status (1)

Country Link
JP (1) JP3456361B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194742A (ja) * 2008-02-15 2009-08-27 Fujitsu Ten Ltd スピーカ
JP5253437B2 (ja) * 2010-02-26 2013-07-31 日本電波工業株式会社 表面実装用の水晶振動子
JP2013051560A (ja) * 2011-08-31 2013-03-14 Nippon Dempa Kogyo Co Ltd 圧電デバイス

Also Published As

Publication number Publication date
JPH09321161A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
US8305150B2 (en) Surface mount crystal oscillator and manufacturing method of the same
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
JP2003078389A (ja) 弾性表面波装置及びその製造方法
US8299859B2 (en) Surface mount crystal oscillator and manufacturing method of the same
KR20060114821A (ko) 수정발진기
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
US7642699B2 (en) Electronic-component container and piezoelectric resonator device
JP3456361B2 (ja) 電子部品のパッケージ
JP3406852B2 (ja) 水晶発振器
JP2003318692A (ja) 圧電デバイス
US6876264B2 (en) Surface-mount crystal oscillator
JP2004253937A (ja) 弾性表面波フィルタとその製造方法
JP2000244090A (ja) 電子部品の構造、及びその支持構造
JPH09246905A (ja) 弾性表面波デバイス及びその製造方法
JPH08111626A (ja) 圧電部品
JP2008312265A (ja) 圧電発振器
JP3235467B2 (ja) 電子部品
JPS61245710A (ja) 水晶振動子
JP2000133658A (ja) 電子部品の製造方法
WO2022024880A1 (ja) 圧電デバイス
JP2013070357A (ja) 表面実装水晶振動子及びその製造方法
JP6376794B2 (ja) 圧電振動片および圧電振動子
JPH04150405A (ja) 表面弾性波フィルタ及びその製造方法
JP4039969B2 (ja) 電子部品用パッケージ
JP2003347442A (ja) 電子装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees