JP3447022B2 - マルチシステム相互接続機構 - Google Patents
マルチシステム相互接続機構Info
- Publication number
- JP3447022B2 JP3447022B2 JP09902395A JP9902395A JP3447022B2 JP 3447022 B2 JP3447022 B2 JP 3447022B2 JP 09902395 A JP09902395 A JP 09902395A JP 9902395 A JP9902395 A JP 9902395A JP 3447022 B2 JP3447022 B2 JP 3447022B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- complex
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数複合体ネットワー
ク内の中央演算処理装置間の通信を提供するためのマル
チシステム相互接続機構に関し、より具体的にはシステ
ム間データを送受信するための高性能かつ費用有効な相
互接続機構に関する。
ク内の中央演算処理装置間の通信を提供するためのマル
チシステム相互接続機構に関し、より具体的にはシステ
ム間データを送受信するための高性能かつ費用有効な相
互接続機構に関する。
【０００２】
【従来の技術】典型的な先行技術のマルチシステム・コ
ンピュータ・ネットワークでは、チャネル制御要素また
は機構によって、すべてのシステムを相互接続するネッ
トワークまたはリンクとそれぞれのコンピュータ・シス
テムとのインタフェースが取られている。各チャネル制
御要素は、コンピュータ・システム用のポート・インタ
フェースに結合されている。当業者には分かるように、
このポート・インタフェースは、特定のコンピュータ・
システムに固有のものである。チャネル制御要素は、リ
ンク・プロトコルが要求する物理層とネットワーク（す
なわち、プログラム）層を提供し、リンク実現技術、リ
ンク速度、リンク形式、および特定のコンピュータ・シ
ステムへのポート・インタフェースとの間で必要な変換
を行う。一般的には十分満足なものであるが、先行技術
のチャネル制御要素は、マルチコンピュータ・システム
のコストの大部分を占めている。
ンピュータ・ネットワークでは、チャネル制御要素また
は機構によって、すべてのシステムを相互接続するネッ
トワークまたはリンクとそれぞれのコンピュータ・シス
テムとのインタフェースが取られている。各チャネル制
御要素は、コンピュータ・システム用のポート・インタ
フェースに結合されている。当業者には分かるように、
このポート・インタフェースは、特定のコンピュータ・
システムに固有のものである。チャネル制御要素は、リ
ンク・プロトコルが要求する物理層とネットワーク（す
なわち、プログラム）層を提供し、リンク実現技術、リ
ンク速度、リンク形式、および特定のコンピュータ・シ
ステムへのポート・インタフェースとの間で必要な変換
を行う。一般的には十分満足なものであるが、先行技術
のチャネル制御要素は、マルチコンピュータ・システム
のコストの大部分を占めている。
【０００３】
【発明が解決しようとする課題】本発明の一目的は、マ
ルチプロセッサ・システム内の通信リンクの送信側と受
信側の両方でチャネル制御要素を使用する先行技術のシ
ステムよりコストが低いマルチシステム相互接続機構を
提供することにある。
ルチプロセッサ・システム内の通信リンクの送信側と受
信側の両方でチャネル制御要素を使用する先行技術のシ
ステムよりコストが低いマルチシステム相互接続機構を
提供することにある。
【０００４】本発明の他の目的は、必要な蓄積交換操
作、バッファリング操作、プロトコル変換操作、および
速度調整操作の数を簡略化することにより、全体的なパ
フォーマンスを改善する、マルチシステム相互接続機構
を提供することにある。
作、バッファリング操作、プロトコル変換操作、および
速度調整操作の数を簡略化することにより、全体的なパ
フォーマンスを改善する、マルチシステム相互接続機構
を提供することにある。
【０００５】本発明の他の目的は、送信システムが外部
論理アドレスを物理アドレスに変換しなければならない
という要件を解消し、分散／収集操作を容易にし、シス
テム・プログラムがアドレス可能な記憶域を無許可の外
部アクセスから保護する、マルチシステム相互接続機構
を提供することにある。
論理アドレスを物理アドレスに変換しなければならない
という要件を解消し、分散／収集操作を容易にし、シス
テム・プログラムがアドレス可能な記憶域を無許可の外
部アクセスから保護する、マルチシステム相互接続機構
を提供することにある。
【０００６】
【課題を解決するための手段】要約すると、本発明は、
システム内の各中央演算処理装置複合体に、他の各中央
演算処理装置複合体との通信に使用するためにシステム
内の他の各中央演算処理装置複合体用の記憶空間が割り
当てられている、マルチシステム相互接続機構を提供す
ることを企図するものである。割り当てられている記憶
空間は、非プログラムのアドレス可能メモリ空間（以
下、ハードウェア・システム域（ＨＳＡ）という）また
はプログラム可能なアドレス可能メモリ空間内に位置す
る場合もあれば、各部がプログラム可能およびプログラ
ム式両方のメモリ空間内にある場合もある。ハードウェ
ア・システム域内の記憶域は、システム安全保護を提供
するが、提供する安全保護のレベルが低いプログラム可
能アドレス可能記憶域に比べ、追加のデータ移動が必要
になる。それぞれのシステムが初期設定されると、特定
の記憶空間に対するシステムの忠誠または関連が確立
し、それにより、プログラムがアドレス可能な空間とハ
ードウェアがアドレス可能な空間との間で制御ブロック
およびデータ・ブロックを移動させるための命令で主に
構成されるメッセージ受渡しハードウェアとユーザ・プ
ログラム（複数も可）との間で単純なインタフェースが
可能になる。
システム内の各中央演算処理装置複合体に、他の各中央
演算処理装置複合体との通信に使用するためにシステム
内の他の各中央演算処理装置複合体用の記憶空間が割り
当てられている、マルチシステム相互接続機構を提供す
ることを企図するものである。割り当てられている記憶
空間は、非プログラムのアドレス可能メモリ空間（以
下、ハードウェア・システム域（ＨＳＡ）という）また
はプログラム可能なアドレス可能メモリ空間内に位置す
る場合もあれば、各部がプログラム可能およびプログラ
ム式両方のメモリ空間内にある場合もある。ハードウェ
ア・システム域内の記憶域は、システム安全保護を提供
するが、提供する安全保護のレベルが低いプログラム可
能アドレス可能記憶域に比べ、追加のデータ移動が必要
になる。それぞれのシステムが初期設定されると、特定
の記憶空間に対するシステムの忠誠または関連が確立
し、それにより、プログラムがアドレス可能な空間とハ
ードウェアがアドレス可能な空間との間で制御ブロック
およびデータ・ブロックを移動させるための命令で主に
構成されるメッセージ受渡しハードウェアとユーザ・プ
ログラム（複数も可）との間で単純なインタフェースが
可能になる。
【０００７】いったん確立すると、マルチシステム・ネ
ットワーク内の他のシステムとそのシステムに割り当て
られたＨＳＡ記憶空間（アドレス範囲）との間の相関関
係は、これらのシステム内のプロセッサ／ライセンス内
部コード（ｌｉｃｏｄｅ）がアクセス可能なＨＳＡテー
ブル内のそれぞれのシステムに保持される。
ットワーク内の他のシステムとそのシステムに割り当て
られたＨＳＡ記憶空間（アドレス範囲）との間の相関関
係は、これらのシステム内のプロセッサ／ライセンス内
部コード（ｌｉｃｏｄｅ）がアクセス可能なＨＳＡテー
ブル内のそれぞれのシステムに保持される。
【０００８】本発明の構成要素の１つは、プロセッサが
常駐するシステムの外部にある宛先にそのプロセッサが
コマンドおよびデータを送り出せるようにするための手
段である。先行技術では、プロセッサのエージェントま
たは代理人として作用してこの機能を達成するために、
チャネル機構が使用されている。本発明の一実施例で
は、チャネル要素の代わりに記憶制御装置（ＳＣ）内の
ページャ機構がプロセッサの代理人として作用して、送
出しを開始する。
常駐するシステムの外部にある宛先にそのプロセッサが
コマンドおよびデータを送り出せるようにするための手
段である。先行技術では、プロセッサのエージェントま
たは代理人として作用してこの機能を達成するために、
チャネル機構が使用されている。本発明の一実施例で
は、チャネル要素の代わりに記憶制御装置（ＳＣ）内の
ページャ機構がプロセッサの代理人として作用して、送
出しを開始する。
【０００９】本発明の別の実施例では、リンク・ポート
がプロセッサの代理人として作用して、送出しを開始す
る。最高のパフォーマンスを示す好ましい実施例では、
プロセッサ自体が送出しを開始し、ポートはサポートと
して転送サービスを提供する。
がプロセッサの代理人として作用して、送出しを開始す
る。最高のパフォーマンスを示す好ましい実施例では、
プロセッサ自体が送出しを開始し、ポートはサポートと
して転送サービスを提供する。
【００１０】本発明のもう１つの構成要素は、３通りの
送出し構成要素の実施例すべてに共通する、リンク・ポ
ート機能である。それぞれのリンク・ポートは、送信情
報パケットと受信情報パケットをほぼ同じように転送す
る。第一の実施例および好ましい送出し構成要素の実施
例では、リンクに送り出すパケットが発行側プロセッサ
（またはプロセッサの代理人）によってポート（コマン
ド・タイプと、ターゲット・システムＨＳＡ内の宛先ア
ドレスが付随する）に転送される。ポートは、コマンド
を解釈し、従来のバッファリング技法を使用して必要な
速度調整を行ってリンクにパケット（複数も可）を転送
する。同様に、リンクを介して受け取ったパケット内の
コマンドは、受信側ポートによって解釈され、パケット
内のデータ（格納操作の場合）は、ＳＣを介してパケッ
ト内に指定されたＨＳＡアドレスに転送される。
送出し構成要素の実施例すべてに共通する、リンク・ポ
ート機能である。それぞれのリンク・ポートは、送信情
報パケットと受信情報パケットをほぼ同じように転送す
る。第一の実施例および好ましい送出し構成要素の実施
例では、リンクに送り出すパケットが発行側プロセッサ
（またはプロセッサの代理人）によってポート（コマン
ド・タイプと、ターゲット・システムＨＳＡ内の宛先ア
ドレスが付随する）に転送される。ポートは、コマンド
を解釈し、従来のバッファリング技法を使用して必要な
速度調整を行ってリンクにパケット（複数も可）を転送
する。同様に、リンクを介して受け取ったパケット内の
コマンドは、受信側ポートによって解釈され、パケット
内のデータ（格納操作の場合）は、ＳＣを介してパケッ
ト内に指定されたＨＳＡアドレスに転送される。
【００１１】第二の送出し実施例では、送り出されるパ
ケットがポートに提供されず、ポートによって記憶域か
ら取り出される。
ケットがポートに提供されず、ポートによって記憶域か
ら取り出される。
【００１２】複数パケットで構成される大規模データ転
送の場合は、送信ポートとパケット・プロバイダ（プロ
セッサまたは代理人）との間のローカル・ペーシング・
プロトコルによって、ポートのオーバラン状態の発生が
防止される。ポート・バッファが使用可能かどうかを示
すポート信号は、次のパケットをポートに送信する前に
パケット・プロバイダによってテストされる。
送の場合は、送信ポートとパケット・プロバイダ（プロ
セッサまたは代理人）との間のローカル・ペーシング・
プロトコルによって、ポートのオーバラン状態の発生が
防止される。ポート・バッファが使用可能かどうかを示
すポート信号は、次のパケットをポートに送信する前に
パケット・プロバイダによってテストされる。
【００１３】本発明の追加の構成要素は、プログラム・
レベルより下にあるシステム間メッセージ・プロトコル
・レベルである。このプログラム・レベルは、送信側か
ら受信側への制御ブロック転送に続いて、肯定応答とし
て受信側から送信側に制御ブロック転送が行われる、従
来の形式を取るものと想定されている。これより下の次
のレベルのプロトコルの好ましい実施例は、各制御域用
の肯定応答（ａｃｋ）の受信と、記憶域アクセスの開始
側へのａｃｋの返送とを含む。これにより、開始側（プ
ロセッサまたは代理人）は、複数パケット伝送において
連続パケットの送出し速度に正しく歩調を合わせること
ができ、単一および複数パケット転送操作の完了／状況
を判定することができる。パケット転送が失敗した場合
は、開始側によって再伝送される。
レベルより下にあるシステム間メッセージ・プロトコル
・レベルである。このプログラム・レベルは、送信側か
ら受信側への制御ブロック転送に続いて、肯定応答とし
て受信側から送信側に制御ブロック転送が行われる、従
来の形式を取るものと想定されている。これより下の次
のレベルのプロトコルの好ましい実施例は、各制御域用
の肯定応答（ａｃｋ）の受信と、記憶域アクセスの開始
側へのａｃｋの返送とを含む。これにより、開始側（プ
ロセッサまたは代理人）は、複数パケット伝送において
連続パケットの送出し速度に正しく歩調を合わせること
ができ、単一および複数パケット転送操作の完了／状況
を判定することができる。パケット転送が失敗した場合
は、開始側によって再伝送される。
【００１４】複数パケット伝送時のパケット送出しの歩
調合せは、次のように達成される。各送信ポートはｎ個
のパケット・バッファを備え、各受信ポートはｍ個のパ
ケット・バッファを備えている。複数パケット伝送時に
開始側／パケット・プロバイダは、正常格納肯定応答の
受信に依存せずに、送信ポートに最高（ｎ＋ｍ）個まで
のパケット（前述のローカル・ペーシング・プロトコル
によって歩調合せしたもの）を提供し、肯定応答の受信
速度程度の速度で後続パケットの提供を続ける。
調合せは、次のように達成される。各送信ポートはｎ個
のパケット・バッファを備え、各受信ポートはｍ個のパ
ケット・バッファを備えている。複数パケット伝送時に
開始側／パケット・プロバイダは、正常格納肯定応答の
受信に依存せずに、送信ポートに最高（ｎ＋ｍ）個まで
のパケット（前述のローカル・ペーシング・プロトコル
によって歩調合せしたもの）を提供し、肯定応答の受信
速度程度の速度で後続パケットの提供を続ける。
【００１５】さらにこのプロトコルは、メッセージ・パ
ケットが受信され、その割振りＨＳＡ位置に格納された
ときに受信側プロセッサに警報を出すための手段を提供
する。そのＨＳＡでのパケットの到着をプロセッサに知
らせる実施例の１つは、プロセッサのｌｉｃｏｄｅが定
期的にポーリングする指定のＨＳＡ位置に格納するため
のポート機能である。待ち時間を最小にするための好ま
しい実施例は、割込み信号線の活動化によってプロセッ
サに直接割り込んで、プロセッサ割込み要求ラッチをセ
ットするためのポート機能である。
ケットが受信され、その割振りＨＳＡ位置に格納された
ときに受信側プロセッサに警報を出すための手段を提供
する。そのＨＳＡでのパケットの到着をプロセッサに知
らせる実施例の１つは、プロセッサのｌｉｃｏｄｅが定
期的にポーリングする指定のＨＳＡ位置に格納するため
のポート機能である。待ち時間を最小にするための好ま
しい実施例は、割込み信号線の活動化によってプロセッ
サに直接割り込んで、プロセッサ割込み要求ラッチをセ
ットするためのポート機能である。
【００１６】好ましい実施例として、２地点間全二重対
等通信リンクである自己タイミング調整型インタフェー
スによって、コンピュータ・システムの高効率ネットワ
ークが相互接続されることがある。
等通信リンクである自己タイミング調整型インタフェー
スによって、コンピュータ・システムの高効率ネットワ
ークが相互接続されることがある。
【００１７】上記およびその他の目的、態様、および利
点は、添付図面に関連して以下に詳述する本発明の好ま
しい実施例の説明により、さらに理解が深まるだろう。
点は、添付図面に関連して以下に詳述する本発明の好ま
しい実施例の説明により、さらに理解が深まるだろう。
【００１８】
【実施例】図１は、４ポート・スイッチ１０を介して相
互接続されている４つのシステム（システムＡ、システ
ムＢ、システムＣ、およびシステムＤ）を示している。
各システムは、スイッチ１０に接続されたポート１２を
含んでいる。当然のことながら、これより大きいスイッ
チを使用すればより多くのシステムを相互接続すること
ができ、各システムは複数のポートを備えることも可能
であるが、概念を図示しやすくするために、システム数
を４に、ポート数を１に制限した。同様に、スイッチを
介して相互接続するのではなく、システムを直接相互接
続することも可能である。
互接続されている４つのシステム（システムＡ、システ
ムＢ、システムＣ、およびシステムＤ）を示している。
各システムは、スイッチ１０に接続されたポート１２を
含んでいる。当然のことながら、これより大きいスイッ
チを使用すればより多くのシステムを相互接続すること
ができ、各システムは複数のポートを備えることも可能
であるが、概念を図示しやすくするために、システム数
を４に、ポート数を１に制限した。同様に、スイッチを
介して相互接続するのではなく、システムを直接相互接
続することも可能である。
【００１９】１つのシステムから別のシステムにメッセ
ージが送信され、そのメッセージを受信したシステムが
応答または肯定応答を返す。メッセージを送信するシス
テムは送信側と呼ばれ、メッセージを受信するシステム
は受信側と呼ばれる。どのシステムも同時に送信側と受
信側になりうる。ポート内でメッセージまたは応答を送
信する部分は送信ハードウェアと呼ばれ、ポート内でメ
ッセージまたは応答を受信する部分は受信ハードウェア
と呼ばれる。
ージが送信され、そのメッセージを受信したシステムが
応答または肯定応答を返す。メッセージを送信するシス
テムは送信側と呼ばれ、メッセージを受信するシステム
は受信側と呼ばれる。どのシステムも同時に送信側と受
信側になりうる。ポート内でメッセージまたは応答を送
信する部分は送信ハードウェアと呼ばれ、ポート内でメ
ッセージまたは応答を受信する部分は受信ハードウェア
と呼ばれる。
【００２０】各システムの詳細は図２に示す。各システ
ムはメイン・メモリ１６を有し、メモリ１６内には、オ
ペレーティング・システム・プログラムがアドレス指定
できないハードウェア・システム域１８と、アドレス指
定可能なプログラム・システム域１９が存在する。中央
演算処理装置複合体は、記憶制御装置２３を介してデー
タを格納したり、メモリ１６からデータを読み取るプロ
セッサ２１を１〜Ｎ個含むことができる。ハードウェア
・システム域１８には、他のシステムおよび自分自身と
の通信に使用する専用メッセージ域が４つ（ＳＹＳ Ａ
〜ＳＹＳ Ｄ域）がある。たとえば、システムＡは、シ
ステムＢ、Ｃ、およびＤと通信するための領域を持って
いる。また、システムＡは、システムＡ自体と通信する
ための領域も持っている。各領域内には、メッセージの
送信、応答の受信、メッセージの受信、および応答の受
信に使用するバッファが少なくとも４つあるが、全二重
通信には４つのバッファが必要である。
ムはメイン・メモリ１６を有し、メモリ１６内には、オ
ペレーティング・システム・プログラムがアドレス指定
できないハードウェア・システム域１８と、アドレス指
定可能なプログラム・システム域１９が存在する。中央
演算処理装置複合体は、記憶制御装置２３を介してデー
タを格納したり、メモリ１６からデータを読み取るプロ
セッサ２１を１〜Ｎ個含むことができる。ハードウェア
・システム域１８には、他のシステムおよび自分自身と
の通信に使用する専用メッセージ域が４つ（ＳＹＳ Ａ
〜ＳＹＳ Ｄ域）がある。たとえば、システムＡは、シ
ステムＢ、Ｃ、およびＤと通信するための領域を持って
いる。また、システムＡは、システムＡ自体と通信する
ための領域も持っている。各領域内には、メッセージの
送信、応答の受信、メッセージの受信、および応答の受
信に使用するバッファが少なくとも４つあるが、全二重
通信には４つのバッファが必要である。
【００２１】各システム内のポート１２は、複数のパケ
ット・バッファ２０を含み、スイッチへのインタフェー
ス上でデータ転送を持続するために必要である。また、
ポート１２は、様々な接続システム用のハードウェア域
アドレスを指定するアドレス・テーブル２２も含んでい
る。スイッチ１０からメッセージまたは応答を受信する
場合、メッセージまたは応答内のソース・アドレスは、
ソース・アドレスによって指定されたシステム用の領域
の位置を決定するためのアドレス・テーブルのインデッ
クスになる。このアドレス・テーブルには２つの利点が
ある。第一に、このアドレス・テーブルにより、システ
ムは、相互接続された他のシステムに配置を知らせずに
そのハードウェア域内にデータを配置することができ
る。第二に、より重要な利点であるが、このアドレス・
テーブルにより、特定のシステムがハードウェア域の特
定の部分だけに書込みを行うことができ、アクセスが想
定されていない領域への上書きが防止される。複数のシ
ステムを相互接続する場合の目的の１つは、可用性の向
上である。この可用性の向上を達成するため、障害が発
生したシステムによって相互接続されたシステムのグル
ープ全体が崩壊しないようにするためのあらゆる努力が
行われる。
ット・バッファ２０を含み、スイッチへのインタフェー
ス上でデータ転送を持続するために必要である。また、
ポート１２は、様々な接続システム用のハードウェア域
アドレスを指定するアドレス・テーブル２２も含んでい
る。スイッチ１０からメッセージまたは応答を受信する
場合、メッセージまたは応答内のソース・アドレスは、
ソース・アドレスによって指定されたシステム用の領域
の位置を決定するためのアドレス・テーブルのインデッ
クスになる。このアドレス・テーブルには２つの利点が
ある。第一に、このアドレス・テーブルにより、システ
ムは、相互接続された他のシステムに配置を知らせずに
そのハードウェア域内にデータを配置することができ
る。第二に、より重要な利点であるが、このアドレス・
テーブルにより、特定のシステムがハードウェア域の特
定の部分だけに書込みを行うことができ、アクセスが想
定されていない領域への上書きが防止される。複数のシ
ステムを相互接続する場合の目的の１つは、可用性の向
上である。この可用性の向上を達成するため、障害が発
生したシステムによって相互接続されたシステムのグル
ープ全体が崩壊しないようにするためのあらゆる努力が
行われる。
【００２２】スイッチ１０は、非ブロック化パケット・
スイッチであることが好ましい。各パケットは、メッセ
ージまたは応答の全体を占める場合もあれば、メッセー
ジまたは応答の１つのブロック（または１片）にすぎな
い場合もある。パケットがスイッチを通過する際、マト
リックスを介して接続が行われ、パケットの伝送が終了
すると、スイッチ・マトリックスの接続が切断される。
スイッチであることが好ましい。各パケットは、メッセ
ージまたは応答の全体を占める場合もあれば、メッセー
ジまたは応答の１つのブロック（または１片）にすぎな
い場合もある。パケットがスイッチを通過する際、マト
リックスを介して接続が行われ、パケットの伝送が終了
すると、スイッチ・マトリックスの接続が切断される。
【００２３】スイッチを介して送信される各パケットに
は、宛先アドレスとソース・アドレスが入っている。た
とえば、システムＡからシステムＢに送信されるパケッ
トは、Ｂという宛先アドレスと、Ａというソース・アド
レスを含んでいる。パケット内のアドレスからスイッチ
の物理ポートへのマッピングは、スイッチ１０内の参照
テーブル（図示せず）によって行われる場合もあれば、
スイッチ１０内に配線される場合もある。この参照テー
ブルは、よりフレキシブルな構成が可能であるが、必ず
初期設定しなければならない。
は、宛先アドレスとソース・アドレスが入っている。た
とえば、システムＡからシステムＢに送信されるパケッ
トは、Ｂという宛先アドレスと、Ａというソース・アド
レスを含んでいる。パケット内のアドレスからスイッチ
の物理ポートへのマッピングは、スイッチ１０内の参照
テーブル（図示せず）によって行われる場合もあれば、
スイッチ１０内に配線される場合もある。この参照テー
ブルは、よりフレキシブルな構成が可能であるが、必ず
初期設定しなければならない。
【００２４】システム・ポート内のアドレス・テーブル
が提供する利点を増強するため、スイッチは、ソース・
アドレスをパケットに入れて転送する必要はないが、む
しろ、どのスイッチ・ポートで受信されたかを把握した
上でソース・アドレスを生成する。このため、システム
にエラーが発生し、間違ったソース・アドレスを供給す
る場合でも、スイッチがエラーを訂正し、最終的に受信
側システムのハードウェア域の間違った領域に応答パケ
ットが格納されないようにする。
が提供する利点を増強するため、スイッチは、ソース・
アドレスをパケットに入れて転送する必要はないが、む
しろ、どのスイッチ・ポートで受信されたかを把握した
上でソース・アドレスを生成する。このため、システム
にエラーが発生し、間違ったソース・アドレスを供給す
る場合でも、スイッチがエラーを訂正し、最終的に受信
側システムのハードウェア域の間違った領域に応答パケ
ットが格納されないようにする。
【００２５】スイッチによるパケット同士の歩調合せ
は、各スイッチ・ポートの送信ハードウェアによってシ
ステム・ポートの受信ハードウェア内の空のパケット・
バッファの数を追跡することで制御される。つまり、シ
ステムの受信ハードウェアがｍ個のパケット・バッファ
を有する場合、スイッチの送信ハードウェアは、システ
ムの受信ハードウェアからロー・レベルの肯定応答を受
信せずに最高ｍ個までのパケットを送信することができ
る。この場合、スイッチの送信ハードウェアは、システ
ムからロー・レベルの肯定応答を受信するまで待機しな
ければ、別のパケットを送信することができない。
は、各スイッチ・ポートの送信ハードウェアによってシ
ステム・ポートの受信ハードウェア内の空のパケット・
バッファの数を追跡することで制御される。つまり、シ
ステムの受信ハードウェアがｍ個のパケット・バッファ
を有する場合、スイッチの送信ハードウェアは、システ
ムの受信ハードウェアからロー・レベルの肯定応答を受
信せずに最高ｍ個までのパケットを送信することができ
る。この場合、スイッチの送信ハードウェアは、システ
ムからロー・レベルの肯定応答を受信するまで待機しな
ければ、別のパケットを送信することができない。
【００２６】スイッチ・ポートの受信ハードウェアには
パケット・バッファを設ける必要はなく、スイッチ・マ
トリックスの接続が行われる前にパケットを格納するた
めに必要なバッファリングだけで十分である。スイッチ
は、パケットを受信するたびに、スイッチ・マトリック
スを介して宛先ポートにパケットを送信できるようにな
るまで待機し、それからソース・システムの送信ハード
ウェアに返すロー・レベルの肯定応答を生成する。宛先
ポートのｍ個の受信パケット・バッファがすべて一杯で
あるとスイッチが判断した場合は、スイッチはロー・レ
ベルの使用中肯定応答をソースに送り返す。これによ
り、パケットはスイッチ・ポートに格納されなくなり、
システム内のソース・ポートは使用中状態のために拒否
されたパケットを再試行する前に別の宛先へのパケット
の送信を試みることができる。宛先ポートが長期間使用
中である場合、スイッチ・ポートに一時的にパケットを
格納すると、回復作業が面倒になる。
パケット・バッファを設ける必要はなく、スイッチ・マ
トリックスの接続が行われる前にパケットを格納するた
めに必要なバッファリングだけで十分である。スイッチ
は、パケットを受信するたびに、スイッチ・マトリック
スを介して宛先ポートにパケットを送信できるようにな
るまで待機し、それからソース・システムの送信ハード
ウェアに返すロー・レベルの肯定応答を生成する。宛先
ポートのｍ個の受信パケット・バッファがすべて一杯で
あるとスイッチが判断した場合は、スイッチはロー・レ
ベルの使用中肯定応答をソースに送り返す。これによ
り、パケットはスイッチ・ポートに格納されなくなり、
システム内のソース・ポートは使用中状態のために拒否
されたパケットを再試行する前に別の宛先へのパケット
の送信を試みることができる。宛先ポートが長期間使用
中である場合、スイッチ・ポートに一時的にパケットを
格納すると、回復作業が面倒になる。
【００２７】スイッチの受信ハードウェアにはパケット
・バッファを追加することができ、このようにバッファ
を追加すると、パフォーマンスが向上する場合もある。
バッファを追加する際の要件の１つは、システム内の送
信ハードウェアがこのような追加バッファを制御できる
ことである。ある操作が時間切れになったが、まだ完了
していないことをシステム内の送信ハードウェアが検出
した場合、送信ハードウェアは、スイッチの受信ハード
ウェア内の追加バッファの状態を検査して、メッセージ
がスイッチ内で滞っていないかどうかを判定できなけれ
ばならない。メッセージが滞っている場合は、操作を再
試行する前にメッセージを除去するための機構も必要で
ある。
・バッファを追加することができ、このようにバッファ
を追加すると、パフォーマンスが向上する場合もある。
バッファを追加する際の要件の１つは、システム内の送
信ハードウェアがこのような追加バッファを制御できる
ことである。ある操作が時間切れになったが、まだ完了
していないことをシステム内の送信ハードウェアが検出
した場合、送信ハードウェアは、スイッチの受信ハード
ウェア内の追加バッファの状態を検査して、メッセージ
がスイッチ内で滞っていないかどうかを判定できなけれ
ばならない。メッセージが滞っている場合は、操作を再
試行する前にメッセージを除去するための機構も必要で
ある。
【００２８】１つのシステムからそのシステム自体への
メッセージ送信が必要な場合もある。このような場合の
一例としては、複数のオペレーティング・システムが単
一システムを共用している場合がある。メッセージを送
信すると、システム・ポートは、自分自身が宛先アドレ
スになっていていることを認識でき、そのメッセージを
自分のハードウェア域バッファに直接経路指定すること
ができる。別の実施態様では、メッセージをスイッチに
送信し、スイッチがメッセージをシステムに戻すことも
可能である。
メッセージ送信が必要な場合もある。このような場合の
一例としては、複数のオペレーティング・システムが単
一システムを共用している場合がある。メッセージを送
信すると、システム・ポートは、自分自身が宛先アドレ
スになっていていることを認識でき、そのメッセージを
自分のハードウェア域バッファに直接経路指定すること
ができる。別の実施態様では、メッセージをスイッチに
送信し、スイッチがメッセージをシステムに戻すことも
可能である。
【００２９】次に図３を参照して説明すると、好ましい
実施例では、以下のステップによりシステム（Ａ）がシ
ステム（Ｃ）と通信する。まず、ブロック３０で、メッ
セージを移動させるためのハイ・レベル（プログラム）
の命令がプロセッサ（Ａ）によって復号される。ブロッ
ク３２では、プロセッサＡのハードウェアまたはｌｉｃ
ｏｄｅあるいはその両方が送信対象のパケットを構築
し、ブロック２４で、システムＣに関連するＨＳＡシス
テム構成テーブル２２から宛先ＨＳＡアドレスを獲得す
る。
実施例では、以下のステップによりシステム（Ａ）がシ
ステム（Ｃ）と通信する。まず、ブロック３０で、メッ
セージを移動させるためのハイ・レベル（プログラム）
の命令がプロセッサ（Ａ）によって復号される。ブロッ
ク３２では、プロセッサＡのハードウェアまたはｌｉｃ
ｏｄｅあるいはその両方が送信対象のパケットを構築
し、ブロック２４で、システムＣに関連するＨＳＡシス
テム構成テーブル２２から宛先ＨＳＡアドレスを獲得す
る。
【００３０】次に、ブロック３６で、スイッチ１０によ
ってシステムＡの送信ポート１２を介してシステムＣの
受信ポート１２へパケットが転送される。システムＣの
受信ポートは、パケット内に指定されたＨＳＡ１８内の
アドレス、すなわち、ＳＹＳＡ域にパケットを格納する
（ブロック３８）。関連の格納ａｃｋを受信すると、ブ
ロック４０でシステムＣの送信ポートがリンクを介して
システムＡの送信ポートにａｃｋを転送する。
ってシステムＡの送信ポート１２を介してシステムＣの
受信ポート１２へパケットが転送される。システムＣの
受信ポートは、パケット内に指定されたＨＳＡ１８内の
アドレス、すなわち、ＳＹＳＡ域にパケットを格納する
（ブロック３８）。関連の格納ａｃｋを受信すると、ブ
ロック４０でシステムＣの送信ポートがリンクを介して
システムＡの送信ポートにａｃｋを転送する。
【００３１】この事象の認識は、システムＣからよりハ
イ・レベルの応答パケットを受信するまでの待機を開始
するためのチェックポイントとして、プロセッサＡのｌ
ｉｃｏｄｅによって使用される。プロセッサＣの受信ポ
ートによるプロセッサＣへの割込みは、割込み要求ラッ
チをセットすることで直接行われるか、システムＡから
送信されたパケットがそのＨＳＡに到着したときに、プ
ロセッサＣがポーリングを行っていたＨＳＡに受信ポー
トがデータを格納することで間接的に行われる。ブロッ
ク４２では、プロセッサＣは、プログラム処理のために
受信したパケットをＨＳＡからＰＳＡへ移動させるため
のハイ・レベル・プログラム命令を実行する。システム
Ａから受信したメッセージに対してその後行われるプロ
グラムＣの肯定応答／応答は定式化され、それをシステ
ムＡに移動させるためにハイ・レベル・プログラム命令
がプロセッサＣによって復号される。プロセッサＣのハ
ードウェアまたはｌｉｃｏｄｅあるいはその両方は、送
信対象のパケットを構築し（ブロック４４）、システム
Ａに関連するローカルＨＳＡシステム構成テーブル項目
から獲得した（ブロック４６）宛先ＨＳＡアドレスを含
める。その後、ブロック４８で、システムＣの送信ポー
トを介してシステムＡの受信ポートにそのパケットが転
送される。
イ・レベルの応答パケットを受信するまでの待機を開始
するためのチェックポイントとして、プロセッサＡのｌ
ｉｃｏｄｅによって使用される。プロセッサＣの受信ポ
ートによるプロセッサＣへの割込みは、割込み要求ラッ
チをセットすることで直接行われるか、システムＡから
送信されたパケットがそのＨＳＡに到着したときに、プ
ロセッサＣがポーリングを行っていたＨＳＡに受信ポー
トがデータを格納することで間接的に行われる。ブロッ
ク４２では、プロセッサＣは、プログラム処理のために
受信したパケットをＨＳＡからＰＳＡへ移動させるため
のハイ・レベル・プログラム命令を実行する。システム
Ａから受信したメッセージに対してその後行われるプロ
グラムＣの肯定応答／応答は定式化され、それをシステ
ムＡに移動させるためにハイ・レベル・プログラム命令
がプロセッサＣによって復号される。プロセッサＣのハ
ードウェアまたはｌｉｃｏｄｅあるいはその両方は、送
信対象のパケットを構築し（ブロック４４）、システム
Ａに関連するローカルＨＳＡシステム構成テーブル項目
から獲得した（ブロック４６）宛先ＨＳＡアドレスを含
める。その後、ブロック４８で、システムＣの送信ポー
トを介してシステムＡの受信ポートにそのパケットが転
送される。
【００３２】ブロック５０では、システムＡの受信ポー
トがパケットに指定されたそのＨＳＡ内のアドレス（シ
ステムＣ）にパケットを格納し、関連の格納ａｃｋを受
け取った後で、リンクを介してそのａｃｋをシステムＣ
に送り返す（ブロック５２）。システムＣはこのａｃｋ
を認識する。この事象の認識は、送信応答命令の完了を
示すものとして、プロセッサＣのｌｉｃｏｄｅが使用す
る。
トがパケットに指定されたそのＨＳＡ内のアドレス（シ
ステムＣ）にパケットを格納し、関連の格納ａｃｋを受
け取った後で、リンクを介してそのａｃｋをシステムＣ
に送り返す（ブロック５２）。システムＣはこのａｃｋ
を認識する。この事象の認識は、送信応答命令の完了を
示すものとして、プロセッサＣのｌｉｃｏｄｅが使用す
る。
【００３３】プロセッサＡのｌｉｃｏｄｅは、それがポ
ーリングしていたＨＳＡ位置にその受信ポートによって
格納が行われたことを感知することで、プログラムの応
答パケットの到着を検出する。その後、プロセッサＡ
は、ＨＳＡからＰＳＡに応答パケットを移動させ、送信
命令を終了する（ブロック５４）。
ーリングしていたＨＳＡ位置にその受信ポートによって
格納が行われたことを感知することで、プログラムの応
答パケットの到着を検出する。その後、プロセッサＡ
は、ＨＳＡからＰＳＡに応答パケットを移動させ、送信
命令を終了する（ブロック５４）。
【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３５】（１）それぞれの複合体がプロセッサとシ
ステム操作プログラムとメイン・メモリとデータを送受
信するためのポートとを含む、ネットワーク内に相互接
続された複数の中央演算処理装置複合体間でデータを転
送する方法において、前記方法が、前記メイン・メモリ
をプログラム・システム域とハードウェア・システム域
に区分するステップと、前記ネットワークを介して接続
された各中央演算処理装置複合体ごとに、前記ハードウ
ェア・システム域内のシステム・アドレス空間を１つず
つ割り当てるステップと、前記割当てステップで割り当
てられた前記システム・アドレス空間に、各中央演算処
理装置複合体アドレス用のアドレスを設定するステップ
と、別の中央演算処理装置複合体内で１つの中央演算処
理装置複合体に割り当てられた前記ハードウェア・シス
テム域にデータを格納するためのアドレスを使用して、
前記１つの中央演算処理装置複合体から前記別の中央演
算処理装置複合体に伝送されるデータをアセンブルする
ステップと、前記１つの中央演算処理装置複合体から前
記別の中央演算処理装置複合体に前記データを伝送する
ステップとを含む方法。 （２）前記プログラム・システム域が前記システム・オ
ペレーティング・プログラムによってアドレス可能で、
前記ハードウェア・システム域が前記システム・オペレ
ーティング・プログラムによってアドレス不能であるこ
とを特徴とする、上記（１）に記載の方法。 （３）前記データが複数のパケットにアセンブルされる
ことを特徴とする、上記（１）に記載の方法。 （４）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記メイ
ン・メモリに前記データを格納し、前記１つの中央演算
処理装置複合体に肯定応答メッセージを伝送することを
特徴とする、上記（１）に記載の方法。 （５）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記ハー
ドウェア・システム域に前記データを格納し、前記１つ
の中央演算処理装置複合体に肯定応答メッセージを伝送
することを特徴とする、上記（２）に記載の方法。 （６）それぞれの複合体がメイン・メモリを操作するプ
ロセッサまたはシステムとデータを送受信するためのポ
ートとを含む、ネットワーク内に相互接続された複数の
中央演算処理装置複合体間でデータを転送する方法にお
いて、前記方法が、前記ネットワークを介して接続され
た各中央演算処理装置複合体ごとに、前記メイン・メモ
リ内のシステム・アドレス空間を１つずつ割り当てるス
テップと、前記割当てステップで割り当てられた前記シ
ステム・アドレス空間に、各中央演算処理装置複合体ア
ドレス用のアドレスを設定するステップと、別の中央演
算処理装置複合体内で１つの中央演算処理装置複合体に
割り当てられた前記メイン・メモリにデータを格納する
ためのアドレスを使用して、前記１つの中央演算処理装
置複合体から前記別の中央演算処理装置複合体に伝送さ
れるデータをアセンブルするステップと、前記１つの中
央演算処理装置複合体から前記別の中央演算処理装置複
合体に前記データを伝送するステップとを含む方法。 （７）前記データが複数のパケットにアセンブルされる
ことを特徴とする、上記（６）に記載の方法。 （８）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記メイ
ン・メモリに前記データを格納し、前記１つの中央演算
処理装置複合体に肯定応答メッセージを伝送することを
特徴とする、上記（６）に記載の方法。 （９）前記ネットワークが、ネットワーク内の各中央演
算処理装置複合体とネットワーク内の他の各中央演算処
理装置とを選択的に相互接続するデータ・スイッチを含
み、前記伝送ステップが、前記データ・スイッチを介し
て前記データを伝送するステップをさらに含み、前記デ
ータ・スイッチが、前記別の中央演算処理装置複合体か
らの肯定応答にのみ応答して、アドレス指定された前記
中央演算処理装置複合体からのデータを前記別の中央演
算処理装置複合体に結合することを特徴とする、上記
（６）に記載の方法。 （１０）前記データが複数のパケットにアセンブルされ
ることを特徴とする、上記（９）に記載の方法。
ステム操作プログラムとメイン・メモリとデータを送受
信するためのポートとを含む、ネットワーク内に相互接
続された複数の中央演算処理装置複合体間でデータを転
送する方法において、前記方法が、前記メイン・メモリ
をプログラム・システム域とハードウェア・システム域
に区分するステップと、前記ネットワークを介して接続
された各中央演算処理装置複合体ごとに、前記ハードウ
ェア・システム域内のシステム・アドレス空間を１つず
つ割り当てるステップと、前記割当てステップで割り当
てられた前記システム・アドレス空間に、各中央演算処
理装置複合体アドレス用のアドレスを設定するステップ
と、別の中央演算処理装置複合体内で１つの中央演算処
理装置複合体に割り当てられた前記ハードウェア・シス
テム域にデータを格納するためのアドレスを使用して、
前記１つの中央演算処理装置複合体から前記別の中央演
算処理装置複合体に伝送されるデータをアセンブルする
ステップと、前記１つの中央演算処理装置複合体から前
記別の中央演算処理装置複合体に前記データを伝送する
ステップとを含む方法。 （２）前記プログラム・システム域が前記システム・オ
ペレーティング・プログラムによってアドレス可能で、
前記ハードウェア・システム域が前記システム・オペレ
ーティング・プログラムによってアドレス不能であるこ
とを特徴とする、上記（１）に記載の方法。 （３）前記データが複数のパケットにアセンブルされる
ことを特徴とする、上記（１）に記載の方法。 （４）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記メイ
ン・メモリに前記データを格納し、前記１つの中央演算
処理装置複合体に肯定応答メッセージを伝送することを
特徴とする、上記（１）に記載の方法。 （５）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記ハー
ドウェア・システム域に前記データを格納し、前記１つ
の中央演算処理装置複合体に肯定応答メッセージを伝送
することを特徴とする、上記（２）に記載の方法。 （６）それぞれの複合体がメイン・メモリを操作するプ
ロセッサまたはシステムとデータを送受信するためのポ
ートとを含む、ネットワーク内に相互接続された複数の
中央演算処理装置複合体間でデータを転送する方法にお
いて、前記方法が、前記ネットワークを介して接続され
た各中央演算処理装置複合体ごとに、前記メイン・メモ
リ内のシステム・アドレス空間を１つずつ割り当てるス
テップと、前記割当てステップで割り当てられた前記シ
ステム・アドレス空間に、各中央演算処理装置複合体ア
ドレス用のアドレスを設定するステップと、別の中央演
算処理装置複合体内で１つの中央演算処理装置複合体に
割り当てられた前記メイン・メモリにデータを格納する
ためのアドレスを使用して、前記１つの中央演算処理装
置複合体から前記別の中央演算処理装置複合体に伝送さ
れるデータをアセンブルするステップと、前記１つの中
央演算処理装置複合体から前記別の中央演算処理装置複
合体に前記データを伝送するステップとを含む方法。 （７）前記データが複数のパケットにアセンブルされる
ことを特徴とする、上記（６）に記載の方法。 （８）前記別の中央演算処理装置複合体が、前記１つの
中央演算処理装置複合体に割り当てられたその前記メイ
ン・メモリに前記データを格納し、前記１つの中央演算
処理装置複合体に肯定応答メッセージを伝送することを
特徴とする、上記（６）に記載の方法。 （９）前記ネットワークが、ネットワーク内の各中央演
算処理装置複合体とネットワーク内の他の各中央演算処
理装置とを選択的に相互接続するデータ・スイッチを含
み、前記伝送ステップが、前記データ・スイッチを介し
て前記データを伝送するステップをさらに含み、前記デ
ータ・スイッチが、前記別の中央演算処理装置複合体か
らの肯定応答にのみ応答して、アドレス指定された前記
中央演算処理装置複合体からのデータを前記別の中央演
算処理装置複合体に結合することを特徴とする、上記
（６）に記載の方法。 （１０）前記データが複数のパケットにアセンブルされ
ることを特徴とする、上記（９）に記載の方法。
【００３６】
【発明の効果】上述のとおり、本発明によって、システ
ム内の各中央演算処理装置複合体に、他の各中央演算処
理装置複合体との通信に使用するためにシステム内の他
の各中央演算処理装置複合体用の記憶空間が割り当てら
れている、マルチシステム相互接続機構を提供すること
ができることとなった。
ム内の各中央演算処理装置複合体に、他の各中央演算処
理装置複合体との通信に使用するためにシステム内の他
の各中央演算処理装置複合体用の記憶空間が割り当てら
れている、マルチシステム相互接続機構を提供すること
ができることとなった。
【図１】４つの中央演算処理装置複合体がマトリックス
・スイッチを介してマルチプロセッサ・ネットワーク内
で相互接続されている本発明の実施例を示すブロック図
である。
・スイッチを介してマルチプロセッサ・ネットワーク内
で相互接続されている本発明の実施例を示すブロック図
である。
【図２】図１のマルチプロセッサ・ネットワーク内の１
つの中央演算処理装置複合体のブロック図である。
つの中央演算処理装置複合体のブロック図である。
【図３】図１の中央演算処理装置複合体Ａと中央演算処
理装置複合体Ｃとの間でデータを転送する際の諸ステッ
プを示す流れ図である。
理装置複合体Ｃとの間でデータを転送する際の諸ステッ
プを示す流れ図である。
１６ メイン・メモリ
１８ ハードウェア・システム域
１９ プログラム・システム域
２０ パケット・バッファ
２１ プロセッサ
２２ アドレス・テーブル
２３ 記憶制御装置
フロントページの続き
(72)発明者 ロバート・スタンレー・カポフスキ
アメリカ合衆国12585 ニューヨーク州
ヴァーバンク マイルウッド・ロード
アールディー２ ボックス49
(72)発明者 フランク・デーヴィッド・フェラヨーロ
アメリカ合衆国12553 ニューヨーク州
ニューウィンザー スプルース・ストリ
ート 223
(72)発明者 マーテン・ジャン・ハルマ
アメリカ合衆国12570 ニューヨーク州
ポークァグヒルサイド・ロード アール
アール ２ ボックス 24エイ
(72)発明者 トマス・ハワード・ヒルロック
アメリカ合衆国12498 ニューヨーク州
ウッドストック パトリシア・レーン
21
(72)発明者 ロバート・エドワード・マレー
アメリカ合衆国12401 ニューヨーク州
キングストン マジック・ドライブ 47
(56)参考文献 特開 平６−19856（ＪＰ，Ａ)
特開 平２−83741（ＪＰ，Ａ)
特開 平１−282669（ＪＰ，Ａ)
特開 昭63−254555（ＪＰ，Ａ)
特開 平５−145597（ＪＰ，Ａ)
特開 平４−225463（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 15/177
ＷＰＩ
Claims (6)
- 【請求項１】それぞれの複合体がプロセッサとメイン・
メモリとデータを送受信するためのポートとを含む、ネ
ットワーク内に相互接続された複数の中央演算処理装置
複合体間でデータを転送する方法において、前記方法
が、 前記メイン・メモリをプログラム・システム域とハード
ウェア・システム域に区分するステップと、 前記ネットワークを介して接続された各中央演算処理装
置複合体との通信に使用する専用メッセージ域を、前記
ハードウェア・システム域内に前記各中央演算処理装置
複合体ごとに１つずつ割り当てるステップと、 前記割当てステップで割り当てられた各中央演算処理装
置複合体ごとの前記専用メッセージ域のアドレスを、前
記各中央演算処理装置複合体のソース・アドレスをイン
デックスとして使用して決定するアドレス・テーブルを
設定するステップと、 別の中央演算処理装置複合体内において１つの中央演算
処理装置複合体に割り当てられた前記専用メッセージ域
に、前記１つの中央演算処理装置複合体から前記別の中
央演算処理装置複合体に伝送されるデータを格納する際
に、前記専用メッセージ域のアドレスを決定するために
使用する前記１つの中央演算処理装置複合体のソース・
アドレスを使用して、前記１つの中央演算処理装置複合
体から前記別の中央演算処理装置複合体に伝送されるデ
ータを構成するステップと、 前記１つの中央演算処理装置複合体から前記別の中央演
算処理装置複合体に前記データを伝送するステップとを
含む方法。 - 【請求項２】前記プログラム・システム域がシステム・
オペレーティング・プログラムによってアドレス指定可
能で、前記ハードウェア・システム域が前記システム・
オペレーティング・プログラムによってアドレス指定不
能であることを特徴とする、請求項１に記載の方法。 - 【請求項３】前記データが複数のパケットに構成される
ことを特徴とする、請求項１に記載の方法。 - 【請求項４】前記別の中央演算処理装置複合体が、前記
１つの中央演算処理装置複合体に割り当てられたその前
記メイン・メモリに前記データを格納し、前記１つの中
央演算処理装置複合体に肯定応答メッセージを伝送する
ことを特徴とする、請求項１に記載の方法。 - 【請求項５】前記別の中央演算処理装置複合体が、前記
１つの中央演算処理装置複合体に割り当てられたその前
記ハードウェア・システム域に前記データを格納し、前
記１つの中央演算処理装置複合体に肯定応答メッセージ
を伝送することを特徴とする、請求項２に記載の方法。 - 【請求項６】前記ネットワークが、ネットワーク内の各
中央演算処理装置複合体を選択的に相互接続するデータ
・スイッチを含み、前記伝送ステップが、前記データ・
スイッチを介して前記データを伝送するステップをさら
に含み、前記データ・スイッチが、前記別の中央演算処
理装置複合体からの肯定応答にのみ応答して、アドレス
指定された前記１つの中央演算処理装置複合体からのデ
ータを前記別の中央演算処理装置複合体に伝送すること
を特徴とする、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US262081 | 1994-06-17 | ||
| US08/262,081 US5613068A (en) | 1994-06-17 | 1994-06-17 | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887474A JPH0887474A (ja) | 1996-04-02 |
| JP3447022B2 true JP3447022B2 (ja) | 2003-09-16 |
Family
ID=22996078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09902395A Expired - Lifetime JP3447022B2 (ja) | 1994-06-17 | 1995-04-24 | マルチシステム相互接続機構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5613068A (ja) |
| EP (1) | EP0687985A3 (ja) |
| JP (1) | JP3447022B2 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE503506C2 (sv) * | 1994-10-17 | 1996-06-24 | Ericsson Telefon Ab L M | System och förfarande för behandling av data samt kommunikationssystem med dylikt system |
| JPH0926910A (ja) * | 1995-07-11 | 1997-01-28 | Canon Inc | 情報処理装置及びその方法及び情報処理システム及びその制御方法 |
| KR0170500B1 (ko) * | 1995-11-18 | 1999-03-30 | 양승택 | 멀티프로세서 시스템 |
| US6202108B1 (en) * | 1997-03-13 | 2001-03-13 | Bull S.A. | Process and system for initializing a serial link between two integrated circuits comprising a parallel-serial port using two clocks with different frequencies |
| US6081591A (en) * | 1997-04-16 | 2000-06-27 | Skoog; Frederick H. | Signaling network gateway device and method for use in a signaling network |
| US6014710A (en) * | 1997-06-30 | 2000-01-11 | Sun Microsystems, Inc. | System and method for message transmission between network nodes using remote wires |
| GB2329984B (en) * | 1997-10-01 | 2002-07-17 | Thomson Training & Simulation | A Multi-Processor Computer System |
| US6615383B1 (en) * | 1998-05-29 | 2003-09-02 | Sun Microsystems, Inc. | System and method for message transmission between network nodes connected by parallel links |
| US6442613B1 (en) | 1998-09-10 | 2002-08-27 | International Business Machines Corporation | Controlling the flow of information between senders and receivers across links being used as channels |
| US6681254B1 (en) | 1998-09-10 | 2004-01-20 | International Business Machines Corporation | Method of controlling the flow of information between senders and receivers across links being used as channels |
| US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| US5982741A (en) * | 1998-09-17 | 1999-11-09 | Tut Systems, Inc. | Method and apparatus for automatically reducing cross-talk between wires coupled to a common network device |
| US6292876B1 (en) * | 1999-02-12 | 2001-09-18 | Hewlett-Packard Co | Method for providing access protection for SCSI storage devices |
| US6738825B1 (en) * | 2000-07-26 | 2004-05-18 | Cisco Technology, Inc | Method and apparatus for automatically provisioning data circuits |
| US6874040B2 (en) | 2000-12-19 | 2005-03-29 | International Business Machines Corporation | Employing a data mover to communicate between dynamically selected zones of a central processing complex |
| US7568001B2 (en) * | 2001-01-30 | 2009-07-28 | Intervoice, Inc. | Escalated handling of non-realtime communications |
| US7254641B2 (en) * | 2001-01-30 | 2007-08-07 | Intervoice, Inc. | Digital multimedia contact center with tier escalation and deescalation in response to changed criteria |
| US6886031B2 (en) * | 2001-03-29 | 2005-04-26 | Sun Microsystems, Inc. | Efficient connection and memory management for message passing on a single SMP or a cluster of SMPs |
| US7360222B2 (en) * | 2001-09-21 | 2008-04-15 | International Business Machines Corporation | Extensions to coupling channels to support multiple coupling facility sharing, interrupts, and message passing |
| US7886306B2 (en) * | 2001-09-21 | 2011-02-08 | International Business Machines Corporation | Extensions to coupling channels to support multiple coupling facility sharing, interrupts, and message passing |
| US7146448B2 (en) * | 2001-09-28 | 2006-12-05 | Dot Hill Systems Corporation | Apparatus and method for adopting an orphan I/O port in a redundant storage controller |
| US7536495B2 (en) | 2001-09-28 | 2009-05-19 | Dot Hill Systems Corporation | Certified memory-to-memory data transfer between active-active raid controllers |
| US7020753B2 (en) * | 2002-01-09 | 2006-03-28 | Sun Microsystems, Inc. | Inter-domain data transfer |
| EP1546841A4 (en) * | 2002-08-16 | 2006-03-01 | Nuasis Corp | VOIP SUB-SYSTEM WITH HIGH AVAILABILITY |
| US7230946B2 (en) | 2002-08-16 | 2007-06-12 | Nuasis Corporation | Remote agent access method to a VoIP contact center where high QoS is not supported |
| US8171420B2 (en) | 2002-08-16 | 2012-05-01 | Intervoice, Inc. | Automatic management of the visual space while performing a task |
| US7274787B1 (en) | 2002-08-16 | 2007-09-25 | Intervoice, Inc. | Scheduled return to queue with priority (SRQP) |
| US7543096B2 (en) * | 2005-01-20 | 2009-06-02 | Dot Hill Systems Corporation | Safe message transfers on PCI-Express link from RAID controller to receiver-programmable window of partner RAID controller CPU memory |
| US7536508B2 (en) * | 2006-06-30 | 2009-05-19 | Dot Hill Systems Corporation | System and method for sharing SATA drives in active-active RAID controller system |
| US7681089B2 (en) | 2007-02-20 | 2010-03-16 | Dot Hill Systems Corporation | Redundant storage controller system with enhanced failure analysis capability |
| US7809970B2 (en) * | 2007-08-27 | 2010-10-05 | International Business Machines Corporation | System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture |
| US7769892B2 (en) | 2007-08-27 | 2010-08-03 | International Business Machines Corporation | System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture |
| US7958183B2 (en) | 2007-08-27 | 2011-06-07 | International Business Machines Corporation | Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture |
| US7822889B2 (en) * | 2007-08-27 | 2010-10-26 | International Business Machines Corporation | Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture |
| US7840703B2 (en) * | 2007-08-27 | 2010-11-23 | International Business Machines Corporation | System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture |
| US8185896B2 (en) | 2007-08-27 | 2012-05-22 | International Business Machines Corporation | Method for data processing using a multi-tiered full-graph interconnect architecture |
| US7769891B2 (en) * | 2007-08-27 | 2010-08-03 | International Business Machines Corporation | System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture |
| US7958182B2 (en) | 2007-08-27 | 2011-06-07 | International Business Machines Corporation | Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture |
| US8108545B2 (en) | 2007-08-27 | 2012-01-31 | International Business Machines Corporation | Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture |
| US8014387B2 (en) * | 2007-08-27 | 2011-09-06 | International Business Machines Corporation | Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture |
| US8140731B2 (en) | 2007-08-27 | 2012-03-20 | International Business Machines Corporation | System for data processing using a multi-tiered full-graph interconnect architecture |
| US7904590B2 (en) | 2007-08-27 | 2011-03-08 | International Business Machines Corporation | Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture |
| US7793158B2 (en) * | 2007-08-27 | 2010-09-07 | International Business Machines Corporation | Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture |
| US7827428B2 (en) | 2007-08-31 | 2010-11-02 | International Business Machines Corporation | System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture |
| US7921316B2 (en) | 2007-09-11 | 2011-04-05 | International Business Machines Corporation | Cluster-wide system clock in a multi-tiered full-graph interconnect architecture |
| US20090198956A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture |
| US7779148B2 (en) | 2008-02-01 | 2010-08-17 | International Business Machines Corporation | Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips |
| US8077602B2 (en) * | 2008-02-01 | 2011-12-13 | International Business Machines Corporation | Performing dynamic request routing based on broadcast queue depths |
| US8417778B2 (en) * | 2009-12-17 | 2013-04-09 | International Business Machines Corporation | Collective acceleration unit tree flow control and retransmit |
| US11327858B2 (en) | 2020-08-11 | 2022-05-10 | Seagate Technology Llc | Preserving data integrity during controller failure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490785A (en) * | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
| JPH0638600B2 (ja) * | 1983-12-28 | 1994-05-18 | 株式会社東芝 | ローカルエリアネットワークシステム |
| US4611322A (en) * | 1984-08-03 | 1986-09-09 | At&T Bell Laboratories | Traffic load control arrangement and method for a packet switching system |
| US4730249A (en) * | 1986-01-16 | 1988-03-08 | International Business Machines Corporation | Method to operate on large segments of data in a virtual memory data processing system |
| JPS63261449A (ja) * | 1987-04-20 | 1988-10-28 | Hitachi Ltd | デ−タ処理装置 |
| NZ226733A (en) * | 1987-12-21 | 1990-05-28 | Honeywell Bull | Coupling incompatible cpu to data processing system |
| EP0374338B1 (en) * | 1988-12-23 | 1995-02-22 | International Business Machines Corporation | Shared intelligent memory for the interconnection of distributed micro processors |
| GB9000643D0 (en) * | 1990-01-11 | 1990-03-14 | Racal Milgo Ltd | Computer bus system |
| JP2575557B2 (ja) * | 1990-11-13 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | スーパーコンピユータシステム |
| US5287271A (en) * | 1991-08-22 | 1994-02-15 | International Business Machines Corporation | Data processing system for optimized mail piece sorting and mapping to carrier walk sequence using real time statistical data |
| US5394554A (en) * | 1992-03-30 | 1995-02-28 | International Business Machines Corporation | Interdicting I/O and messaging operations from sending central processing complex to other central processing complexes and to I/O device in multi-system complex |
| CA2086691C (en) * | 1992-03-30 | 1997-04-08 | David A. Elko | Communicating messages between processors and a coupling facility |
-
1994
- 1994-06-17 US US08/262,081 patent/US5613068A/en not_active Expired - Lifetime
-
1995
- 1995-04-11 EP EP95105447A patent/EP0687985A3/en not_active Withdrawn
- 1995-04-24 JP JP09902395A patent/JP3447022B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0887474A (ja) | 1996-04-02 |
| US5613068A (en) | 1997-03-18 |
| EP0687985A3 (en) | 1996-02-07 |
| EP0687985A2 (en) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447022B2 (ja) | マルチシステム相互接続機構 | |
| KR100345496B1 (ko) | 교착 상태 방지용 메시지 흐름 프로토콜 | |
| JP2802043B2 (ja) | クロック故障検出回路 | |
| US5142683A (en) | Intercomputer communication control apparatus and method | |
| US6513091B1 (en) | Data routing using status-response signals | |
| US6275905B1 (en) | Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system | |
| US6603744B2 (en) | Connection establishment method, communication method, state change transmission method, state changing method, wireless apparatus, wireless device, and computer | |
| US4667287A (en) | Multiprocessor multisystem communications network | |
| JP3165022B2 (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| US4340776A (en) | Modular telecommunication system | |
| US20020044550A1 (en) | Conserving system memory bandwidth during a memory read operation in a multiprocessing computer system | |
| JPH07281976A (ja) | パケットｆｉｆｏを管理する方法 | |
| WO1996008898A9 (en) | Distributed processing ethernet switch with adaptive cut-through switching | |
| JPH03154452A (ja) | プロトコル・システム、動的結合装置のポートの状態を制御するための方法、動的スイッチ及び双方向伝送システムを動作させるための方法 | |
| US6061274A (en) | Methods and apparatus for message transfer in computer storage system | |
| JP2003178039A (ja) | 分散共有仮想メモリーとその構成方法 | |
| CA2011935A1 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| JP2005538588A (ja) | リモート・ダイレクト・メモリ・アクセス対応ネットワーク・インタフェース・コントローラのスイッチオーバーとスイッチバックのサポート | |
| CA2657827A1 (en) | Method and apparatus for distributing usb hub functions across a network | |
| US6546464B2 (en) | Method and apparatus for increasing data rates in a data network while maintaining system coherency | |
| JPH114279A (ja) | 先進的システム間送信方法および機構 | |
| US7043603B2 (en) | Storage device control unit and method of controlling the same | |
| CN1095134C (zh) | 使用系统总线控制器的模块间通信的设备和方法 | |
| US4340775A (en) | Apparatus and method for controlling a modular telecommunication system | |
| EP1425672B1 (en) | Multi-rate shared memory architecture for frame storage and switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |