JP3444286B2 - スイッチの開閉状態検出装置および電子機器 - Google Patents

Description

【発明の詳細な説明】

【０００１】（技術分野） 本発明は、スイッチの開閉状態検出装置および電子機器
に係り、特にスイッチの開閉状態を低消費電力かつ高精
度に検出することが可能なスイッチの開閉状態検出装
置、およびこの装置を用いた電子機器に関する。

【０００２】（背景技術） 一般的な電子機器にあっては、各種の操作をスイッチに
より行うようになっているが、特に、低消費電力が要求
される電子機器にあっては、スイッチの開閉状態を常時
検出しないで、間欠的に検出するようにして、検出回路
で消費される電力を極力抑える工夫が凝らされている。

【０００３】このような電子機器に用いられるスイッチ
の開閉状態を検出する構成について、図１７を参照して
説明する。この図に示されるように、開閉状態を検出す
べきスイッチＳＷの一端は、高電位側の基準レベルVdd
に接地される一方、その他端は検出回路９００に接続さ
れている。ここで、検出回路９００は、ｎチャネル電界
効果型トランジスタ９１０とラッチ回路９３０とから構
成されており、トランジスタ９１０のドレインは、スイ
ッチＳＷの他端に接続される一方、そのソースは、負側
の電源電圧Vssに接続されている。また、トランジスタ
９１０のゲートには、サンプリングパルスSPが供給され
ている。

【０００４】ラッチ回路９３０は、スイッチＳＷの他端
に接続された信号線Ａの電圧レベルを、サンプリングパ
ルスSPの立ち下がりによりラッチして、スイッチＳＷの
開閉状態を示す信号Outとして出力するものである。

【０００５】このような検出回路９００では、サンプリ
ングパルスSPが「Ｈ」レベルの期間にのみトランジスタ
９１０がオンして、そのオン抵抗によって信号線Ａが電
源電圧Vssにプルダウンされる。このため、信号線Ａの
電圧レベルは、サンプリングパルスSPの「Ｈ」レベル期
間において、スイッチＳＷが開いていれば電源電圧Vss
を維持し、一方スイッチＳＷが閉じていれば接地レベル
に遷移する。したがって、検出回路９００は、ラッチ回
路９３０が信号線Ａの電圧レベルをサンプリングパルス
SPの立ち下がりによりラッチすることによって、スイッ
チＳＷの開閉状態に応じた信号Outを出力することが可
能となる。そして、この信号Outに基づいて当該スイッ
チの指示に対応した処理が、後段回路（図示省略）によ
って実行されることとなる。

【０００６】このような検出回路９００によれば、トラ
ンジスタ９１０のドレイン／ソース間に常時電流が流れ
ることがないので、検出回路９００において消費される
電力を低く抑えることができる。

【０００７】ところで、適用される電子機器によって
は、電源電圧Vssが一定ではなく、ある程度の幅をもっ
て変動する場合がある。例えば、電子機器に発電機構お
よび蓄電機構を備えたものにあっては、発電機構により
発電した電力を蓄電機構に蓄電する。そして、電子機器
は、蓄電機構に蓄電された電力を電源とするため、蓄電
状態により電源電圧Vssが変動することになる。

【０００８】ここで、一般的なトランジスタにあって
は、ソース／ドレイン間の電圧が低いほど、そのオン抵
抗が大きくなる。すなわち端的に言えば、電圧に対する
抵抗値の特性が非直線的である、という性質をトランジ
スタは有する。一方、高抵抗で信号線Ａをプルダウンす
ると、その電圧レベルが不定となりやすい。このため、
ソース／ドレイン間の電圧が低くても（すなわち、電源
電圧Vssと接地レベルとの差が小さくても）、信号線Ａ
の電圧レベルを安定化させるため、トランジスタ９１０
にはオン抵抗の小さいタイプを用いなければならない。

【０００９】しかしながら、オン抵抗の小さいトランジ
スタによって信号線Ａをプルダウンする構成では、検出
回路９００の消費電力が必然的に増大する。このため、
本来の目的である低消費電力を図ることに対して背反す
るだけでなく、スイッチの開閉状態を検出することが可
能な電源電圧の範囲がトランジスタの特性により限定さ
れてしまう、という問題があった。

【００１０】この問題は、スイッチＳＷの開閉状態を高
精度に検出するため、サンプリングレートを高めた場合
に顕著となる。この理由は次の通りである。すなわち、
信号線Ａのラインには、トランジスタ９１０や、実装の
引き出しのためのパッド、配線等による寄生容量が存在
する。ここで、スイッチＳＷが開状態の場合において、
この寄生容量に何らかの理由により電荷が蓄電されてい
るときに、サンプリングパルスSPが「Ｈ」レベルとなる
と、信号線Ａのレベルは、寄生容量とプルダウン抵抗と
による時定数に応じて時間的に変化することになる。こ
のため、信号線Ａは、所定の期間だけプルダウンした後
でないと、スイッチＳＷが開状態である「Ｌ」レベルの
状態に確定しない。したがって、サンプリングレートを
高めるためには、信号線Ａのレベルが確定するまでの時
間を十分にとるべく、サンプリングパルスSPのパルス幅
をある程度確保しなければならない。このことは、トラ
ンジスタ９１０におけるオン時間の長期化を意味するこ
とにほかならないからである。

【００１１】本発明は、上記問題に鑑みてなされたもの
であり、その目的とするところは、スイッチの開閉状態
を検出することが可能な電源電圧範囲の拡大と、スイッ
チの開閉状態の検出精度向上とを両立することが可能な
スイッチの開閉状態検出装置、およびこの装置を用いた
電子機器を提供することにある。

【００１２】（発明の開示） 本発明の第１の態様は、一端が接地線または電源に接続
されたスイッチと、スイッチの他端と電源または接地線
との間に接続された抵抗と、電源の電圧レベルと接地線
の接地レベルとの差である電源電圧に基づいて抵抗の値
を制御する制御ユニットと、を備え、スイッチの他端に
おける電圧レベルに対応するスイッチの開閉状態に相当
する信号を出力することを特徴としている。

【００１３】さらに本発明の第１の態様は、スイッチの
他端における電圧レベルを判別して、スイッチの開閉状
態に相当する信号を出力する判別ユニットを備えたこと
を特徴としている。

【００１４】さらに本発明の第１の態様の判別ユニット
は、電圧レベルの判別を予め定めた所定の間隔毎に行う
ことを特徴としている。

【００１５】また、本発明の第１の態様の制御ユニット
は、抵抗の値が予め定めた上限抵抗値を超過しないよう
に抵抗の値を制御することを特徴としている。

【００１６】また、本発明の第１の態様の制御ユニット
は、抵抗の値が予め定めた上限抵抗値及び下限抵抗値で
規定される抵抗値範囲内となるように抵抗の値を制御す
ることを特徴としている。

【００１７】また、本発明の第１の態様の抵抗は、その
抵抗値が電源電圧に基づいて変化する可変抵抗であり、
電圧をその絶対値で比較した場合に、電源電圧が予め定
めた所定の基準電圧よりも高い場合に制御ユニットによ
り設定される抵抗の値を電源電圧が所定の基準電圧より
も低い電源電圧条件下で測定したと仮定したときに得ら
れる抵抗の値を仮想抵抗値とし、制御ユニットは、電圧
をその絶対値で比較した場合に、電源電圧が所定の基準
電圧よりも低い場合に設定すべき抵抗の値を、電源電圧
条件下において仮想抵抗値よりも小さくするように制御
することを特徴としている。

【００１８】さらに本発明の第１の態様の抵抗は、複数
の副抵抗により構成され、制御ユニットは、電源電圧に
基づいてスイッチの他端と電源または接地線との間に接
続すべき抵抗の数を制御することを特徴としている。

【００１９】また、本発明の第１の態様の抵抗は、略同
一の抵抗値を有する複数の副抵抗により構成され、制御
ユニットは、電源電圧が基準電圧よりも低い場合に電源
電圧が基準電圧よりも高い場合に接続すべき副抵抗の数
よりも多くの副抵抗を並列に接続することを特徴として
いる。

【００２０】また、本発明の第１の態様の抵抗は、相異
なる抵抗値を有する複数の副抵抗により構成され、制御
ユニットは、複数の副抵抗のうち、電源電圧に基づいて
スイッチの他端と電源または接地線との間に接続すべき
一又は複数の副抵抗を選択することを特徴としている。

【００２１】また、本発明の第１の態様の制御ユニット
は、互いに相異なる複数の基準電圧が予め定められてい
ることを特徴としている。

【００２２】また、本発明の第１の態様の抵抗は、トラ
ンジスタであり、スイッチの他端における電圧レベルを
判別する間隔毎にオン状態とされることを特徴としてい
る。

【００２３】また、本発明の第１の態様は、一端が接地
線または電源に接続されたスイッチと、スイッチの他端
と電源または接地線との間に接続された抵抗と、電源の
電圧レベルと接地線の接地レベルとの差である電源電圧
に基づいて抵抗の値を切り替える抵抗値切替回路とを備
え、スイッチの他端における電圧レベルを判別して、ス
イッチの開閉状態に相当する信号を出力することを特徴
としている。

【００２４】さらに、本発明の第１の態様は、スイッチ
の他端における電圧レベルを判別して、スイッチの開閉
状態に相当する信号を出力するラッチ回路を備えたこと
を特徴としている。

【００２５】さらに本発明の第１の態様のラッチ回路
は、電圧レベルの判別を予め定めた所定の間隔毎に行う
ことを特徴としている。

【００２６】また、本発明の第１の態様の抵抗は、その
抵抗値が電源電圧に基づいて変化する可変抵抗であり、
電圧をその絶対値で比較した場合に、電源電圧が予め定
めた所定の基準電圧よりも高い場合に抵抗値切替回路に
より設定される抵抗の値を電源電圧が所定の基準電圧よ
りも低い電源電圧条件下で測定したと仮定したときに得
られる抵抗の値を仮想抵抗値とし、抵抗値切替回路は、
電圧をその絶対値で比較した場合に、電源電圧が所定の
基準電圧よりも低い場合に設定すべき抵抗の値を、電源
電圧条件下において仮想抵抗値よりも小さくするように
制御することを特徴としている。

【００２７】本発明の第２の態様は、電力を供給する電
源と、電源の電圧を検出する電圧検出ユニットと、一端
が接地線または電源に接続されたスイッチと、スイッチ
の他端と電源または接地線との間に接続された抵抗と、
電圧検出ユニットにより検出された電源の電圧レベルと
接地線の接地レベルとの差である電源電圧に基づいて抵
抗の値を制御する制御ユニットと、スイッチの他端にお
ける電圧レベルを判別して、スイッチの開閉状態に対応
する信号を出力する判別ユニットと、判別ユニットによ
り出力される信号にしたがって、スイッチによって指示
された処理内容を実行する処理ユニットを備えたことを
特徴としている。

【００２８】さらに本発明の判別ユニットは、電圧レベ
ルの判別を予め定めた所定の間隔毎に行うことを特徴と
している。

【００２９】また、本発明の第２の態様における抵抗
は、その抵抗値が電源電圧に基づいて変化する可変抵抗
であり、電圧をその絶対値で比較した場合に、電源電圧
が予め定めた所定の基準電圧よりも高い場合に制御ユニ
ットにより設定される抵抗の値を電源電圧が所定の基準
電圧よりも低い電源電圧条件下で測定したと仮定したと
きに得られる抵抗の値を仮想抵抗値とし、制御ユニット
は、電圧をその絶対値で比較した場合に、電源電圧が所
定の基準電圧よりも低い場合に設定すべき抵抗値を、電
源電圧条件下において仮想抵抗値よりも小さくするよう
に制御することを特徴としている。

【００３０】また、本発明の第２の態様における処理ユ
ニットは、スイッチによって指示された各種計時処理を
実行する計時ユニットを備えたことを特徴としている。

【００３１】また、本発明の第２の態様における電源
は、発電機構により発電した電力を蓄電する蓄電ユニッ
トを含み、蓄電ユニットにより蓄電された電力を供給す
ることを特徴としている。

【００３２】さらに、本発明の第２の態様は、電圧検出
ユニットにより検出された電圧に応じて、蓄電ユニット
からの出力電圧を制御する電圧制御ユニットを備えるこ
とを特徴としている。

【００３３】（発明を実施するための最良の形態） つぎに本発明を実施するための最良の形態について図面
を参照して説明する。 ［１］ 第１実施形態 ［１．１］ 検出回路の回路構成 図１は、本発明の第１実施形態にかかる検出回路１００
の構成を示す回路図である。

【００３４】図１に示されるように、開閉状態を検出す
べきスイッチＳＷの一端は、高電位側の基準レベルVdd
に接地され、スイッチＳＷの他端は検出回路１００に接
続されている。ここで、検出回路１００は、ｎチャネル
電界効果型トランジスタ１１０ａ、１１０ｂと、アンド
回路１２０と、ラッチ回路１３０とから構成されてい
る。

【００３５】このうち、トランジスタ１１０ａ、１１０
ｂは、双方とも同タイプであって、性能がほぼ同一のも
のであり、各ドレインは、スイッチＳＷの他端にそれぞ
れ接続される一方、各ソースは、負側の電源電圧Vssに
それぞれ接続されている。

【００３６】また、トランジスタ１１０ａのゲートに
は、サンプリングパルスSPが供給され、トランジスタ１
１０ｂのゲートは、アンド回路１２０の出力端に接続さ
れている。ここで、アンド回路１２０は、電源電圧Vss
と接地レベルたる基準レベルVddとの差がしきい値Vth以
下の場合に「Ｈ」レベルになる信号CMPと、サンプリン
グパルスSPとの論理積を出力するものである。

【００３７】また、ラッチ回路１３０は、図１７におけ
るラッチ回路９３０と同様に、スイッチＳＷの他端に接
続された信号線Ａの電圧レベルを、サンプリングパルス
SPの立ち下がりによりラッチして、スイッチＳＷの開閉
状態を示す信号Outとして出力するものである。

【００３８】［１．２］ 検出回路の動作 次に、検出回路１００の動作について、図１および図２
を参照して説明する。ここで、図２は、電源電圧Vssと
信号線Ａをプルダウンする抵抗値との関係を示す図であ
る。なお、この図２において、横軸として電源電圧Vss
としているが、電源電圧Vssは実際には負電源であるの
で、厳密に言えば、横軸は、電源電圧Vssと基準レベルV
ddとの差（＝｜Ｖdd−Ｖss｜）ということになる、ある
いは、右方向が負軸ということになる。

【００３９】さて、この電圧差がしきい値Ythよりも大
きい場合、信号CMPは「Ｌ」レベルになるので、サンプ
リングパルスSPが「Ｈ」レベルの期間ではトランジスタ
１１０ａのみがオンして、信号線Ａをプルダウンする。
したがって、この場合に限っていえば、従来の検出回路
９００との相違点はない。

【００４０】さらに、電源の放電が進行して、電源電圧
Vssと基準レベルVddとの差がしきい値Vth以下になる
と、信号CMPが「Ｈ」レベルとなるので、アンド回路１
２０が開き、アンド回路１２０の出力は「Ｈ」レベルと
なる。

【００４１】ここで、しきい値Vthは、トランジスタ１
１０ａのオン抵抗において信号線Ａの電圧レベルが確実
に定まる範囲の上限値Ｍよりも手前の値に相当する電圧
レベルに設定される。

【００４２】アンド回路１２０が開いた状態において、
サンプリングパルスSPが「Ｈ」レベルの期間では、トラ
ンジスタ１１０ａ、１１０ｂの両者がオンして、オン抵
抗の並列接続によって信号線Ａをプルダウンすることに
なる。このため、信号線Ａをプルダウンする抵抗値は、
図２においてで示されるように、トランジスタ１１０
ａのみがオンする場合と比べると約半分となるので、信
号線Ａの電圧レベルが確実にプルダウンされることとな
る。

【００４３】より一般的には、抵抗値が電源電圧に基づ
いて変化するトランジスタが用いられる。このトランジ
スタにおいて、電圧をその絶対値で比較した場合に、電
源電圧（｜Ｖdd−Ｖss｜）が予め定めた所定の基準電圧
（＝Ｖth）よりも高い場合に検出回路１００（＝制御ユ
ニットに相当）により設定される抵抗の値を、電源電圧
が所定の基準電圧よりも低い電源電圧条件下で測定した
と仮定したときに得られる仮想抵抗値（図２における
の曲線を低電圧側に延長した破線部分に相当）とする。
検出回路１００は、電圧をその絶対値で比較した場合
に、電源電圧が所定の基準電圧よりも低いという電源電
圧条件下において仮想抵抗値よりも設定すべき抵抗の値
を小さくするように制御する。すなわち、図２における
の曲線で示すような値に抵抗の値が制御されることに
より、信号線Ａの電圧レベルが確実にプルダウンされる
こととなる。この点については、各基準電圧（後述のＶ
th1、Ｖth2等）単位でみれば、後述する第３変形例の場
合のように、複数の基準電圧を有する場合も同様であ
る。

【００４４】［１．３］ 第１実施形態の効果 このように、本第１実施形態にかかる検出回路１００に
よれば、電源電圧Vss と基準レベルVddとの差がしきい
値Vthよりも大きい場合には、サンプリングパルスSPの
「Ｈ」レベル期間においてトランジスタ１１０ａのみが
オンして、消費電力が低く抑えられる。一方、差がしき
い値Vth以下の場合には、トランジスタ１１０ａ、１１
０ｂの両者がオンして、信号線Ａの電圧レベルの安定化
が図られるので、電源電圧Vssがある程度の幅をもって
変動する場合においても、低消費電力化と検出精度向上
とを両立させることが可能となる。

【００４５】換言すれば、信号線Ａの電圧レベルが安定
となる電源電圧Vssの範囲は、１つのトランジスタのみ
により信号線Ａをプルダウンする従来の構成にあっては
しきい値Vth以上の領域に限定されてしまうが、実施形
態にかかる検出回路１００によれば、しきい値Vth以下
の領域まで拡大することが可能となるものである。

【００４６】［１．４］ 第１実施形態の変形例 なお、本発明は、上述した実施形態にかかる検出回路１
００に限られず、種々の応用・変形が可能である。

【００４７】［１．４．１］ 第１変形例 例えば、実施形態にかかる検出回路１００にあっては、
電源電圧を負電源とするタイプとして説明したが、図３
に示されるように、トランジスタ１１０ａ、１１０ｂを
ｐチャネル型として、電源電圧を正電源とするタイプに
も適用可能である。

【００４８】［１．４．２］ 第２変形例 また、トランジスタ１１０ａ、１１０ｂを実施形態のよ
うに同タイプとせずに、例えば、オン抵抗が比較的大き
いものをトランジスタ１１０ａとし、比較的小さいもの
をトランジスタ１１０ｂとして、電源電圧が高い場合に
はトランジスタ１１０ａのみオンさせ、一方低い場合に
はトランジスタ１１０ｂのみをオンさせるようにして、
電源電圧に応じてトランジスタを択一的にオンさせる構
成が考えられる。

【００４９】［１．４．３］ 第３変形例 さらに、トランジスタを２つだけではなく、３つ以上並
列に配設して、電源電圧が低くなるにつれて、オンさせ
るトランジスタの数を段階的に増加させる構成も考えら
れる。

【００５０】［１．４．３．１］ 第３変形例の具体的
構成 より具体的に、図４にトランジスタを３つ並列に配設し
た場合の検出回路１００Ａの構成を示す回路図を示す。
図４に示されるように、開閉状態を検出すべきスイッチ
ＳＷの一端は、高電位側の基準レベルVddに接地され、
スイッチＳＷの他端は検出回路１００に接続されてい
る。

【００５１】ここで、検出回路１００Ａは、ｎチャネル
電界効果型トランジスタ１１０ａ、１１０ｂ、１１０ｃ
と、アンド回路１２０、１２０Ａと、ラッチ回路１３０
とから構成されている。このうち、トランジスタ１１０
ａ、１１０ｂ、１１０ｃは、全て同タイプであって性能
がほぼ同一のものであり、各ドレインは、スイッチＳＷ
の他端にそれぞれ接続される一方、各ソースは、負側の
電源電圧Vssにそれぞれ接続されている。

【００５２】また、トランジスタ１１０ａのゲートに
は、サンプリングパルスSPが供給され、トランジスタ１
１０ｂのゲートは、アンド回路１２０の出力端に接続さ
れ、トランジスタ１１０ｃのゲートは、アンド回路１２
０Ａの出力端に接続されている。ここで、アンド回路１
２０は、図示しない電圧検出回路等から供給され、電源
電圧Vssと接地レベルたる基準レベルVddとの差がしきい
値Vth1以下の場合に「Ｈ」レベルになる信号CMP1と、サ
ンプリングパルスSPとの論理積を出力するものである。
また、アンド回路１２０Ａは、図示しない電圧検出回路
等から供給され、電源電圧Vssと接地レベルたる基準レ
ベルVddとの差がしきい値Vth2（＜Vth1）以下の場合に
「Ｈ」レベルになる信号CMP2と、サンプリングパルスSP
との論理積を出力するものである。

【００５３】さらに、ラッチ回路１３０は、図１７にお
けるラッチ回路９３０と同様に、スイッチＳＷの他端に
接続された信号線Ａの電圧レベルをサンプリングパルス
SPの立ち下がりによりラッチし、スイッチＳＷの開閉状
態を示す信号Outを出力するものである。

【００５４】［１．４．３．２］ 第３変形例の検出回
路の動作 次に、検出回路１００Ａの動作について、図４および図
５を参照して説明する。ここで、図５は、図２と同様
に、電源電圧Vssと信号線Ａをプルダウンする抵抗値と
の関係を示す図である。

【００５５】さて、この電圧差がしきい値Vth1よりも大
きい場合、信号CMP1は「Ｌ」レベル、信号CMP2は「Ｌ」
レベルになるので、サンプリングパルスSPが「Ｈ」レベ
ルの期間ではトランジスタ１１０ａのみがオンして、信
号線Ａをプルダウンする。したがって、この場合に限っ
ていえば、従来の検出回路９００との相違点はない。

【００５６】さらに、電源の放電が進行して、電源電圧
Vssと基準レベルVddとの差がしきい値Vth1以下になる
と、信号CMP1が「Ｈ」レベルとなるので、アンド回路１
２０が開き、アンド回路１２０の出力は「Ｈ」レベルと
なる。また、信号CMP2は相変わらず「Ｌ」レベルのまま
となるので、アンド回路１２０Ａは閉じたままであり、
アンド回路１２０Ａの出力は「Ｌ」レベルのままとな
る。

【００５７】ここで、しきい値Vth1は、トランジスタ１
１０ａのオン抵抗において信号線Ａの電圧レベルが確実
に定まる範囲の上限値Ｍよりも手前の値に相当する電圧
レベルに設定される。

【００５８】アンド回路１２０が開いた状態において、
サンプリングパルスSPが「Ｈ」レベルの期間では、トラ
ンジスタ１１０ａ、１１０ｂの両者がオンして、オン抵
抗の並列接続によって信号線Ａをプルダウンすることに
なる。このため、信号線Ａをプルダウンする抵抗値は、
図５においてで示されるように、トランジスタ１１０
ａのみがオンする場合と比べると約半分となるので、信
号線Ａの電圧レベルが確実にプルダウンされることとな
る。

【００５９】さらにまた、電源の放電が進行して、電源
電圧Vssと基準レベルVddとの差がしきい値Vth2以下にな
ると、信号CMP1及び信号CMP2が「Ｈ」レベルとなるの
で、アンド回路１２０及びアンド回路１２０Ａが開き、
アンド回路１２０及びアンド回路１２０Ａの出力は
「Ｈ」レベルとなる。

【００６０】ここで、しきい値Vth2は、トランジスタ１
１０ａ及びトランジスタ１１０ｂの並列オン抵抗におい
て信号線Ａの電圧レベルが確実に定まる範囲の上限値Ｍ
よりも手前の値に相当する電圧レベルに設定される。

【００６１】アンド回路１２０及びアンド回路１２０Ａ
が開いた状態において、サンプリングパルスSPが「Ｈ」
レベルの期間では、トランジスタ１１０ａ、１１０ｂ、
１１０ｃの全てがオンして、オン抵抗の並列接続によっ
て信号線Ａをプルダウンすることになる。このため、信
号線Ａをプルダウンする抵抗値は、図５においてで示
されるように、トランジスタ１１０ａのみがオンする場
合と比べると約１／３となるので、信号線Ａの電圧レベ
ルが確実にプルダウンされることとなる。

【００６２】［１．４．４］ 第４変形例 くわえて、スイッチＳＷの一端から電源電圧までの接続
形態を、電源電圧に応じて制御する構成としても良い。
例えば、電源電圧が高ければ、抵抗を直列接続とする一
方、電源電圧が低ければ、抵抗を並列接続とする構成も
考えられる。

【００６３】［１．４．５］ 第５変形例 以上の説明においては、しきい値となる電圧は、トラン
ジスタのオン抵抗あるいは複数のトランジスタの並列オ
ン抵抗において信号線Ａの電圧レベルが確実に定まる範
囲の上限値Ｍよりも手前の値に相当する電圧レベルに設
定していたが、スイッチＳＷオン時の消費電力を低減す
べく各トランジスタを流れる電流が必要以上に大きくな
らないように、図６に示すように、信号線Ａの電圧レベ
ルが確実に定まる範囲であって、スイッチＳＷオン時の
電流量が所定の電流量となる下限値Ｍ' よりも手前の値
に相当する電圧レベルに設定するように構成することも
可能である。

【００６４】［１．４．６］ 第６変形例 上記第１実施形態及び各変形例においては、スイッチＳ
Ｗの状態をサンプリングパルスSPに対応する所定間隔毎
に検出していたが、常時スイッチＳＷの状態を検出する
ように構成することも可能である。より具体的には、図
１におけるアンド回路１２０及びラッチ回路１３０を省
略し、トランジスタ１１０ａのゲートに所定の電圧を印
加して常時オン状態とし、信号CMPを直接トランジスタ
１１０ｂのゲートに入力し、信号線Ａの電圧レベルが直
接スイッチＳＷの開閉状態を示す信号Outとして出力さ
れるようにすればよい。

【００６５】［１．５］ 電子機器 次に、第１実施形態にかかる検出回路１００を、実際の
電子機器に適用した例について説明する。

【００６６】図７は、電子機器の一例としての電子時計
の構成を示すブロック図である。この電子時計について
概説すると、発電機構４１０により発電した電力を電源
回路４３０において充電し、充電された電力を各部に供
給するものであって、通常の時刻表示機能のほかに１／
１０秒クロノグラフ機能を備え、スイッチＳＷの開閉に
よってクロノグラフ機能における計時動作のスタート／
ストップを指示するものである。

【００６７】［１．５．１］ 電子時計の構成 以下、電子時計の各部について説明する。 ［１．５．１．１］ 発電機構 まず、発電機構４１０の詳細について、図８を参照して
説明する。図８に示されるように、発電機構４１０は、
２極磁化されたディスク状のロータ４１１と、出力コイ
ル４１２が巻回されたステータ４１３とを備えている。
この構成において、電子時計を装着した人が腕を振る
と、回転錐４１４が旋回運動し、当該運動が輪列機構４
１５によってロータ４１１を回転させ、この回転によっ
て出力コイル４１２に起電力が発生して、交流出力が取
り出されるようになっている。

【００６８】図７に示したように、発電機構４１０によ
り発電された交流出力は、整流ダイオードＤにより直流
化されて、後述する電源回路４３０のコンデンサC1に充
電されるようになっている。このため、コンデンサC1の
電圧は、発電機構４１０の出力電圧から整流ダイオード
Ｄの順方向電圧を減じたものとなる。

【００６９】［１．５．１．２］ リミッタ回路 リミッタ回路４２０は、このコンデンサC1の過充電を防
止するものであり、詳細には、充電により上昇したコン
デンサC1の電圧が定格値以上になると、通電状態となっ
て、充電電流をバイパスさせるものである。

【００７０】［１．５．１．３］ 電源回路 電源回路４３０は、詳細については後述するが、コン
デンサC1を含む複数のコンデンサと複数のスイッチとを
備え、発電機構４１０により発電された電力をコンデン
サC1に充電するとともに、コンデンサC1の出力電圧を段
階的に昇圧して電源電圧Vssとして各部に供給するもの
である。

【００７１】［１．５．１．４］ 電圧検出回路 電圧検出回路４４０は、電源電圧Vss（電源電圧Vssと基
準レベルVddとの差）を検出し、第１に、それがしきい
値Vth以下の場合に「Ｈ」レベルとなる信号CMPを出力
し、第２に、検出した電源電圧Vssを昇圧制御回路４５
０に通知するものである。

【００７２】ここで、電圧検出回路４４０の具体的構成
について説明する。図９に電圧検出回路４４０の主要部
の概要構成ブロック図を示す。電圧検出回路４４０は、
電圧検出タイミングを含む所定期間において「Ｈ」レベ
ルとなるイネーブル信号ENABLEが入力端子に入力される
インバータ４４０Ａと、ソース端子に基準レベルＶddが
印加され、ゲート端子にインバータ４４０Ａの出力端子
が接続されたｐチャネルＭＯＳトランジスタ４４０Ｂ
と、ｐチャネルＭＯＳトランジスタ４４０Ｂのドレイン
端子に一端が接続された第１分圧抵抗ＰＲ１と、一端に
第１分圧抵抗ＲＲ１が接続され、他端に電源電圧Ｖssが
印加された第２分圧抵抗ＲＲ２と、基準電圧を発生する
基準電圧発生回路４４０Ｃと、反転入力端子が第１分圧
抵抗と第２分圧抵抗ＲＲ２との接続点に接続され、非反
転入力端子が基準電圧発生回路４４０Ｃに接続され、制
御端子にイネーブル信号ENABLEが入力され、比較結果を
比較結果データRESULTとして出力するコンパレータ４４
０Ｄと、電圧検出タイミングに先だって「Ｈ」レベルと
なる電圧検出タイミング信号DETECTがクロック端子Ｃに
入力され、比較結果データRESULTがデータ端子Ｄに入力
され、反転出力端子ＸＱから信号CMPを出力するラッチ
回路４４０Ｅと、を備えて構成されている。

【００７３】図９において、括弧内の数値は、より具体
的な数値例であり、基準レベルＶdd＝０．０［Ｖ］、電
源電圧Ｖss＝−１．２［Ｖ］した場合には、第１分圧抵
抗ＲＲ１＝１００［ｋΩ］、第２分圧抵抗ＲＲ２＝２０
［ｋΩ］、基準電圧発生回路４４０Ｃの基準電圧＝−
１．０［Ｖ］となる。

【００７４】次に電圧検出回路４４０の電圧検出動作を
図１０及び図１１を参照して説明する。イネーブル信号
ENABLEは、２［ｓｅｃ］毎に所定期間「Ｈ」レベルとな
る。そして、イネーブル信号ENABLEが「Ｈ」レベルの期
間中は、インバータ４４０Ａは「Ｌ」レベルの出力信号
を出力し、ｐチャネルＭＯＳトランジスタ４４０Ｂは、
オン状態となる。同様にコンパレータ４４０Ｄも動作状
態となる。これと並行して、電源電圧Ｖssは第１分圧抵
抗ＲＲ１及び第２分圧抵抗ＲＲ２により分圧され、比較
対象電圧として、コンパレータ４４０Ｄの反転入力端子
に入力される。

【００７５】この結果、コンパレータ４４０Ｄは、基準
電圧発生回路４４０Ｃにより発生された基準電圧と比較
対象電圧を比較し、その比較結果を比較結果データRESU
LTとしてラッチ回路４４０Ｅのデータ端子Ｄに出力す
る。

【００７６】この場合において、基準電圧発生回路４４
０Ｃにより発生された基準電圧よりも比較対象電圧が低
い場合には、図１０の時刻ｔ１に示すように、比較結果
データRESULT＝“Ｈ”レベルとなり、時刻ｔ２におい
て、電圧検出タイミング信号DETECTが立ち下がると、比
較結果データRESULTがラッチ回路４４０Ｅに取り込まれ
る。

【００７７】しかしながら、この場合においては、反転
出力端子ＸＱは既に「Ｌ」レベルであるので、反転出力
端子ＸＱから出力される信号CMPは何ら変化しないこと
となる。

【００７８】逆に基準電圧発生回路４４０Ｃにより発生
された基準電圧よりも比較対象電圧が高い場合には、図
１０の時刻ｔ３に示すように、イネーブル信号ENABLEが
「Ｈ」レベルの期間中、比較結果データRESULT＝“Ｌ”
レベルとなり、時刻ｔ４において、電圧検出タイミング
信号DETECTが立ち下がると、比較結果データRESULTがラ
ッチ回路４４０Ｅに取り込まれる。この場合において
は、反転出力端子ＸＱから出力される信号CMPは「Ｌ」
レベルから「Ｈ」レベルに遷移することとなる。

【００７９】これらの判別を行うに際し、検出回路１０
０のラッチ回路１３０に入力されるサンプリング信号Ｓ
Ｐの入力タイミングと電圧検出タイミング信号DETECTの
入力タイミングは、図１１の時刻ｔ１及び時刻ｔ２に示
すように、異なるように設定されている必要がある。こ
れは、サンプリングパルスSPの入力タイミングと電圧検
出タイミング信号DETECTの入力タイミングが一致してい
ると、検出結果が不定となるためである。

【００８０】なお、図１１において、信号φ１２８は、
１／１０秒クロノグラフを実現する際に用いられる１／
１２８秒周期の基準信号であり、サンプリングパルスSP
及びイネーブル信号ENABLEは、信号φ１２８に同期して
いる。

【００８１】［１．５．１．５］ 昇圧制御回路 昇圧制御回路４５０は、電源回路４３０の各スイッチに
対し、電圧検出回路４４０によって検出された電源電圧
Vssに応じて、開閉を制御する制御信号をそれぞれ供給
して、電源回路４３０の昇圧を制御するものである。

【００８２】［１．５．１．６］ スイッチ スイッチＳＷは、その開閉によってクロノグラフ機能の
スタート／ストップを指示するものであり、その一端は
接地される一方、その他端は検出回路１００に接続され
ている。ここで、検出回路１００は、上記実施形態にか
かるものであり、スイッチＳＷの開閉状態を検出して、
その状態を示す信号Outを出力するものである。時計回
路４６０は、通常の時刻表示機能のほか、信号Outに応
じてクロノグラフ機能を実行するものである。なお、こ
のほかに図示しない発振回路が、昇圧制御回路４５０に
あっては昇圧／充電の切替信号を、検出回路１００にあ
ってはサンプリングパルスSPを、時計回路４６０にあっ
ては時刻表示やクロノグラフの基準信号を、それぞれ供
給する構成となっている。

【００８３】［１．５．２］ 電源回路の詳細 ここで、電源回路４３０の詳細構成について図１２を参
照して説明する。図１２に示されるように、電源回路４
３０は、コンデンサC1〜C4およびスイッチS1〜S7からな
り、発電機構４１０により発電された電力コンデンサC1
に充電するとともに、スイッチS1〜S7によってコンデン
サC1の出力電圧Vss'を段階的に昇圧した電源電圧Vssを
各部に供給する構成となっている。ここで、スイッチS1
〜S7は、実際には、トランスミッションゲートやトラン
ジスタなどから構成されることとなる。

【００８４】［１．５．２．１］ 電源回路の具体的動
作 このような構成による電源回路４３０の動作について、
各部の動作可能な電圧範囲が0.9〜1.8Vである場合であ
って、コンデンサC1がフル充電された後、発電機構４１
０による発電が行われなくなった場合を想定して説明す
ることとする。この場合、電源回路４３０は、当初、コ
ンデンサC1、C2が同電位になるように動作する。詳細に
は、昇圧制御回路４５０によって、スイッチS3、S4のみ
がオンとなる一方、他のスイッチについてはオフとなる
ように制御される。この結果、電源回路４３０は、図１
３（ａ）に示される回路と等価になるので、コンデンサ
C1の出力電圧Vss'がそのまま電源電圧Vssとして出力さ
れることになる。

【００８５】次に、コンデンサC1の放電が進行して、電
源電圧Vssが図１４に示される時間t1において1.2Vに至
ると、電源回路４３０は、コンデンサC1の出力電圧Vss'
を1.5倍に昇圧する動作を行う。

【００８６】詳細には、電圧検出回路４４０によって電
源電圧Vssが１．２Vに至ったこととが検出されると、こ
の検出結果の通知を受けた昇圧制御回路４５０によっ
て、まず、スイッチS1、S3、S6がオンとなる一方、他の
スイッチについてはオフとなるように制御される。この
結果、電源回路４３０は図１３（ｂ）の左欄に示される
回路と等価になるので、コンデンサC3、C4がコンデンサ
C1による出力電圧Vss'の0.5倍の電圧でそれぞれ充電さ
れる。

【００８７】この後、昇圧制御回路４５０によって、ス
イッチS2、S4、S5、S7がオンとなる一方、他のスイッチ
についてはオフとなるように制御される。この結果、電
源回路４３０は図１３（ｂ）の右欄に示される回路と等
価になり、コンデンサC2が、コンデンサC1とそれの0.5
倍の電圧で充電されたコンデンサC3(C4）との直列接続
により充電される結果、コンデンサC1による出力電圧Vs
s'の1.5倍の電圧が電源電圧Vssとして出力されることに
なる。

【００８８】さらに、コンデンサC1の放電が進行して、
電源電圧Vssが図１４に示される時間t2において1.2Vに
至ると、電源回路４３０は、コンデンサC1の出力電圧Vs
s'を2倍に昇圧する動作を行う。

【００８９】詳細には、電圧検出回路４４０によって電
源電圧Vssが再び1.2Vに至ったことが検出されると、こ
の検出結果の通知を受けた昇圧制御回路４５０によっ
て、まず、スイッチS1、S3、S5、S7がオンとなる一方、
他のスイッチについてはオフとなるように制御される。
この結果、電源回路４３０は図１３（ｃ）の左欄に示さ
れる回路と等価になるので、コンデンサC3、C4がコンデ
ンサC1による出力電圧Vss'の1倍の電圧でそれぞれ充電
される。

【００９０】この後、昇圧制御回路４５０によって、ス
イッチS2、S4、S5、S7がオンとなる一方、他のスイッチ
についてはオフとなるように制御される。この結果、電
源回路４３０は図１３（ｃ）の右欄に示される回路と等
価になり、コンデンサC2が、コンデンサC1とそれの1倍
の電圧で充電されたコンデンサC3(C4）との直列接続に
より充電される結果、コンデンサC1による出力電圧Vss'
の2倍の電圧が電源電圧Vssとして出力されることにな
る。そして、コンデンサC1の放電がさらに進行して、電
源電圧Vssが図１４に示される時間t3において1.2Vに至
ると、電源回路４３０は、コンデンサC1の出力電圧Vss'
を3倍に昇圧する動作を行う。

【００９１】詳細には、電圧検出回路４４０によって電
源電圧Vssが再々度1.2Vに至ったことが検出されると、
この検出結果の通知を受けた昇圧制御回路４５０によっ
て、まず、スイッチS1、S3、S5、S7がオンとなる一方、
他のスイッチについてはオフとなるように制御される。
この結果、電源回路４３０は図１３（ｄ）の左欄に示さ
れる回路と等価になるので、コンデンサC3、C4がコンデ
ンサC1による出力電圧Vss'の1倍の電圧でそれぞれ充電
される。

【００９２】この後、昇圧制御回路４５０によって、ス
イッチS2、S4、S6がオンとなり、他のスイッチについて
はオフとなるように制御される。この結果、電源回路４
３０は図１３（ｄ）の右欄に示される回路と等価にな
り、コンデンサC2が、コンデンサC1とそれと同じ電圧で
充電されたコンデンサC3と同じくコンデンサC4との三者
直列接続により充電される結果、コンデンサC1による出
力電圧Vss'の3倍の電圧が電源電圧Vssとして出力される
ことになる。

【００９３】なお、ここでの動作説明は、発電機構４１
０による発電が行われなくなった場合を想定して説明し
たが、逆に、発電機構４１０による発電が行われる場合
であって、発電による電力が回路各部で消費される電力
を上回る場合には、コンデンサC1が充電されるため、そ
の出力電圧Vss'は上昇することになる。

【００９４】ここで、発電によりコンデンサC1の出力電
圧Vss'が上昇し、これにより電源電圧Vssが1.8Vに至る
と、昇圧の倍数を段階的に下げる動作が実行される。例
えば、現時点において昇圧の倍数がそれぞれ3、2、1.5
倍である場合に電源電圧Vssが1.8Vに至ると、昇圧の倍
数がそれぞれ2、1.5、1倍となるように、昇圧制御回路
４５０は、電源回路４３０を制御することとなる。

【００９５】このように、電源回路４３０においては、
電源電圧Vssが1.2Vに低下すると昇圧の倍数を１段階上
げる動作が行われる一方、電源電圧Vssが1.8Vに上昇す
ると昇圧の倍数を１段階下げる動作が行われる結果、発
電された電力を充電するコンデンサC1の出力電圧Vss'が
動作可能電圧の範囲外である0.3〜0.9Vであっても、電
源電圧Vssが動作可能電圧の範囲内である0.9〜1.8Vに維
持されるので、充電された電力を有効に活用するととも
に、動作可能時間を例えば図１４における時間t4まで延
長することが可能となる。

【００９６】［１．５．３］ 電子時計の効果 また、この電子時計によれば、クロノグラフ機能のスタ
ート／ストップをスイッチＳＷの開閉により指示すると
ともに、このスイッチの開閉状態を検出回路１００によ
って検出しているので、低消費電力化と検出精度向上と
を両立することが可能である。

【００９７】しかも、この電位時計にあっては、電源回
路４３０の昇圧と、検出回路１００でのトランジスタの
切り換えとに必要となる電源電圧Vssの検出を、共通の
電圧検出回路４４０によって実行しているので、回路構
成の簡略化も図られている。特に、しきい値Vthを1.2V
となるように、検出回路１００内部のトランジスタ１１
０ａ、１１０ｂ（さらに加えてトランジスタ１１０ｃ）
を選択・設計すれば、昇圧の判断基準となる電圧レベル
の1.2Vと同じとなって、判断すべき電圧レベルを増加さ
せなくて済むので、回路構成の簡略化をなお一層押し進
めることが可能となる。

【００９８】［１．５．４］ 電子時計の変形例 なお、上記電子時計にあっては発電機構により発電され
た電力を充電する主体をコンデンサC1としたが、電力を
蓄電することが可能な二次電池であれば十分である。ま
た、発電機構としては、図５に示されるもののほか、太
陽電池や、熱発電素子、圧電発電素子など、あらゆる型
式のものが適用可能である。

【００９９】また、上記実施形態にかかる検出回路１０
０が適用される電子機器としては、上記電子時計のほ
か、液晶テレビや、ビデオテープレコーダ、ノート型パ
ーソナルコンピュータ、携帯電話、ＰＤＡ（Personal D
igital Assistant：個人情報端末）、電卓などが例とし
て挙げられる。

【０１００】［２］ 第２実施形態 次に第２実施形態の検出回路について説明する。 ［２．１］ 検出回路の回路構成 図１５は、本発明の第２実施形態にかかる検出回路１０
０Ｂの構成を示す回路図である。図１５に示されるよう
に、開閉状態を検出すべきスイッチＳＷの一端は、高電
位側の基準レベルVddに接地され、スイッチＳＷの他端
は検出回路１００Ｂに接続されている。

【０１０１】ここで、検出回路１００Ｂは、ｎチャネル
電界効果型トランジスタ１４０ａ、１４０ｂと、２入力
のアンド回路１５０Ａ、１５０Ｃと、３入力のアンド回
路１５０Ｂと、オア回路１６０Ａ、１６０Ｂと、ラッチ
回路１７０とから構成されている。このうち、トランジ
スタ１４０ａはトランジスタ１４０ｂと比較して大きな
イピーダンス（抵抗値）を有しており、各ドレインは、
スイッチＳＷの他端にそれぞれ接続される一方、各ソー
スは、負側の電源電圧Vssにそれぞれ接続されている。

【０１０２】また、アンド回路１５０Ａは、信号CMP1の
反転信号と、サンプリングパルスSPとの論理積を出力す
るものである。ここで、信号CMP1は、電圧検出回路等か
ら供給され、電源電圧Vssと接地レベルたる基準レベルV
ddとの差がしきい値Vth1未満の場合に「Ｈ」レベルにな
る信号である。

【０１０３】さらに、アンド回路１５０Ｂは、信号CMP
1、信号CMP2の反転信号及びサンプリングパルスSPの３
つの信号の論理積を出力するものである。ここで、信号
CMP2は、電圧検出回路等から供給され、電源電圧Vssと
接地レベルたる基準レベルVddとの差がしきい値Vth2
（＜Vth1）未満の場合に「Ｈ」レベルになる信号であ
る。さらにまた、アンド回路１５０Ｃは、信号CMP2と、
サンプリングパルスSPとの論理積を出力するものであ
る。

【０１０４】また、オア回路１６０Ａは、アンド回路１
５０Ａの出力信号とアンド回路１５０Ｃの出力信号の論
理和を出力するものである。さらにオア回路１６０Ｂ
は、アンド回路１５０Ｂの出力信号とアンド回路１５０
Ｃの出力信号の論理和を出力するものである。また、ラ
ッチ回路１７０は、図１７におけるラッチ回路９３０と
同様に、スイッチＳＷの他端に接続された信号線Ａの電
圧レベルを、サンプリングパルスSPの立ち下がりにより
ラッチして、スイッチＳＷの開閉状態を示す信号Outと
して出力するものである。

【０１０５】［２．２］ 検出回路の動作 次に、検出回路１００Ｂの動作について、図１６を参照
して説明する。電源電圧Vssと基準レベルVddとの差（＝
｜Ｖdd−Ｖss｜）がしきい値Vth以上である場合には、
信号CMP1、CMP2は「Ｌ」レベルになるので、サンプリン
グパルスSPが「Ｈ」レベルの期間では、アンド回路１５
０Ａの出力は「Ｈ」、アンド回路１５０Ｂの出力は
「Ｌ」、アンド回路１５０Ｃの出力は「Ｌ」となる。こ
の結果、オア回路１６０Ａの出力は「Ｈ」、オア回路１
６０Ｂの出力は「Ｌ」となり、サンプリングパルスSPが
「Ｈ」レベルの期間では、トランジスタ１４０ｂと比較
して大きなインピーダンス（抵抗値）を有するトランジ
スタ１４０ａのみがオンして、信号線Ａをプルダウンす
る。

【０１０６】さらに、電源の放電が進行して、電源電圧
Vssと基準レベルVddとの差がしきい値Vth1未満、かつ、
しきい値Vth2以上になると、信号CMP2は「Ｌ」レベル、
信号CMP1は「Ｈ」レベルになるので、サンプリングパル
スSPが「Ｈ」レベルの期間では、アンド回路１５０Ａの
出力は「Ｌ」、アンド回路１５０Ｂの出力は「Ｈ」、ア
ンド回路１５０Ｃの出力は「Ｌ」となる。

【０１０７】この結果、オア回路１６０Ａの出力は
「Ｌ」、オア回路１６０Ｂの出力は「Ｈ」となり、サン
プリングパルスSPが「Ｈ」レベルの期間では、トランジ
スタ１４０ｂのみがオンして、信号線Ａをプルダウンす
る。

【０１０８】さらに、電源の放電が進行して、電源電圧
Vssと基準レベルVddとの差がしきい値Vth2未満になる
と、信号CMP1、CMP2は「Ｈ」レベルになるので、サンプ
リングパルスSPが「Ｈ」レベルの期間では、アンド回路
１５０Ａの出力は「Ｌ」、アンド回路１５０Ｂの出力は
「Ｌ」、アンド回路１５０Ｃの出力は「Ｈ」となる。

【０１０９】この結果、オア回路１６０Ａの出力は
「Ｈ」、オア回路１６０Ｂの出力は「Ｈ」となり、サン
プリングパルスSPが「Ｈ」レベルの期間では、トランジ
スタ１４０ａ及びトランジスタ１４０ｂがオンして、信
号線Ａをプルダウンする。このように、信号線Ａをプル
ダウンする抵抗値は、電源電圧の低下に伴って徐々に下
げられるので、信号線Ａの電圧レベルが確実にプルダウ
ンされることとなる。

【０１１０】［２．３］ 第２実施形態の効果 このように、本第２実施形態にかかる検出回路１００Ｂ
によれば、電源電圧Vssと基準レベルVddとの差がしきい
値Vth1よりも大きい場合には、サンプリングパルスSPの
「Ｈ」レベル期間においてより抵抗値の大きなトランジ
スタ１４０ａのみがオンして、消費電力が低く抑えら
れ、差がしきい値Vth1 以下であり、かつ、しきい値Vth
2よりも大きい場合には、抵抗値のより小さなトランジ
スタ１４０ｂのみがオンして消費電力を抑制しつつ、確
実にプルダウンし、さらに差がしきい値Vth2未満となっ
た場合には、トランジスタ１４０ａ、１４０ｂの両者が
オンして、信号線Ａの電圧レベルの安定化が図られるの
で、電源電圧Vssがある程度の幅をもって変動する場合
においても、低消費電力化と検出精度向上とを両立する
ことが可能となる。

【０１１１】［３］ 実施形態の効果 以上説明したように本実施形態によれば、電源の電圧レ
ベルに応じて、制御回路によって、開閉状態を検出すべ
きスイッチの一端と電源または接地線との間に接続され
た抵抗の値を制御するので、動作電圧の範囲を広げるこ
とを可能とし、低消費電力化と検出精度向上との両立を
図ることが可能となる。

【０１１２】この場合において、検出精度の向上として
は、 （１） スイッチのオン／オフを誤検出しにくい。 （２） スイッチのオン時間あるいはオフ時間をより正
確に認識することができる。 （３） スイッチの遷移状態、オン状態からオフ状態へ
の遷移及びオフ状態からオン状態への遷移をスイッチの
操作時点から短時間で把握することができる。 等が挙げられる。 ［図面の簡単な説明］ 図１は、本発明の第１実施形態にかかるスイッチ開閉状
態を検出する検出回路の構成を示す回路図である。図２
は、第１実施形態の検出回路の動作を説明するための図
である。図３は、第１実施形態の検出回路の第１変形例
の構成を示す回路図である。図４は、第１実施形態の検
出回路の第３変形例の構成を示す回路図である。図５
は、第１実施形態の検出回路の第３変形例の動作を説明
するための図である。図６は、第１実施形態の検出回路
の第５変形例の説明図である。図７は、第１実施形態の
検出回路を適用した電子機器の一例としての電子時計の
構成を示すブロック図である。図８は、図７の電子時計
における発電機構の構成を示す斜視図である。図９は、
図７の電子時計における電圧検出回路の主要部の構成を
示すブロック図である。図１０は、電圧検出回路の動作
を説明するための図である。図１１は、サンプリングパ
ルスと電圧検出タイミングとの間の関係を説明するため
の図である。図１２は、図７の電子時計における電源回
路の構成を示す回路図である。図１３は、図１２の電源
回路における充電・昇圧時の等価回路を示す簡略図であ
る。図１４は、図１２の電源回路における充電・昇圧の
動作を説明するための図である。図１５は、本発明の第
２実施形態にかかるスイッチ開閉状態を検出する検出回
路の構成を示す回路図である。図１６は、第２実施形態
の検出回路の動作を説明するための図である。図１７
は、従来技術によるスイッチ開閉状態検出回路の構成を
示す回路図である。

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 一端が接地線または電源に接続されたス
   イッチと、 前記スイッチの他端と電源または接地線との間に接続さ
   れた抵抗と、 前記電源の電圧レベルと前記接地線の接地レベルとの差
   である電源電圧に基づいて前記抵抗の値を制御する制御
   手段と、を備え、 前記スイッチの他端における電圧レベルに対応する前記
   スイッチの開閉状態に相当する信号を出力することを特
   徴とするスイッチの開閉状態検出装置。
2. 【請求項２】 請求の範囲第１項記載のスイッチの開閉
   状態検出装置において、 前記スイッチの他端における電圧レベルを判別して、前
   記スイッチの開閉状態に相当する信号を出力する判別手
   段を備えたことを特徴とするスイッチの開閉状態検出装
   置。
3. 【請求項３】 請求の範囲第２項記載のスイッチの開閉
   状態検出装置において、 前記判別手段は、前記電圧レベルの判別を予め定めた所
   定の間隔毎に行うことを特徴とするスイッチの開閉状態
   検出装置。
4. 【請求項４】 請求の範囲第２項記載のスイッチの開閉
   状態検出装置において、 前記制御手段は、前記抵抗の値が予め定めた上限抵抗値
   を超過しないように前記抵抗の値を制御することを特徴
   とするスイッチの開閉状態検出装置。
5. 【請求項５】 請求の範囲第２項記載のスイッチの開閉
   状態検出装置において、 前記制御手段は、前記抵抗の値が予め定めた上限抵抗値
   及び下限抵抗値で規定される抵抗値範囲内となるように
   前記抵抗の値を制御することを特徴とするスイッチの開
   閉状態検出装置。
6. 【請求項６】 請求の範囲第２項記載のスイッチの開閉
   状態検出装置において、 前記抵抗は、その抵抗値が前記電源電圧に基づいて変化
   する可変抵抗であり、 電圧をその絶対値で比較した場合に、前記電源電圧が予
   め定めた所定の基準電圧よりも高い場合に前記制御手段
   により設定される前記抵抗の値を前記電源電圧が前記所
   定の基準電圧よりも低い電源電圧条件下で測定したと仮
   定したときに得られる前記抵抗の値を仮想抵抗値とし、 前記制御手段は、電圧をその絶対値で比較した場合に、
   前記電源電圧が前記所定の基準電圧よりも低い場合に設
   定すべき前記抵抗の値を、前記電源電圧条件下において
   前記仮想抵抗値よりも小さくするように制御することを
   特徴とするスイッチの開閉状態検出装置。
7. 【請求項７】 請求の範囲第６項記載のスイッチの開閉
   状態検出装置において、 前記抵抗は、複数の副抵抗により構成され、 前記制御手段は、前記電源電圧に基づいて前記スイッチ
   の他端と電源または接地線との間に接続すべき抵抗の数
   を制御することを特徴とするスイッチの開閉状態検出装
   置。
8. 【請求項８】 請求の範囲第６項記載のスイッチの開閉
   状態検出装置において、 前記抵抗は、略同一の抵抗値を有する複数の副抵抗によ
   り構成され、 前記制御手段は、前記電源電圧が前記基準電圧よりも低
   い場合に前記電源電圧が前記基準電圧よりも高い場合に
   接続すべき前記副抵抗の数よりも多くの前記副抵抗を並
   列に接続することを特徴とするスイッチの開閉状態検出
   装置。
9. 【請求項９】 請求の範囲第６項記載のスイッチの開閉
   状態検出装置において、 前記抵抗は、相異なる抵抗値を有する複数の副抵抗によ
   り構成され、 前記制御手段は、前記複数の副抵抗のうち、前記電源電
   圧に基づいて前記スイッチの他端と電源または接地線と
   の間に接続すべき一又は複数の前記副抵抗を選択するこ
   とを特徴とするスイッチの開閉状態検出装置。
10. 【請求項１０】 請求の範囲第６項記載のスイッチの開
    閉状態検出装置において、 前記制御手段は、互いに相異なる複数の前記基準電圧が
    予め定められていることを特徴とするスイッチの開閉状
    態検出装置。
11. 【請求項１１】 一端が接地線または電源に接続された
    スイッチと、 前記スイッチの他端と電源または接地線との間に接続さ
    れた抵抗と、 前記電源の電圧レベルと前記接地線の接地レベルとの差
    である電源電圧に基づいて前記抵抗の値を切り替える抵
    抗値切替回路と、を備え、 前記スイッチの他端における電圧レベルに対応する前記
    スイッチの開閉状態に相当する信号を出力することを特
    徴とするスイッチの開閉状態検出装置。
12. 【請求項１２】 請求の範囲第１１項記載のスイッチの
    開閉状態検出装置において、 前記スイッチの他端における電圧レベルを判別して、前
    記スイッチの開閉状態に相当する信号を出力するラッチ
    回路を備えたことを特徴とするスイッチの開閉状態検出
    装置。
13. 【請求項１３】 請求の範囲第１２項記載のスイッチの
    開閉状態検出装置において、 前記ラッチ回路は、前記電圧レベルの判別を予め定めた
    所定の間隔毎に行うことを特徴とするスイッチの開閉状
    態検出装置。
14. 【請求項１４】 請求の範囲第１２項記載のスイッチの
    開閉状態検出装置において、 前記抵抗は、その抵抗値が前記電源電圧に基づいて変化
    する可変抵抗であり、 電圧をその絶対値で比較した場合に、前記電源電圧が予
    め定めた所定の基準電圧よりも高い場合に前記抵抗値切
    替回路により設定される前記抵抗の値を前記電源電圧が
    前記所定の基準電圧よりも低い電源電圧条件下で測定し
    たと仮定したときに得られる前記抵抗の値を仮想抵抗値
    とし、 前記抵抗値切替回路は、電圧をその絶対値で比較した場
    合に、前記電源電圧が前記所定の基準電圧よりも低い場
    合に設定すべき前記抵抗の値を、前記電源電圧条件下に
    おいて前記仮想抵抗値よりも小さくするように制御する
    ことを特徴とするスイッチの開閉状態検出装置。
15. 【請求項１５】 電力を供給する電源と、 前記電源の電圧を検出する電圧検出手段と、 一端が接地線または電源に接続されたスイッチと、 前記スイッチの他端と電源または接地線との間に接続さ
    れた抵抗と、 前記電圧検出手段により検出された前記電源の電圧レベ
    ルと前記接地線の接地レベルとの差である電源電圧に基
    づいて前記抵抗の値を制御する制御手段と 前記スイッチの他端における電圧レベルを判別して、前
    記スイッチの開閉状態に対応する信号を出力する判別手
    段と、 前記判別手段により出力される信号にしたがって、前記
    スイッチによって指示された処理内容を実行する処理手
    段と を備えたことを特徴とする電子機器。
16. 【請求項１６】 請求の範囲第１５項記載の電子機器に
    おいて、 前記判別手段は、前記電圧レベルの判別を予め定めた所
    定の間隔毎に行うことを特徴とする電子機器。
17. 【請求項１７】 請求の範囲第１５項記載の電子機器に
    おいて、 前記抵抗は、その抵抗値が前記電源電圧に基づいて変化
    する可変抵抗であり、 電圧をその絶対値で比較した場合に、前記電源電圧が予
    め定めた所定の基準電圧よりも高い場合に前記制御手段
    により設定される前記抵抗の値を前記電源電圧が前記所
    定の基準電圧よりも低い電源電圧条件下で測定したと仮
    定したときに得られる前記抵抗の値を仮想抵抗値とし、 前記制御手段は、電圧をその絶対値で比較した場合に、
    前記電源電圧が前記所定の基準電圧よりも低い場合に設
    定すべき前記抵抗の値を、前記電源電圧条件下において
    前記仮想抵抗値よりも小さくするように制御することを
    特徴とする電子機器。
18. 【請求項１８】 請求の範囲第１５項記載の電子機器に
    おいて、 前記処理手段は、前記スイッチによって指示された各種
    計時処理を実行する計時手段を備えたことを特徴とする
    電子機器。