JP3442128B2 - プロセッサ間通信方法および装置 - Google Patents

プロセッサ間通信方法および装置

Info

Publication number
JP3442128B2
JP3442128B2 JP02230794A JP2230794A JP3442128B2 JP 3442128 B2 JP3442128 B2 JP 3442128B2 JP 02230794 A JP02230794 A JP 02230794A JP 2230794 A JP2230794 A JP 2230794A JP 3442128 B2 JP3442128 B2 JP 3442128B2
Authority
JP
Japan
Prior art keywords
processor
communication
communication area
area
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02230794A
Other languages
English (en)
Other versions
JPH07230433A (ja
Inventor
英樹 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP02230794A priority Critical patent/JP3442128B2/ja
Publication of JPH07230433A publication Critical patent/JPH07230433A/ja
Application granted granted Critical
Publication of JP3442128B2 publication Critical patent/JP3442128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、RAM(ランダムアク
セスメモリ)を介してプロセッサ間で双方向に通信を行
うプロセッサ間通信方法および装置に関するものであ
る。 【0002】 【従来の技術】従来、複数のプロセッサ相互間でデータ
通信(データの授受)を行う場合、利用のし易さから内
部の1つのメモリ素子に対して2つのポートからアクセ
ス可能なデュアルポートRAMが用いられる。しかも、
プロセッサ相互間で双方向のデータ通信を行う場合にあ
っては、デュアルポートRAMのメモリ領域を、第1プ
ロセッサから第2プロセッサへの通信に用いる第1通信
領域と、第2プロセッサから第1プロセッサへの通信に
用いる第2通信領域とに分割して用いる。 【0003】 【発明が解決しようとする課題】しかしながら、第1プ
ロセッサから第2プロセッサへの通信の混雑度と第2プ
ロセッサから第1プロセッサへの通信の混雑度とは、実
際に動作する環境により様々であると共に時々刻々とダ
イナミックに変動する。そこで、従来のプロセッサ間通
信方法および装置にあっては、一方の方向の通信領域で
はオーバフローによる待ちは殆ど生じないにもかかわら
ず、逆方向の通信領域ではオーバフローによる待ちが頻
繁に生じ、効率の良い通信が行えないと言う問題点があ
った。 【0004】本発明は、上記の問題点を解決するために
成されたもので、その目的とするところは、プロセッサ
間に介在するRAM(ランダムアクセスメモリ)の利用
効率を高め、双方向全体として効率の良い通信を行い得
る優れたプロセッサ間通信方法および装置を提供するこ
とにある。 【0005】 【課題を解決するための手段】本発明は上記の問題点を
解決するため、第1の手段にあっては、マルチポートR
AM内に確保した所定通信領域を第1通信領域と第2通
信領域とに分割し、前記第1通信領域を第1プロセッサ
から第2プロセッサへの通信に用いると共に前記第2通
信領域を第2プロセッサから第1プロセッサへの通信に
用いるようにしたプロセッサ間通信方法において、第1
プロセッサから第2プロセッサへの通信の混雑度である
第1混雑度と、第2プロセッサから第1プロセッサへの
通信の混雑度である第2混雑度とに基づいて、前記第1
通信領域と前記第2通信領域との容量配分を変動させる
ことを特徴とする方法である。 【0006】第2の手段にあっては、前記それぞれの混
雑度として、第1通信領域のオーバフロー時間と第2通
信領域のオーバフロー時間とを用いることを特徴とする
方法である。 【0007】第3の手段にあっては、マルチポートRA
M内に確保した所定通信領域を第1通信領域と第2通信
領域とに分割し、前記第1通信領域を第1プロセッサか
ら第2プロセッサへの通信に用いると共に前記第2通信
領域を第2プロセッサから第1プロセッサへの通信に用
いるようにした装置において、前記第1通信領域と前記
第2通信領域との境界アドレスを格納するための境界ポ
インタと、第1プロセッサから第2プロセッサへの通信
の混雑度を求める第1混雑度把握手段と、第2プロセッ
サから第1プロセッサへの通信の混雑度を求める第2混
雑度把握手段と、前記第1混雑度と前記第2混雑度とに
基づいて前記境界アドレスを変更する境界アドレス変更
手段とを設けたことを特徴とするものである。 【0008】第4の手段にあっては、前記それぞれの混
雑度として、第1通信領域のオーバフロー時間と第2通
信領域のオーバフロー時間とを用いることを特徴とする
ものである。 【0009】 【作用】以上のように構成したことにより、第1の手段
または第3の手段にあっては、それぞれの混雑度に応じ
て、混雑する方の通信領域の容量を大きくするように調
整することができるので、マルチポートRAMの通信に
利用される記憶領域の使用効率を向上することができる
と共にオーバフローによる待ち時間の平均化を図ること
ができる。 【0010】第2の手段または第4の手段にあっては、
オーバフローによる待ち時間に基づいてそれぞれの通信
領域の容量配分を決定するので適切な配分が可能とな
る。 【0011】 【実施例】以下、本発明に係るプロセッサ間通信方法を
応用した装置の一実施例を図1〜図4に基づいて詳細に
説明する。図1はビル・オートメーション用の機器管理
システム装置を示すブロック図、図2は第1プロセッサ
から第2プロセッサにデータを通信する場合のフローチ
ャート、図3は第2プロセッサから第1プロセッサにデ
ータを通信する場合のフローチャート、図4は第1プロ
セッサにて境界アドレスの変更処理を行う場合のフロー
チャートである。 【0012】図1に示すビル・オートメーション用の機
器管理システム装置にあっては、第1プロセッサ1と第
2プロセッサ2とを含んで構成されている。第1プロセ
ッサ1には制御・監視の管理対象である照明器具や空調
機器などの各種機器3,…が接続されている。第2プロ
セッサ2には、ビル・オートメーション用の機器管理シ
ステム装置全体を統括するホストコンピュータ4が接続
されている。 【0013】第1プロセッサ1と第2プロセッサ2との
間には、内部の各メモリ素子に対して2つのそれぞれの
ポートからアクセス可能なランダムアクセスメモリであ
るマルチポートRAMに相当するデュアルポートRAM
5が介在されており、第1プロセッサ1はデュアルポー
トRAM5の一方のポートに、第2プロセッサ2はデュ
アルポートRAM5の他方のポートにそれぞれ接続され
ている。 【0014】なお、マルチポートRAMは内部の各メモ
リ素子に対して2つ以上のポートからアクセス可能なラ
ンダムアクセスメモリを総称するものであり、デュアル
ポートRAMは内部の各メモリ素子に対して2つのポー
トからアクセス可能なランダムアクセスメモリを指して
いる。 【0015】デュアルポートRAM5は、例えば、アド
レス〔0000〕H〜アドレス〔FFFF〕Hの記憶空
間を備えている。また、第1プロセッサ1と第2プロセ
ッサ2との間では、例えば、デュアルポートRAM5の
アドレス〔0000〕Hは第1プロセッサ1の書き込み
ポインタとして、アドレス〔0001〕Hは第2プロセ
ッサ2の読み出しポインタとして、アドレス〔FFF
D〕Hは第2プロセッサ2の書き込みポインタとして、
アドレス〔FFFE〕Hは第1プロセッサ1の読み出し
ポインタとして、アドレス〔FFFF〕Hは境界ポイン
タとして、それぞれ用いることが予め条件付けられてい
る。 【0016】なお、以降の説明にあっては、アドレス
〔0000〕Hに書き込まれているデータ値を第1プロ
セッサ書き込みポインタ値P1w、アドレス〔0001〕
Hに書き込まれているデータ値を第2プロセッサ読み出
しポインタ値P2r、アドレス〔FFFD〕Hに書き込ま
れているデータ値を第2プロセッサ書き込みポインタ値
2w、アドレス〔FFFE〕Hに書き込まれているデー
タ値を第1プロセッサ読み出しポインタ値P1r、アドレ
ス〔FFFF〕Hに書き込まれているデータ値を境界ポ
インタ値Pa とそれぞれ称して説明する。 【0017】さて、デュアルポートRAM5の残りの記
憶空間であるアドレス〔0002〕H〜アドレス〔FF
FC〕Hは、第1プロセッサ1と第2プロセッサ2との
相互間の通信のための通信領域として用いられる。ま
た、境界ポインタ値Pa は、アドレス〔0002〕H〜
アドレス〔FFFC〕Hの通信領域のいずれかのアドレ
スと一致するようにされている。そして、アドレス〔0
002〕H〜アドレス〔Pa 〕Hの領域は、第1プロセ
ッサ1から第2プロセッサ2への通信のための第1通信
領域G1 に供される。また、アドレス〔Pa +1〕H〜
アドレス〔FFFC〕Hの領域は、第2プロセッサ2か
ら第1プロセッサ1への通信のための第2通信領域G2
に供される。つまり、第1通信領域G1 と第2通信領域
2 との容量配分は、境界ポインタ値Pa により決定さ
れる。 【0018】第1プロセッサ1と第2プロセッサ2と
は、デュアルポートRAM5とは別にRAM10とRA
M20とを備えている。RAM10は、第1プロセッサ
1が第2プロセッサ2への通信データを第1通信領域G
1 に書き込もうとしたときに第1通信領域G1 の容量が
不足してオーバフローし、書き込みできずに待ち時間を
生じたときの該待ち時間の積算値を格納するためなどに
用いられる。RAM20は、第2プロセッサ2が第1プ
ロセッサ1への通信データを第2通信領域G2 に書き込
もうとしたときに第2通信領域G2 の容量が不足してオ
ーバフローし、書き込みできずに待ち時間を生じたとき
の該待ち時間の積算値を格納するためなどに用いられ
る。 【0019】次に、第1プロセッサ1と第2プロセッサ
2との相互間のデータ通信の手順を説明する。この実施
例では、デュアルポートRAM5の第1通信領域G1
第1プロセッサ1から第2プロセッサ2への通信のため
のループバッファメモリとして用いられ、デュアルポー
トRAM5の第2通信領域G2 は第2プロセッサ2から
第1プロセッサ1への通信のためのループバッファメモ
リとして用いられている。 【0020】さて、図2のステップ100を実行する第
1プロセッサ1は、第2プロセッサ2へN個の通信デー
タD1,…Dn の通信を必要とすると、該N個の通信デー
タD 1,…Dn を第1通信領域G1 に書き込む必要があ
り、「y」を選択してステップ101を実行する。ステ
ップ101を実行する第1プロセッサ1は、第1プロセ
ッサ書き込みポインタ値P1wと第2プロセッサ読み出し
ポインタ値P2rと境界ポインタ値Pa とから、第1通信
領域G1 に通信データD1 を書き込む余裕があるか否
か、すなわち、第2プロセッサ2による第1通信領域G
1 からの通信データの読み出しが遅れて、第1通信領域
1 がオーバフローしていないか否かを判断する。 【0021】なお、ループバッファメモリにあっては、
書き込み側は書き込み時間が発生する毎に先頭アドレス
側からデータを前詰めで順次格納するし、読み出し側も
読み出し時間が発生する毎に先頭アドレス側からデータ
を読み出すようにされている。また、ループバッファメ
モリにあっては、書き込みあるいは読み出しのアドレス
が最終アドレスに達すると再び先頭アドレスに戻って、
あたかもループを成しているように動作する。更に、ル
ープバッファメモリにあっては、書き込みは何番アドレ
スまで行われているのかは書き込みポインタ値によって
管理され、読み出しは何番アドレスまで行われているの
かは読み出しポインタ値によって管理され、この書き込
みポインタと読み出しポインタとの関係からループバッ
ファメモリがオーバフロー状態であるか否か判断でき
る。 【0022】ステップ101を実行する第1プロセッサ
1は、第1通信領域G1 に通信データD1 を書き込む余
裕があると判断すれば「n」を選択し、ステップ102
を実行してRAM10へのオーバフロー時間積算を中止
する。次に、第1プロセッサ1は、ステップ103を実
行して通信データD1 を第1通信領域G1 のアドレス
〔P1w〕Hに書き込むと共に、第1プロセッサ書き込み
ポインタ値P1wをインクリメントする。その後、第1プ
ロセッサ1は、通信データD2,…に関しても、前述と同
様のことを順次繰り返し実行する。 【0023】このとき、第1通信領域G1 に通信データ
n を書き込む余裕の無い状態を生ずる場合があり、こ
の場合、図2に示すステップ101を実行する第1プロ
セッサ1は、「y」を選択してステップ105を実行す
る。ステップ105を実行する第1プロセッサ1は、R
AM10へのオーバフロー時間の積算を開始すると共
に、ステップ106を実行する。ステップ106を実行
する第1プロセッサ1は暫く時間待ちをした上で再びス
テップ100を実行すると共にステップ101を実行す
る。 【0024】再びステップ101を実行する第1プロセ
ッサ1は、再び第1通信領域G1 に通信データDn を書
き込む余裕が無いと判断すると、再び「y」を選択して
ステップ105を実行し、オーバフロー時間の積算を継
続する。そして、第1プロセッサ1は、再びステップ1
06を実行した上でステップ100とステップ101と
を実行する。第1プロセッサ1は、このステップ101
で、第1通信領域G1に通信データDn を書き込む余裕
ができたと判断すると、「n」を選択してステップ10
2を実行してRAM10へのオーバフロー時間積算を中
止する。その後、第1プロセッサ1は、ステップ103
を実行して第1通信領域G1 のアドレス〔P1w〕Hに通
信データDn を書き込むと共に、第1プロセッサ書き込
みポインタ値P1wをインクリメントする。 【0025】上述のようにして、第1プロセッサ1は、
第1通信領域G1 が通信データDnの書き込む余裕の無
いオーバフローの状態であった積算時間をRAM10に
積算するのである。 【0026】一方、第2プロセッサ2は、デュアルポー
トRAM5の第2通信領域G2 を介して第2プロセッサ
2から第1プロセッサ1へのデータ通信を実行している
と共に、第2通信領域G2 が通信データDn の書き込む
余裕の無いオーバフローの状態であった積算時間をRA
M20に積算している。この第2プロセッサ2から第1
プロセッサ1へのデータ通信の手順にあっても、前述の
第1プロセッサ1から第2プロセッサ2へのデータ通信
の場合と同様で、図3に示すフローチャートの通りであ
るので詳しい説明は省略する。 【0027】ところで、第1プロセッサ1は、定期的に
図4のフローチャートにより混雑度に基づいて境界ポイ
ンタ値Pa の変更を実行する。すなわち、第1プロセッ
サ1は、第2通信領域G2 のオーバフローの状態であっ
た積算時間T2 を、第2プロセッサ2に対して要求する
(ステップ300)。すると、第2プロセッサ2は、R
AM20から第2通信領域G2 のオーバフローの状態で
あった積算時間T1 を読み出して、第1プロセッサ1に
対して送信するので、第1プロセッサ1は第2通信領域
2 のオーバフローの状態であった積算時間T2 を受信
する(ステップ301)。また、第1プロセッサ1は、
RAM10に格納されている第1通信領域G1 のオーバ
フローの状態であった積算時間T1 を読み出す(ステッ
プ302)。 【0028】その後、第1プロセッサ1は、積算時間T
1 と積算時間T2 との比較を行う(ステップ303)。
もしも、積算時間T1 と積算時間T2 とが等しければ、
第1プロセッサ1はステップ303で「y」を選択し
て、境界ポインタ値Pa を変更することなく該境界ポイ
ンタ値の変更処理を終わって今までの処理に戻る。しか
し、積算時間T1 と積算時間T2 とが等しくなければ、
第1プロセッサ1はステップ303で「n」を選択して
ステップ304を実行する。 【0029】ステップ304を実行する第1プロセッサ
1は、第2プロセッサ2に対して、データを送信するこ
とを停止するように要求すると共に、自らもデータの送
信をを停止する。その後、第1プロセッサ1は、第1通
信領域G1 と第2通信領域G 2 とに、通信データが残っ
ていないことを確認し、通信データが残っているならば
該残っている通信データが第1プロセッサ1あるいは第
2プロセッサ2によって順次読み出されるのを待つ(ス
テップ305)。 【0030】第1プロセッサ1は、第1通信領域G1
第2通信領域G2 とに残っている通信データは最終的に
全て読み出されて空になるので、最終的には「y」を選
択してステップ306を実行する。ステップ306を実
行する第1プロセッサ1は、積算時間T1 と積算時間T
2 との比較を行い、T1 >T2 であるならば「y」を選
択してステップ307を実行するし、T1 <T2 である
ならば「n」を選択してステップ308を実行する。 【0031】ステップ307を実行する第1プロセッサ
1は、第1通信領域G1 が1レベル増大するように境界
ポインタ値Pa を変更する。すなわち、デュアルポート
RAM5の通信領域はアドレス〔0002〕H〜アドレ
ス〔FFFC〕Hであり、例えば境界ポインタ値Pa
a =〔6FFF〕Hであったとすると、境界ポインタ
値Pa は〔6FFF〕H→〔7FFF〕Hへ変更され
る。つまり、第1通信領域G1 は〔1000〕H増大す
るし、第2通信領域G2 は〔1000〕H減少する。な
お、1レベルは〔1000〕Hに限定する必要は無く、
その現場毎にもっと細かく細分化しても良いし大雑把で
もかまわない。また、ステップ308を実行する第1プ
ロセッサ1は、第2通信領域G2 が1レベル増大するよ
うに境界ポインタ値Pa を変更する。 【0032】ステップ307あるいはステップ308を
実行した第1プロセッサ1は、第2プロセッサ2に対し
て第2通信領域G2 のオーバフローの積算時間T2 の消
去を要求すると共に、自らRAM10内に格納されてい
る第1通信領域G1 のオーバフローの積算時間T1 を消
去する(ステップ309)。その後、第1プロセッサ1
は、第2プロセッサ2にデータの送信の開始要求を行う
と共に自らもデータの送信の開始を行う(ステップ31
0)。そして、第1プロセッサ1は境界ポインタ値Pa
の変更処理を終わって今までの処理に戻り、また再び所
定時間経過すると上述の境界ポインタ値Pa の変更処理
を実行する。 【0033】従って、デュアルポートRAM5の通信領
域は、ビル・オートメーション用の機器管理システム装
置の使用されているそれぞれの現場状況によっては、当
初は第1通信領域G1 と第2通信領域G2 とのそれぞれ
の容量配分が不適当で、例えば、第1通信領域G1 はオ
ーバフローが頻繁に生じる程度に有効に活用されている
にもかかわらず、第2通信領域G2 は常に余裕が有り過
ぎて有効に利用されていないアンバランスな状態であっ
たにしても、境界ポインタ値Pa は徐々に最適な値に変
更されて、しばらくするとその現場に馴染んだ最も効率
的な境界ポインタ値Pa に設定されることになる。 【0034】なお、本発明は上記実施例に限定されるも
のではなく、デュアルポートRAMの代わりにマルチポ
ートRAMを用いて、3領域以上の各通信領域について
のそれぞれの容量配分を適宜変更するものであっても良
い。また、混雑度にあっては、上記実施例ではそれぞれ
のオーバフローしていた積算時間に基づいて判断してい
るが、それぞれの通信方向毎のデータ量の計数値であっ
たりオーバフローした回数であったりしても良い。更
に、ビル・オートメーション用の機器管理システム装置
のみならず情報通信システム装置や画像データ処理装置
などであっても良いことは言うまでもない。 【0035】 【発明の効果】本発明のプロセッサ間通信方法は上述の
ように構成されているので、当初はマルチポートRAM
内のそれぞれの方向の通信領域の容量配分が、現場の状
況に適合せずにアンバランスであったにしても、しばら
くすると徐々にその現場に最適な容量配分に成って双方
向全体として効率の良い通信が可能と成ると共に、限ら
れた通信領域を最大限に有効利用できるう効果を奏
する。
【図面の簡単な説明】 【図1】本発明に係る装置の一実施例を示すブロック図
である。 【図2】上記実施例の第1プロセッサから第2プロセッ
サへのデータ通信を示すフローチャートである。 【図3】上記実施例の第2プロセッサから第1プロセッ
サへのデータ通信を示すフローチャートである。 【図4】上記実施例の第1プロセッサにて境界アドレス
値の変更処理を行う場合のフローチャートである。 【符号の説明】 1 第1プロセッサ 2 第2プロセッサ 5 マルチポートRAM G1 第1通信領域 G2 第2通信領域 T1 第1通信領域のオーバフロー時間 T2 第2通信領域のオーバフロー時間
フロントページの続き (56)参考文献 特開 平5−346908(JP,A) 特開 平2−39343(JP,A) 特開 平3−92954(JP,A) 特開 平5−108584(JP,A) 特開 平4−162166(JP,A) 特公 平2−30534(JP,B2) (58)調査した分野(Int.Cl.7,DB名) G06F 15/16 - 15/177

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 マルチポートRAM内に確保した所定通
    信領域を第1通信領域と第2通信領域とに分割し、前記
    第1通信領域を第1プロセッサから第2プロセッサへの
    通信に用いると共に、前記第2通信領域を第2プロセッ
    サから第1プロセッサへの通信に用いるプロセッサ間通
    信方法において、少なくとも何れかの通信領域の容量が
    不足して、その通信領域に通信データが書き込めずオー
    バフローした場合に、そのオーバフローした時間を積算
    して、所定時間毎に夫々のオーバフローの積算時間を比
    較し、当該積算時間が等しい場合には、夫々の通信領域
    を変更することなく通信を継続する一方、当該積算時間
    が等しくない場合には、積算時間が大きい方の通信領域
    を所定領域分拡大することを特徴とするプロセッサ間通
    信方法。
JP02230794A 1994-02-21 1994-02-21 プロセッサ間通信方法および装置 Expired - Fee Related JP3442128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02230794A JP3442128B2 (ja) 1994-02-21 1994-02-21 プロセッサ間通信方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02230794A JP3442128B2 (ja) 1994-02-21 1994-02-21 プロセッサ間通信方法および装置

Publications (2)

Publication Number Publication Date
JPH07230433A JPH07230433A (ja) 1995-08-29
JP3442128B2 true JP3442128B2 (ja) 2003-09-02

Family

ID=12079093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02230794A Expired - Fee Related JP3442128B2 (ja) 1994-02-21 1994-02-21 プロセッサ間通信方法および装置

Country Status (1)

Country Link
JP (1) JP3442128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438242B (zh) * 2006-03-30 2013-09-18 晶像股份有限公司 共享非易失性存储器体系结构

Also Published As

Publication number Publication date
JPH07230433A (ja) 1995-08-29

Similar Documents

Publication Publication Date Title
JP4402997B2 (ja) ストレージ装置
US5987565A (en) Method and apparatus for virtual disk simulation
TW457437B (en) Interconnected processing nodes configurable as at least one non-uniform memory access (NUMA) data processing system
JPH02247768A (ja) 分散処理システム及び分散処理連携方法
JP2001331333A (ja) 計算機システム及び計算機システムの制御方法
US11556391B2 (en) CPU utilization for service level I/O scheduling
US20080288620A1 (en) Physical Network Interface Selection to Minimize Contention with Operating System Critical Storage Operations
JP3442128B2 (ja) プロセッサ間通信方法および装置
CN110515535A (zh) 硬盘读写控制方法、装置、电子设备及存储介质
US7076632B2 (en) Fast paging of a large memory block
CN1333346C (zh) 一种访问文件的方法
JPH02171846A (ja) トランザクション処理方式
JPH07182225A (ja) Osリソースのオンライン増減設方式
CN110515536A (zh) 数据存储系统
JP2001344132A (ja) リアルタイムモニタ装置
CN110098945A (zh) 应用于节点系统的数据处理方法及装置
EP4361825A1 (en) Dynamic migration of point-of-coherency and point-of-serialization in numa coherent interconnects
JP2994917B2 (ja) 記憶システム
JP2571298B2 (ja) データ管理制御方式
JP2591782B2 (ja) 補助記憶装置に対する入出力の負荷分散制御方式
CN1168730A (zh) 数据处理的系统和方法以及带有这类系统的通信系统
KR100490439B1 (ko) 구동 정보 관리 서버, 이 서버에 의한 컴퓨터 주변기기의설치방법 및 이 서버에 의한 구동 정보의 컴퓨터 내의 재설정방법
JPH0567059A (ja) ネツトワーク計算機システム
JP3708602B2 (ja) コネクション管理方法
JP3251764B2 (ja) 入出力バッファ制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011218

LAPS Cancellation because of no payment of annual fees