JP3435368B2 - マッチドフィルタ及びｃｄｍａ受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラム直接
拡散通信方式の受信装置等で用いられるマッチドフィル
タ及びＣＤＭＡ受信装置に関する。

【０００２】

【従来の技術】マッチドフィルタは、ＣＤＭＡ受信装置
に使用され、情報系列に拡散符号によって乗算された拡
散データを所望の拡散符号で待ち受けし相関値を得る回
路である。マッチドフィルタから出力される相関値から
受信遅延時間を算出し、受信した情報系列の逆拡散(復
調)する際の拡散符号発生タイミングを算出するととも
に、マルチパスによって発生した複数の相関値を利用し
て、レイク合成が行われる。

【０００３】このように受信された拡散データを所望の
拡散符号で待ち受けし、その相関値を取得するマッチド
フィルタとしては、例えば、特開平７−５８６６９号に
記載されたものが知られている。図１３は、従来のマッ
チドフィルタの構成を示す概略ブロック図である。

【０００４】図１３において、受信シフトレジスタ１３
０１は、受信した拡散データＳＳを入力する。係数保持
レジスタ１３０２ａ、ｂは、待ち受けする固有の拡散符
号を格納するレジスタであり、係数保持レジスタ１３０
２ａは、拡散符号の前半部分を、係数保持レジスタ１３
０２ｂは、拡散符号の後半部分をそれぞれ格納し、後述
の制御信号により出力切換が行われる。受信シフトレジ
スタ１３０１の各段の出力と係数保持レジスタ１３０２
の各段の出力との乗算を行い、その全乗算結果を加算器
１３０４に出力する。

【０００５】加算器１３０４に入力される全乗算結果
は、受信信号パターンが係数保持レジスタ１３０２に記
憶されている拡散パターンとの相関が高い場合(自己相
関が高い場合)には、高い自己相関出力をし、両者が一
致する場合には、最大相関値を出力する。

【０００６】絶対値演算部１３０５は、この相関値を正
の相関絶対値に変換し、比較部１３０６は、その相関絶
対値と閾値ＴＨ１とを比較した上で、閾値ＴＨ１を越え
るチップタイミングを検出して検出パルスＤＥＴ１を出
力する。

【０００７】制御部１３０７は、検出パルスＤＥＴ１を
入力することにより、係数保持レジスタ１３０２ａ、ｂ
の出力切換指示信号を出力するとともに、各種制御信号
を出力する。

【０００８】部分相関値保持レジスタ１３０８は、制御
部１３０７からのラッチパルスＬＰのタイミングで加算
器１３０４の出力をラッチする。これにより、係数保持
レジスタ１３０２ａに格納された拡散コードの前半部分
との相関が得られ、ラッチされた加算器１３０４の出力
は、加算器１３０９に出力される。一方、係数保持レジ
スタ１３０２ｂに格納された拡散コードの前半部分との
相関出力は、直接加算器１３０９に出力される。出力ゲ
ート１３１０は、制御部１３０７からの出力制御パルス
ＯＵＴＣＮＴにより、加算器１３０９の出力を相関値と
して後段に出力する。また、加算器１３０９の出力は、
絶対値演算部１３１１を経て相関絶対値として後段に出
力されるとともに、比較部１３１２で所定閾値ＴＨ２と
比較されこれを越える場合にのみ検出出力ＤＥＴ２が後
段に出力される。

【０００９】以上のようなマッチドフィルタは、受信情
報系列のデータ識別を主目的としたものであり、拡散符
号を分割した部分拡散符号と受信スペクトラム拡散信号
との相関を順次求め、全ての部分拡散符号に対する最大
の部分相関値の和を、所定チップ長の拡散符号と受信ス
ペクトラム拡散符号との相関値として出力するような構
成となっている。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、マルチパスによって到来した複数パスに
おいて生じる相関値を最大値から最小値の順で出力する
こと、受信した拡散データが待ち受けする基準受信タイ
ミングからどれくらい遅延して到来したかのチップ遅延
情報を把握すること、等が困難であるため、レイク合成
処理を行うには、マッチドフイルタ後段で複雑な信号処
理が必要となる不都合がある。

【００１１】本発明は、上記従来の問題点を解決するも
のであり、マルチパスによって到来した複数パスにおい
て生じる相関値及び基準受信タイミングとのチップ遅延
情報を、回路規模の増大を招くことなく確実簡易に取得
し、レイク合成処理や遅延プロファイルのモニタ等を行
うことができるマッチドフィルタ及びＣＤＭＡ受信装置
を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記課題解決
のために、受信した拡散データを順次遅延して保持する
受信遅延手段と待ち受けする拡散符号を保持する逆拡散
コード保持手段と相関絶対値を求め、この相関絶対値を
順次アドレス信号として用い、固定値又は基準受信タイ
ミングからの遅延量をチップ単位で測定したチップ遅延
値をデータ信号として前記アドレスに格納するメモリ手
段と、を備える構成とした。

【００１３】

【発明の実施の形態】本発明の第１の態様に係るマッチ
ドフィルタは、受信した拡散データを順次遅延して保持
する受信遅延手段と、待ち受けする拡散符号を保持する
逆拡散コード保持手段と、前記受信遅延手段の出力と逆
拡散コード保持手段の出力とをチップ単位で各々乗算し
乗算結果の和を求めた上で相関絶対値として出力する相
関手段と、前記出力される相関絶対値を順次アドレス信
号として用いるとともに、所定値をデータ信号として前
記アドレスに格納するメモリ手段と、を備える。

【００１４】この構成により、メモリ手段の上位アドレ
スから下位アドレス方向に向かって順番にデータを読み
出すことにより、回路規模を増大させることとなく、マ
ルチパスによって到来した複数パスにおいて生じる相関
値を最大値から最小値の順で出力することができる。

【００１５】本発明の第２の態様に係るマッチドフィル
タは、第１の態様において、メモリ手段に格納する所定
値は、固定値であるようにした。

【００１６】これにより、高い相関値を簡易に検出する
ことができる。

【００１７】本発明の第３の態様に係るマッチドフィル
タは、第１の態様において、メモリ手段に格納する所定
値は、基準受信タイミングからの遅延量をチップ単位で
測定したチップ遅延値であるようにした。

【００１８】これにより、メモリ手段の上位アドレスか
ら下位アドレス方向に向かって順番にデータを読み出す
ことにより、高い相関値とその時点でのチップ遅延値を
簡易に取得できる。

【００１９】本発明の第４の態様に係るマッチドフィル
タは、第３の態様において、メモリ手段は、相関絶対値
が所定閾値を越える場合にのみ、チップ遅延値の書き込
みを行うようにした。

【００２０】本発明の第５の態様に係るマッチドフィル
タは、第３の態様において、メモリ手段は、相関絶対値
が所定閾値を越える場合には、チップ遅延値をそのまま
書き込む一方、相関絶対値が所定閾値以下の場合には、
前記チップ遅延値を固定値に変換して書き込むようにし
た。

【００２１】これらにより、不要な相関値をマスクする
ことができ、相関値とその時点でのチップ遅延値を高速
かつ簡易に取得できる。

【００２２】本発明の第６の態様に係るＣＤＭＡ受信装
置は、セットされたチップ遅延値に応じたタイミングで
動作する複数の逆拡散器と、上記いずれかに記載のマッ
チドフィルタのメモリ手段から書き込まれたチップ遅延
値とそのアドレスとを取得し、前記アドレスの上位アド
レスを選択して、前記読み出したチップ遅延値に応じて
前記複数の逆拡散器を動作させる制御手段と、を具備す
る構成を採る。

【００２３】これにより、受信拡散信号の相関値とチッ
プ遅延値とを簡易な回路で高速に取得することができ、
マッチドフィルタのメモリから取得したチップ遅延値を
用いて、マルチパスによって到来した複数のスペクトラ
ム拡散信号をレイク合成して受信することができる。

【００２４】本発明の第７の態様に係るＣＤＭＡ受信装
置は、第６の態様において、入力信号の１ビット処理時
間内に相関値検出処理とメモリ手段へのチップ遅延値の
書込処理とを行い、次の１ビット処理時間内に前記メモ
リ手段からのチップ遅延値の読出処理と読み出した前記
チップ遅延値の判定処理と前記チップ遅延値の逆拡散器
へのセットとを行い、その後前記逆拡散器にセットされ
た前記チップ遅延値に従って逆拡散を実行するようにし
た。

【００２５】これにより、メモリの読み書きのタイミン
グ等を受信基準タイミングに合わせ、相関値検出から２
ビット遅れで逆拡散器による復調ができるため、相関値
検出処理、復調処理の高速化を実現することができる。

【００２６】本発明の第８の態様に係る遅延プロファイ
ルモニタ装置は、上記いずれかに記載のマッチドフィル
タのメモリ手段に書き込まれたデータとそのアドレス値
とを入力し、チップ遅延値と相関値とを表示するように
した。

【００２７】これにより、マルチパスそれぞれの遅延量
を目視することができる。

【００２８】本発明の第９の態様に係る相関値検出方法
は、受信拡散データとこれを待ち受けする拡散符号との
相関絶対値をメモリに記憶する際に、測定した前記相関
絶対値をアドレス信号として用いるとともに、基準受信
タイミングからの遅延量をチップ単位で測定したチップ
遅延値を前記アドレスに書き込むようにした。

【００２９】これにより、メモリ手段の上位アドレスか
ら下位アドレス方向に向かって順番にデータを読み出す
ことにより、回路規模を増大させることとなく、マルチ
パスによって到来した複数パスにおいて生じる相関値を
最大値から最小値の順で出力することができる。

【００３０】本発明の第１０の態様に係るマルチバパス
信号受信方法は、マッチドフイルタにおける受信拡散デ
ータとこれを待ち受けする拡散符号との相関絶対値をア
ドレスとして、基準受信タイミングからの遅延量をチッ
プ単位で測定したチップ遅延値を前記アドレスに書き込
む工程と、前記アドレスのうち上位に位置するアドレス
に書き込まれた前記チップ遅延値を読み出す工程と、読
み出した前記チップ遅延値を逆拡散器にセットして各々
異なるタイミングでマルチパスの逆拡散を実行する工程
と、を有する構成とした。

【００３１】これにより、受信拡散信号の相関値とチッ
プ遅延値とを高速かつ簡易に取得することができ、マッ
チドフィルタから取得したチップ遅延値を用いてマルチ
パスによって到来した複数のスペクトラム拡散信号を適
正に受信すること、そして、レイク合成して受信するこ
とが可能となる。

【００３２】以下、本発明の実施の形態について、図１
〜図１２を用いて説明する。

【００３３】（実施の形態１）図１は、本発明の実施形
態１に係るマッチドフィルタの構成を示す概略ブロック
図である。

【００３４】マッチドフィルタ１００において、受信遅
延手段１０１は、受信拡散データＳＤをチップ単位でｎ
個にわたって遅延して保持する。シフトレジスタ１０２
は、逆拡散に使用する拡散符号ＳＣをチップ単位でｎ個
にわたって遅延して保持し、ラッチ回路１０３は、シフ
トレジスタ１０２の各段の出力を基準受信タイミングＴ
でラッチする。受信遅延手段１０１とラッチ回路１０３
との双方の出力は、チップ単位で乗算手段１０４で乗算
され、更に、その全乗算結果は加算手段１０５に出力さ
れる。加算手段１０５の出力は、絶対値算出手段１０６
により、正の相関値への変換が行われる。

【００３５】チップカウンタ手段１０７は、基準受信タ
イミングＴとチップクロックＣＬとを入力して、書込バ
ンク制御信号ＷＣＯＮＴと読出バンク制御信号ＲＣＯＮ
Ｔとを生成する。

【００３６】メモリ手段１０８は、書き込みアドレスポ
ート（WA）、読み出しアドレスホポート（RA）、書き込
みデータポート（WD）、読み出しデータホポート（R
D）、等が設けられたＲＡＭである。書き込みアドレス
（WA）にはチップカウンタ手段１０７からの書込バンク
制御信号ＷＣＯＮＴと絶対値算出手段１０６からの相関
絶対値が入力され、書き込みデータ（WD）には固定値"a
ll 0"が入力されている。

【００３７】更に、読み出しアドレス（RA）にはチップ
カウンタ手段１０７からの読出バンク制御信号ＲＣＯＮ
Ｔと外部プロセッサ１０９からのアドレスバス信号が入
力され、読み出しデータ（RD）には外部プロセッサ１０
９のデータバス信号が接続されている。

【００３８】次に、このように構成された実施形態１の
マッチドフィルタの動作について、図２〜図４を参照し
て説明する。

【００３９】先ず、絶対値算出手段１０５で得られる相
関絶対値が検出されるシーケンスを図２を参照しつつ説
明する。図２は、絶対値算出手段１０６で得られる相関
絶対値の検出例を示すタイムチャートである。

【００４０】受信拡散データＳＤは、受信遅延手段１０
１に逐次入力されｎ個にわたって遅延する。拡散符号Ｓ
Ｃは、シリアルに入力しシフトレジスタ１０２によりｎ
個にわたって遅延する。この後、拡散符号ＳＣは、基準
受信タイミングＴによって情報系列のビット間隔時間に
わたってラッチ回路１０３によりラッチされる。

【００４１】受信遅延手段１０１の各段の受信拡散デー
タとラッチ回路１０３の各段の拡散符号とを、乗算器１
０４によって乗算し、加算手段１０５によって各段の乗
算器の出力の和が算出される。そして、絶対値算出手段
１０６によって負の値は正の値として、正の値は正の値
として相関値が変換され相関絶対値がチップ単位毎に出
力される。このように、情報系列のビット間隔時間にわ
たって所望の拡散符号で待ち受けすることによって、受
信拡散データが受信基準タイミングから遅延していても
最大の相関値を検出できる。

【００４２】受信遅延手段１０１の各段の受信遅延デー
タが、ラッチ回路１０３にラッチされた拡散データと、
最大の相関値が得られるのは、図２に示す枠線のタイミ
ングであり、受信拡散データD0〜Dn-１が受信遅延手段
１０１にすべて格納され、受信遅延データＳＤが拡散デ
ータとが完全に同期した時点である。その時点で絶対相
関値は、図示するようなピーク値を示す。

【００４３】このようにして得られた相関絶対値は、メ
モリ手段１０８に格納される。相関絶対値をメモリ手段
１０８に格納する方法を、図３と図４を参照して説明す
る。図３は、メモリ手段１０８における相関絶対値の書
き込み状態と読み出し状態を示す動作図であり、図４
は、メモリ手段１０８の書き込みと読み出しの状態を示
すシーケンス図である。

【００４４】絶対値算出手段１０６で得られた相関絶対
値が、図３(ａ)の遅延プロファイルに示すＡ〜Ｇの値を
もつ相関値が検出されたとする。チップ単位で出力され
る相関絶対値は、メモリ手段１０８の書き込みアドレス
として入力し、書き込みデータは固定値の"all 0"を入
力する。相関絶対値が出力されると同時に、メモリ手段
１０８には、固定値"all 0"のデータがチップ単位で書
き込まれる。図３(ｂ)に示すように、メモリ手段１０８
のメモリマップの、網掛け部分には、"all １"が書き込
まれており、アドレスＡ〜Ｇ部分には、固定値"all 0"
が書き込まれている。

【００４５】書き込まれた固定値"all 0"のデータは、
次の受信基準タイミングからプロセッサ１０９によって
読み出される。読み出す時は、上位アドレスから下位ア
ドレス方向に向かって、つまり、相関の高いアドレスか
ら相関の低いアドレス方向に、順番に読み出す。

【００４６】読み出したデータが固定値の"all 0"であ
れば相関値が有ったと判断し、その時に読み出したアド
レス値を認識する。読み出したデータが"all １"の場合
には、相関値は無かったと判断し、次のアドレスに移行
する。

【００４７】すなわち、固定値"all 0"で読み出された
時のアドレス値は、その時の相関絶対値を示すことにな
る。図３(ｃ)に示すように、相関絶対値の最大値はＡ、
２番目はＢ、３番目はＣ、ということになる。

【００４８】このように、上位アドレスから下位アドレ
ス方向に向かって、固定値の"all 0" が書き込まれてい
るデータを順番に読み出すだけで、相関値の最大値から
最小値までの各々の相関絶対値を全て認識することがで
きる。

【００４９】また、図４は、メモリ手段１０８の書き込
みと読み出しのシーケンス例を示すものである。チップ
カウンタ手段１０７からは、書込バンク制御信号ＷＣＯ
ＮＴと読出バンク制御信号ＲＣＯＮＴが生成され、メモ
リ手段１０８のアドレス信号として入力されている。

【００５０】すなわち、メモリ手段１０８は、上位バン
クと下位バンクとの２つのバンクに分割し、一方のバン
クが相関絶対値の書き込み期間に割り当てられている
時、他方のバンクはプロセッサ１０９が相関絶対値を読
み出す期間に割り当てられるよう、構成されている。

【００５１】プロセッサ１０９は、相関絶対値の読み出
しを終了後、そのバンクのエリアを固定値"all １"に書
き換える。このようにして、情報系列単位で読み出しを
行う度にバンク単位でリフレッシュを行うことにより、
次の情報系列に対する相関絶対値の書き込みを有効にす
る。

【００５２】つまり、図４に図示するように、メモリ手
段１０８の下位バンクが相関絶対値の書込み中であると
き、メモリ手段１０８の上位バンクは相関絶対値の読出
しと上位バンクのリフレッシュとを行う。

【００５３】このような構成にしたことにより、マルチ
パスによって到来した複数パスにおいて生じる相関値
を、最大値から最小値の順で、且つ、各々の相関実測値
を簡単に出力することができる。

【００５４】（実施の形態２）図５は、本発明の実施形
態２に係るマッチドフィルタの構成を示す概略ブロック
図である。実施形態２におけるマッチドフィルタ１００
の基本構成は、実施の形態１のそれと同一であり、以下
の説明では、図１〜図４を参照して説明した部材と対応
する部材には同一符号を付して詳しい説明は省略する。
実施の形態２と実施の形態１との相違点は、チップカウ
ンタ手段１０７からのチップ遅延値が、メモリ手段１０
８の書き込みデータ信号（WD）に入力されているところ
にある。

【００５５】以下、実施形態２の動作について、図５及
び図６を参照して説明する。図６はメモリ手段１０８に
おける相関絶対値の書き込み状態と読み出し状態を示す
動作図である。

【００５６】先ず、図６(ａ)に示すように、チップカウ
ンタ手段１０７は、チップクロックＣＬを入力し、情報
系列のビット間隔を示す受信基準タイミングを基準とす
る遅延量(ａ〜ｇ)を、受信拡散信号の逆拡散後の情報系
列の相関ピーク値単位で、０〜ｎ−１までのチップ遅延
値として出力する。この動作は、情報系列のビット間隔
毎に繰り返しされる。

【００５７】仮に、絶対値算出手段１０６で、図６(ａ)
に示すA〜Gの値をもつ相関絶対値が検出されたとした場
合、メモリ手段１０８の書き込みデータ信号（WD）に
は、これに対応したチップ遅延値ＤＬが入力される。

【００５８】図６(ｂ)に示すように、ピークＡの相関値
にはチップ遅延値"５"が、ピークＢにはチップ遅延値"
７"が、ピークＣにはチップ遅延値"ｘ"が、というよう
に、相関絶対値が出力されると同時に、メモリ手段１０
８には対応するチップ遅延値ＤＬが書き込まれる。

【００５９】読み出し時は、図６(ｃ)に示すように、書
き込まれたデータは、プロセッサ１０９により、上位ア
ドレスから下位アドレス方向に向かって順番に読み出さ
れる。

【００６０】読み出したデータが固定値の"all １"以外
であれば有効な相関値に対するチップ遅延値が存在する
と判断し、データの読み出しは、有効相関値についての
み行う。最大絶対相関値はＡ、そのチップ遅延値は"５"
であり、２番目の絶対相関値はＢ、そのチップ遅延値
は"７"である。読み出しは、相関の高い一定アドレスま
で行えばよい。

【００６１】このような構成にしたことにより、受信拡
散信号が、受信した拡散データが待ち受けする基準受信
タイミングからどれくらい遅延して到来したかのチップ
遅延値を、各々の相関実測値とともに簡単に出力するこ
とができる。

【００６２】（実施の形態３）図７は、本発明の実施形
態３に係るマッチドフィルタの構成を示す概略ブロック
図である。実施形態３におけるマッチドフィルタ１００
の基本構成は、実施の形態２のそれと同一であり、以下
の説明では、図１〜図５を参照して説明した部材と対応
する部材には同一符号を付して詳しい説明は省略する。
実施の形態３と実施の形態２との相違点は、外部からの
閾値ＴＨと相関絶対値とを比較する比較手段７０１と、
その比較手段７０１からの出力によりチップカウンタ手
段１０７からのチップ遅延値を固定値に変換する変換手
段７０２と、を備えたところにある。

【００６３】以下、実施形態３の動作について、図７及
び図８を参照して説明する。図８は、メモリ手段１８０
における相関絶対値の書き込み状態と読み出し状態を示
す動作図である。

【００６４】先ず、比較手段７０１は、絶対値算出手段
１０６で得られた相関絶対値を、プロセッサ１０９から
指定される閾値ＴＨと比較する。比較の結果、相関絶対
値が閾値ＴＨよりも大きい場合は、比較手段７０１は、
スイッチ変換手段７０２に対する切換信号を出力しな
い。よって、チップカウンタ手段１０７からのチップ遅
延値は、そのままメモリ手段１０８の書き込みデータポ
ート（WD）に入力する。

【００６５】逆に、相関絶対値が閾値ＴＨよりも小さい
場合は、比較手段７０１はスイッチ変換手段７０２に切
換指示信号を出力することにより、チップカウンタ手段
１０７からのチップ遅延値を、固定値"all １"に変換し
てメモリ手段１０８の書き込みデータポート（WD）に入
力する。

【００６６】仮に、この時の絶対値算出手段１０６で得
られた相関絶対値が、図８(ａ)に示すＡ〜Ｇの値をもつ
相関値だとした場合、図８(ａ)(ｂ)に示すように、Ａ、
Ｂ、Ｃ、Ｅの４つの相関値は閾値ＴＨよりも大きいた
め、チップ遅延値"５"、"７"、"ｘ"、"ｚ"はメモリ手段
１０８に書き込まれる。

【００６７】一方、Ｄ、Ｆ、Ｇの３つの相関値に対する
チップ遅延値"ｙ"、"ｎ−２"、"ｎ−１"は、閾値ＴＨよ
りも小さいため、比較手段７０１は、スイッチ変換手段
７０２に切換信号を出力し、スイッチ変換手段７０２か
らは、固定値の"all １"がメモリ手段１０８に書き込ま
れる。このため、Ｄ、Ｆ、Ｇの３つの相関値は、図８
(ｂ)に示すように、ピークの無い部分と同様にデータ書
き込み前の状態となる。

【００６８】読み出し時は、プロセッサ１０９により、
上位アドレスから下位アドレス方向に向かって順番に読
み出す。図８(ｃ)に、データの読み出し状態を示す。読
み出したデータが固定値の"all １"以外であれば、閾値
ＴＨよりも大きく、そして有効な相関値に対するチップ
遅延値が存在すると判断できる。

【００６９】このような構成にしたことにより、閾値以
下の相関値に対するチップ遅延値は変換手段によって固
定値に変換されるため、閾値以下の不要な相関値はマス
クされ、閾値以上の相関実測値とチップ遅延値のみを簡
単に出力することができる。

【００７０】（実施の形態４）図９は、本発明の実施形
態４に係るＣＤＭＡ受信装置の構成を示す概略ブロック
図である。図９のＣＤＭＡ受信装置９００において使用
されるマッチドフィルタ１００は、実施形態２または実
施形態３において説明したマッチドフィルタである。逆
拡散部９０１、９０２、９０３、…９０ｍは、待ち受け
する拡散符号のを生成するとともに、受信したスペクト
ラム拡散信号に生成した拡散符号を乗算して逆拡散を実
行する復調部である。レイク合成部９１０は、複数個の
逆拡散部９０１〜９０ｍからの逆拡散データを最大比合
成して復号データを生成する。

【００７１】このような構成のＣＤＭＡ受信装置の動作
について、図１０〜図１１を参照して説明する。図１０
は、マッチドフィルタ１００で検出した相関値とチップ
遅延値を示した一例である。

【００７２】先ず、図１０(ａ)に示すように、マッチド
フィルタ１００では、４つのピーク相関値Ａ〜Ｄが検出
され、検出されたピーク相関値Ａ〜Ｄに対応するチップ
遅延値"５","７","１１","１３"が算出される。算出さ
れたチップ遅延値データは、図１０(ｂ)に示すように、
検出されたピーク相関値Ａ〜Ｄをアドレスとして、メモ
リ手段１０８に書込まれる。更に、メモリ手段１０８に
書込まれたチップ遅延値データは、図１０(ｃ)に示すよ
うに、その相関値を示すアドレスとともに、上位アドレ
スから順に読み出される。メモリ手段から読み出した相
関値とチップ遅延値の情報をもとにして、逆拡散処理、
レイク合成処理、が行われる。

【００７３】これら受信信号の相関検出処理Ａ、逆拡散
処理Ｂ、レイク合成処理Ｃ、一連の処理のタイミング
を、図１１に沿って具体的に説明する。図１１は、図１
０で検出された相関値とチップ遅延値をもとに、上位３
パスに対する３つの逆拡散部９０１、９０２、９０３に
おいて拡散符号を生成するタイミングと、レイク合成部
９１０において最大比合成を行い復号データを生成する
タイミングと、を示すタイムチャートである。

【００７４】図１１の相関検出処理Ａは、基準受信タイ
ミングＴに従って、情報系列のビット間隔時間毎に、連
続的に実行され、相関値のピークとチップ遅延値とが取
得されメモリ手段１０８に書込まれる。

【００７５】次いで、図１１の逆拡散処理Ｂでは、プロ
セッサ１０９は、メモリ手段から読み出した相関値とチ
ップ遅延値の情報をもとにして、逆拡散部９０１、９０
２、９０３、に対して指示を与える。すなわち、逆拡散
部９０１のチップ遅延値は"５"、逆拡散部９０２のチッ
プ遅延値は"７"、逆拡散部９０３のチップ遅延値は"１
１"、というように通知を行う。

【００７６】仮に、逆拡散部９０１、９０２、９０３、
の３つのパスのレイク合成処理を行うとした場合、プロ
セッサ１０９は、マッチドフィルタ１００で検出されメ
モリ手段１０８に格納されている４つ相関値から上位３
つの相関値に絞り込みを行い、そのチップ遅延値情報を
逆拡散部９０１、９０２、９０３、に通知する。相関値
Ａ〜Ｄのうち上位３つの相関値は、マッチドフィルタ１
００からの読み出しアドレス順に決定されているので、
相関値Ａ,Ｂ,Ｃが上位３つの相関値であることは、容易
に理解できる。これにより、相関値Ａに対する逆拡散は
逆拡散部９０１で、相関値Ｂに対する逆拡散は逆拡散部
９０２で、相関値Ｃに対する逆拡散は逆拡散部９０３
で、それぞれ行われる。

【００７７】逆拡散部９０１、９０２、９０３では、プ
ロセッサ１０９から指示されるチップ遅延値をもとにし
て、待ち受けする拡散符号の発生タイミングを決定す
る。すなわち、逆拡散部９０１のチップ遅延値は"５"で
あるため、基準受信タイミングＴの先頭から"５"遅れて
拡散符号を発生させる。同様に、逆拡散部９０２は、チ
ップ遅延値"７"遅れて、逆拡散部９０３は、"１１"遅れ
て発生させる。

【００７８】このようにして各々の逆拡散部の拡散符号
をチップ遅延値をもとに発生させ、受信拡散データＳＤ
との逆拡散を行うことによって相関のとれた逆拡散を行
うことができる。

【００７９】各々の逆拡散部９０１、９０２、９０３、
では、プロセッサ１０９から入力されるチップ遅延値情
報に従って逆拡散を行ったデータをレイク合成部９１０
に出力する。

【００８０】尚、図示するように、逆拡散部９０１、９
０２、９０３は、ブロセッサ１０９から通知されたマッ
チドフィルタ１００での処理遅延を考慮して、受信拡散
データＳＤを２ビット分遅延させている。最初の１ビッ
ト分の遅延は、相関値の検出と検出値のメモリ手段１０
８への書込みのための時間であり、次の１ビット分の遅
延は、メモリ手段１０８からのデータの読み出しと読み
出したチップ遅延値を逆拡散部９０１、９０２、９０３
にセットするための時間である。

【００８１】次いで、図１１のレイク合成処理では、逆
拡散部９０１、９０２、９０３の逆拡散データについて
最大値合成を行うことにより、最終的な復号データを得
る。

【００８２】このような構成にしたことにより、マルチ
パスによって到来した複数のスペクトラム拡散信号のレ
イク合成による受信が可能となる。尚、実施形態４にお
けるＣＤＭＡ受信装置９００では３パスに対するレイク
合成を目的として説明したが、システム仕様を考慮して
複数パスに対応できるように構成してもよい。

【００８３】また、上位３パスの相関値の絞り込みにつ
いても相関値の大きい順に絞り込みを行ったが無線シス
テムのパラメータ等を考慮して最適なパスのみを絞り込
んでもよい。

【００８４】（実施の形態５）次いで、本発明の実施形
態５に係るＣＤＭＡモニタ装置について説明する。図１
２(a)は、実施形態５に係るＣＤＭＡモニタ装置の概略
ブロック図である。

【００８５】ＣＤＭＡモニタ装置１２００は、実施の形
態２又は実施の形態３で示したマッチドフィルタ１００
と、プロセッサ１０９と、このプロセッサ１０９からの
出力を表示する表示部１２０１とから構成されている。

【００８６】図１２(ｂ)は、受信拡散信号の相関値とチ
ップ遅延値とを格納するメモリ手段１０８のメモリマッ
プであり、図１２(c)は表示部１２０１に表示される遅
延プロファイルの表示例である。

【００８７】マッチドフィルタ１００のメモリ手段１０
８には、相関値とチップ遅延値が内部の図１２(b)に示
すように格納されている。プロセッサ１０９は、メモリ
手段１０８に格納されているチップ遅延値を、上位アド
レスから下位アドレス方向に向かって順番に読み出す。
読み出し時に有効なチップ遅延値が検出された場合は、
その時の読み出しアドレス、すなわち相関値を取得し、
読み出したチップ遅延値と相関値とを表示部１２０１に
転送する。

【００８８】表示部１２０１は、プロセッサ１０９から
の有効な相関値とチップ遅延値をもとに遅延プロファイ
ルのグラフ表示を行う。

【００８９】このような構成にしたことにより、マルチ
パスによって到来した複数のスペクトラム拡散信号の遅
延プロファイルをモニタすることができ、それぞれのパ
スの遅延量を目視で把握することができる。特に、所定
レベル以上の有効なパスがどのような状態で分布してい
るのか、を一目で確認できるため、実用的価値が高い。
なお、本実施形態ではグラフ表示ができるように説明し
たが、一覧表などの表示に切替えることができるように
してもよい。

【００９０】

【発明の効果】以上のように本発明によれば、マルチパ
スによって到来した複数パスにおいて生じる相関値及び
基準受信タイミングとのチップ遅延情報を、回路規模の
増大を招くことなく確実簡易に取得し、レイク合成処理
や遅延プロファイルのモニタ等を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係るマッチドフィルタの
構成を示す概略ブロック図

【図２】実施形態１に係るマッチドフィルタで得られる
相関絶対値の検出例を示すタイムチャート

【図３】実施形態１に係るマッチドフィルタのメモリ手
段における相関絶対値の書き込み状態と読み出し状態を
説明する動作図

【図４】実施形態１に係るマッチドフィルタのメモリ手
段における書き込みと読み出しのシーケンス例を示すタ
イムチャート

【図５】本発明の実施形態２に係るマッチドフィルタの
構成を示す概略ブロック図

【図６】実施形態２に係るマッチドフィルタのメモリ手
段における相関絶対値の書き込み状態と読み出し状態を
説明する動作図

【図７】本発明の実施形態３に係るマッチドフィルタの
構成を示す概略ブロック図

【図８】実施形態３に係るマッチドフィルタのメモリ手
段における相関絶対値の書き込み状態と読み出し状態を
説明する動作図

【図９】本発明の実施形態４に係るＣＤＭＡ受信装置の
構成を示す概略ブロック図

【図１０】実施形態４に係るＣＤＭＡ受信装置に使用さ
れるマッチドフィルタ内における相関絶対値の書き込み
状態と読み出し状態を説明する動作図

【図１１】実施形態４に係るＣＤＭＡ受信装置における
逆拡散部とレイク合成部の動作を説明するタイムチャー
ト

【図１２】(ａ) 本発明の実施形態５に係るＣＤＭＡモ
ニタ装置の構成を示す概略ブロック図 (ｂ) 本発明の実施形態５に係るＣＤＭＡモニタ装置に
使用されるマッチドフィルタ内のメモリ手段に格納され
た相関値とチップ遅延値の内容を示す説明図 (ｃ) 本発明の実施形態５に係るＣＤＭＡモニタ装置の
表示部における遅延プロファイルの表示例を示す説明図

【図１３】従来のマッチドフィルタの概略構成を示す概
略ブロック図

【符号の説明】

１００ マッチドフィルタ １０１ 受信遅延手段 １０６ 絶対値算出手段 １０７ チップカウンタ手段 １０８ メモリ手段 １０９ プロセッサ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−116293（ＪＰ，Ａ) 特開 昭61−163434（ＪＰ，Ａ) 特開 昭58−29046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 1/69 - 1/713 H04J 13/00 - 13/06 H03H 17/00 601

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 受信した拡散データを順次遅延して保持
   する受信遅延手段と、待ち受けする拡散符号を保持する
   逆拡散コード保持手段と、前記受信遅延手段の出力と逆
   拡散コード保持手段の出力とをチップ単位で各々乗算し
   乗算結果の和を求めた上で相関絶対値として出力する相
   関手段と、前記出力される相関絶対値を順次アドレス信
   号として用いるとともに、基準受信タイミングからの遅
   延量をチップ単位で測定したチップ遅延値をデータ信号
   として前記アドレスに格納するメモリ手段と、を備えた
   ことを特徴とするマッチドフィルタ。
2. 【請求項２】 前記メモリ手段は、相関絶対値が所定閾
   値を越える場合にのみ、チップ遅延値の書き込みを行う
   ことを特徴とする請求項１記載のマッチドフィルタ。
3. 【請求項３】 前記メモリ手段は、相関絶対値が所定閾
   値を越える場合には、チップ遅延値をそのまま書き込む
   一方、相関絶対値が所定閾値以下の場合には、前記チッ
   プ遅延値を固定値に変換して書き込むことを特徴とする
   請求項１記載のマッチドフィルタ。
4. 【請求項４】 セットされたチップ遅延値に応じたタイ
   ミングで動作する複数の逆拡散器と、請求項１乃至請求
   項３のいずれかに記載のマッチドフィルタのメモリ手段
   から書き込まれたチップ遅延値とそのアドレスとを取得
   し、前記アドレスの上位アドレスを選択して、前記読み
   出したチップ遅延値に応じて前記複数の逆拡散器を動作
   させる制御手段と、を具備することを特徴とするＣＤＭ
   Ａ受信装置。
5. 【請求項５】 入力信号の１ビット処理時間内に相関値
   検出処理とメモリ手段へのチップ遅延値の書込処理とを
   行い、次の１ビット処理時間内に前記メモリ手段からの
   チップ遅延値の読出処理と読み出した前記チップ遅延値
   の判定処理と前記チップ遅延値の逆拡散器へのセットと
   を行い、その後前記逆拡散器にセットされた前記チップ
   遅延値に従って逆拡散を実行することを特徴とする請求
   項４記載のＣＤＭＡ受信装置。
6. 【請求項６】 請求項１乃至請求項３のいずれかに記載
   のマッチドフィルタのメモリ手段に書き込まれたデータ
   とそのアドレス値とを入力し、チップ遅延値と相関値と
   を表示することを特徴とする遅延プロファイルモニタ装
   置。
7. 【請求項７】 受信拡散データとこれを待ち受けする拡
   散符号との相関絶対値をメモリに記憶する際に、測定し
   た前記相関絶対値をアドレス信号として用いるととも
   に、基準受信タイミングからの遅延量をチップ単位で測
   定したチップ遅延値を前記アドレスに書き込むことを特
   徴とする相関値検出方法。
8. 【請求項８】 マッチドフィルタにおける受信拡散デー
   タとこれを待ち受けする拡散符号との相関絶対値をアド
   レスとして、基準受信タイミングからの遅延量をチップ
   単位で測定したチップ遅延値を前記アドレスに書き込む
   工程と、前記アドレスのうち上位に位置するアドレスに
   書き込まれた前記チップ遅延値を読み出す工程と、読み
   出した前記チップ遅延値を逆拡散器にセットして各々異
   なるタイミングでマルチパスの逆拡散を実行する工程
   と、を有するマルチパス信号受信方法。