JP2006520149A - マルチパスのサーチング - Google Patents

Abstract

マルチパスサーチ装置は多数の相関器（Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎ）を備え、各相関器は所定のスクランブリング・シーケンス・チャンネリゼーション符号を処理し、各相関器の入力において受信パイロット信号を異なる遅延時間（Ｄ）だけ遅延した後で該受信信号の相関測定を行う。時間遅延に関して多数の相関測定（Ｍ_０，Ｍ_１，Ｍ_２，Ｍ_３，・・・，Ｍ_Ｎ）が得られて解析され（Ａ）、マルチパス位置が同定される。第１の候補マルチパス位置が第１の所定積分期間（Ｔ_Ｐ１）で同定されて記憶され、続いて、第１の候補マルチパス位置は、第１のパイロット信号に関する第２の所定積分期間（Ｔ_Ｐ２）に渡ってマルチパスサーチ装置により成された多数の相関測定から得られた第２の候補マルチパス位置と、比較される。上記第１及び第２の候補マルチパス位置は確認または拒絶されて変更後のマルチパス位置を決定する。上記連続した所定積分期間（Ｔ_Ｐ１，Ｔ_Ｐ２）は離間され、一組以上の同様の連続した積分期間をインターリーブ状に設定することで、異なるセル（ＣＥＬＬ１，ＣＥＬＬ２，・・・，ＣＥＬＬＳ）の各々に関して受信されたパイロット信号に関してマルチパス位置を決定するのに同一のマルチパスサーチ装置が使用される。このように、マルチパスサーチ装置は、各セルの第１の候補マルチパスの決定に連続して異なるセルの各々のパイロット信号に関する第１の相関サイクル（Ｔ１）の処理を行い、次に、各セルの第２の候補マルチパスの決定に再度各パイロット信号に関する第２の相関サイクル（Ｔ２）の処理を行って、それぞれの第１の候補マルチパスを変更する。

Description

本発明は、セルラー通信システムにおけるマルチパス（多重経路）のサーチングに関し、特に、セルラーネットワークにおける移動ハンドセット用のマルチパスのサーチングに関する。

移動ハンドセットは、受信信号中に存在することがあるマルチパス信号を受け入れるように設計する必要があり、このために、使用するマルチパス信号の中で最も強い信号を確認するマルチパスサーチ装置を備えている。Ｗ−ＣＤＭＡ（広帯域符号分割多元接続）方式では、コモンパイロットチャンネル（ＣＰＩＣＨ）は、公知のチャンネリゼーション符号で配列されるとともに、公知のスクランブリング符号でスクランブル処理された所定のパイロットビットシーケンスを含み、マルチパスサーチ装置は、ＣＰＩＣＨ信号を公知のＣＰＩＣＨスクランブルされたチップシーケンスと相関させることにより、ＣＰＩＣＨ信号の測定を行って経路位置を確認し、復号化のために使用するサブセット（部分符号表）を選択する。マルチパスサーチ装置は、多数の相関器より構成され、各相関器は同じスクランブリングシーケンス・チャンネリゼーション符号の処理を行い、各相関器の入力において受信信号を異なる遅延時間だけ遅延した後で該受信信号の相関測定を行い、上記のようにして得られた多数の相関測定結果を時間遅延に関して分析し、マルチパス位置を確認する。

経路位置の検出において精度と信頼度を高めるために、相関処理は、信号のノイズフロアの上方部の経路位置を確認するのに充分な積分時間に渡って延長される。しかしながら、積分時間の増加はプロセッサ／ＡＳＩＣ（特定用途向けＩＣ）のサイズと電力消費量を増大することになり、その結果、ハンドセットの製造コストが高くなる。

更に、Ｗ−ＣＤＭＡ規格では、ハンドセットは、セルラーネットワークの異なる複数のセルに対応するマルチパスＣＰＩＣＨ信号に関して、前述のように、マルチパス信号を操作できることが必要であるとともに、マルチパスの測定は所定数のセルに関して所定時間内に行わねばならず、各セルはそれ自身のスクランブリング符号およびチャンネリゼーション符号により確認されることが必要である。従って、マルチパスサーチ装置を使用して多数のセルに関して連続したマルチパスの測定を行う場合は、各セルの測定のための積分時間は制限される。他方、多数のマルチパスサーチ装置が設けられて多数のセルを並列に処理する場合は、製造コストと消費電力は増大する。

本発明の目的は、上記課題を低減するような方式でマルチパスのサーチ方法及び装置を提供することである。

本発明によれば、セルラーネットワークの第１のセルに関して受信された第１のパイロット信号に関する所定の積分期間に渡って相関処理を行い、該信号におけるマルチパスの位置を確認するマルチパスサーチ装置であって、前記マルチパス位置の情報が第１の所定積分期間に渡って第１の候補マルチパス位置として記憶され、該第１の候補マルチパス位置は、引き続いて、第１のパイロット信号に関する第２の所定積分期間に渡って前記マルチパスサーチ装置により成された多数の相関測定から導出された第２の候補マルチパス位置と比較され、候補マルチパス位置を確認または拒絶することで、変更後の候補マルチパス位置を決定することを特徴とするマルチパスサーチ装置が提供される。

これにより、第１の所定積分期間中に測定された候補マルチパス位置の不確実性は、第２及びそれ以降の所定積分期間に測定される候補マルチパス位置により解消され、従って、候補マルチパス位置の測定における不十分で低レベルの不確実性は調整されるとともに、積分期間がさらに短縮でき、ハードウェアのサイズとコストを低減できる。

また、連続した所定の積分期間に間隔を設けることにより、多数組の積分期間をインターリーブ （交互配置）することができ、同一のマルチパスサーチ装置を用いて、異なった複数個のセルの各々に関して受信されたパイロット信号に関するマルチパス位置を決定することができる。これにより、マルチパスサーチ装置は、異なるセルの各々のパイロット信号に関する第１の相関処理を連続して実行して各々に対する第１の候補マルチパスを決定し、次いで、再度、各パイロット信号に関する第２の相関処理を実行して各々に対する第２の候補マルチパスを決定し、それぞれの第１の候補マルチパスを確認または拒絶することで、変更された候補マルチパス位置を決定する。

このように、マルチパスサーチ装置は、使用されるハードウェアのサイズを制限しながら、制約された時間内に所定数のセルのマルチパス位置を測定する処理における基本的な必要条件を満たすことができる。

本発明の実施の形態について添付の図面を参照して以下に説明する。図１に示すマルチパスサーチ装置は多数の相関器Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎを備え、これら全ての相関器には、セルラー受信機ＲＸで発生された同じ入力信号が入力される。入力信号は一続きの遅延素子Ｄを介して各相関器に供給され、各遅延素子は遅延Δを導入して、連続した相関器Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎの各々に対する入力信号を、図２に示すような段々と漸増する間隔Δ，２Δ，３Δ，・・・，ＮΔだけ遅延する。第１番目の積分期間Ｔ_Ｐ１では、各相関器は第１セルＣＥＬＬ１のコモンパイロットチャンネルＣＰＩＣＨのスクランブリングシーケンスを用いて入力信号を処理し、多数の相関測定Ｍ_０，Ｍ_１，Ｍ_２，Ｍ_３，・・・，Ｍ_Ｎを得、該測定結果はプロセッサＡにおいて図３に示す時間プロットとして解析され、基準レベルＬによりマルチパス位置が決定される。これらのマルチパス位置は対応する第１記憶部Ｐ_１に記憶される。

各相関器における相関処理は、入力信号を表すビットストリームのデスクランブリング（逆スクランブル）、デスプレッド（逆スプレッド）およびアキュムレーション（蓄積）処理を含み、確実性の測定Ｍ_０，Ｍ_１，Ｍ_２，Ｍ_３，・・・，Ｍ_Ｎの１つを生成することが好ましいであろう。基準レベルＬは、マルチパスの存在に対して予想されるスレッショールド（閾値）に相当する所定のレベルに設定される。図３の例に示すように、２つの表示的なピーク点、即ち、レベルＬより上方のＬ１とレベルＬより下方のＬ２が検出される。これらピーク点Ｌ１とＬ２の両方のデータが候補マルチパス位置として記憶部Ｐ_１に記憶される。

相関処理は続行されるので、相関器Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎは次に第２セルＣＥＬＬ２のコモンパイロットチャンネルＣＰＩＣＨに関して第２番目の積分期間Ｔ_Ｐ２において多数の相関測定を行って対応する候補マルチパス位置を決定し、これらのマルチパス位置は第２記憶部Ｐ_２に記憶される。次に同様の相関処理が、第３、第４乃至第Ｓ番目のセルＣＥＬＬ３，ＣＥＬＬ４，・・・，ＣＥＬＬＳのコモンパイロットチャンネルＣＰＩＣＨに関して連続する積分期間Ｔ_Ｐ３，Ｔ_Ｐ４，・・・，Ｔ_ＰＳの各期間に実行され、対応する候補マルチパス位置を決定し、これらのマルチパス位置はそれぞれ第３，第４乃至第Ｓ番目の記憶部Ｐ_３，Ｐ_４，・・・，Ｐ_Ｓに記憶される。

積分期間Ｔ_Ｐ１，Ｔ_Ｐ２，Ｔ_Ｐ３，Ｔ_Ｐ４，・・・，Ｔ_ＰＳが全てＴ_Ｐに等しいとすると、この時点では、マルチパス検出器はＳＴ_Ｐの期間においてＳ個のセルの候補マルチパスをすでに解析している。各相関器が相関測定を生成する動作の期間をＴ_ＩＮＴとすると、Ｔ_Ｐ＝Ｔ_ＩＮＴ＋ＮΔであることが望ましい。従って、期間をＴ_ＩＮＴはΔだけ遅延し、Ｎ個の数の相関器はＳ個の数のセルに関して全て選択され、所定時間ＳＴ_Ｐ内に、必要なＳ個の数のセルのマルチパスが確実に決定される。

図４に示すように、第１の測定サイクルＴ１においてＳ個の各セルに対する候補マルチパスの測定が完了すると、相関器Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎは次に第２の測定サイクルＴ２における全ての処理を繰り返して、各セルに対する第２の組の候補マルチパス位置を決定し、該候補マルチパス位置もまた第１の候補マルチパス位置を保持している各記憶部Ｐ_１乃至Ｐ_Ｓに記憶される。各記憶部Ｐ_１乃至Ｐ_Ｓに記憶された第１と第２の組の候補マルチパス位置はプロセッサＡにより互いに比較されて、候補位置のあるものは確認され他のものは拒絶されている変更後の一組の候補マルチパス位置を生成する。このようなより高度な正確性を有する変更された一組の候補マルチパス位置を生成する候補マルチパス位置の変更処理は、連続した測定サイクルの期間に渡って続行される。このようにして、各測定期間は恐らくは任意の期間Ｔ_ＩＮＴよりも短いために、個々の候補マルチパス位置を決定するために受容されるいかなる最低レベルの可能性も、引き続けて繰り返される測定により補正される。

本発明により使用されるマルチパスサーチ装置の概略図である。 図１の多数の相関器の時間遅延出力を示す概略図である。 典型的なＣＰＩＣＨ信号に応答して図１の相関器の出力プロットで候補マルチパスを示す図である。 異なるセルに対する連続した候補マルチパス測定のタイミングを示す図である。

符号の説明

Ａ プロセッサ、 Ｃ_０，Ｃ_１，Ｃ_２，Ｃ_３，・・・，Ｃ_Ｎ 相関器、 Ｄ 遅延素子、 ＲＸ 受信機、 ＣＥＬＬ セル、 Ｐ_３，Ｐ_４，・・・，Ｐ_Ｓ 記憶部

Claims (5)

1. マルチパスサーチ装置を備えたセルラーネットワークにおけるマルチパスサーチ方法において、該マルチパスサーチ装置は、セルラーネットワークの第１のセルに関して受信された第１のパイロット信号に関して所定の積分期間に渡って相関処理を行い、該信号におけるマルチパスの位置を同定し、得られた多数の相関測定を時間遅延に関して解析してマルチパス位置を同定する方法であって、
   前記マルチパス位置の情報を第１の所定積分期間に渡って第１の候補マルチパス位置として記憶するとともに、該第１の候補マルチパス位置と、引き続いて、前記第１のパイロット信号に関する第２の所定積分期間に渡って前記マルチパスサーチ装置により成された多数の相関測定から導出された第２の候補マルチパス位置とを比較することで、候補マルチパス位置を確認または拒絶して、変更後の候補マルチパス位置を決定することを特徴とするマルチパスサーチ方法。
2. 前記マルチパスサーチ装置は積分期間の第１のサイクルに渡って連続した積分期間の各々における相関処理を行い、それぞれ異なるセルのパイロット信号に関する各積分期間中に第１の候補マルチパス位置を同定し、前記マルチパスサーチ装置は積分期間の第２のサイクルに渡って連続した積分期間の各々における前記相関処理を反復して、前記積分期間の第１のサイクル中と同じ組のセルのパイロット信号に関する各積分期間中に第２の候補マルチパス位置を同定し、同一のセルに関する第１と第２の候補マルチパス位置の対応一致を比較して、各セルのトレーニング信号に対する変更後の候補マルチパス位置を決定する請求項１記載の方法。
3. セルラーネットワークの第１のセルに関して受信された第１のパイロット信号に関して所定の積分期間に渡って相関処理を行い、該信号におけるマルチパスの位置を同定することにより、セルラーネットワークにおけるマルチパスサーチを行う装置であって、
   前記マルチパス位置の情報を第１の所定積分期間に渡って第１の候補マルチパス位置として記憶するとともに、引き続いて、前記マルチパスサーチ装置により成された多数の相関測定から導出された第２の候補マルチパス位置を前記第１のパイロット信号に関する第２の所定積分期間に渡って記憶する記憶手段と、
   前記第１の候補マルチパス位置と第２の候補マルチパス位置とを比較して候補マルチパス位置を確認または拒絶することで、変更後の候補マルチパス位置を決定する比較手段を備えたことを特徴とするマルチパスサーチ装置。
4. 請求項３に記載のマルチパスサーチ装置を組み込んだ移動ハンドセット。
5. 移動ハンドセットに搭載されたときに請求項１記載のマルチパスサーチ方法を実行するように作成されたコンピュータプログラム。
   

Images