KR100390743B1 - 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법 - Google Patents

메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법 Download PDF

Info

Publication number
KR100390743B1
KR100390743B1 KR10-2000-0070018A KR20000070018A KR100390743B1 KR 100390743 B1 KR100390743 B1 KR 100390743B1 KR 20000070018 A KR20000070018 A KR 20000070018A KR 100390743 B1 KR100390743 B1 KR 100390743B1
Authority
KR
South Korea
Prior art keywords
data
real
cumulative
memory
temporary register
Prior art date
Application number
KR10-2000-0070018A
Other languages
English (en)
Other versions
KR20020040100A (ko
Inventor
이우재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0070018A priority Critical patent/KR100390743B1/ko
Publication of KR20020040100A publication Critical patent/KR20020040100A/ko
Application granted granted Critical
Publication of KR100390743B1 publication Critical patent/KR100390743B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 메모리를 이용한 실시간 데이터 누적 장치 및 방법, 더욱 상세하게는 전자 분야 또는 유/무선 데이터 통신 분야에서의 특정 데이터 처리과정에서 시간 단위로 연속적인 데이터의 합을 구해야될 경우 이를 지연없이 처리할 수 있도록 해주는 메모리를 이용한 실시간 데이터 누적 장치 및 방법에 관한 것으로서, 본 발명에 의하면 간단한 하드웨어의 구현을 통해 특정 데이터의 누적값 계산을 손쉽게 수행할 수 있도록 해줌으로써, 시스템 설계상의 비용을 최소화시킴과 동시에 누적치 계산상의 부하를 줄여 준다는 뛰어난 효과가 있다.

Description

메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법{DEVICE AND METHOD FOR ACCUMULATING REAL-TIME DATA USING MEMORY}
본 발명은 메모리(Memory)를 이용한 실시간 데이터 누적 장치 및 방법에 관한 것으로, 더욱 상세하게는 전자 분야 또는 유/무선 데이터 통신 분야에서의 특정 데이터 처리과정에서 시간 단위로 연속적인 데이터의 합을 구해야될 경우 이를 지연없이 처리할 수 있도록 해주는 메모리를 이용한 실시간 데이터 누적 장치 및 방법에 관한 것이다.
종래 CDMA(Code Division Multiple Access; 이하 "CDMA"라 칭함.) 복조기에서의 실시간 데이터 누적 장치는 도 1에 도시된 바와 같이, 다수(N)개의 메모리(10) 및 가산기(20)로 구성되어 있었다.
이때, 상술한 종래 CDMA 복조기에서의 실시간 데이터 누적 장치의 동작과정을 설명하면, 먼저 상기 다수(N)개의 메모리(10)는 전단 블록인 곱셈기(1)로부터 설정 갯수(N)의 CDMA 실시간 데이터중 각각 자신의 번호에 해당하는 CDMA 실시간 데이터를 수신받은 후 임시 저장한다.
이어서, 상기 가산기(20)는 다수(N)개의 메모리(10)에 CDMA 실시간 데이터가 모두 저장되는 시점에서 상기 다수(N)개의 메모리(10)에 저장된 각각의 CDMA 실시간 데이터를 모두 리드한 후 동시에 가산하여 다음 블록으로 전송한다.
그러나, 종래 CDMA 복조기에서의 실시간 데이터 누적 장치는, 상술한 바와 같이 설정 갯수(N) 만큼의 메모리가 필요함으로 하드웨어가 복잡해지고, 이로인해 CDMA 복조기 시스템 구현상의 설계 비용이 상승할 뿐만 아니라, 가산기의 덧셈 처리 과정이 한꺼번에 수행됨으로써 누적치 계산상의 부하가 발생하여 CDMA 복조기 시스템 전체의 성능이 떨어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 전자 분야 또는 유/무선 데이터 통신 분야에서의 특정 데이터 처리중 일정 시간의 누적값이 요구될 때, 간단한 하드웨어의 구현으로 누적값 계산을 손쉽게 수행할 수 있도록 해줌으로써, 데이터 누적치 산출과정의 효율성을 극대화시켜 주기 위한 메모리를 이용한 실시간 데이터 누적 장치 및 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 메모리를 이용한 실시간 데이터 누적 장치는, 누적 데이터를 입력받아 잠시 저장하다가 리드 제어신호를 입력받으면 그 누적 데이터를 출력하는 임시 레지스터;
전단 블록으로부터 설정된 갯수(N)의 실시간 데이터중 소정 번째 실시간 데이터를 입력받음과 동시에 상기 임시 레지스터로부터 누적 데이터를 입력받으면 그 두 데이터를 가산하여 출력하는 가산기;
상기 가산기를 통해 가산처리된 누적 데이터를 수신받아 잠시 저장하다가 리드 제어신호를 수신받으면 그 누적 데이터를 상기 임시 레지스터로 출력하는 한편, 최종 리드 제어신호를 수신받으면 그 누적 데이터를 다음단 블록으로 전송하는 누적 메모리; 및
설정 갯수(N)의 실시간 데이터를 순차적으로 누적시키기 위해 상기 임시 레지스터 및 누적 메모리의 데이터 리드/라이트 제어동작을 수행하는 한편, 상기 가산기를 통해 최종으로 누적된 누적 데이터가 상기 누적 메모리에 저장되면 이를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터를 리셋시키는 제어부로 구성된 것을 특징으로 한다.
또한, 본 발명 메모리를 이용한 실시간 데이터 누적 방법은, 제어부가 내장된 N 카운터를 초기화시키는 제 1 단계;
상기 제어부가 전단 블록으로부터 가산기로의 실시간 데이터 입력 시점에서 임시 레지스터내에 저장된 누적 데이터를 리드한 후 가산기로 출력하는 제 2 단계;
상기 제어부가 상기 N 카운터값을 "1" 카운트 증가시키는 제 3 단계;
상기 가산기가 전단 블록으로부터 설정 갯수(N)의 실시간 데이터중 소정 번째 실시간 데이터를 입력받음과 동시에 상기 임시 레지스터로부터 누적 데이터를 입력받은 후, 그 두 데이터를 가산 처리하여 누적 메모리에 저장하는 제 4 단계;
상기 제어부가 현재 N 카운터값이 실시간 데이터의 총 갯수(N)값과 동일한지의 여부를 판단하는 제 5 단계; 및
상기 제 5 단계에서 현재 N 카운터값이 실시간 데이터의 총 갯수(N)값보다 적으면, 상기 제어부가 상기 누적 메모리에 저장된 누적 데이터를 리드하여 상기 임시 레시스터에 라이트한 후 상기 제 2 단계로 진행하는 한편, 현재 N 카운터값이실시간 데이터의 총 갯수(N)값과 동일하면, 상기 제어부가 상기 누적 메모리에 저장된 최종 누적 데이터를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터의 누적 데이터값을 "0"으로 리셋시키는 제 6 단계로 이루어진 것을 특징으로 한다.
도 1은 종래 CDMA 복조기에서의 실시간 데이터 누적 장치의 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 장치의 구성을 나타낸 기능블록도,
도 3은 도 2에 따른 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 방법을 나타낸 동작플로우챠트이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 임시 레지스터 200 : 가산기
300 : 누적 메모리 400 : 제어부
이하, 본 발명의 일 실시예에 의한 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 장치는 임시 레지스터(Temporal Register)(100), 가산기(Adder)(200), 누적 메모리(Accumulation Memory)(300), 및 제어부(400)로 구성되어 있다.
상기 임시 레지스터(100)는 상기 제어부(400)의 리드/라이트(Read/Write) 제어하에 상기 누적 메모리(300)로부터 CDMA 누적 데이터를 입력받아 잠시 저장하다가 상기 제어부(400)로부터 리드 제어신호를 입력받으면, 그 CDMA 누적 데이터를 상기 가산기(200)로 출력하는 역할을 한다.
또한, 상기 가산기(200)는 전단 블록인 곱셈기(1)로부터 설정된 갯수(N)의 실시간 데이터인 CDMA 데이터를 순차적으로 입력받음과 동시에 상기 임시레지스터(100)로부터 계속적으로 CDMA 누적된 데이터를 입력받으면, 그 두 데이터를 가산 처리한 후 상기 누적 메모리(300)에 저장하는 역할을 한다.
이때, 상기 곱셈기(1)는 설정 갯수(N)의 CDMA 데이터를 순차적으로 수신받음과 동시에 각각 PN(Pseudo Rendom Noise) 코드(Code)를 곱한 후 일정 주기마다 상기 가산기로 출력하는 곱셈기이다.
한편, 상기 누적 메모리(300)는 상기 가산기(200)를 통해 가산처리된 CDMA 누적 데이터를 수신받아 잠시 저장하다가 상기 제어부(400)로부터 리드 제어신호를 수신받으면 그 CDMA 누적 데이터를 상기 임시 레지스터(100)로 출력하는 한편, 상기 가산기(200)를 통해 가산처리된 최종 CDMA 누적 데이터를 수신받아 잠시 저장하다가 상기 제어부(400)로부터 최종 리드 제어신호를 수신받으면 그 최종 CDMA 누적 데이터를 다음 블록으로 출력하는 역할을 한다.
또한, 상기 제어부(400)는 상기 곱셈기(1)로부터 수신받은 설정 갯수(N)의 CDMA 데이터를 순차적으로 누적시키기 위해, 상기 임시 레지스터(100) 및 상기 누적 메모리(300)의 데이터 리드/라이트 제어동작을 수행하는 한편, 상기 가산기(200)를 통해 최종으로 누적된 CDMA 누적 데이터가 상기 누적 메모리(300)에 저장되면 이를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터(100)의 누적 데이터값을 "0"으로 리셋(Reset)시키는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 의한 CDMA 복조기에서의 메모리를 이용한 실시간 데이터 누적 방법에 대해 도 3을 참조하여 설명하기로 한다.
먼저, 상기 제어부(400)는 자신의 내부에 장착된 N 카운터(Counter)를 초기화시킨다(S1). 여기서, 상기 N 카운터는 설정 갯수(N)의 실시간 CDMA 데이터를 카운팅하는 카운터이다.
그런후, 상기 제어부(400)는 전단 블록인 상기 곱셈기(1)로부터 상기 가산기(200)로의 CDMA 데이터 입력 시점에서 상기 임시 레지스터(100)내에 저장된 CDMA 누적 데이터를 리드한 후 상기 가산기(200)로 출력한다(S2). 이때, 상기 제어부(400)가 상기 임시 레지스터(100)에 저장된 누적 데이터를 리드한 후 상기 가산기(200)로 전송하는 시점은 상기 곱셈기(1)로부터 상기 가산기(200)로의 실시간 CDMA 전송 주기 이내인 조건하에 상기 곱셈기(1)에서 출력한 소정 번째 CDMA 데이터가 상기 가산기(200)로 입력되는 시점보다 빠르거나 같아야 한다.
이어서, 상기 제어부(400)는 상기 N 카운터값을 "1" 카운트 증가시킨다(S3).
한편, 상기 가산기(200)는 전단 블록인 상기 곱셈기(1)로부터 설정 갯수(N)의 실시간 CDMA 데이터중 소정 번째 CDMA 데이터를 입력받음과 동시에 상기 임시 레지스터(100)로부터 CDMA 누적 데이터를 입력받으면, 그 두 데이터를 가산 처리하여 상기 누적 메모리(300)에 저장한다(S4). 이때, 상기 임시 레지스터(100)내 최초의 CDMA 누적 데이터값은 "0"으로 셋팅되어 있음으로, 상기 가산기(200)의 첫 번째 CDMA 데이터 덧셈 결과값은 "첫 번째 CDMA 데이터 + 0"이다.
그러면, 상기 제어부(400)는 현재 N 카운터의 값이 실시간 데이터의 총 갯수(N)값과 동일한지의 여부를 판단한다(S5).
이때, 상기 제 5 단계(S5)에서 현재 N 카운터의 값이 실시간 데이터의 총 갯수(N)값보다 적으면(NO), 즉 설정 갯수(N)의 CDMA 실시간 데이터 전체에 대한 누적 동작이 종료되지 않으면, 상기 제어부(400)는 상기 누적 메모리(300)에 저장된 누적 데이터를 리드하여 상기 임시 레시스터(100)에 라이트한 후 상기 제 2 단계(S2)로 진행한다. 한편, 상기 제 5 단계(S5)에서 현재 N 카운터의 값이 실시간 데이터의 총 갯수(N)값과 동일하면(YES), 즉 설정 갯수(N)의 CDMA 실시간 데이터 전체에 대한 누적 동작이 종료되면, 상기 제어부(400)는 상기 누적 메모리(300)에 저장된 최종 누적 데이터를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터(100)의 누적 데이터값을 "0"으로 리셋시킨다(S6).
따라서, 본 발명에 의하면 상기 곱셈기(1)로부터 수신받은 설정 갯수(N)의 CDMA 실시간 데이터를 모두 누적시킨 후 다음 블록으로 전송하는 것이다.
상술한 바와 같이 본 발명에 의한 메모리를 이용한 실시간 데이터 누적 장치 및 방법에 의하면, 간단한 하드웨어의 구현을 통해 특정 데이터의 누적값 계산을 손쉽게 수행할 수 있도록 해줌으로써, 시스템 설계상의 비용을 최소화시킴과 동시에 누적치 계산상의 부하를 줄여 준다는 효과가 있다.

Claims (2)

  1. 누적 데이터를 입력받아 잠시 저장하다가 리드 제어신호를 입력받으면 그 누적 데이터를 출력하는 임시 레지스터;
    전단 블록으로부터 설정된 갯수(N)의 실시간 데이터중 소정 번째 실시간 데이터를 입력받음과 동시에 상기 임시 레지스터로부터 누적 데이터를 입력받으면 그 두 데이터를 가산하여 출력하는 가산기;
    상기 가산기를 통해 가산처리된 누적 데이터를 수신받아 잠시 저장하다가 리드 제어신호를 수신받으면 그 누적 데이터를 상기 임시 레지스터로 출력하는 한편, 최종 리드 제어신호를 수신받으면 그 누적 데이터를 다음단 블록으로 전송하는 누적 메모리; 및
    설정 갯수(N)의 실시간 데이터를 순차적으로 누적시키기 위해 상기 임시 레지스터 및 누적 메모리의 데이터 리드/라이트 제어동작을 수행하는 한편, 상기 가산기를 통해 최종으로 누적된 누적 데이터가 상기 누적 메모리에 저장되면 이를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터를 리셋시키는 제어부로 구성된 것을 특징으로 하는 메모리를 이용한 실시간 데이터 누적 장치.
  2. 제어부가 내장된 N 카운터를 초기화시키는 제 1 단계;
    상기 제어부가 전단 블록으로부터 가산기로의 실시간 데이터 입력 시점에서임시 레지스터내에 저장된 누적 데이터를 리드한 후 가산기로 출력하는 제 2 단계;
    상기 제어부가 상기 N 카운터값을 "1" 카운트 증가시키는 제 3 단계;
    상기 가산기가 전단 블록으로부터 설정 갯수(N)의 실시간 데이터중 소정 번째 실시간 데이터를 입력받음과 동시에 상기 임시 레지스터로부터 누적 데이터를 입력받은 후, 그 두 데이터를 가산 처리하여 누적 메모리에 저장하는 제 4 단계;
    상기 제어부가 현재 N 카운터값이 실시간 데이터의 총 갯수(N)값과 동일한지의 여부를 판단하는 제 5 단계; 및
    상기 제 5 단계에서 현재 N 카운터값이 실시간 데이터의 총 갯수(N)값보다 적으면, 상기 제어부가 상기 누적 메모리에 저장된 누적 데이터를 리드하여 상기 임시 레시스터에 라이트한 후 상기 제 2 단계로 진행하는 한편, 현재 N 카운터값이 실시간 데이터의 총 갯수(N)값과 동일하면, 상기 제어부가 상기 누적 메모리에 저장된 최종 누적 데이터를 리드한 후 다음 블록으로 출력함과 동시에 상기 임시 레지스터의 누적 데이터값을 "0"으로 리셋시키는 제 6 단계로 이루어진 것을 특징으로 하는 메모리를 이용한 실시간 데이터 누적 방법.
KR10-2000-0070018A 2000-11-23 2000-11-23 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법 KR100390743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0070018A KR100390743B1 (ko) 2000-11-23 2000-11-23 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0070018A KR100390743B1 (ko) 2000-11-23 2000-11-23 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20020040100A KR20020040100A (ko) 2002-05-30
KR100390743B1 true KR100390743B1 (ko) 2003-07-10

Family

ID=19700929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070018A KR100390743B1 (ko) 2000-11-23 2000-11-23 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100390743B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049726Y2 (ko) * 1986-12-27 1992-03-11
JPH10178368A (ja) * 1996-12-19 1998-06-30 Fujitsu Ltd レイク合成回路
KR19980070299A (ko) * 1997-01-06 1998-10-26 이데이노브유끼 수신장치, 수신방법 및 무선시스템의 단말장치
JPH1155160A (ja) * 1997-07-31 1999-02-26 Hitachi Ltd スペクトル拡散受信機
JP2000312166A (ja) * 1999-04-28 2000-11-07 Ricoh Co Ltd Cdma通信方式における相関器及び復調回路
KR20010091140A (ko) * 2000-03-13 2001-10-23 서평원 통신 시스템의 수신기 및 그를 이용한 신호 복조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049726Y2 (ko) * 1986-12-27 1992-03-11
JPH10178368A (ja) * 1996-12-19 1998-06-30 Fujitsu Ltd レイク合成回路
KR19980070299A (ko) * 1997-01-06 1998-10-26 이데이노브유끼 수신장치, 수신방법 및 무선시스템의 단말장치
JPH1155160A (ja) * 1997-07-31 1999-02-26 Hitachi Ltd スペクトル拡散受信機
JP2000312166A (ja) * 1999-04-28 2000-11-07 Ricoh Co Ltd Cdma通信方式における相関器及び復調回路
KR20010091140A (ko) * 2000-03-13 2001-10-23 서평원 통신 시스템의 수신기 및 그를 이용한 신호 복조 방법

Also Published As

Publication number Publication date
KR20020040100A (ko) 2002-05-30

Similar Documents

Publication Publication Date Title
US9342478B2 (en) Processor with reconfigurable architecture including a token network simulating processing of processing elements
US20090216914A1 (en) Information Processing Apparatus and Information Processing Method
US20040100661A1 (en) Pixel block data generating device and pixel block data generating method
CN107870780B (zh) 数据处理装置和方法
US6546065B1 (en) Frame synchronous circuit
KR100390743B1 (ko) 메모리를 이용한 실시간 데이터 누적 장치 및 그 제어방법
JPH07253965A (ja) 積和演算器
CN115129297B (zh) 多点乘运算系统、方法、图形处理器、电子装置及设备
EP2133797A1 (en) Dma transfer device and method
US20030028571A1 (en) Real-time method for bit-reversal of large size arrays
CN109993274B (zh) 人工智能计算装置及相关产品
EP1055999A2 (en) Processor system with address coprocessor
US20040202373A1 (en) Method and apparatus to reduce the system load of motion estimation for dsp
CN113836481B (zh) 矩阵计算电路、方法、电子设备及计算机可读存储介质
JP2002009672A (ja) Cdmaシステムの時間有効な実時間相関器のためのセルサイズ増大
JP4052137B2 (ja) プリアンブルパス位置検出回路
KR0155516B1 (ko) 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치
CN115102524B (zh) 一种滤波器
JP4674709B2 (ja) 可変長フレームバッファ装置および可変長フレーム境界検索方法
RU2052898C1 (ru) Способ разнесенного приема данных
JP2001184302A (ja) バッファ制御回路
CN108536618B (zh) 厚度数据滤波方法、系统、装置及计算机可读存储介质
JP3125672B2 (ja) ディジタルフィルタ
JP2002368813A (ja) 遅延時間分布測定装置
CN117909266A (zh) 数据选择方法、装置、电路及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070628

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee