JP3434272B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3434272B2 JP3434272B2 JP2000324187A JP2000324187A JP3434272B2 JP 3434272 B2 JP3434272 B2 JP 3434272B2 JP 2000324187 A JP2000324187 A JP 2000324187A JP 2000324187 A JP2000324187 A JP 2000324187A JP 3434272 B2 JP3434272 B2 JP 3434272B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- forming
- insulating film
- trench
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title description 27
- 239000000758 substrate Substances 0.000 claims description 39
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
る方法に係り、さらに詳しくは、半導体基板に各個別素
子を形成した後に各個別素子を電気的に隔離することに
より、製品の信頼性を向上させた半導体素子を製造する
方法に関するものである。
最初の段階として半導体基板を活性領域及びフィールド
領域に分ける隔離工程を行った後、隔離工程を経て活性
領域と定義された半導体基板上にトランジスタのような
各個別素子を製造する。
マスクとして用いて半導体基板自体を熱酸化させるロコ
ス(LOCOS : local oxidation of silicon)工程が広く
使用されてきた。しかし、ロコス工程によるとバーズビ
ーク(bird's beak)が発生してしまい、フィールド領
域の面積が増大することにより素子の微細化に限界が生
じるという問題点があった。
工程を代替する素子隔離工程としてトレンチ隔離(STI
: shallow trench isolation)工程がある。トレンチ
隔離工程では、半導体基板内にトレンチを形成してその
内部に絶縁物質を埋め込ませることにより、フィールド
領域の大きさを目的とするトレンチの大きさに制限する
ため、前記ロコス工程に比べて半導体素子の微細化に有
利である。
上にトランジスタを形成する従来の半導体素子の製造方
法について説明する。
板1の上面にパッド酸化膜2及びシリコン窒化膜3を順
次に形成した後、シリコン窒化膜3の上面にモウト(mo
at)パターン4を形成し、そのモウトパターン4をマス
クとして用いたフォトエッチング工程によって露出され
たシリコン窒化膜3、パッド酸化膜2及び目的とする所
定の深さの半導体基板1をエッチングすることにより、
半導体基板1にトレンチ5を形成する。
(b)に示したようにトレンチ5の内壁にトレンチ熱酸
化膜6を形成した後、半導体基板1の上部全面に大気圧
化学気相蒸着(APCVD : atmospheric pressure chemica
l vapor deposition)によってトレンチ酸化膜7を厚く
形成してトレンチ5を埋め込む。続いて、トレンチ酸化
膜7の上面にモウトパターン4に比べて位相が180゜
反転されたリバースモウトパターン8を形成する。
クとして用いたフォトエッチング工程によって露出され
たトレンチ酸化膜7をエッチングして、その下部のシリ
コン窒化膜3を露出させる。そしてリバースモウトパタ
ーン8を除去した後、図1(c)に示したようにシリコ
ン窒化膜3をバッファー層とした化学機械的研磨工程
(CMP : chemical mechanical polishing)によってト
レンチ酸化膜7を平坦化させる。
ン窒化膜3を湿式エッチングして除去することによりト
レンチ隔離工程を完了する。続いて、半導体基板1内に
しきい電圧調節のためのイオン注入、パンチスルーを防
止するためのイオン注入、チャンネル領域形成のための
イオン注入及びウェル領域形成のためのイオン注入を行
う。
注入によって損傷されたパッド酸化膜2を除去し、半導
体基板1の活性領域にソース9a、ドレイン9b及びゲ
ート電極9cからなるモス(MOS : metal oxide semico
nductor)素子9を形成する。
子9を含んで半導体基板1の上部全面に絶縁膜10を形
成して、これを化学機械的に研磨して平坦化させる。
る説明を完了するが、それ以後はコンタクト工程などが
続けて行われるようになる。
導体素子の製造方法においては、図1(c)に示したよ
うにトレンチ内に埋め込まれたトレンチ酸化膜7を化学
機械的に研磨するが、このような化学機械的研磨工程で
はトーンオキサイド(torn oxide)が発生したりまたは
スクラッチが発生するという問題点があった。
めのものであり、その目的は、工程を単純化して素子の
製造原価を節減し、特に化学機械的研磨時に発生する工
程欠陥を防止することにより信頼性が向上した素子を製
造する方法を提供することにある。
するために本発明では、半導体基板に各個別素子を形成
して上部に絶縁膜を蒸着した後にトレンチを形成して各
個別素子を電気的に隔離することにより、製品の信頼性
が向上した半導体素子を製造することを特徴とする。す
なわち、請求項1に記載の発明は、半導体基板の上部に
ソース、ドレイン及びゲート電極を含む多数のモス素子
を形成する段階と、前記モス素子を含んで前記半導体基
板の上部に第1絶縁膜を形成する段階と、前記第1絶縁
膜を化学機械的に研磨して平坦化する段階と、前記各モ
ス素子の分離領域に該当する第1絶縁膜が露出されるよ
うに、前記第1絶縁膜の上部にモウト(moat)パターン
を形成する段階と、前記モウトパターンをマスクとして
用いて、前記露出された第1絶縁膜、前記露出された第
1絶縁膜下部の所定の深さの半導体基板をエッチングし
てトレンチを形成する段階、及び前記エッチングされた
半導体基板を含んで前記第1絶縁膜の上部に第2絶縁膜
を形成することによって前記トレンチを埋め込む段階を
含むことを特徴とする。
部にソース、ドレイン及びゲート電極を含む多数のモス
素子を形成する段階と、前記モス素子を含んで前記半導
体基板の上部に第1絶縁膜を形成する段階と、前記各モ
ス素子の分離領域に該当する第1絶縁膜が露出されるよ
うに、前記第1絶縁膜の上部にモウト(moat)パターン
を形成する段階と、前記モウトパターンをマスクとして
用いて、前記露出された第1絶縁膜、前記露出された第
1絶縁膜下部の所定の深さの半導体基板をエッチングし
てトレンチを形成する段階と、前記エッチングされた半
導体基板を含んで前記第1絶縁膜の上部に第2絶縁膜を
形成することによって前記トレンチを埋め込む段階、及
び前記第2絶縁膜を化学機械的に研磨して平坦化する段
階を含むことを特徴とする。
発明による半導体素子の製造方法の好ましい一実施例に
ついて説明する。
造する方法の工程を順次示した断面図である。
板21の上面にパッド酸化膜22を形成した後、半導体
基板内にしきい電圧調節のためのイオン注入、パンチス
ルーを防止するためのイオン注入、チャンネル領域形成
のためのイオン注入及びウェル領域形成のためのイオン
注入を行う。
ンを注入することにより、損傷されたパッド酸化膜22
を除去して、半導体基板21の上部全面にゲート酸化膜
23を形成し、ゲート酸化膜23上にソース24a、ド
レイン24b及びゲートポリ24cからなるモス素子2
4を形成した後、ソース24a及びドレイン24b領域
の上部のゲート酸化膜23を除去してゲートポリ24c
の下部にだけゲート酸化膜23を残す。これによりゲー
トポリ24cとゲート酸化膜23とからなるゲート電極
が完成される。
子24を含んで前記半導体基板21の上部全面に第1絶
縁膜25を形成した後、これを化学機械的に研磨して平
坦化させる。
子24の分離領域に該当する第1絶縁膜25が露出され
るように、第1絶縁膜25の上部にモウトパターン26
を形成する。
パターン26をマスクとしたフォトエッチング工程によ
って露出された第1絶縁膜25及びその下部の目的とす
る所定の深さの半導体基板21を順次にエッチングする
ことにより、半導体基板内にトレンチ27を形成した
後、モウトパターン26を除去する。続いて、トレンチ
27の内壁にトレンチ熱酸化膜28を形成する。
チ27を含んで第1絶縁膜25の上部に第2絶縁膜29
を形成してトレンチ27を埋め込み、これを化学機械的
に研磨して平坦化させる。これで本発明による半導体素
子の製造方法に対する説明を完了したが、これ以後には
コンタクト工程などが続いて行われるようになる。
の製造方法では半導体基板に各個別素子を形成した後に
トレンチを形成して各個別素子を電気的に隔離させるた
め、従来の半導体素子の製造方法に比べてシリコン窒化
膜形成段階、リバースモウトパターン形成段階、トレン
チ内に埋め込まれた絶縁膜の化学機械的研磨段階及びシ
リコン窒化膜除去段階を行う必要がない。従って、工程
が単純化されて半導体素子の製造原価を節減し得るとい
う効果がある。
てトレンチ内に埋め込まれた絶縁膜の化学機械的研磨段
階で発生していたトーンオキサイド及びスクラッチが防
止されるため、工程の信頼性及び収率を向上させるとい
う効果もある。
図である。
図であり、図1の続きを示す図である。
程図である。
程図であり、図3の続きを示す図である。
Claims (2)
- 【請求項1】半導体基板の上部にソース、ドレイン及び
ゲート電極を含む多数のモス素子を形成する段階と、 前記モス素子を含んで前記半導体基板の上部に第1絶縁
膜を形成する段階と、前記第1絶縁膜を化学機械的に研磨して平坦化する段階
と、 前記各モス素子の分離領域に該当する第1絶縁膜が露出
されるように、前記第1絶縁膜の上部にモウト(moat)
パターンを形成する段階と、 前記モウトパターンをマスクとして用いて、前記露出さ
れた第1絶縁膜、前記露出された第1絶縁膜下部の所定
の深さの半導体基板をエッチングしてトレンチを形成す
る段階、及び前記エッチングされた半導体基板を含んで
前記第1絶縁膜の上部に第2絶縁膜を形成することによ
って前記トレンチを埋め込む段階を含むことを特徴とす
る半導体素子の製造方法。 - 【請求項2】半導体基板の上部にソース、ドレイン及び
ゲート電極を含む多数のモス素子を形成する段階と、 前記モス素子を含んで前記半導体基板の上部に第1絶縁
膜を形成する段階と、 前記各モス素子の分離領域に該当する第1絶縁膜が露出
されるように、前記第1絶縁膜の上部にモウト(moat)
パターンを形成する段階と、 前記モウトパターンをマスクとして用いて、前記露出さ
れた第1絶縁膜、前記露出された第1絶縁膜下部の所定
の深さの半導体基板をエッチングしてトレンチを形成す
る段階と、 前記エッチングされた半導体基板を含んで前記第1絶縁
膜の上部に第2絶縁膜を形成することによって前記トレ
ンチを埋め込む段階、及び 前記第2絶縁膜を化学機械的
に研磨して平坦化する段階を含むことを特徴とする半導
体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990046407A KR20010038438A (ko) | 1999-10-25 | 1999-10-25 | 반도체 소자 제조방법 |
KR1999P-46407 | 1999-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156262A JP2001156262A (ja) | 2001-06-08 |
JP3434272B2 true JP3434272B2 (ja) | 2003-08-04 |
Family
ID=19616803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000324187A Expired - Fee Related JP3434272B2 (ja) | 1999-10-25 | 2000-10-24 | 半導体素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6340623B1 (ja) |
JP (1) | JP3434272B2 (ja) |
KR (1) | KR20010038438A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6420226B1 (en) * | 2001-12-12 | 2002-07-16 | Taiwan Semiconductor Manufacturing Company | Method of defining a buried stack capacitor structure for a one transistor RAM cell |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
US5472894A (en) | 1994-08-23 | 1995-12-05 | United Microelectronics Corp. | Method of fabricating lightly doped drain transistor device |
JP3180599B2 (ja) * | 1995-01-24 | 2001-06-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5879980A (en) * | 1997-03-24 | 1999-03-09 | Advanced Micro Devices, Inc. | Method of making static random access memory cell having a trench field plate for increased capacitance |
US6184105B1 (en) * | 1997-05-22 | 2001-02-06 | Advanced Micro Devices | Method for post transistor isolation |
US5972758A (en) | 1997-12-04 | 1999-10-26 | Intel Corporation | Pedestal isolated junction structure and method of manufacture |
US6020621A (en) | 1998-01-28 | 2000-02-01 | Texas Instruments - Acer Incorporated | Stress-free shallow trench isolation |
-
1999
- 1999-10-25 KR KR1019990046407A patent/KR20010038438A/ko not_active Application Discontinuation
-
2000
- 2000-10-20 US US09/693,466 patent/US6340623B1/en not_active Expired - Fee Related
- 2000-10-24 JP JP2000324187A patent/JP3434272B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6340623B1 (en) | 2002-01-22 |
KR20010038438A (ko) | 2001-05-15 |
JP2001156262A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5433794A (en) | Spacers used to form isolation trenches with improved corners | |
JP3489936B2 (ja) | Soi構造のmosトランジスタの製造方法 | |
JP2003188251A (ja) | トレンチ素子分離構造を有する半導体素子及びその製造方法 | |
US6784042B2 (en) | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
JPH11274290A (ja) | 半導体素子の製造方法 | |
US6372606B1 (en) | Method of forming isolation trenches in a semiconductor device | |
KR19980020105A (ko) | 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법 | |
US7691706B2 (en) | Method of fabricating a semiconductor device | |
JP2008537319A (ja) | 酸化膜のサイドウォールスペーサを有するシャロー・トレンチ・アイソレーション構造の製造法 | |
KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
JP3434272B2 (ja) | 半導体素子の製造方法 | |
US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
KR0161432B1 (ko) | 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법 | |
JP5194328B2 (ja) | 半導体装置及びその製造方法 | |
KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
JP2001185612A (ja) | Soiウェーハの製造方法 | |
JP2883242B2 (ja) | 半導体装置の製造方法 | |
US6239478B1 (en) | Semiconductor structure for a MOS transistor | |
KR100403317B1 (ko) | 반도체소자의 제조방법 | |
JPH11251318A (ja) | 半導体装置及びその製造方法 | |
KR20040002241A (ko) | 반도체소자의 소자분리막 형성방법 | |
JP3667907B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |