JP3434272B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP3434272B2
JP3434272B2 JP2000324187A JP2000324187A JP3434272B2 JP 3434272 B2 JP3434272 B2 JP 3434272B2 JP 2000324187 A JP2000324187 A JP 2000324187A JP 2000324187 A JP2000324187 A JP 2000324187A JP 3434272 B2 JP3434272 B2 JP 3434272B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
forming
insulating film
trench
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000324187A
Other languages
English (en)
Other versions
JP2001156262A (ja
Inventor
謹秀 朴
Original Assignee
亞南半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 亞南半導体株式会社 filed Critical 亞南半導体株式会社
Publication of JP2001156262A publication Critical patent/JP2001156262A/ja
Application granted granted Critical
Publication of JP3434272B2 publication Critical patent/JP3434272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を製造す
る方法に係り、さらに詳しくは、半導体基板に各個別素
子を形成した後に各個別素子を電気的に隔離することに
より、製品の信頼性を向上させた半導体素子を製造する
方法に関するものである。
【０００２】
【従来の技術】一般に半導体素子を製造するためには、
最初の段階として半導体基板を活性領域及びフィールド
領域に分ける隔離工程を行った後、隔離工程を経て活性
領域と定義された半導体基板上にトランジスタのような
各個別素子を製造する。
【０００３】半導体素子の隔離工程としては、窒化膜を
マスクとして用いて半導体基板自体を熱酸化させるロコ
ス（LOCOS : local oxidation of silicon）工程が広く
使用されてきた。しかし、ロコス工程によるとバーズビ
ーク（bird's beak）が発生してしまい、フィールド領
域の面積が増大することにより素子の微細化に限界が生
じるという問題点があった。
【０００４】このような問題点を克服するためのロコス
工程を代替する素子隔離工程としてトレンチ隔離（STI
: shallow trench isolation）工程がある。トレンチ
隔離工程では、半導体基板内にトレンチを形成してその
内部に絶縁物質を埋め込ませることにより、フィールド
領域の大きさを目的とするトレンチの大きさに制限する
ため、前記ロコス工程に比べて半導体素子の微細化に有
利である。
【０００５】以下、図１及び図２を参照して半導体基板
上にトランジスタを形成する従来の半導体素子の製造方
法について説明する。
【０００６】まず、図１（ａ）に示したように半導体基
板１の上面にパッド酸化膜２及びシリコン窒化膜３を順
次に形成した後、シリコン窒化膜３の上面にモウト（mo
at）パターン４を形成し、そのモウトパターン４をマス
クとして用いたフォトエッチング工程によって露出され
たシリコン窒化膜３、パッド酸化膜２及び目的とする所
定の深さの半導体基板１をエッチングすることにより、
半導体基板１にトレンチ５を形成する。
【０００７】その後にモウトパターン４を除去し、図１
（ｂ）に示したようにトレンチ５の内壁にトレンチ熱酸
化膜６を形成した後、半導体基板１の上部全面に大気圧
化学気相蒸着（APCVD : atmospheric pressure chemica
l vapor deposition）によってトレンチ酸化膜７を厚く
形成してトレンチ５を埋め込む。続いて、トレンチ酸化
膜７の上面にモウトパターン４に比べて位相が１８０゜
反転されたリバースモウトパターン８を形成する。
【０００８】その後、リバースモウトパターン８をマス
クとして用いたフォトエッチング工程によって露出され
たトレンチ酸化膜７をエッチングして、その下部のシリ
コン窒化膜３を露出させる。そしてリバースモウトパタ
ーン８を除去した後、図１（ｃ）に示したようにシリコ
ン窒化膜３をバッファー層とした化学機械的研磨工程
（CMP : chemical mechanical polishing）によってト
レンチ酸化膜７を平坦化させる。
【０００９】その後、図２（ａ）に示したようにシリコ
ン窒化膜３を湿式エッチングして除去することによりト
レンチ隔離工程を完了する。続いて、半導体基板１内に
しきい電圧調節のためのイオン注入、パンチスルーを防
止するためのイオン注入、チャンネル領域形成のための
イオン注入及びウェル領域形成のためのイオン注入を行
う。
【００１０】その後、図２（ｂ）に示したようにイオン
注入によって損傷されたパッド酸化膜２を除去し、半導
体基板１の活性領域にソース９ａ、ドレイン９ｂ及びゲ
ート電極９ｃからなるモス（MOS : metal oxide semico
nductor）素子９を形成する。
【００１１】その後、図２（ｃ）に示したようにモス素
子９を含んで半導体基板１の上部全面に絶縁膜１０を形
成して、これを化学機械的に研磨して平坦化させる。
【００１２】これで従来の半導体素子の製造方法に対す
る説明を完了するが、それ以後はコンタクト工程などが
続けて行われるようになる。
【００１３】
【発明が解決しようとする課題】前記のような従来の半
導体素子の製造方法においては、図１（ｃ）に示したよ
うにトレンチ内に埋め込まれたトレンチ酸化膜７を化学
機械的に研磨するが、このような化学機械的研磨工程で
はトーンオキサイド（torn oxide）が発生したりまたは
スクラッチが発生するという問題点があった。
【００１４】本発明は前記のような問題点を解決するた
めのものであり、その目的は、工程を単純化して素子の
製造原価を節減し、特に化学機械的研磨時に発生する工
程欠陥を防止することにより信頼性が向上した素子を製
造する方法を提供することにある。
【００１５】
【課題を解決するための手段】前記のような目的を達成
するために本発明では、半導体基板に各個別素子を形成
して上部に絶縁膜を蒸着した後にトレンチを形成して各
個別素子を電気的に隔離することにより、製品の信頼性
が向上した半導体素子を製造することを特徴とする。す
なわち、請求項１に記載の発明は、半導体基板の上部に
ソース、ドレイン及びゲート電極を含む多数のモス素子
を形成する段階と、前記モス素子を含んで前記半導体基
板の上部に第１絶縁膜を形成する段階と、前記第１絶縁
膜を化学機械的に研磨して平坦化する段階と、前記各モ
ス素子の分離領域に該当する第１絶縁膜が露出されるよ
うに、前記第１絶縁膜の上部にモウト（moat）パターン
を形成する段階と、前記モウトパターンをマスクとして
用いて、前記露出された第１絶縁膜、前記露出された第
１絶縁膜下部の所定の深さの半導体基板をエッチングし
てトレンチを形成する段階、及び前記エッチングされた
半導体基板を含んで前記第１絶縁膜の上部に第２絶縁膜
を形成することによって前記トレンチを埋め込む段階を
含むことを特徴とする。
【００１６】請求項２に記載の発明は、半導体基板の上
部にソース、ドレイン及びゲート電極を含む多数のモス
素子を形成する段階と、前記モス素子を含んで前記半導
体基板の上部に第１絶縁膜を形成する段階と、前記各モ
ス素子の分離領域に該当する第１絶縁膜が露出されるよ
うに、前記第１絶縁膜の上部にモウト（moat）パターン
を形成する段階と、前記モウトパターンをマスクとして
用いて、前記露出された第１絶縁膜、前記露出された第
１絶縁膜下部の所定の深さの半導体基板をエッチングし
てトレンチを形成する段階と、前記エッチングされた半
導体基板を含んで前記第１絶縁膜の上部に第２絶縁膜を
形成することによって前記トレンチを埋め込む段階、及
び前記第２絶縁膜を化学機械的に研磨して平坦化する段
階を含むことを特徴とする。
【００１７】
【発明の実施の形態】以下、添付した図面を参照して本
発明による半導体素子の製造方法の好ましい一実施例に
ついて説明する。
【００１８】図３及び図４は、本発明の半導体素子を製
造する方法の工程を順次示した断面図である。
【００１９】まず、図３（ａ）に示したように半導体基
板２１の上面にパッド酸化膜２２を形成した後、半導体
基板内にしきい電圧調節のためのイオン注入、パンチス
ルーを防止するためのイオン注入、チャンネル領域形成
のためのイオン注入及びウェル領域形成のためのイオン
注入を行う。
【００２０】その後、図３（ｂ）に示したように、イオ
ンを注入することにより、損傷されたパッド酸化膜２２
を除去して、半導体基板２１の上部全面にゲート酸化膜
２３を形成し、ゲート酸化膜２３上にソース２４ａ、ド
レイン２４ｂ及びゲートポリ２４ｃからなるモス素子２
４を形成した後、ソース２４ａ及びドレイン２４ｂ領域
の上部のゲート酸化膜２３を除去してゲートポリ２４ｃ
の下部にだけゲート酸化膜２３を残す。これによりゲー
トポリ２４ｃとゲート酸化膜２３とからなるゲート電極
が完成される。
【００２１】その後、図３（ｃ）に示したようにモス素
子２４を含んで前記半導体基板２１の上部全面に第１絶
縁膜２５を形成した後、これを化学機械的に研磨して平
坦化させる。
【００２２】その後、図４（ａ）に示したようにモス素
子２４の分離領域に該当する第１絶縁膜２５が露出され
るように、第１絶縁膜２５の上部にモウトパターン２６
を形成する。
【００２３】その後、図４（ｂ）に示したようにモウト
パターン２６をマスクとしたフォトエッチング工程によ
って露出された第１絶縁膜２５及びその下部の目的とす
る所定の深さの半導体基板２１を順次にエッチングする
ことにより、半導体基板内にトレンチ２７を形成した
後、モウトパターン２６を除去する。続いて、トレンチ
２７の内壁にトレンチ熱酸化膜２８を形成する。
【００２４】その後、図４（ｃ）に示したようにトレン
チ２７を含んで第１絶縁膜２５の上部に第２絶縁膜２９
を形成してトレンチ２７を埋め込み、これを化学機械的
に研磨して平坦化させる。これで本発明による半導体素
子の製造方法に対する説明を完了したが、これ以後には
コンタクト工程などが続いて行われるようになる。
【００２５】
【発明の効果】前記のように、本発明による半導体素子
の製造方法では半導体基板に各個別素子を形成した後に
トレンチを形成して各個別素子を電気的に隔離させるた
め、従来の半導体素子の製造方法に比べてシリコン窒化
膜形成段階、リバースモウトパターン形成段階、トレン
チ内に埋め込まれた絶縁膜の化学機械的研磨段階及びシ
リコン窒化膜除去段階を行う必要がない。従って、工程
が単純化されて半導体素子の製造原価を節減し得るとい
う効果がある。
【００２６】特に、従来の半導体素子の製造方法におい
てトレンチ内に埋め込まれた絶縁膜の化学機械的研磨段
階で発生していたトーンオキサイド及びスクラッチが防
止されるため、工程の信頼性及び収率を向上させるとい
う効果もある。
【図面の簡単な説明】
【図１】従来の半導体素子を製造する方法を示した工程
図である。
【図２】従来の半導体素子を製造する方法を示した工程
図であり、図１の続きを示す図である。
【図３】本発明に係る半導体素子の製造方法を示した工
程図である。
【図４】本発明に係る半導体素子の製造方法を示した工
程図であり、図３の続きを示す図である。
【符号の説明】
１、２１ 半導体基板 ２、２２ パッド酸化膜 ３ 窒化膜 ４、２６ モウトパターン ５、２７ トレンチ ６、２８ 熱酸化膜 ７ トレンチ酸化膜 ８ リバース ９、２４ モス素子 ９ａ、２４ａ ソース ９ｂ、２４ｂ ドレイン ９ｃ ゲート電極 １０ 絶縁膜 ２３ ゲート酸化膜 ２４ｃ ゲートポリ ２５ 第１絶縁膜 ２９ 第２絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/088 H01L 21/8234 H01L 21/76

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の上部にソース、ドレイン及び
    ゲート電極を含む多数のモス素子を形成する段階と、 前記モス素子を含んで前記半導体基板の上部に第１絶縁
    膜を形成する段階と、前記第１絶縁膜を化学機械的に研磨して平坦化する段階
    と、 前記各モス素子の分離領域に該当する第１絶縁膜が露出
    されるように、前記第１絶縁膜の上部にモウト（moat）
    パターンを形成する段階と、 前記モウトパターンをマスクとして用いて、前記露出さ
    れた第１絶縁膜、前記露出された第１絶縁膜下部の所定
    の深さの半導体基板をエッチングしてトレンチを形成す
    る段階、及び前記エッチングされた半導体基板を含んで
    前記第１絶縁膜の上部に第２絶縁膜を形成することによ
    って前記トレンチを埋め込む段階を含むことを特徴とす
    る半導体素子の製造方法。
  2. 【請求項２】半導体基板の上部にソース、ドレイン及び
    ゲート電極を含む多数のモス素子を形成する段階と、 前記モス素子を含んで前記半導体基板の上部に第１絶縁
    膜を形成する段階と、 前記各モス素子の分離領域に該当する第１絶縁膜が露出
    されるように、前記第１絶縁膜の上部にモウト（moat）
    パターンを形成する段階と、 前記モウトパターンをマスクとして用いて、前記露出さ
    れた第１絶縁膜、前記露出された第１絶縁膜下部の所定
    の深さの半導体基板をエッチングしてトレンチを形成す
    る段階と、 前記エッチングされた半導体基板を含んで前記第１絶縁
    膜の上部に第２絶縁膜を形成することによって前記トレ
    ンチを埋め込む段階、及び 前記第２絶縁膜を化学機械的
    に研磨して平坦化する段階を含むことを特徴とする半導
    体素子の製造方法。
JP2000324187A 1999-10-25 2000-10-24 半導体素子の製造方法 Expired - Fee Related JP3434272B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990046407A KR20010038438A (ko) 1999-10-25 1999-10-25 반도체 소자 제조방법
KR1999P-46407 1999-10-25

Publications (2)

Publication Number Publication Date
JP2001156262A JP2001156262A (ja) 2001-06-08
JP3434272B2 true JP3434272B2 (ja) 2003-08-04

Family

ID=19616803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324187A Expired - Fee Related JP3434272B2 (ja) 1999-10-25 2000-10-24 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6340623B1 (ja)
JP (1) JP3434272B2 (ja)
KR (1) KR20010038438A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420226B1 (en) * 2001-12-12 2002-07-16 Taiwan Semiconductor Manufacturing Company Method of defining a buried stack capacitor structure for a one transistor RAM cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5472894A (en) 1994-08-23 1995-12-05 United Microelectronics Corp. Method of fabricating lightly doped drain transistor device
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
US5879980A (en) * 1997-03-24 1999-03-09 Advanced Micro Devices, Inc. Method of making static random access memory cell having a trench field plate for increased capacitance
US6184105B1 (en) * 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US5972758A (en) 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6020621A (en) 1998-01-28 2000-02-01 Texas Instruments - Acer Incorporated Stress-free shallow trench isolation

Also Published As

Publication number Publication date
US6340623B1 (en) 2002-01-22
KR20010038438A (ko) 2001-05-15
JP2001156262A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
US5433794A (en) Spacers used to form isolation trenches with improved corners
JP3489936B2 (ja) Ｓｏｉ構造のｍｏｓトランジスタの製造方法
JP2003188251A (ja) トレンチ素子分離構造を有する半導体素子及びその製造方法
US6784042B2 (en) Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JPH11274290A (ja) 半導体素子の製造方法
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
KR19980020105A (ko) 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
US7691706B2 (en) Method of fabricating a semiconductor device
JP2008537319A (ja) 酸化膜のサイドウォールスペーサを有するシャロー・トレンチ・アイソレーション構造の製造法
KR19980063317A (ko) 반도체장치의 소자분리방법
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
JP3434272B2 (ja) 半導体素子の製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
KR0161432B1 (ko) 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법
JP5194328B2 (ja) 半導体装置及びその製造方法
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP2001185612A (ja) Ｓｏｉウェーハの製造方法
JP2883242B2 (ja) 半導体装置の製造方法
US6239478B1 (en) Semiconductor structure for a MOS transistor
KR100403317B1 (ko) 반도체소자의 제조방법
JPH11251318A (ja) 半導体装置及びその製造方法
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
JP3667907B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees