JP3434226B2 - Fixed lead frame and method of manufacturing the same - Google Patents
Fixed lead frame and method of manufacturing the sameInfo
- Publication number
- JP3434226B2 JP3434226B2 JP36584398A JP36584398A JP3434226B2 JP 3434226 B2 JP3434226 B2 JP 3434226B2 JP 36584398 A JP36584398 A JP 36584398A JP 36584398 A JP36584398 A JP 36584398A JP 3434226 B2 JP3434226 B2 JP 3434226B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- resin
- protrusion
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフェイスダウンボン
ディングにより製造される半導体装置に使用されるリー
ドフレーム及びその製造方法に関し、特にバンプ電極を
有する半導体チップを回路基板上の突起電極に直接接合
するフェイスダウンボンディングにより製造される半導
体装置に使用する樹脂によって固定されたリードフレー
ム及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame used in a semiconductor device manufactured by face-down bonding and a method for manufacturing the same, and more particularly to a face for directly bonding a semiconductor chip having bump electrodes to projecting electrodes on a circuit board. The present invention relates to a lead frame fixed to a resin used for a semiconductor device manufactured by down bonding and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】一般にフェイスダウンボンディングによ
り回路基板もしくはパッケージに半導体チップをマウン
トする場合は、バンプと呼ばれる電極をチップ表面に形
成し、パッケージ表面等に形成された電極との位置合わ
せを行い、熱、超音波または圧力などを加えて接合する
ことが多い。この場合、半導体チップ上に形成されるバ
ンプはハンダ、金、銀などの金属により形成されてい
る。一方、パッケージ等にはタングステンなどにより配
線が形成されているが、特にバンプと対応する位置の配
線部分にハンダ、金などでメッキされた電極が形成され
た誘電体基板、ガラスエポキシ基板、またはアルミナや
窒化アルミニウム等のセラミックパッケージ等が広く用
いられている。2. Description of the Related Art Generally, when mounting a semiconductor chip on a circuit board or a package by face-down bonding, electrodes called bumps are formed on the chip surface and aligned with the electrodes formed on the package surface, etc. In many cases, ultrasonic waves or pressure is applied for joining. In this case, the bumps formed on the semiconductor chip are made of metal such as solder, gold or silver. On the other hand, the wiring is formed on the package and the like by using tungsten or the like, and in particular, the dielectric substrate, the glass epoxy substrate, or the alumina in which the electrode plated with solder or gold is formed on the wiring portion corresponding to the bump. Ceramic packages such as aluminum and aluminum nitride are widely used.
【０００３】セラミックパッケージを用いた従来例につ
いて図７を用いての説明をする。セラミックパッケージ
７の表面にタングステン等により配線６が形成されてお
り、半導体チップ１のバンプ２と接続される部分には更
に金、ハンダなどのメッキが施されている。半導体チッ
プ１はフェイスダウンボンディングによりそのバンプ２
をパッケージ７に形成された配線６のあらかじめ金等に
よりメッキされた部分と位置合わせを行った後、熱等を
加えて接合したデバイスである。A conventional example using a ceramic package will be described with reference to FIG. The wiring 6 is formed of tungsten or the like on the surface of the ceramic package 7, and the portion of the semiconductor chip 1 connected to the bump 2 is further plated with gold, solder or the like. The semiconductor chip 1 is bumped 2 by face down bonding.
Is aligned with a portion of the wiring 6 formed in the package 7 which is previously plated with gold or the like, and is then bonded by applying heat or the like.
【０００４】[0004]
【発明が解決しようとする課題】バンプ２を形成した半
導体チップ１を、フェイスダウンボンディングにより回
路基板もしくはセラミックパッケージ７に搭載する場
合、半導体チップ１内のすべてのバンプ２が均一に加圧
されて回路基板またはパッケージ７の電極と完全に接合
する必要がある。そのためには、回路基板またはパッケ
ージの配線６とバンプ２との接合面、つまり半導体チッ
プ１のチップ搭載エリア内の平坦性が非常に重要であ
る。特に、極小のバンプ２が形成された半導体チップ１
の場合は、その接合強度を確保する為に回路基板または
パッケージ７の半導体チップを搭載するチップ搭載エリ
ア内の平坦性が±１０μｍ以下であることが必要不可欠
となる。When the semiconductor chip 1 on which the bumps 2 are formed is mounted on the circuit board or the ceramic package 7 by face down bonding, all the bumps 2 in the semiconductor chip 1 are uniformly pressed. It must be completely bonded to the circuit board or the electrodes of the package 7. For that purpose, the flatness of the joint surface between the wiring 6 of the circuit board or package and the bump 2, that is, the flatness in the chip mounting area of the semiconductor chip 1 is very important. Particularly, the semiconductor chip 1 on which the extremely small bumps 2 are formed
In this case, in order to secure the bonding strength, it is essential that the flatness within the chip mounting area for mounting the semiconductor chip of the circuit board or the package 7 is ± 10 μm or less.
【０００５】しかしながら、従来半導体デバイスのアセ
ンブリに使用される回路基板もしくはセラミックパッケ
ージ７等の平坦性は必ずしも十分ではない。また、製造
工程でのパッケージ７等の製品バラツキも比較的大き
い。このことが、半導体チップのバンプ２と回路基板等
の配線６との非接触、もしくは接合強度不足などの不良
を誘発する原因になっていた。このことにより、半導体
チップ１は電気的に十分な接合がなされないだけでな
く、半導体チップ１から発生する熱をセラミックパッケ
ージ７等に十分放熱できないという問題点があった。However, the flatness of the circuit board or the ceramic package 7 or the like conventionally used for assembly of semiconductor devices is not always sufficient. Further, product variations such as the package 7 in the manufacturing process are relatively large. This has been a cause of causing defects such as non-contact between the bumps 2 of the semiconductor chip and the wiring 6 of the circuit board or the like, or insufficient bonding strength. Due to this, not only is the semiconductor chip 1 not sufficiently electrically joined, but there is also the problem that the heat generated from the semiconductor chip 1 cannot be sufficiently radiated to the ceramic package 7 or the like.
【０００６】また、金属であるリードフレームに対し直
接半導体チップをフェイスダウンボンディングした場
合、半導体チップの材料であるＧａＡｓ、シリコン等と
リードフレームの材料である金属との熱膨張係数の違い
により、フェイスダウンボンディング後の冷却時または
その他の熱履歴によりリードフレームに変形が生じやす
くなるので、バンプ２とリードフレームとの接合面で断
線が生じやすくなる。また、ハンドリング時に加わる外
部応力等によっても容易に接合面の断線が起こりやすい
という問題もあった。Further, when a semiconductor chip is directly face-down bonded to a lead frame which is a metal, due to a difference in thermal expansion coefficient between GaAs and silicon which are materials of the semiconductor chip and a metal which is a material of the lead frame, the face is bonded. Since the lead frame is likely to be deformed during cooling after down bonding or due to other heat history, disconnection is likely to occur at the joint surface between the bump 2 and the lead frame. In addition, there is a problem that the bonding surface is easily broken due to external stress applied during handling.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の固定リードフレームは、表面にバ
ンプが形成された半導体チップが直接接合される固定リ
ードフレームであって、突起を有するリードフレームの
該突起の周辺部に前記半導体チップと同程度の熱膨張係
数を有する樹脂が埋め込まれることによって表面が平坦
になっていることを特徴としている。また、請求項２に
記載の半導体装置は、請求項１記載の固定リードフレー
ムの前記突起電極に前記半導体チップの表面に形成され
たバンプを直接接合したことを特徴としている。In order to solve the above problems, the fixed lead frame according to claim 1 is a fixed lead frame to which a semiconductor chip having bumps formed on its surface is directly bonded, A resin having a coefficient of thermal expansion similar to that of the semiconductor chip is embedded in the peripheral portion of the protrusion of the lead frame having a flat surface. The semiconductor device according to a second aspect is characterized in that the bump formed on the surface of the semiconductor chip is directly bonded to the protruding electrode of the fixed lead frame according to the first aspect.
【０００８】上記構成によれば、固定リードフレームの
突起の周辺に樹脂を注入することによってリードフレー
ムを固定してから、半導体チップをフェイスダウンボン
ディング接合すれば、熱膨張係数の違いによりリードフ
レームとバンプの接合面にかかる熱ストレスを緩和でき
る。また、固定リードフレームの半導体チップ搭載エリ
アを平坦にできるので、半導体チップ表面に形成された
すべてのバンプを固定リードフレームに確実に接続する
ことができる。更に、後工程の作業ハンドリング中に外
部からの衝撃などで接合面が剥離、もしくは断線する危
険性も非常に少ない。According to the above structure, if the lead frame is fixed by injecting resin around the protrusions of the fixed lead frame and then the semiconductor chip is face-down bonded, the lead frame and the lead frame are different due to the difference in thermal expansion coefficient. The thermal stress on the bonding surface of the bump can be relieved. Further, since the semiconductor chip mounting area of the fixed lead frame can be made flat, all the bumps formed on the surface of the semiconductor chip can be surely connected to the fixed lead frame. Furthermore, the risk of peeling or breaking of the joint surface due to external impact during the handling of the work in the subsequent process is very small.
【０００９】また、請求項３に記載の固定リードフレー
ムの製造方法は、半導体チップのバンプが接合されるリ
ードフレームの部位のみに突起を形成する工程と、リー
ドフレームの上記突起の周辺部に前記半導体チップと同
程度の熱膨張率を有する樹脂を前記突起と同じ高さまで
注入することによって表面を平坦にする工程とからなる
ことを特徴としている。According to a third aspect of the present invention, there is provided a method of manufacturing a fixed lead frame, wherein a step of forming a protrusion only on a portion of the lead frame to which a bump of a semiconductor chip is bonded, and a portion of the lead frame around the protrusion are formed. It is characterized in that it comprises a step of making the surface flat by injecting a resin having a thermal expansion coefficient similar to that of the semiconductor chip to the same height as the protrusion.
【００１０】上記製造方法によって突起を有し、かつ半
導体チップのボンディングエリア内の表面の平坦性を十
分に確保したリードフレームを容易に製造することがで
きる。By the above-described manufacturing method, a lead frame having protrusions and having a sufficiently flat surface in the bonding area of the semiconductor chip can be easily manufactured.
【００１１】[0011]
【発明の実施の形態】以下、本発明を図面に示した実施
の形態に基づいて詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below in detail based on the embodiments shown in the drawings.
【００１２】図１（ａ）は本発明の実施の形態の突起を
有するリードフレームの平面図、同（ｂ）は同（ａ）の
Ｂ−Ｂ断面図、図２は金型を使用して本発明のリードフ
レームに樹脂を注入する場合の断面図、図３（ａ）は本
発明の突起を有するリードフレームの半導体チップ搭載
エリアに樹脂を注入して平坦化した固定リードフレーム
の平面図、同（ｂ）は同（ａ）のＣ−Ｃ断面図、図４
（ａ）は本発明の固定リードフレームに半導体チップを
直接接合した後の平面図、同（ｂ）は同（ａ）のＤ−Ｄ
断面図、図５（ａ）は本発明の固定リードフレームに直
接接合した半導体チップを樹脂封止した後の平面図、同
（ｂ）は同（ａ）のＥ−Ｅ断面図、図６（ａ）は本発明
の固定リードフレーム（樹脂封止パッケージに使用され
る半導体デバイス用のリードフレームの開口部または凹
部に樹脂を注入して固定したリードフレーム）を使用し
て製造したデバイスの平面図、同（ｂ）は同（ａ）のＦ
−Ｆ断面図である。FIG. 1A is a plan view of a lead frame having protrusions according to an embodiment of the present invention, FIG. 1B is a sectional view taken along line BB of FIG. 1A, and FIG. FIG. 3A is a cross-sectional view of the lead frame of the present invention in which resin is injected, and FIG. 3A is a plan view of a fixed lead frame obtained by injecting resin into the semiconductor chip mounting area of the lead frame having the protrusions of the present invention to flatten it. 4B is a sectional view taken along line CC of FIG.
(A) is a plan view after a semiconductor chip is directly bonded to the fixed lead frame of the present invention, and (b) is DD of the same (a).
Sectional view, FIG. 5A is a plan view after the semiconductor chip directly bonded to the fixed lead frame of the present invention is resin-sealed, FIG. 5B is a sectional view taken along line EE of FIG. a) is a plan view of a device manufactured by using the fixed lead frame of the present invention (a lead frame in which a resin is injected and fixed into an opening or a recess of a lead frame for a semiconductor device used for a resin-sealed package). , (B) is the same as (a) F
It is a -F sectional view.
【００１３】図１乃至図６において、１は半導体チッ
プ、２は半導体チップの表面に形成された金またはハン
ダ等のバンプ、３はリードフレーム、３ａはリードフレ
ームの突起、３ｂはリード、４はリードフレーム固定樹
脂、５は封止用樹脂、６はセラミックパッケージの配
線、７はセラミックパッケージ、８は樹脂注入金型、９
はリードフレームに設けられた凹部または開口部であ
る。In FIGS. 1 to 6, 1 is a semiconductor chip, 2 is a bump such as gold or solder formed on the surface of the semiconductor chip, 3 is a lead frame, 3a is a protrusion of the lead frame, 3b is a lead, and 4 is a lead. Lead frame fixing resin, 5 sealing resin, 6 ceramic package wiring, 7 ceramic package, 8 resin injection mold, 9
Is a recess or opening provided in the lead frame.
【００１４】また、リード３ｂは銅合金または鉄合金等
の半導体用リードフレームの所定部分を切断して形成さ
れているものであって、その先端部には突起３ａを有し
ている。リード３ｂのチップ搭載エリアは、突起３ａの
周辺の凹部および開口部を突起３ａの高さまで樹脂４で
埋められてその表面が平坦になっており、突起３ａの表
面のみが露出した構造となっている。The lead 3b is formed by cutting a predetermined portion of a semiconductor lead frame such as a copper alloy or an iron alloy, and has a protrusion 3a at its tip. The chip mounting area of the lead 3b has a structure in which the recesses and openings around the protrusion 3a are filled with the resin 4 up to the height of the protrusion 3a and the surface is flat, and only the surface of the protrusion 3a is exposed. There is.
【００１５】ここで、使用する樹脂としては、加熱また
は冷却過程において半導体チップ１と樹脂４が同程度に
伸縮すればリードフレームとバンプとの接合面にかかる
応力を少なくすることができるので、半導体チップの熱
膨張率と同程度の熱膨張率をもつ樹脂が望ましい。例え
ば、半導体チップの基板がＧａＡｓの場合、トランスフ
ァモールド用樹脂（日立化成「ＣＥＬ９２００」等）が
望ましい。更に、半導体チップ１のバンプ２がリード３
ｂの突起３ａにフェイスダウンボンディングにより直接
接合され、更にモールドパッケージ用樹脂で封止されて
いる。この構造を有する半導体デバイスでは、半導体チ
ップ１内のすべてのバンプ２が均一に加圧されて、本発
明に係る固定リードフレーム３と接合される。Here, as the resin to be used, if the semiconductor chip 1 and the resin 4 expand and contract to the same extent during the heating or cooling process, the stress applied to the joint surface between the lead frame and the bump can be reduced, so that the semiconductor A resin having a thermal expansion coefficient similar to that of the chip is desirable. For example, when the substrate of the semiconductor chip is GaAs, transfer molding resin (Hitachi Kasei “CEL9200” or the like) is preferable. Further, the bump 2 of the semiconductor chip 1 is connected to the lead 3
It is directly joined to the protrusion 3a of b by face-down bonding and is further sealed with a resin for mold package. In the semiconductor device having this structure, all the bumps 2 in the semiconductor chip 1 are uniformly pressed and bonded to the fixed lead frame 3 according to the present invention.
【００１６】次に、本発明に係る半導体デバイスの製造
方法を図１から図６を用いて説明する。Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS.
【００１７】通常樹脂封止パッケージに用いる半導体デ
バイス用のリードフレームは圧延などにより素材を加工
して形成されるため、非常に良好な平坦性を持ってい
る。更に、エッチングまたはパンチング金型によるプレ
スでの打ち抜き加工後でも、その平坦性はセラミック等
と比べて非常に良好である。そこで、まず銅合金や鉄合
金のリードフレーム素材であって、通常使用されるリー
ドフレームの約２倍程度の厚さを有する素材を、エッチ
ングまたはパンチング金型によるプレスにより抜き加工
することによって開口部９を有するリードフレームを製
造する（図１）。Since a lead frame for a semiconductor device, which is usually used for a resin-sealed package, is formed by processing a material by rolling or the like, it has very good flatness. Further, even after punching with a press using an etching or punching die, the flatness thereof is much better than that of ceramic or the like. Therefore, first, a copper alloy or iron alloy lead frame material having a thickness about twice that of a lead frame that is normally used is punched by etching or pressing with a punching die to form an opening. A lead frame having 9 is manufactured (FIG. 1).
【００１８】この時、リードフレーム素材は良好な厚み
の均一性を持っている為、リードフレームのチップ搭載
エリアについては厚さ方向の加工はなるべく避けた方
が、フェイスボンディング時に、より良好な接合強度が
得られる。At this time, since the lead frame material has good thickness uniformity, it is better to avoid processing in the thickness direction of the chip mounting area of the lead frame as much as possible in face bonding. Strength is obtained.
【００１９】次に、上記リードフレームの半導体チップ
１のバンプ２を直接接合する部分のみをマスクして、マ
スクされていない部分を通常使用されるリードフレーム
の厚さまでエッチングする。この結果、図１に示すよう
に突起３ａを有するリードフレーム３が形成される。Then, only the portion of the lead frame to which the bumps 2 of the semiconductor chip 1 are directly bonded is masked, and the unmasked portion is etched to the thickness of the lead frame normally used. As a result, the lead frame 3 having the protrusions 3a is formed as shown in FIG.
【００２０】次に、図２に示すようにリードフレーム３
を金型８で挟んで固定し、突起３ａの周辺の凹部および
開口部９に樹脂４を注入する。この結果、半導体チップ
１搭載エリア内においてはリードフレームの突起以外の
部分は完全に樹脂４で覆われ、突起３ａの表面のみ露出
する平坦な形状の固定リードフレームとなる（図３）。
この時の樹脂４の形状については、チップ搭載エリア以
外は必ずしも平坦である必要はないが、少なくともチッ
プ搭載エリアについてはフレームの厚み以上に樹脂を介
在させると平坦性が悪くなり接合不良の原因となりやす
い。Next, as shown in FIG. 2, the lead frame 3
Is fixed by being sandwiched by a metal mold 8, and a resin 4 is injected into a recess and an opening 9 around the protrusion 3a. As a result, in the area where the semiconductor chip 1 is mounted, the portions other than the protrusions of the lead frame are completely covered with the resin 4, and the fixed lead frame has a flat shape in which only the surfaces of the protrusions 3a are exposed (FIG. 3).
At this time, the shape of the resin 4 does not necessarily have to be flat except for the chip mounting area. However, if resin is interposed more than the thickness of the frame in at least the chip mounting area, the flatness becomes poor and causes a bonding failure. Cheap.
【００２１】次に、樹脂を十分に硬化させた固定リード
フレーム３をブラスター処理することにより、樹脂の回
り込みなどで発生する薄バリ等を剥離し、少なくとも固
定リードフレーム３の突起にバンプとのボンディングを
容易にするためのハンダ、金、銀等のメッキ処理、また
はディップ処理などを施してもよい（図示せず）。Next, the fixed lead frame 3 in which the resin has been sufficiently cured is subjected to a blaster treatment to remove thin burrs and the like caused by the wraparound of the resin, and at least the protrusion of the fixed lead frame 3 is bonded to a bump. A plating treatment of solder, gold, silver or the like for facilitating the process, or a dip treatment may be applied (not shown).
【００２２】次に、あらかじめ半導体チップ１の表面に
形成されたバンプ２を固定リードフレーム３の突起３ａ
の位置に位置合わせを行い、熱圧着などの方法でフェイ
スダウンボンディングによって直接接続する。尚、場合
によっては従来技術を用いて半導体チップ１と固定リー
ドフレーム３との隙間にアンダーフィル樹脂を注入して
もよい。Next, the bumps 2 previously formed on the surface of the semiconductor chip 1 are fixed to the protrusions 3a of the fixed lead frame 3.
Align with the position of and connect directly by face-down bonding by a method such as thermocompression bonding. In some cases, the underfill resin may be injected into the gap between the semiconductor chip 1 and the fixed lead frame 3 by using the conventional technique.
【００２３】その後、固定リードフレーム３にフェイス
ダウンボンディングされた半導体チップ１を完全にモー
ルド樹脂５で覆って封止を行う（図５）。最後に、固定
リードフレームからリード３ｂを切断し、デバイスが完
成する（図６）。After that, the semiconductor chip 1 face-down bonded to the fixed lead frame 3 is completely covered with the molding resin 5 for sealing (FIG. 5). Finally, the lead 3b is cut from the fixed lead frame to complete the device (FIG. 6).
【００２４】[0024]
【発明の効果】以上、詳細に説明したように、半導体チ
ップ１をフェイスダウンボンディングにより直接接続す
るリードフレームとして、本発明の固定リードフレーム
３を用いることにより、半導体チップ１内のすべてのバ
ンプ２が均一に加圧されて固定リードフレーム３の突起
３ａに接合することができる。このことにより、フェイ
スダウンボンディングの歩留まりが向上する。また、接
合強度が増すため、後工程の作業ハンドリング中に外部
からのショックなどで接合面で剥離、もしくは断線する
危険性も非常に少なく信頼性が向上する。更に、半導体
チップ１からの発熱をリードフレームに放熱しやすくな
る。As described above in detail, by using the fixed lead frame 3 of the present invention as a lead frame for directly connecting the semiconductor chip 1 by face-down bonding, all the bumps 2 in the semiconductor chip 1 are used. Can be uniformly pressed and bonded to the protrusion 3a of the fixed lead frame 3. This improves the yield of face-down bonding. Further, since the bonding strength is increased, the risk of peeling or disconnection at the bonding surface due to an external shock during the handling of the work in the subsequent process is very small, and the reliability is improved. Further, the heat generated from the semiconductor chip 1 can be easily radiated to the lead frame.
【００２５】更に、本発明の製造方法を用いることによ
り、上記固定リードフレームを、簡便かつ安価に得るこ
とが可能となる。Further, by using the manufacturing method of the present invention, the fixed lead frame can be obtained easily and at low cost.
【図１】（ａ）は本発明の実施の形態の突起を有するリ
ードフレームの平面図、（ｂ）はその断面図である。FIG. 1A is a plan view of a lead frame having protrusions according to an embodiment of the present invention, and FIG. 1B is a sectional view thereof.
【図２】金型を使用して本発明のリードフレームに樹脂
を注入する場合の断面図である。FIG. 2 is a cross-sectional view when a resin is injected into the lead frame of the present invention using a mold.
【図３】（ａ）は本発明の突起を有するリードフレーム
の半導体チップ搭載エリアに樹脂を注入して平坦化した
固定リードフレームの平面図、（ｂ）はその断面図であ
る。3A is a plan view of a fixed lead frame in which a resin is injected into a semiconductor chip mounting area of a lead frame having protrusions of the present invention to be flattened, and FIG. 3B is a sectional view thereof.
【図４】（ａ）は本発明の固定リードフレームに半導体
チップを直接接合した後の平面図、（ｂ）はその断面図
である。4A is a plan view after a semiconductor chip is directly bonded to the fixed lead frame of the present invention, and FIG. 4B is a sectional view thereof.
【図５】（ａ）は本発明の固定リードフレームに直接接
合した半導体チップを樹脂封止した後の平面図、（ｂ）
はその断面図である。FIG. 5A is a plan view of a semiconductor chip directly bonded to a fixed lead frame of the present invention after resin-sealing, and FIG.
Is a sectional view thereof.
【図６】（ａ）は半導体デバイスを本発明の固定リード
フレームから切断した後の平面図、（ｂ）はその断面図
である。FIG. 6A is a plan view after cutting the semiconductor device from the fixed lead frame of the present invention, and FIG. 6B is a sectional view thereof.
【図７】セラミックパッケージを用いた従来例である。FIG. 7 is a conventional example using a ceramic package.
１ 半導体チップ ２ 半導体チップの表面に形成されたバンプ ３ リードフレーム ３ａ 突起 ３ｂ リード ４ リードフレーム固定樹脂 ５ 封止用樹脂 ６ セラミックパッケージの配線 ７ セラミックパッケージ ８ 樹脂注入金型 ９ リードフレームに設けられた凹部または開口部 1 semiconductor chip 2 Bumps formed on the surface of semiconductor chips 3 lead frame 3a protrusion 3b lead 4 Lead frame fixing resin 5 Sealing resin 6 Ceramic package wiring 7 Ceramic package 8 Resin injection mold 9 Recesses or openings provided in the lead frame
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/14 H01L 23/50 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/14 H01L 23/50
Claims (3)
が直接接合される固定リードフレームであって、突起を
有するリードフレームの該突起の周辺部に前記半導体チ
ップと同程度の熱膨張係数を有する樹脂が埋め込まれる
ことによって表面が平坦になっていることを特徴とする
固定リードフレーム。1. A fixed lead frame to which a semiconductor chip having a bump formed on its surface is directly bonded, wherein a peripheral portion of the protrusion of a lead frame having a protrusion has a thermal expansion coefficient similar to that of the semiconductor chip. A fixed lead frame whose surface is made flat by embedding resin.
記突起に前記半導体チップの表面に形成されたバンプを
直接接合したことを特徴とする半導体装置。2. A semiconductor device, wherein bumps formed on the surface of the semiconductor chip are directly bonded to the protrusions of the fixed lead frame according to claim 1.
ドフレームの部位のみに突起を形成する工程と、リード
フレームの上記突起の周辺部に前記半導体チップと同程
度の熱膨張率を有する樹脂を前記突起と同じ高さまで注
入することによって表面を平坦にする工程とからなるこ
とを特徴とする、請求項１記載の固定リードフレームの
製造方法。3. A step of forming a protrusion only on a portion of a lead frame to which a bump of a semiconductor chip is joined, and a resin having a coefficient of thermal expansion similar to that of the semiconductor chip is provided on a peripheral portion of the protrusion of the lead frame. 2. The method for manufacturing a fixed lead frame according to claim 1, further comprising the step of flattening the surface by injecting to the same height as the protrusion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36584398A JP3434226B2 (en) | 1998-12-24 | 1998-12-24 | Fixed lead frame and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36584398A JP3434226B2 (en) | 1998-12-24 | 1998-12-24 | Fixed lead frame and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188307A JP2000188307A (en) | 2000-07-04 |
| JP3434226B2 true JP3434226B2 (en) | 2003-08-04 |
Family
ID=18485261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36584398A Expired - Fee Related JP3434226B2 (en) | 1998-12-24 | 1998-12-24 | Fixed lead frame and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3434226B2 (en) |
-
1998
- 1998-12-24 JP JP36584398A patent/JP3434226B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188307A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP2840316B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3022393B2 (en) | Semiconductor device, lead frame, and method of manufacturing semiconductor device | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US6635963B2 (en) | Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JPH09213826A (en) | Package | |
| US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JPH098186A (en) | Semiconductor integrated circuit device and its manufacture | |
| JP3427492B2 (en) | Semiconductor device with convex heat sink and method of manufacturing the convex heat sink | |
| JPH0722454A (en) | Semiconductor integrated circuit device | |
| JP3434226B2 (en) | Fixed lead frame and method of manufacturing the same | |
| JP3232698B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2000196005A (en) | Semiconductor device | |
| JPH06209071A (en) | Resin sealed type semiconductor device and its manufacture | |
| JP2551243B2 (en) | Semiconductor device | |
| JPH09199631A (en) | Structure and fabrication method of semiconductor device | |
| JPH06350009A (en) | Manufacture of semiconductor device and lead frame | |
| JPH07240441A (en) | Bonding of semiconductor device | |
| KR200179421Y1 (en) | Stack semiconductor package | |
| JPH08250545A (en) | Semiconductor device and manufacture thereof | |
| JP2001257305A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH05275570A (en) | Semiconductor device | |
| JPH0992767A (en) | Compound lead frame and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |