JP3429161B2 - プリディストーション回路 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、増幅器が発生する
歪に対応した歪を増幅器の入力信号に重畳して増幅器に
入力することで、増幅器から出力される歪を相殺させる
プリディストーション回路に関する。 【０００２】 【従来の技術】従来より、この種のプリディストーショ
ン回路は、例えば、図３に示すように、分配器５２で入
力信号を２系統に分配し、一方の経路には、入力信号を
１８０度遅延させる遅延線路５４を設け、他方の経路に
は、入力信号に対応した歪信号を発生する歪発生回路５
６を設け、これら各経路を通過した信号を混合器５８で
混合して、後段の増幅器ＡＭＰに入力するように構成さ
れている。 【０００３】つまり、従来のプリディストーション回路
では、歪発生回路５６により、後段の増幅器ＡＭＰが入
力信号を受けて発生する歪と同レベルで同位相の歪信号
を生成し、この歪信号と、遅延線路５４にて１８０度遅
延させた入力信号とを合成して、増幅器ＡＭＰに入力す
ることにより、増幅器ＡＭＰの増幅動作によって生成さ
れる歪を、入力信号に合成した歪信号にて相殺させ、増
幅器ＡＭＰから出力される歪を抑制するのである。 【０００４】 【発明が解決しようとする課題】ところが、従来のプリ
ディストーション回路では、歪発生回路５６に、歪発生
素子としてダイオードを使用した回路が使用されている
ため、歪発生回路５６にて生成される歪信号が温度によ
って大きく変化し、例えば、共同受信システムの幹線増
幅器等、温度変化の大きい環境下で使用される増幅器に
は適用し難く、また、適用する場合には、別に温度補償
用の回路を用けなければならないという問題があった。 【０００５】一方、こうした問題を解決するために、特
開昭５５−４１０２号公報には、歪発生回路に、プッシ
ュプル増幅回路を利用することが記載されている。つま
り、プッシュプル増幅回路では、その動作電圧を調整し
たり、プッシュプル接続されたトランジスタに流す電流
を非対称とすることにより、２次歪や３次歪の信号レベ
ルを任意に設定できるので、歪発生回路にプッシュプル
増幅回路を用いることにより、増幅器に対応した所望の
歪を温度変化の影響を受けることなく安定して生成でき
るようにするのである。 【０００６】しかし、この提案のように、プッシュプル
増幅回路をプリディストーション回路の歪発生回路に利
用した場合、入力信号の周波数が低い場合には問題ない
が、入力信号の周波数が高くなると、プッシュプル増幅
回路自体の周波数特性によって、生成した歪の位相が入
力信号からずれてしまい、後段の増幅器が発生する歪と
一致させることができなくなるといった問題があった。 【０００７】つまり、上記提案のプッシュプル増幅回路
を歪発生回路として使用したプリディストーション回路
では、例えば、共同受信システムの増幅器のように、数
十ＭＨｚ〜数百ＭＨｚ帯の周波数領域で、テレビ放送信
号等の多数の高周波信号を多重伝送するシステムにおい
て使用される増幅器の歪を、良好に抑制することができ
ないのである。 【０００８】本発明は、こうした問題に鑑みなされたも
のであり、上記のように高周波信号を増幅する増幅器で
あっても、その増幅器が発生する歪を、温度変化に影響
されることなく安定して抑制することができ、しかも、
簡単な回路構成で実現できるプリディストーション回路
を提供することを目的とする。 【０００９】 【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載のプリディストーション回
路においては、まず、分離手段によって、入力信号が２
系統の信号経路に分離される。そして、その分離された
入力信号の内、歪発生手段が設けられた信号経路に入力
された入力信号は、後段の増幅器が発生する歪に対応し
た歪信号に変換される。また、もう一方の信号経路に入
力された入力信号は、遅延手段の動作によって、略１８
０度遅延されると共に、コイルとコンデンサとにより構
成された位相イコライザからなる位相補正手段の動作に
よって、周波数対位相特性が、歪発生手段を構成するプ
ッシュプル増幅回路の周波数対位相特性に一致するよう
に補正される。そして、これら各経路を通過した信号
は、合成手段にて合成されて、後段の増幅器に入力され
る。 【００１０】即ち、歪発生手段にプッシュプル増幅回路
を用いた場合、歪発生手段が発生する歪信号のレベル
は、プッシュプル増幅回路の動作電圧等を調整すること
により任意に設定できるものの、歪信号の位相は、プッ
シュプル増幅回路の動作周波数の高周波側で入力信号か
ら大きくずれることから、本発明では、この位相のずれ
を位相イコライザからなる位相補正手段によって入力信
号にも与え、後段の増幅器が入力信号を増幅することに
より発生する歪と入力信号に重畳した歪との位相差が、
全周波数領域で１８０度となって、高周波領域でも歪を
確実に相殺できるようにしているのである。 【００１１】このため、本発明のプリディストーション
回路によれば、プッシュプル増幅回路の動作条件及び位
相補正手段を構成する位相イコライザの特性を調整する
ことにより、後段の増幅器からの出力信号に含まれる歪
成分を簡単に低減することができる。また、本発明は、
歪発生素子としてダイオードを使用する必要がないの
で、温度変化の影響を受けることなく安定に動作し、し
かも、位相イコライザからなる位相補正手段によって、
プリディストーション回路として動作可能な周波数領域
を高周波側に拡大できる。よって、本発明によれば、共
同受信システムの増幅器のように、温度変化の大きい環
境下で使用され、しかも使用周波数が高く、使用帯域幅
も広いシステムにおいて使用される増幅器の歪を低減す
るのに好適な回路となり得る。 【００１２】ここで、プッシュプル増幅回路は、その動
作電圧を調整したり、プッシュプル接続されたトランジ
スタの電流を調整して各トランジスタを非対称に動作さ
せることによって、２次歪や３次歪のレベルを調整でき
るが、後段の増幅器がフィードフォワード増幅器，ある
いはプッシュプル回路からなる増幅器であれば、各トラ
ンジスタを非対称に動作させる必要はなく、単に動作電
圧を調整するだけでよいので、本発明のプリディストー
ション回路は、こうしたシステムに適用することが好ま
しい。 【００１３】つまり、後段の増幅器がプッシュプル回路
からなる増幅器である場合、各トランジスタの増幅動作
によって生じる２次歪成分は相殺されることから、プリ
ディストーション回路にて低減すべき歪は、３次歪成分
となる。また、フィードフォワード増幅器でも、入力信
号の増幅によって生じる２次歪成分が、増幅器内部で低
減される。一方、本発明では、歪発生手段がプッシュプ
ル増幅回路にて構成されているため、これを通常動作さ
せれば、２次歪成分に比べて３次歪成分が大きい信号が
出力される。そして、この歪成分は、プッシュプル増幅
回路の動作電圧を低くすればするほど大きくなる。 【００１４】このため、本発明のプリディストーション
回路を、フィードフォワード増幅器，あるいはプッシュ
プル回路からなる増幅器に対する歪低減用回路として使
用すれば、歪発生手段を構成するプッシュプル増幅回路
の動作電圧を調整（設定）するだけで、必要な歪信号を
生成できることになり、極めて簡単な調整作業で、歪の
少ない増幅装置を実現できるようになる。 【００１５】また、本発明では、歪発生手段に、プッシ
ュプル増幅回路を使用するため、歪発生手段からは、入
力信号に対する歪成分だけでなく、入力信号を増幅した
信号成分も出力されることになり、合成手段にて各経路
を通過した信号を合成する際には、遅延手段及び位相補
正手段を通過した入力信号に、その増幅後の信号成分が
合成され、合成後の入力信号は損失を受けることにな
る。 【００１６】しかし、歪発生手段にて生成すべき歪信号
は、後段の増幅器にて増幅されたときのレベルが、増幅
器が自ら発生した歪のレベルと同じであればよく、歪発
生手段からは低レベルの歪信号を発生すればよいので、
歪発生手段を構成するプッシュプル増幅回路自体の利得
を充分小さくすることができる。このため、信号合成時
に、遅延手段及び位相補正手段を通過した入力信号が、
歪発生手段から増幅・出力される入力信号によって大き
な損失を受けることはない。 【００１７】また、プリディストーション回路を通過す
る入力信号の損失をより低減するには、分離手段及び合
成手段として、図３に示した従来装置のように、信号を
１対１で分配・混合する分配器及び混合器を用いるので
はなく、遅延手段側への信号通過は低損失（１ｄＢ程
度）で行い、歪発生手段側への信号通過は大損失（十数
ｄＢ程度）で行う分岐器を使用するようにすればよい。 【００１８】一方、遅延手段としては、一般的には、同
軸ケーブル等を使用した遅延線路が使用されるが、この
場合、遅延手段に物理的な長さが重要であり、プリディ
ストーション回路の小型化は難しくなる。このため、プ
リディストーション回路の小型化を図るには、ローパス
フィルタ等で構成した擬似的な遅延線路（つまり遅延回
路）を用いることが望ましい。 【００１９】また、この遅延手段は、理論的には、入力
信号を１８０度遅延させれば、後段の増幅器側で、自ら
が発生した歪と、歪発生手段から受ける歪とを相殺させ
ることができるのであるが、本発明のように、位相補正
手段を設けた場合には、遅延手段による遅延量を、位相
補正手段と遅延手段の合計の遅延量が使用周波数帯域の
略中央で１８０度となるように、１８０度よりも若干少
なくして設定される。 【００２０】 【発明の実施の形態】以下に、本発明の一実施例を説明
する。図１は、本実施例のプリディストーション回路の
構成を表し、（ａ）は、後段の増幅器ＡＭＰを含むプリ
ディストーション回路全体の構成を表すブロック図、
（ｂ）は、プリディストーション回路を構成する歪発生
回路２の構成を表す電気回路図、（ｃ）は、同じくプリ
ディストーション回路を構成する遅延回路４及び位相イ
コライザ６の構成を表す電気回路図である。 【００２１】本実施例のプリディストーション回路は、
例えば、７０ＭＨｚ〜７７０ＭＨｚの周波数帯域内で多
数のテレビ放送信号を多重伝送するビル共同受信システ
ムの分配増幅装置や延長増幅装置、あるいは幹線増幅装
置に組み込まれ、伝送信号を増幅する増幅器ＡＭＰの前
段に配置されて、この増幅器ＡＭＰが発生する歪成分を
低減するために用いられるものであり、図１（ａ）に示
す如く、歪発生手段としての歪発生回路２と、遅延手段
としての遅延回路４と、位相補正手段としての位相イコ
ライザ６と、を備える。尚、増幅器ＡＭＰは、その動作
によって発生する２次歪成分が少なくなるようにプッシ
ュプル回路にて構成された周知のものである。 【００２２】歪発生回路２と、遅延回路４及び位相イコ
ライザ６とは、夫々、異なる信号経路上に設けられ、遅
延回路４側の信号経路には、幹線を介して入力される伝
送信号が分岐器８を介して低損失（例えば損失１．０ｄ
Ｂ）で入力され、歪発生回路２側の信号経路には、伝送
信号が分岐器８の分岐端子から１０ｄＢ程度の損失を受
けて入力される。また、遅延回路４側の信号経路を通過
した伝送信号は、分岐器１０を介して低損失（例えば損
失１．０ｄＢ）で増幅器ＡＭＰ側に出力され、歪発生回
路２側の信号経路を通過した伝送信号は、分岐器１０の
分岐端子から増幅器ＡＭＰ側に１０ｄＢ程度の損失で出
力される。 【００２３】つまり、本実施例では、分離手段，合成手
段として、入出力端子間では損失が少なく、入出力端子
と分岐端子との間では損失が大きい分岐器８，１０が使
用され、遅延回路４，位相イコライザ６を通過して増幅
器ＡＭＰに入力される伝送信号の損失ができるだけ少な
くなるようにされている。 【００２４】次に、歪発生回路２は、図１（ｂ）に示す
ように、プッシュプル接続された一対のＦＥＴ２１，２
２からなるプッシュプル増幅回路にて構成されている。
このプッシュプル増幅回路では、分岐器８を介して入力
された伝送信号が、入力トランス２４により、正負を反
転させた２つの信号に分離され、更に、夫々がインピー
ダンスマッチング用抵抗，直流カット用コンデンサ，及
びバイアス用抵抗からなる入力段回路２５，２６を介し
て、各ＦＥＴ２１，２２のゲートに入力される。そし
て、各ＦＥＴ２１，２２のソースは、抵抗Ｒ１，Ｒ２及
びコンデンサＣ１，Ｃ２を介して夫々接地され、各ＦＥ
Ｔ２１，２２のドレインには、高周波成分カット用のチ
ョークコイルＬを介して、電源電圧Ｖｃｃが夫々印加さ
れることから、各ＦＥＴ２１，２２のゲートに入力され
た伝送信号は、各ＦＥＴ２１，２２で増幅されて、各Ｆ
ＥＴ２１，２２のドレインから出力される。そして、各
ＦＥＴ２１，２２のドレインに発生した増幅後の伝送信
号は、直流成分カット用のコンデンサＣ３，Ｃ４、及
び、出力トランス２８を介して、分岐器１０の分岐端子
に出力される。尚、出力トランス２８は、各ＦＥＴ２
１，２２で増幅された伝送信号を合成して出力するため
のものである。 【００２５】このように構成されたプッシュプル増幅回
路では、各ＦＥＴ２１，２２の動作によって発生した２
次歪が相殺されることから、２次歪成分に比べて、３次
歪成分が著しく大きくなり、また、歪レベルは、各ＦＥ
Ｔ２１，２２の動作電圧，換言すれば、電源電圧Ｖｃｃ
によって変化する（図２（ａ）参照）。そこで、本実施
例では、この電源電圧Ｖｃｃを調整することにより、歪
発生回路２が発生する３次歪の信号レベルが、後段の増
幅器ＡＭＰが発生する３次歪を低減するのに充分なレベ
ルに設定されている。尚、後段の増幅器ＡＭＰもプッシ
ュプル回路から構成されているため、歪発生回路２か
ら、増幅器ＡＭＰが発生する２次歪成分を低減するため
の歪信号を出力する必要はない。 【００２６】一方、遅延回路４及び位相イコライザ６
は、図１（ｃ）に示す如く、コンデンサとコイルとの組
み合わせによる所謂フィルタ回路にて構成されている。
即ち、遅延回路４は、信号経路に対して直列に設けられ
た複数（本実施例では、３個）のコイルＬ11〜Ｌ13と、
一端が各コイルＬ11〜Ｌ13の接続点に接続され、他端が
接地されたコンデンサＣ11，Ｃ12とからなるローパスフ
ィルタにより構成されている。 【００２７】そして、伝送信号がこの遅延回路４を通過
する際の遅延量は、伝送信号の全周波数領域で、平均し
て１８０度よりも若干小さい１７０度付近となるように
コイルＬ11〜Ｌ13及びコンデンサＣ11，Ｃ12の電気特性
（インダクタンス及び容量）が設定されている。このこ
とにより、位相イコライザ６との合計の遅延量が、使用
周波数帯域の略中央で１８０度となっている。 【００２８】また、位相イコライザ６は、信号経路に対
して直列に設けられたコイルＬ21と、このコイルＬ21に
並列に接続されたコンデンサＣ21と、一端がコイルＬ21
の両端に夫々接続され、他端が接地されたコンデンサＣ
22，Ｃ23とにより構成されている。 【００２９】この位相イコライザ６は、図２（ｂ）に示
す如く、遅延回路４側の信号経路を通過する伝送信号の
周波数対位相特性を、歪発生回路２を構成するプッシュ
プル増幅回路の周波数特性（詳しくは周波数対位相特
性）に一致させて、伝送信号の高周波領域でも、後段の
増幅器ＡＭＰにて発生する３次歪を、歪発生回路２にて
生成した歪信号により確実に低減できるようにするため
のものであり、コイルＬ21及びコンデンサＣ21〜Ｃ23の
電気特性（インダクタンス及び容量）は、歪発生回路２
の周波数対位相特性に対応して設定されている。 【００３０】このように構成された本実施例のプリディ
ストーション回路においては、分岐器８を介して低損失
で入力された伝送信号は、遅延回路４にて、略１８０度
（詳しくは１７０度）遅延され、更に、位相イコライザ
６にて、周波数対位相特性が、歪発生回路２を構成する
プッシュプル増幅回路の周波数対位相特性に一致するよ
うに補正される。一方、分岐器８の分岐端子から出力さ
れる伝送信号は、歪発生回路２を構成するプッシュプル
増幅回路にて、３次歪が後段の増幅器ＡＭＰで発生する
３次歪を相殺可能なレベルとなるように増幅される。そ
して、この増幅後の信号は、分岐器１０にて、遅延回路
４及び位相イコライザ６を通過した伝送信号に重畳され
て、後段の増幅器ＡＭＰに入力される。 【００３１】この結果、後段の増幅器ＡＭＰでは、遅延
回路４及び位相イコライザ６を通過した伝送信号を増幅
することにより発生した歪成分（３次歪）が、歪発生回
路２で生成された歪信号（３次歪）により相殺され、増
幅器ＡＭＰからは歪成分の少ない伝送信号が出力される
ことになる。 【００３２】例えば、図２（ｃ）は、本実施例のプリデ
ィストーション回路を増幅器ＡＭＰの前段に組み込んだ
際に増幅器ＡＭＰから出力される歪成分（ここでは、共
同受信システムにおいてビデオ信号上の低域妨害として
観測される複合３次歪（コンポジット・トリプル・ビー
ト；ＣＴＢ））と、増幅器ＡＭＰを単体で動作させたと
きに増幅器ＡＭＰから出力される歪成分とを夫々測定し
た結果を表しているが、この測定結果から、本実施例の
プリディストーション回路を使用した場合（図に実線で
示す）には、増幅器ＡＭＰを単体で動作させたとき（図
に点線で示す）に比べて、歪を充分低減でき、しかも、
その歪低減効果は、全周波数領域で安定して発揮できる
ことが解る。 【００３３】尚、本実施例では、歪発生回路２側の伝送
信号は、各分岐器８，１０を通過する際に大きく低減さ
れ、分岐器１０において遅延回路４側の伝送信号に重畳
される際には、遅延回路４側の伝送信号に対して、信号
レベルが１／１０程度となるため、プリディストーショ
ン回路における伝送信号の損失は、３ｄＢ程度となり、
入力信号の分離及び合成のために、分配器や混合器を使
用した場合に比べて、伝送信号自体の損失も低減でき
る。 【００３４】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様を採ることができる。例えば、上記実施例で
は、遅延回路４を、コイルとコンデンサとからなるロー
パスフィルタにて構成したが、遅延回路４は、入力信号
の位相を略１８０度（好ましくは、１７０度程度）遅延
させることができればよいため、従来より一般に行われ
ているように、同軸ケーブル等の信号線により構成して
もよい。尚、このように信号線を用いて遅延回路４を形
成した場合には、入力信号の波長に応じて信号線の長さ
を設定する必要があるため、入力信号の周波数が低い
程、長くする必要があり、プリディストーション回路の
大型化を招く虞がある。 【００３５】また、上記実施例では、歪発生回路２を構
成するプッシュプル増幅回路として、ＦＥＴ２１，２２
にて構成したものについて説明したが、プッシュプル増
幅回路としては、バイポーラトランジスタからなるもの
を使用しても、上記実施例と同様の効果を得ることがで
きる。

【図面の簡単な説明】 【図１】 実施例のプリディストーション回路の構成を
表す説明図である。 【図２】 実施例のプリディストーション回路の動作を
説明する説明図である。 【図３】 従来のプリディストーション回路の構成を表
す説明図である。 【符号の説明】 ２…歪発生回路 ４…遅延回路 ６…位相イコライ
ザ ８，１０…分岐器 ＡＭＰ…増幅器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−4102（ＪＰ，Ａ) 特開 昭57−37909（ＪＰ，Ａ) 特開 昭63−189003（ＪＰ，Ａ) 実公 昭56−10003（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/32

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 入力信号の信号経路を２系統に分離する
   分離手段と、 該分離手段にて分離された２系統の信号経路の内の一方
   に設けられ、前記入力信号の位相を略１８０度遅延させ
   る遅延手段と、 前記２系統の信号経路の内の他方に設けられ、後段の増
   幅器が発生する歪に対応した歪を生成する歪発生手段
   と、 前記遅延手段及び前記歪発生手段を夫々通過した前記各
   信号経路からの入力信号を合成して、後段の増幅器に出
   力する合成手段と、 を備え、前記歪発生手段が生成した歪により、後段の増
   幅器が発生する歪を相殺させるプリディストーション回
   路であって、 前記歪発生手段をプッシュプル増幅回路にて構成すると
   共に、前記 入力信号の周波数対位相特性を、前記歪発生手段を
   構成する前記プッシュプル増幅回路の周波数対位相特性
   と一致させるために、 前記遅延手段が設けられた信号経路上に、コイルとコン
   デンサとから構成されて 前記入力信号を位相補正する位
   相イコライザからなる位相補正手段を設けたことを特徴
   とするプリディストーション回路。