JP3429149B2 - 伝送装置及びサーバ装置並びに伝送方法 - Google Patents
伝送装置及びサーバ装置並びに伝送方法Info
- Publication number
- JP3429149B2 JP3429149B2 JP35442896A JP35442896A JP3429149B2 JP 3429149 B2 JP3429149 B2 JP 3429149B2 JP 35442896 A JP35442896 A JP 35442896A JP 35442896 A JP35442896 A JP 35442896A JP 3429149 B2 JP3429149 B2 JP 3429149B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- image data
- data
- transmission
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/21—Server components or server architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態（図１〜図５）
発明の効果
【０００２】
【発明の属する技術分野】本発明は伝送装置及びサーバ
装置並びに伝送方法に関し、例えば画像データを伝送す
るビデオサーバ装置に適用して好適なものである。
装置並びに伝送方法に関し、例えば画像データを伝送す
るビデオサーバ装置に適用して好適なものである。
【０００３】
【従来の技術】従来、ビデオサーバ装置においては、エ
ンコーダによつて符号化した画像データをハードデイス
クドライブに伝送してハードデイスクに記録したり、或
いはハードデイスクからその画像データを読み出してデ
コーダに伝送することにより画像データを復号化して出
力するようなことが行われている。その際、画像データ
は、ＣＰＵ（Central Process Unite ）やハードデイス
クドライブ、或いはエンコーダ、デコーダ等、ビデオサ
ーバ装置の各機器をそれぞれ接続するＶＭＥバス（Vers
a Module European Bus ）等のデータバスを介して伝送
されるようになされている。
ンコーダによつて符号化した画像データをハードデイス
クドライブに伝送してハードデイスクに記録したり、或
いはハードデイスクからその画像データを読み出してデ
コーダに伝送することにより画像データを復号化して出
力するようなことが行われている。その際、画像データ
は、ＣＰＵ（Central Process Unite ）やハードデイス
クドライブ、或いはエンコーダ、デコーダ等、ビデオサ
ーバ装置の各機器をそれぞれ接続するＶＭＥバス（Vers
a Module European Bus ）等のデータバスを介して伝送
されるようになされている。
【０００４】
【発明が解決しようとする課題】ところでかかる構成の
ビデオサーバ装置のように、画像データの伝送のために
ＶＭＥバスを用いた場合には、ＶＭＥバスの伝送速度が
最大でも50[MByte/s] 程度であるので、画像データを伝
送するのに時間がかかるといつた問題がある。これを解
決する方法として、画像データを伝送するための高速専
用バスを新たに設計して使用する方法が考えられるが、
これでは既存のハードデイスクドライブやエンコーダ、
或いはデコーダを接続し得なくなり、汎用性の面で不都
合が生じる。
ビデオサーバ装置のように、画像データの伝送のために
ＶＭＥバスを用いた場合には、ＶＭＥバスの伝送速度が
最大でも50[MByte/s] 程度であるので、画像データを伝
送するのに時間がかかるといつた問題がある。これを解
決する方法として、画像データを伝送するための高速専
用バスを新たに設計して使用する方法が考えられるが、
これでは既存のハードデイスクドライブやエンコーダ、
或いはデコーダを接続し得なくなり、汎用性の面で不都
合が生じる。
【０００５】また第２の解決方法として、近年、コンピ
ユータ装置の内部バスとして開発された最大伝送速度 1
33[MByte/s] を有するＰＣＩバス（Peripheral Compone
nt Interconnect Bus ）を利用する方法も考えられる
が、ＰＣＩバスはコンピユータ装置の内部バスとして開
発されているためバスの占有時間が決められており、画
像データのように情報量の多いデータを一度に連続して
伝送することができず、効率良く画像データを伝送し得
ないといつた不都合がある。しかしながらＰＣＩバスは
汎用性を有しているので、連続伝送できない点を解決す
れば、画像データを高速伝送し得る汎用性のあるデータ
バスを実現し得、画像データを高速伝送し得るビデオサ
ーバ装置を実現し得ると思われる。
ユータ装置の内部バスとして開発された最大伝送速度 1
33[MByte/s] を有するＰＣＩバス（Peripheral Compone
nt Interconnect Bus ）を利用する方法も考えられる
が、ＰＣＩバスはコンピユータ装置の内部バスとして開
発されているためバスの占有時間が決められており、画
像データのように情報量の多いデータを一度に連続して
伝送することができず、効率良く画像データを伝送し得
ないといつた不都合がある。しかしながらＰＣＩバスは
汎用性を有しているので、連続伝送できない点を解決す
れば、画像データを高速伝送し得る汎用性のあるデータ
バスを実現し得、画像データを高速伝送し得るビデオサ
ーバ装置を実現し得ると思われる。
【０００６】本発明は以上の点を考慮してなされたもの
で、画像データを高速伝送し得る伝送装置及びそれを用
いたサーバ装置並びにその伝送方法を提案しようとする
ものである。
で、画像データを高速伝送し得る伝送装置及びそれを用
いたサーバ装置並びにその伝送方法を提案しようとする
ものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、制御装置と、制御装置と接続され
制御装置の制御下にあるバスと、バスに接続され、バス
の占有時間をカウントしタイムアウト信号を出力するタ
イマを有する複数の送受信回路とを具え、制御装置から
の指示に応じて一の送受信回路がバスを介して他の送受
信回路へデータを送るとき、タイマがタイムアウト信号
を出力するまでデータを送る伝送装置及び伝送方法にお
いて、一の送受信回路は、バスを介して他の送受信回路
へデータとして画像データを送るとき、タイムアウト信
号を無効にすることにより画像データの伝送が終了する
まで画像データをバスに送出し、画像データ以外のデー
タを送るとき、タイムアウト信号を無効にせずデータを
バスに送出するようにした。このように画像データを送
るとき、画像データの伝送が終了するまでバスの占有時
間をカウントするタイマのタイムアウト信号を無効にす
るようにしたことにより、バスを連続的に使用すること
ができ、情報量の多い画像データを連続的に効率良く伝
送し得る。
め本発明においては、制御装置と、制御装置と接続され
制御装置の制御下にあるバスと、バスに接続され、バス
の占有時間をカウントしタイムアウト信号を出力するタ
イマを有する複数の送受信回路とを具え、制御装置から
の指示に応じて一の送受信回路がバスを介して他の送受
信回路へデータを送るとき、タイマがタイムアウト信号
を出力するまでデータを送る伝送装置及び伝送方法にお
いて、一の送受信回路は、バスを介して他の送受信回路
へデータとして画像データを送るとき、タイムアウト信
号を無効にすることにより画像データの伝送が終了する
まで画像データをバスに送出し、画像データ以外のデー
タを送るとき、タイムアウト信号を無効にせずデータを
バスに送出するようにした。このように画像データを送
るとき、画像データの伝送が終了するまでバスの占有時
間をカウントするタイマのタイムアウト信号を無効にす
るようにしたことにより、バスを連続的に使用すること
ができ、情報量の多い画像データを連続的に効率良く伝
送し得る。
【０００８】
【０００９】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１０】図１において、１は全体として本発明を適
用したビデオサーバ装置を示し、制御装置としてのＣＰ
Ｕ２、記録再生装置としてのハードデイスクドライブ
（ＨＤＤ）３、符号化装置としてのエンコーダ４及び復
号化装置としてのデコーダ５を備えている。このビデオ
サーバ装置１では、これらＣＰＵ２、ハードデイスクド
ライブ３、エンコーダ４及びデコーダ５はそれぞれ伝送
装置としてのＰＣＩバス６を介して接続されている。
用したビデオサーバ装置を示し、制御装置としてのＣＰ
Ｕ２、記録再生装置としてのハードデイスクドライブ
（ＨＤＤ）３、符号化装置としてのエンコーダ４及び復
号化装置としてのデコーダ５を備えている。このビデオ
サーバ装置１では、これらＣＰＵ２、ハードデイスクド
ライブ３、エンコーダ４及びデコーダ５はそれぞれ伝送
装置としてのＰＣＩバス６を介して接続されている。
【００１１】ＣＰＵ２は、ビデオサーバ装置１の全体動
作を管理するものである。例えばハードデイスクドライ
ブ３に対しては、ＣＰＵ２は、データ書込みを示す制御
コマンドデータをＰＣＩバス６を介して送出することに
より画像データを内部のハードデイスクに書き込むよう
に指示し、或いはデータ読出しを示す制御コマンドデー
タをＰＣＩバス６を介して送出することによりハードデ
イスクに書き込まれている画像データを読み出すように
指示する。これによりハードデイスクドライブ３は、Ｐ
ＣＩバス６を介して伝送されてきた画像データをバツフ
ア７から読み出してハードデイスクに記録したり、或い
はハードデイスクに記録されている画像データを読み出
して、デコーダ５へのデータ伝送のためにバツフア７に
格納する。
作を管理するものである。例えばハードデイスクドライ
ブ３に対しては、ＣＰＵ２は、データ書込みを示す制御
コマンドデータをＰＣＩバス６を介して送出することに
より画像データを内部のハードデイスクに書き込むよう
に指示し、或いはデータ読出しを示す制御コマンドデー
タをＰＣＩバス６を介して送出することによりハードデ
イスクに書き込まれている画像データを読み出すように
指示する。これによりハードデイスクドライブ３は、Ｐ
ＣＩバス６を介して伝送されてきた画像データをバツフ
ア７から読み出してハードデイスクに記録したり、或い
はハードデイスクに記録されている画像データを読み出
して、デコーダ５へのデータ伝送のためにバツフア７に
格納する。
【００１２】またエンコーダ４に対しては、ＣＰＵ２
は、符号化開始を示す制御コマンドデータをＰＣＩバス
６を介して送出することにより画像データの符号化処理
を開始するように指示する。これによりエンコーダ４
は、入力される画像データＳ１を順次所定の符号化方式
に基づいて符号化処理し、その結果得られた符号化され
た画像データをハードデイスクドライブ３へのデータ伝
送のためにバツフア８に格納する。またデコーダ５に対
しては、ＣＰＵ２は、復号化開始を示す制御コマンドデ
ータをＰＣＩバス６を介して送出することにより画像デ
ータの復号化処理を開始するように指示する。これによ
りデコーダ５は、ＰＣＩバス６を介して伝送されてきた
画像データをバツフア９から読み出して、当該画像デー
タを順次所定の復号化方式に基づいて復号化処理し、そ
の結果得られた復号化された画像データＳ２を所定の機
器に送出する。因みに、ハードデイスクドライブ３、エ
ンコーダ４及びデコーダ５は、それぞれ指示された処理
が終了すると、ＣＰＵ２に対して処理完了を示すコマン
ドデータをＰＣＩバス６を介して送出する。これにより
ＣＰＵ２は指示した処理が完了したことを認識し得る。
は、符号化開始を示す制御コマンドデータをＰＣＩバス
６を介して送出することにより画像データの符号化処理
を開始するように指示する。これによりエンコーダ４
は、入力される画像データＳ１を順次所定の符号化方式
に基づいて符号化処理し、その結果得られた符号化され
た画像データをハードデイスクドライブ３へのデータ伝
送のためにバツフア８に格納する。またデコーダ５に対
しては、ＣＰＵ２は、復号化開始を示す制御コマンドデ
ータをＰＣＩバス６を介して送出することにより画像デ
ータの復号化処理を開始するように指示する。これによ
りデコーダ５は、ＰＣＩバス６を介して伝送されてきた
画像データをバツフア９から読み出して、当該画像デー
タを順次所定の復号化方式に基づいて復号化処理し、そ
の結果得られた復号化された画像データＳ２を所定の機
器に送出する。因みに、ハードデイスクドライブ３、エ
ンコーダ４及びデコーダ５は、それぞれ指示された処理
が終了すると、ＣＰＵ２に対して処理完了を示すコマン
ドデータをＰＣＩバス６を介して送出する。これにより
ＣＰＵ２は指示した処理が完了したことを認識し得る。
【００１３】またＰＣＩバス６に対しては、ＣＰＵ２
は、上述したような各機器（３、４及び５）への制御コ
マンドデータの送出の他に、次に説明するような画像デ
ータの伝送を指示する。すなわちＣＰＵ２は、ＰＣＩバ
ス６に対して、画像データのデータ伝送を示す制御コマ
ンドデータを送出することによりエンコーダ４で符号化
した画像データをハードデイスクドライブ３に伝送する
ように指示する。これによりＰＣＩバス６は、バツフア
８に格納されている符号化された画像データを読み出
し、それをハードデイスクドライブ側のバツフア７に伝
送する。またＣＰＵ２は、ＰＣＩバス６に対して、画像
データのデータ伝送を示す制御コマンドデータを送出す
ることによりハードデイスクドライブ３から読み出した
画像データをデコーダ５に伝送するように指示する。こ
れによりＰＣＩバス６は、バツフア７に格納されている
画像データを読み出し、それをデコーダ側のバツフア９
に伝送する。因みに、ＰＣＩバス６は、データ伝送が終
了した場合には、ＣＰＵ２に対してデータ伝送処理が終
了したことを示すコマンドデータを返答するようになさ
れている。これによりＣＰＵ２は、指示したデータ伝送
が終了したことを確認し得る。
は、上述したような各機器（３、４及び５）への制御コ
マンドデータの送出の他に、次に説明するような画像デ
ータの伝送を指示する。すなわちＣＰＵ２は、ＰＣＩバ
ス６に対して、画像データのデータ伝送を示す制御コマ
ンドデータを送出することによりエンコーダ４で符号化
した画像データをハードデイスクドライブ３に伝送する
ように指示する。これによりＰＣＩバス６は、バツフア
８に格納されている符号化された画像データを読み出
し、それをハードデイスクドライブ側のバツフア７に伝
送する。またＣＰＵ２は、ＰＣＩバス６に対して、画像
データのデータ伝送を示す制御コマンドデータを送出す
ることによりハードデイスクドライブ３から読み出した
画像データをデコーダ５に伝送するように指示する。こ
れによりＰＣＩバス６は、バツフア７に格納されている
画像データを読み出し、それをデコーダ側のバツフア９
に伝送する。因みに、ＰＣＩバス６は、データ伝送が終
了した場合には、ＣＰＵ２に対してデータ伝送処理が終
了したことを示すコマンドデータを返答するようになさ
れている。これによりＣＰＵ２は、指示したデータ伝送
が終了したことを確認し得る。
【００１４】なお、ここまでの説明から分かるように、
ＰＣＩバス６と各機器（３、４及び５）との間に介挿さ
れているバツフア７、８及び９は、それぞれ伝送対象の
データを一時的に蓄積するためのメモリである。このよ
うに伝送対象のデータを一時的に蓄積するバツフア７、
８及び９を設けることにより、各機器（３、４及び５）
の制御を行いながら同時にデータ伝送する場合に比し
て、データ伝送の制御を簡易にすることができる。
ＰＣＩバス６と各機器（３、４及び５）との間に介挿さ
れているバツフア７、８及び９は、それぞれ伝送対象の
データを一時的に蓄積するためのメモリである。このよ
うに伝送対象のデータを一時的に蓄積するバツフア７、
８及び９を設けることにより、各機器（３、４及び５）
の制御を行いながら同時にデータ伝送する場合に比し
て、データ伝送の制御を簡易にすることができる。
【００１５】次にＰＣＩバス６について具体的に説明す
る。ＰＣＩバス６はＰＣＩバス規格に準拠したバス６Ａ
と、当該バス６Ａの使用権を調停するアービタ６Ｂと、
当該バス６Ａを駆動するＰＣＩドライバ６Ｃ〜６Ｆとを
備えている。バス６ＡはＰＣＩバス規格に準拠した複数
の信号線からなり、少なくとも次に説明する６種類の信
号線を有している。すなわち第１の信号線は、ＰＣＩバ
ス６における各動作の基準クロツクとなるクロツク信号
を伝送するためのクロツク用信号線（CLK ）である。ま
た第２の信号線は、伝送対象のデータ及び伝送先を示す
アドレスデータを伝送するための32本のアドレス・デー
タ用信号線（AD[31:00] ）である。また第３の信号線
は、バスコマンドを伝送するための４本のバスコマンド
用信号線（C/BE[3:0]#）である。また第４の信号線は、
ＰＣＩバス６を使用していることを示すフレーム信号を
伝送するためのフレーム用信号線（FRAME#）である。ま
た第５の信号線は、バス６Ａの使用権を要求するための
リクエスト信号を伝送するためのリクエスト用信号線
（REQ#）である。また第６の信号線は、リクエスト信号
に対する許可信号を伝送するためのグラント用信号線
（GNT#）である。
る。ＰＣＩバス６はＰＣＩバス規格に準拠したバス６Ａ
と、当該バス６Ａの使用権を調停するアービタ６Ｂと、
当該バス６Ａを駆動するＰＣＩドライバ６Ｃ〜６Ｆとを
備えている。バス６ＡはＰＣＩバス規格に準拠した複数
の信号線からなり、少なくとも次に説明する６種類の信
号線を有している。すなわち第１の信号線は、ＰＣＩバ
ス６における各動作の基準クロツクとなるクロツク信号
を伝送するためのクロツク用信号線（CLK ）である。ま
た第２の信号線は、伝送対象のデータ及び伝送先を示す
アドレスデータを伝送するための32本のアドレス・デー
タ用信号線（AD[31:00] ）である。また第３の信号線
は、バスコマンドを伝送するための４本のバスコマンド
用信号線（C/BE[3:0]#）である。また第４の信号線は、
ＰＣＩバス６を使用していることを示すフレーム信号を
伝送するためのフレーム用信号線（FRAME#）である。ま
た第５の信号線は、バス６Ａの使用権を要求するための
リクエスト信号を伝送するためのリクエスト用信号線
（REQ#）である。また第６の信号線は、リクエスト信号
に対する許可信号を伝送するためのグラント用信号線
（GNT#）である。
【００１６】アービタ６Ｂは、バス６Ａの使用権を調停
する調停回路であり、リクエスト信号が発生したとき、
そのリクエスト信号を発生した発生源に対してバス６Ａ
の使用を許可するか否か判断し、許可する場合には、グ
ラント用信号線を駆動することによりその応答として許
可信号を送出する。なお、このようにバス６Ａの使用が
調停される理由は、バス６Ａを別々のデバイスによつて
一度に同時に使用することができないからである。ＰＣ
Ｉドライバ６Ｃ〜６Ｆは、バス６Ａを駆動することによ
りデータを送る送信回路を構成していると共に、バス６
Ａを介して伝送されてくるデータを受け取る受信回路を
構成している。バス６Ａを介してデータを送る場合に
は、まず送信側のＰＣＩドライバ（６Ｃ、６Ｄ、６Ｅ又
は６Ｆ）がリクエスト用信号線を駆動することによりリ
クエスト信号を発生し、その応答としてアービタ６Ｂか
ら許可信号が得られると、そのＰＣＩドライバ（６Ｃ、
６Ｄ、６Ｅ又は６Ｆ）がバスコマンド用信号線を駆動す
ることにより書込みを示すバスコマンドを発生すると共
に、アドレス・データ用信号線を駆動することにより伝
送先を示すアドレスデータと伝送対象のデータを伝送す
る。受信側のＰＣＩドライバ（６Ｃ、６Ｄ、６Ｅ又は６
Ｆ）は、バス６Ａを介して送られてくるアドレスデータ
によつて自分が伝送先として指定されていることを認識
すると共に、バスコマンドによつて書込み動作を認識
し、続いて送られてくるデータを受け取つてバツフア
（７、８又は９）に書き込む。これによりバス６Ａを介
したデータ伝送が実現される。
する調停回路であり、リクエスト信号が発生したとき、
そのリクエスト信号を発生した発生源に対してバス６Ａ
の使用を許可するか否か判断し、許可する場合には、グ
ラント用信号線を駆動することによりその応答として許
可信号を送出する。なお、このようにバス６Ａの使用が
調停される理由は、バス６Ａを別々のデバイスによつて
一度に同時に使用することができないからである。ＰＣ
Ｉドライバ６Ｃ〜６Ｆは、バス６Ａを駆動することによ
りデータを送る送信回路を構成していると共に、バス６
Ａを介して伝送されてくるデータを受け取る受信回路を
構成している。バス６Ａを介してデータを送る場合に
は、まず送信側のＰＣＩドライバ（６Ｃ、６Ｄ、６Ｅ又
は６Ｆ）がリクエスト用信号線を駆動することによりリ
クエスト信号を発生し、その応答としてアービタ６Ｂか
ら許可信号が得られると、そのＰＣＩドライバ（６Ｃ、
６Ｄ、６Ｅ又は６Ｆ）がバスコマンド用信号線を駆動す
ることにより書込みを示すバスコマンドを発生すると共
に、アドレス・データ用信号線を駆動することにより伝
送先を示すアドレスデータと伝送対象のデータを伝送す
る。受信側のＰＣＩドライバ（６Ｃ、６Ｄ、６Ｅ又は６
Ｆ）は、バス６Ａを介して送られてくるアドレスデータ
によつて自分が伝送先として指定されていることを認識
すると共に、バスコマンドによつて書込み動作を認識
し、続いて送られてくるデータを受け取つてバツフア
（７、８又は９）に書き込む。これによりバス６Ａを介
したデータ伝送が実現される。
【００１７】例えばハードデイスクドライブ３から読み
出した画像データをデコーダ５に伝送する場合には、Ｐ
ＣＩドライバ６Ｄがまずリクエスト信号を発生し、アー
ビタ６Ｂから許可信号が得られると、当該ＰＣＩドライ
バ６Ｄが書込みを示すバスコマンドをバスコマンド用信
号線を駆動することによつて伝送すると共に、伝送先と
してＰＣＩドライバ６Ｆを示すアドレスデータ及びバツ
フア７から読み出された伝送対象の画像データをアドレ
ス・データ用信号線を駆動することによつて伝送する。
伝送先となるＰＣＩドライバ６Ｆは、アドレスデータに
よつて自分が伝送先であることを認識すると共に、バス
コマンドによつてこれから伝送されてくる画像データを
書き込む指令であることを認識する。そしてＰＣＩドラ
イバ６Ｆは、バス６Ａを介して送られてくる画像データ
を順次受け取り、バツフア９に順次書き込んで行く。こ
れによりハードデイスクドライブ３から読み出した画像
データが、デコーダ側のバツフア９に伝送されることに
なる。なお、エンコーダ４によつて符号化した画像デー
タをハードデイスクドライブ３に伝送する場合や、ＣＰ
Ｕ２からの制御コマンドデータをハードデイスクドライ
ブ３、エンコーダ４又はデコーダ５に伝送する場合に
も、ほぼこれと同じシーケンスによつてデータ伝送処理
が行われる。
出した画像データをデコーダ５に伝送する場合には、Ｐ
ＣＩドライバ６Ｄがまずリクエスト信号を発生し、アー
ビタ６Ｂから許可信号が得られると、当該ＰＣＩドライ
バ６Ｄが書込みを示すバスコマンドをバスコマンド用信
号線を駆動することによつて伝送すると共に、伝送先と
してＰＣＩドライバ６Ｆを示すアドレスデータ及びバツ
フア７から読み出された伝送対象の画像データをアドレ
ス・データ用信号線を駆動することによつて伝送する。
伝送先となるＰＣＩドライバ６Ｆは、アドレスデータに
よつて自分が伝送先であることを認識すると共に、バス
コマンドによつてこれから伝送されてくる画像データを
書き込む指令であることを認識する。そしてＰＣＩドラ
イバ６Ｆは、バス６Ａを介して送られてくる画像データ
を順次受け取り、バツフア９に順次書き込んで行く。こ
れによりハードデイスクドライブ３から読み出した画像
データが、デコーダ側のバツフア９に伝送されることに
なる。なお、エンコーダ４によつて符号化した画像デー
タをハードデイスクドライブ３に伝送する場合や、ＣＰ
Ｕ２からの制御コマンドデータをハードデイスクドライ
ブ３、エンコーダ４又はデコーダ５に伝送する場合に
も、ほぼこれと同じシーケンスによつてデータ伝送処理
が行われる。
【００１８】ところでＰＣＩバスはコンピユータ装置の
内部バスとして開発されているので、一般に、ＰＣＩド
ライバは内部にバスの占有時間をカウントするタイマ
（以下、これをレイテンシ・タイマと呼ぶ）を有してお
り、このレイテンシ・タイマがタイムアウトすると、バ
スの使用を停止するようになされている。このため一般
のＰＣＩバスでは、画像データを連続して伝送すること
ができなくなつている。そこでこの実施例によるＰＣＩ
バス６では、画像データを伝送するとき、レイテンシ・
タイマのタイムアウト信号を無効にしてバス６Ａを連続
的に使用し得るようにし、これによつて画像データを連
続伝送し得るようになされている。
内部バスとして開発されているので、一般に、ＰＣＩド
ライバは内部にバスの占有時間をカウントするタイマ
（以下、これをレイテンシ・タイマと呼ぶ）を有してお
り、このレイテンシ・タイマがタイムアウトすると、バ
スの使用を停止するようになされている。このため一般
のＰＣＩバスでは、画像データを連続して伝送すること
ができなくなつている。そこでこの実施例によるＰＣＩ
バス６では、画像データを伝送するとき、レイテンシ・
タイマのタイムアウト信号を無効にしてバス６Ａを連続
的に使用し得るようにし、これによつて画像データを連
続伝送し得るようになされている。
【００１９】この点について、以下に具体的に説明す
る。但し、以降の説明では、リクエスト信号を発生して
バスコマンドを発生する側をマスタ側と呼び、バスコマ
ンドを受ける側をスレーブ側と呼ぶことにする。一般
に、ＰＣＩバスにおいてデータ伝送を行う場合には、マ
スタ側のＰＣＩドライバでレイテンシ・タイマを起動さ
せ、当該レイテンシ・タイマがタイムアウトしたらバス
の使用を停止するようになつている。従つてマスタ側の
ＰＣＩドライバにおいてレイテンシ・タイマのタイムア
ウトを無効にするようにすれば、連続伝送し得るＰＣＩ
バスを実現することができる。そこでこの実施例の場合
には、図２に示すように、スイツチ回路をＰＣＩドライ
バに設け、これによつてレイテンシ・タイマのタイムア
ウト信号を無効にし、画像データを連続伝送し得るよう
になされている。
る。但し、以降の説明では、リクエスト信号を発生して
バスコマンドを発生する側をマスタ側と呼び、バスコマ
ンドを受ける側をスレーブ側と呼ぶことにする。一般
に、ＰＣＩバスにおいてデータ伝送を行う場合には、マ
スタ側のＰＣＩドライバでレイテンシ・タイマを起動さ
せ、当該レイテンシ・タイマがタイムアウトしたらバス
の使用を停止するようになつている。従つてマスタ側の
ＰＣＩドライバにおいてレイテンシ・タイマのタイムア
ウトを無効にするようにすれば、連続伝送し得るＰＣＩ
バスを実現することができる。そこでこの実施例の場合
には、図２に示すように、スイツチ回路をＰＣＩドライ
バに設け、これによつてレイテンシ・タイマのタイムア
ウト信号を無効にし、画像データを連続伝送し得るよう
になされている。
【００２０】例えばＰＣＩドライバ６Ｄは、ＰＣＩシー
ケンサ６ＤＡと、レイテンシ・タイマ６ＤＢと、スイツ
チ回路６ＤＣとによつて構成されている。ＰＣＩシーケ
ンサ６ＤＡは、スレーブ側として伝送対象のデータを受
ける場合、バス６Ａによつて伝送されてくるデータを受
け取り、それをバツフア７に格納する。一方、マスタ側
として伝送対象のデータを送る場合には、バツフア７か
らデータを読み出し、そのデータに基づいてバス６Ａを
駆動することにより伝送対象のデータを送出する。この
ときＰＣＩシーケンサ６ＤＡは、レイテンシ・タイマ６
ＤＢを駆動するためのタイマ値ＴＤとクロツク信号ＣＬ
Ｋを当該レイテンシ・タイマ６ＤＢに与え、レイテンシ
・タイマ６ＤＢを起動させる。レイテンシ・タイマ６Ｄ
Ｂは、供給されるクロツク信号ＣＬＫに基づいて、タイ
マ値ＴＤから順にカウントダウンを行い、カウント値が
「０」になつたらタイムアウト信号ＴＯを出力する。こ
のタイムアウト信号ＴＯは、レイテンシ・タイマ６ＤＢ
の出力段に設けられたスイツチ回路６ＤＣを介してＰＣ
Ｉシーケンサ６ＤＡに供給される。ＰＣＩシーケンサ６
ＤＡはタイムアウト信号ＴＯを受けると、伝送対象のデ
ータを送る処理を停止してバス６Ａの使用を停止する。
ケンサ６ＤＡと、レイテンシ・タイマ６ＤＢと、スイツ
チ回路６ＤＣとによつて構成されている。ＰＣＩシーケ
ンサ６ＤＡは、スレーブ側として伝送対象のデータを受
ける場合、バス６Ａによつて伝送されてくるデータを受
け取り、それをバツフア７に格納する。一方、マスタ側
として伝送対象のデータを送る場合には、バツフア７か
らデータを読み出し、そのデータに基づいてバス６Ａを
駆動することにより伝送対象のデータを送出する。この
ときＰＣＩシーケンサ６ＤＡは、レイテンシ・タイマ６
ＤＢを駆動するためのタイマ値ＴＤとクロツク信号ＣＬ
Ｋを当該レイテンシ・タイマ６ＤＢに与え、レイテンシ
・タイマ６ＤＢを起動させる。レイテンシ・タイマ６Ｄ
Ｂは、供給されるクロツク信号ＣＬＫに基づいて、タイ
マ値ＴＤから順にカウントダウンを行い、カウント値が
「０」になつたらタイムアウト信号ＴＯを出力する。こ
のタイムアウト信号ＴＯは、レイテンシ・タイマ６ＤＢ
の出力段に設けられたスイツチ回路６ＤＣを介してＰＣ
Ｉシーケンサ６ＤＡに供給される。ＰＣＩシーケンサ６
ＤＡはタイムアウト信号ＴＯを受けると、伝送対象のデ
ータを送る処理を停止してバス６Ａの使用を停止する。
【００２１】ところでスイツチ回路６ＤＣのオン／オフ
状態は、ＰＣＩシーケンサ６ＤＡからのスイツチ制御信
号ＣＮＴによつて制御されるようになされている。ＰＣ
Ｉシーケンサ６ＤＡは、伝送対象のデータとして画像デ
ータを送る場合には、スイツチオフを示すスイツチ制御
信号ＣＮＴを出力してスイツチ回路６ＤＣをオフ状態に
設定し、伝送対象のデータとして画像データ以外のデー
タを送る場合には（すなわち各機器（３、４及び５）を
制御するための制御コマンドデータやその他のデータ
等、画像データよりもデータ量の少ないデータを送る場
合）、スイツチオンを示すスイツチ制御信号ＣＮＴを出
力してスイツチ回路６ＤＣをオン状態に設定する。これ
により画像データを送る場合には、タイムアウト信号Ｔ
Ｏを無効にしてバスの占有時間を無効にすることができ
る。なお、画像データを送るか否かの判断は、ＣＰＵ２
から送られてくる画像データのデータ伝送を示す制御コ
マンドデータに基づいて判断される。
状態は、ＰＣＩシーケンサ６ＤＡからのスイツチ制御信
号ＣＮＴによつて制御されるようになされている。ＰＣ
Ｉシーケンサ６ＤＡは、伝送対象のデータとして画像デ
ータを送る場合には、スイツチオフを示すスイツチ制御
信号ＣＮＴを出力してスイツチ回路６ＤＣをオフ状態に
設定し、伝送対象のデータとして画像データ以外のデー
タを送る場合には（すなわち各機器（３、４及び５）を
制御するための制御コマンドデータやその他のデータ
等、画像データよりもデータ量の少ないデータを送る場
合）、スイツチオンを示すスイツチ制御信号ＣＮＴを出
力してスイツチ回路６ＤＣをオン状態に設定する。これ
により画像データを送る場合には、タイムアウト信号Ｔ
Ｏを無効にしてバスの占有時間を無効にすることができ
る。なお、画像データを送るか否かの判断は、ＣＰＵ２
から送られてくる画像データのデータ伝送を示す制御コ
マンドデータに基づいて判断される。
【００２２】因みに、ＰＣＩシーケンサ６ＤＡがレイテ
ンシ・タイマ６ＤＢに供給するクロツク信号ＣＬＫは、
バス６Ａのクロツク信号と同期したクロツク信号であ
る。またＰＣＩシーケンサ６ＤＡが供給するタイマ値Ｔ
Ｄは、このビデオサーバ装置１を立ち上げたときにＣＰ
Ｕ２によつてＰＣＩシーケンサ６ＤＡ内のコンフイギユ
レーシヨンレジスタに設定されたタイマ値である。具体
的には、コンフイギユレーシヨンレジスタのメモリ空間
は 256バイトのサイズを有しており、そのうち最初の64
バイトはコンフイギユレーシヨン空間ヘツダと呼ばれて
いる。このコンフイギユレーシヨン空間ヘツダは、図３
に示すように、バイト単位でその使用目的が割り当てら
れており、0Dh 番地で示される１バイトの領域ＡＲ１が
レイテンシ・タイマのタイマ値用として割り当てられて
いる。すなわち立ち上げ時にＣＰＵ２によつてこの領域
ＡＲ１に書き込まれた値がタイマ値ＴＤとして使用され
る。因みに、この領域ＡＲ１は１バイトであるので、設
定し得る最大のタイマ値ＴＤは 256クロツクとなる。す
なわち言い換えれば、レイテンシ・タイマ６ＤＢによつ
てバス６Ａの占有時間を制限した場合には、伝送し得る
データ量は最大で 256ワードとなる。
ンシ・タイマ６ＤＢに供給するクロツク信号ＣＬＫは、
バス６Ａのクロツク信号と同期したクロツク信号であ
る。またＰＣＩシーケンサ６ＤＡが供給するタイマ値Ｔ
Ｄは、このビデオサーバ装置１を立ち上げたときにＣＰ
Ｕ２によつてＰＣＩシーケンサ６ＤＡ内のコンフイギユ
レーシヨンレジスタに設定されたタイマ値である。具体
的には、コンフイギユレーシヨンレジスタのメモリ空間
は 256バイトのサイズを有しており、そのうち最初の64
バイトはコンフイギユレーシヨン空間ヘツダと呼ばれて
いる。このコンフイギユレーシヨン空間ヘツダは、図３
に示すように、バイト単位でその使用目的が割り当てら
れており、0Dh 番地で示される１バイトの領域ＡＲ１が
レイテンシ・タイマのタイマ値用として割り当てられて
いる。すなわち立ち上げ時にＣＰＵ２によつてこの領域
ＡＲ１に書き込まれた値がタイマ値ＴＤとして使用され
る。因みに、この領域ＡＲ１は１バイトであるので、設
定し得る最大のタイマ値ＴＤは 256クロツクとなる。す
なわち言い換えれば、レイテンシ・タイマ６ＤＢによつ
てバス６Ａの占有時間を制限した場合には、伝送し得る
データ量は最大で 256ワードとなる。
【００２３】なお、コンフイギユレーシヨン空間ヘツダ
の10h 〜27h 番地で示される24バイトの領域ＡＲ２は、
ＰＣＩドライバのアドレスデータを書き込む領域として
割り当てられている。すなわち立ち上げ時にＣＰＵ２に
よつてこの領域ＡＲ２に書き込まれた値がＰＣＩドライ
バのアドレスデータとなる。言い換えれば、マスタ側の
ＰＣＩドライバは、この領域ＡＲ２に書き込まれている
アドレスデータを伝送先を示すアドレスデータとして送
り、スレーブ側のＰＣＩドライバは送られてくるアドレ
スデータがこの領域ＡＲ２に書き込まれているアドレス
データと一致するか否かによつて自分が指定されている
か否かを判断する。
の10h 〜27h 番地で示される24バイトの領域ＡＲ２は、
ＰＣＩドライバのアドレスデータを書き込む領域として
割り当てられている。すなわち立ち上げ時にＣＰＵ２に
よつてこの領域ＡＲ２に書き込まれた値がＰＣＩドライ
バのアドレスデータとなる。言い換えれば、マスタ側の
ＰＣＩドライバは、この領域ＡＲ２に書き込まれている
アドレスデータを伝送先を示すアドレスデータとして送
り、スレーブ側のＰＣＩドライバは送られてくるアドレ
スデータがこの領域ＡＲ２に書き込まれているアドレス
データと一致するか否かによつて自分が指定されている
か否かを判断する。
【００２４】このようにしてこの実施例の場合には、Ｐ
ＣＩドライバ６Ｄにスイツチ回路６ＤＣを設け、画像デ
ータを送るときには、当該スイツチ回路６ＤＣをオフ状
態にすることによりレイテンシ・タイマ６ＤＢのタイム
アウト信号ＴＯがＰＣＩシーケンサ６ＤＡに供給されな
いようにし、これによつてバス６Ａの占有時間を無効に
して連続的にデータを送れるようになつている。なお、
ＰＣＩドライバ６Ｃ、６Ｅ及び６Ｆも、図２に示すよう
に、このＰＣＩドライバ６Ｄと同じ構成を有している。
但し、いずれのＰＣＩドライバ６Ｃ、６Ｅ及び６Ｆも、
マスタ側としてデータを送る場合にレイテンシ・タイマ
を起動し、さらに画像データを送る場合にはスイツチ制
御信号ＣＮＴを出力してスイツチ回路をオフ状態にする
ことによりレイテンシ・タイマのタイムアウト信号ＴＯ
がＰＣＩシーケンサに供給されないようにしてバス６Ａ
の占有時間を無効にするようになされている。
ＣＩドライバ６Ｄにスイツチ回路６ＤＣを設け、画像デ
ータを送るときには、当該スイツチ回路６ＤＣをオフ状
態にすることによりレイテンシ・タイマ６ＤＢのタイム
アウト信号ＴＯがＰＣＩシーケンサ６ＤＡに供給されな
いようにし、これによつてバス６Ａの占有時間を無効に
して連続的にデータを送れるようになつている。なお、
ＰＣＩドライバ６Ｃ、６Ｅ及び６Ｆも、図２に示すよう
に、このＰＣＩドライバ６Ｄと同じ構成を有している。
但し、いずれのＰＣＩドライバ６Ｃ、６Ｅ及び６Ｆも、
マスタ側としてデータを送る場合にレイテンシ・タイマ
を起動し、さらに画像データを送る場合にはスイツチ制
御信号ＣＮＴを出力してスイツチ回路をオフ状態にする
ことによりレイテンシ・タイマのタイムアウト信号ＴＯ
がＰＣＩシーケンサに供給されないようにしてバス６Ａ
の占有時間を無効にするようになされている。
【００２５】ここで画像データを伝送する場合の一例と
して、ハードデイスクドライブ３からデコーダ５に画像
データを伝送する場合の手順を、図４に示すフローチヤ
ートを用いて説明する。まずステツプＳＰ１から入つた
ステツプＳＰ２において、ＣＰＵ２がハードデイスクド
ライブ３に対して読出しを示す制御コマンドデータをＰ
ＣＩバス６を介して送出する。これによりハードデイス
クドライブ３は、その制御コマンドデータに応じて、内
部のハードデイスクから画像データを読出し、データ伝
送のためにバツフア７に格納する。次のステツプＳＰ３
では、ＣＰＵ２は、ハードデイスクドライブ３による画
像データの読出し処理が終了したか否かを判断する。こ
の判断は、ハードデイスクドライブ３から送られてくる
処理完了を示すコマンドデータに基づいて行われる。そ
の判断の結果、読出し処理が完了していれば次のステツ
プＳＰ４に移り、読出し処理が完了していなければ完了
するまでその判断を繰り返す。
して、ハードデイスクドライブ３からデコーダ５に画像
データを伝送する場合の手順を、図４に示すフローチヤ
ートを用いて説明する。まずステツプＳＰ１から入つた
ステツプＳＰ２において、ＣＰＵ２がハードデイスクド
ライブ３に対して読出しを示す制御コマンドデータをＰ
ＣＩバス６を介して送出する。これによりハードデイス
クドライブ３は、その制御コマンドデータに応じて、内
部のハードデイスクから画像データを読出し、データ伝
送のためにバツフア７に格納する。次のステツプＳＰ３
では、ＣＰＵ２は、ハードデイスクドライブ３による画
像データの読出し処理が終了したか否かを判断する。こ
の判断は、ハードデイスクドライブ３から送られてくる
処理完了を示すコマンドデータに基づいて行われる。そ
の判断の結果、読出し処理が完了していれば次のステツ
プＳＰ４に移り、読出し処理が完了していなければ完了
するまでその判断を繰り返す。
【００２６】次のステツプＳＰ４では、ＣＰＵ２は、Ｐ
ＣＩバス６のＰＣＩドライバ６Ｄに対して、画像データ
をデコーダ５側に伝送するための制御コマンドデータを
送出する。これにより次のステツプＳＰ５において、Ｐ
ＣＩドライバ６ＤとＰＣＩドライバ６Ｆとの間で画像デ
ータのデータ伝送処理を実行し、バツフア７に格納され
ている画像データをバス６Ａを介してバツフア９に伝送
する。なお、データ伝送処理を実行する場合には、ＰＣ
Ｉドライバ６Ｄは、レイテンシ・タイマ６ＤＢのタイム
アウト信号ＴＯが無効となるように、スイツチ回路６Ｄ
Ｃをオフ状態に設定する。これによりレイテンシ・タイ
マ６ＤＢのタイムアウト信号ＴＯが無効になり、画像デ
ータを連続的に伝送することができる。
ＣＩバス６のＰＣＩドライバ６Ｄに対して、画像データ
をデコーダ５側に伝送するための制御コマンドデータを
送出する。これにより次のステツプＳＰ５において、Ｐ
ＣＩドライバ６ＤとＰＣＩドライバ６Ｆとの間で画像デ
ータのデータ伝送処理を実行し、バツフア７に格納され
ている画像データをバス６Ａを介してバツフア９に伝送
する。なお、データ伝送処理を実行する場合には、ＰＣ
Ｉドライバ６Ｄは、レイテンシ・タイマ６ＤＢのタイム
アウト信号ＴＯが無効となるように、スイツチ回路６Ｄ
Ｃをオフ状態に設定する。これによりレイテンシ・タイ
マ６ＤＢのタイムアウト信号ＴＯが無効になり、画像デ
ータを連続的に伝送することができる。
【００２７】次のステツプＳＰ６では、ＣＰＵ２は、Ｐ
ＣＩバス６による画像データのデータ伝送が終了したか
否かを判断する。この判断は、ＰＣＩバス６から送られ
てくるデータ伝送終了を示すコマンドデータに基づいて
行われる。その判断の結果、データ伝送処理が終了して
いれば次のステツプＳＰ７に移り、データ伝送処理が終
了していなければ終了するまでその判断を繰り返す。次
のステツプＳＰ７では、ＣＰＵ２は、デコーダ５に対し
て復号化処理の開始を示す制御コマンドデータをＰＣＩ
バス６を介して送出する。これにより次のステツプＳＰ
８において、デコーダ５は、その制御コマンドデータに
応じて、バツフア９から画像データを順次読出し、所定
の復号化処理を実行して画像データを復号化する。この
処理が終了すると、次のステツプＳＰ９に移つて処理手
順を終了する。
ＣＩバス６による画像データのデータ伝送が終了したか
否かを判断する。この判断は、ＰＣＩバス６から送られ
てくるデータ伝送終了を示すコマンドデータに基づいて
行われる。その判断の結果、データ伝送処理が終了して
いれば次のステツプＳＰ７に移り、データ伝送処理が終
了していなければ終了するまでその判断を繰り返す。次
のステツプＳＰ７では、ＣＰＵ２は、デコーダ５に対し
て復号化処理の開始を示す制御コマンドデータをＰＣＩ
バス６を介して送出する。これにより次のステツプＳＰ
８において、デコーダ５は、その制御コマンドデータに
応じて、バツフア９から画像データを順次読出し、所定
の復号化処理を実行して画像データを復号化する。この
処理が終了すると、次のステツプＳＰ９に移つて処理手
順を終了する。
【００２８】ここでステツプＳＰ５に示した画像データ
のデータ伝送処理について、図５に示すタイミングチヤ
ートを用いて説明する。まずＰＣＩドライバ６Ｄが時刻
ｔ1においてリクエスト用信号線REQ#を論理レベル
「Ｌ」に駆動することによりリクエスト信号を発生する
と、アービタ６Ｂはそのリクエスト信号を受けてバス６
Ａの使用権を許可するか否か判断する。その結果、許可
するのであれば、アービタ６Ｂは時刻ｔ2 においてグラ
ント用信号線GNT#を論理レベル「Ｌ」に駆動することに
より許可信号を発生する。これを受けてＰＣＩドライバ
６Ｄは、時刻ｔ3 においてフレーム用信号線FRAME#をレ
ベル「Ｌ」に駆動してバス６Ａを使用することを示す。
またこれと同時にＰＣＩドライバ６Ｄは、バスコマンド
用信号線C/BE[3:0] を駆動して書込みを示すバスコマン
ド「Ｃ」を送出すると共に、アドレス・データ用信号線
AD[31:0]を駆動してＰＣＩドライバ６Ｆを示すアドレス
データ「Ａ」及び伝送対象の画像データ「Ｄ」を送出す
る。因みに、この図５に示すように、アドレスデータ及
びバスコマンドは１クロツク分だけ送出される。
のデータ伝送処理について、図５に示すタイミングチヤ
ートを用いて説明する。まずＰＣＩドライバ６Ｄが時刻
ｔ1においてリクエスト用信号線REQ#を論理レベル
「Ｌ」に駆動することによりリクエスト信号を発生する
と、アービタ６Ｂはそのリクエスト信号を受けてバス６
Ａの使用権を許可するか否か判断する。その結果、許可
するのであれば、アービタ６Ｂは時刻ｔ2 においてグラ
ント用信号線GNT#を論理レベル「Ｌ」に駆動することに
より許可信号を発生する。これを受けてＰＣＩドライバ
６Ｄは、時刻ｔ3 においてフレーム用信号線FRAME#をレ
ベル「Ｌ」に駆動してバス６Ａを使用することを示す。
またこれと同時にＰＣＩドライバ６Ｄは、バスコマンド
用信号線C/BE[3:0] を駆動して書込みを示すバスコマン
ド「Ｃ」を送出すると共に、アドレス・データ用信号線
AD[31:0]を駆動してＰＣＩドライバ６Ｆを示すアドレス
データ「Ａ」及び伝送対象の画像データ「Ｄ」を送出す
る。因みに、この図５に示すように、アドレスデータ及
びバスコマンドは１クロツク分だけ送出される。
【００２９】またこのときＰＣＩドライバ６Ｄはマスタ
側であるのでレイテンシ・タイマ６ＤＢを起動させる
が、画像データのデータ伝送を行うのでスイツチ回路６
ＤＣをオフ状態に設定し、レイテイン・タイマ６ＤＢの
タイムアウト信号ＴＯが無効となるようにする。これに
より例えば時刻ｔ4 においてレイテンシ・タイマ６ＤＢ
がタイムアウトしても、画像データの伝送処理を続ける
ことができる。その後、画像データの伝送処理を終了す
るのであれば、例えば時刻ｔ5 においてフレーム用信号
線FRAME#を論理レベル「Ｈ」に駆動した後、時刻ｔ6 に
おいてアドレス・データ用信号線AD[31:0]の駆動を中止
すれば良い。
側であるのでレイテンシ・タイマ６ＤＢを起動させる
が、画像データのデータ伝送を行うのでスイツチ回路６
ＤＣをオフ状態に設定し、レイテイン・タイマ６ＤＢの
タイムアウト信号ＴＯが無効となるようにする。これに
より例えば時刻ｔ4 においてレイテンシ・タイマ６ＤＢ
がタイムアウトしても、画像データの伝送処理を続ける
ことができる。その後、画像データの伝送処理を終了す
るのであれば、例えば時刻ｔ5 においてフレーム用信号
線FRAME#を論理レベル「Ｈ」に駆動した後、時刻ｔ6 に
おいてアドレス・データ用信号線AD[31:0]の駆動を中止
すれば良い。
【００３０】因みに、受信側に相当するＰＣＩドライバ
６Ｆでは、アドレス・データ用信号線AD[31:0]を介して
送られてくるアドレスデータにより自分が指定されてい
ることを認識すると共に、バスコマンド用信号線C/BE
[3:0] を介して送られてくる書込みを示すバスコマンド
により画像データをバツフア９に書き込むことを認識す
る。これによりＰＣＩドライバ６Ｆは、続いて送られて
くる画像データを受け取り、それをバツフア９に格納す
る。このようにしてＰＣＩバス６においては、画像デー
タの伝送処理が行われる。
６Ｆでは、アドレス・データ用信号線AD[31:0]を介して
送られてくるアドレスデータにより自分が指定されてい
ることを認識すると共に、バスコマンド用信号線C/BE
[3:0] を介して送られてくる書込みを示すバスコマンド
により画像データをバツフア９に書き込むことを認識す
る。これによりＰＣＩドライバ６Ｆは、続いて送られて
くる画像データを受け取り、それをバツフア９に格納す
る。このようにしてＰＣＩバス６においては、画像デー
タの伝送処理が行われる。
【００３１】以上の構成において、このビデオサーバ装
置１でＰＣＩバス６を介して画像データを伝送する場合
には、マスタ側となるＰＣＩドライバがレイテンシ・タ
イマを起動させるが、そのときスイツチ回路をオフ状態
にすることによりレイテンシ・タイマのタイムアウト信
号がＰＣＩシーケンサに供給されないように設定する。
これによりレイテンシ・タイマがタイムアウトしても、
タイムアウト信号が供給されないので、ＰＣＩシーケン
サはデータ伝送処理を引き続き継続することができ、画
像データを連続的に伝送することができる。
置１でＰＣＩバス６を介して画像データを伝送する場合
には、マスタ側となるＰＣＩドライバがレイテンシ・タ
イマを起動させるが、そのときスイツチ回路をオフ状態
にすることによりレイテンシ・タイマのタイムアウト信
号がＰＣＩシーケンサに供給されないように設定する。
これによりレイテンシ・タイマがタイムアウトしても、
タイムアウト信号が供給されないので、ＰＣＩシーケン
サはデータ伝送処理を引き続き継続することができ、画
像データを連続的に伝送することができる。
【００３２】因みに、従来のように画像データを伝送す
るときにも、レイテンシ・タイマのタイムアウトを有効
にした場合には、タイムアウトする度に、アービトレー
シヨン（リクエスト信号とそれに対する許可信号のシー
ケンス）を行つて、かつアドレスデータやバスコマンド
を送出しなければならず、そのため画像データを効率良
く伝送し得なかつた。しかしながらこの実施例のよう
に、レイテンシ・タイマのタイムアウト信号を無効にし
た場合には、連続的に画像データを伝送し得るので、ア
ービトレーシヨンの回数や、アドレスデータ及びバスコ
マンドの送出回数を減らすことができ、画像データを効
率良く伝送し得る。なお、この実施例によるＰＣＩバス
６は、レイテンシ・タイマのタイムアウト信号を無効に
することにより効率良くデータ伝送を行つて高速伝送を
実現しているので、ＰＣＩバス６が有する汎用性は失わ
れていない。
るときにも、レイテンシ・タイマのタイムアウトを有効
にした場合には、タイムアウトする度に、アービトレー
シヨン（リクエスト信号とそれに対する許可信号のシー
ケンス）を行つて、かつアドレスデータやバスコマンド
を送出しなければならず、そのため画像データを効率良
く伝送し得なかつた。しかしながらこの実施例のよう
に、レイテンシ・タイマのタイムアウト信号を無効にし
た場合には、連続的に画像データを伝送し得るので、ア
ービトレーシヨンの回数や、アドレスデータ及びバスコ
マンドの送出回数を減らすことができ、画像データを効
率良く伝送し得る。なお、この実施例によるＰＣＩバス
６は、レイテンシ・タイマのタイムアウト信号を無効に
することにより効率良くデータ伝送を行つて高速伝送を
実現しているので、ＰＣＩバス６が有する汎用性は失わ
れていない。
【００３３】以上の構成によれば、画像データを伝送す
るバスとしてＰＣＩバス６を使用し、画像データを伝送
するときには、スイツチ回路によつてバス６Ａの占有時
間をカウントするレイテンシ・タイマのタイムアウト信
号を無効にするようにしたことにより、画像データを連
続的に伝送することができ、かくして画像データを効率
良く伝送して高速伝送を実現し得る。
るバスとしてＰＣＩバス６を使用し、画像データを伝送
するときには、スイツチ回路によつてバス６Ａの占有時
間をカウントするレイテンシ・タイマのタイムアウト信
号を無効にするようにしたことにより、画像データを連
続的に伝送することができ、かくして画像データを効率
良く伝送して高速伝送を実現し得る。
【００３４】なお上述の実施例においては、スイツチ回
路を設けてレイテンシ・タイマのタイムアウト信号を無
効にした場合について述べたが、本発明は限らず、従来
と同じようにスイツチ回路を設けずにタイムアウト信号
が供給されるようにしておき、画像データを伝送中のと
きには、当該タイムアウト信号を無視するようにするこ
とによりタイムアウト信号を無効にしても良い。要は、
画像データを伝送するとき、バスの占有時間をカウント
するタイマのタイムアウト信号を無効にするようにすれ
ば、上述の場合と同様の効果を得ることができる。
路を設けてレイテンシ・タイマのタイムアウト信号を無
効にした場合について述べたが、本発明は限らず、従来
と同じようにスイツチ回路を設けずにタイムアウト信号
が供給されるようにしておき、画像データを伝送中のと
きには、当該タイムアウト信号を無視するようにするこ
とによりタイムアウト信号を無効にしても良い。要は、
画像データを伝送するとき、バスの占有時間をカウント
するタイマのタイムアウト信号を無効にするようにすれ
ば、上述の場合と同様の効果を得ることができる。
【００３５】また上述の実施例においては、ビデオサー
バ装置１の記録再生装置としてハードデイスクドライブ
３を用いた場合について述べたが、本発明はこれに限ら
ず、記録再生装置としてビデオテープレコーダや光磁気
デイスク装置等、その他の記録再生装置を用いても良
い。
バ装置１の記録再生装置としてハードデイスクドライブ
３を用いた場合について述べたが、本発明はこれに限ら
ず、記録再生装置としてビデオテープレコーダや光磁気
デイスク装置等、その他の記録再生装置を用いても良
い。
【００３６】また上述の実施例においては、ビデオサー
バ装置１に本発明を適用した場合について述べたが、本
発明はこれに限らず、画像データを伝送するような装置
であれば、その他の伝送装置に広く適用し得る。
バ装置１に本発明を適用した場合について述べたが、本
発明はこれに限らず、画像データを伝送するような装置
であれば、その他の伝送装置に広く適用し得る。
【００３７】
【発明の効果】上述のように本発明によれば、画像デー
タを送るとき、画像データの伝送が終了するまでバスの
占有時間をカウントするタイマのタイムアウト信号を無
効にするようにしたことにより、バスを連続的に使用し
て、情報量の多い画像データを連続的に伝送し得、かく
して画像データを高速伝送し得る。
タを送るとき、画像データの伝送が終了するまでバスの
占有時間をカウントするタイマのタイムアウト信号を無
効にするようにしたことにより、バスを連続的に使用し
て、情報量の多い画像データを連続的に伝送し得、かく
して画像データを高速伝送し得る。
【図１】本発明の一実施例によるビデオサーバ装置の構
成を示すブロツク図である。
成を示すブロツク図である。
【図２】ＰＣＩドライバの構成を示すブロツク図であ
る。
る。
【図３】コンフイギユレーシヨン空間ヘツダの説明に供
する略線図である。
する略線図である。
【図４】ハードデイスクドライブからデコーダに画像デ
ータを伝送するときの動作の説明に供するフローチヤー
トである。
ータを伝送するときの動作の説明に供するフローチヤー
トである。
【図５】画像データを伝送するときのＰＣＩバスのタイ
ミングを示すタイミングチヤートである。
ミングを示すタイミングチヤートである。
１……ビデオサーバ装置、２……ＣＰＵ、３……ハード
デイスクドライブ、４……エンコーダ、５……デコー
ダ、６……ＰＣＩバス、６Ａ……バス、６Ｂ……アービ
タ、６Ｃ〜６Ｅ……ＰＣＩドライバ、６ＣＡ、６ＤＡ、
６ＦＡ……ＰＣＩシーケンサ、６ＣＢ、６ＤＢ、６ＦＢ
……レイテンシ・タイマ、６ＣＣ、６ＤＣ、６ＦＣ……
スイツチ回路、７〜９……バツフア。
デイスクドライブ、４……エンコーダ、５……デコー
ダ、６……ＰＣＩバス、６Ａ……バス、６Ｂ……アービ
タ、６Ｃ〜６Ｅ……ＰＣＩドライバ、６ＣＡ、６ＤＡ、
６ＦＡ……ＰＣＩシーケンサ、６ＣＢ、６ＤＢ、６ＦＢ
……レイテンシ・タイマ、６ＣＣ、６ＤＣ、６ＦＣ……
スイツチ回路、７〜９……バツフア。
Claims (7)
- 【請求項１】制御装置と、当該制御装置と接続され上記
制御装置の制御下にあるバスと、当該バスに接続され、
上記バスの占有時間をカウントしタイムアウト信号を出
力するタイマを有する複数の送受信回路とを具え、上記
制御装置からの指示に応じて一の送受信回路が上記バス
を介して他の送受信回路へデータを送るとき、上記タイ
マが上記タイムアウト信号を出力するまで上記データを
送る伝送装置において、 上記一の送受信回路は、上記バスを介して上記他の送受
信回路へ上記データとして画像データを送るとき、上記
タイムアウト信号を無効にすることにより上記画像デー
タの伝送が終了するまで上記画像データを上記バスに送
出し、画像データ以外のデータを送るとき、上記タイム
アウト信号を無効にせず上記データを上記バスに送出す
ることを特徴とする伝送装置。 - 【請求項２】上記バスはＰＣＩ規格に準拠したバスであ
ることを特徴とする請求項１に記載の伝送装置。 - 【請求項３】上記一の送受信回路は、 上記タイマの出力段にスイツチ回路を有し、上記画像デ
ータを送出するときには、当該スイツチ回路をオフ状態
に設定して上記タイムアウト信号を無効にし、上記画像
データ以外のデータを送出するときには、上記スイツチ
回路をオン状態に設定して上記タイムアウト信号を有効
にすることを特徴とする請求項１に記載の伝送装置。 - 【請求項４】制御装置と、当該制御装置と接続され上記
制御装置の制御下にあるバスと、当該バスに接続され、
上記バスの占有時間をカウントしタイムアウト信号を出
力するタイマを有する複数の送受信回路とを具え、上記
制御装置からの指示に応じて一の送受信回路が上記バス
を介して他の送受信回路へデータを送るとき、上記タ イ
マが上記タイムアウト信号を出力するまで上記データを
送る伝送装置を介して画像データを伝送するサーバ装置
において、 上記画像データを上記伝送装置を介して送るとき、上記
一の送受信回路は、上記バスを介して上記他の送受信回
路へ、上記タイムアウト信号を無効にすることにより上
記画像データの伝送が終了するまで上記画像データを上
記バスに送出することを特徴とするサーバ装置。 - 【請求項５】上記バスは、ＰＣＩ規格に準拠したバスで
あることを特徴とする請求項４に記載のサーバ装置。 - 【請求項６】上記一の送受信回路は、上記タイマの出力
段にスイツチ回路を有し、上記画像データを送出すると
き、当該スイツチ回路をオフ状態に設定して上記タイム
アウト信号を無効にすることを特徴とする請求項４に記
載のサーバ装置。 - 【請求項７】制御装置と、当該制御装置と接続され上記
制御装置の制御下にあるバスと、当該バスに接続され、
上記バスの占有時間をカウントしタイムアウト信号を出
力するタイマを有する複数の送受信回路とを具え、上記
制御装置からの指示に応じて一の送受信回路が上記バス
を介して他の送受信回路へデータを送るとき、上記タイ
マが上記タイムアウト信号を出力するまで上記データを
送る伝送方法において、 上記バスとしてＰＣＩバスを使用し、上記一の送受信回路は、上記ＰＣＩバスを介して上記他
の送受信回路へ 画像データを送るときには、上記タイム
アウト信号を無効にすることにより上記画像データの伝
送が終了するまで上記画像データを上記ＰＣＩバスに送
出し、画像データ以外のデータを送るとき、上記タイム
アウト信号を無効にせず上記データを上記ＰＣＩバスに
送出することを特徴とする伝送方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35442896A JP3429149B2 (ja) | 1996-12-19 | 1996-12-19 | 伝送装置及びサーバ装置並びに伝送方法 |
| US08/992,662 US6189060B1 (en) | 1996-12-19 | 1997-12-17 | Transmitting device, server device and transmitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35442896A JP3429149B2 (ja) | 1996-12-19 | 1996-12-19 | 伝送装置及びサーバ装置並びに伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178626A JPH10178626A (ja) | 1998-06-30 |
| JP3429149B2 true JP3429149B2 (ja) | 2003-07-22 |
Family
ID=18437500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35442896A Expired - Fee Related JP3429149B2 (ja) | 1996-12-19 | 1996-12-19 | 伝送装置及びサーバ装置並びに伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6189060B1 (ja) |
| JP (1) | JP3429149B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233640B1 (en) * | 1999-03-19 | 2001-05-15 | In-System Design, Inc. | Universal serial bus peripheral bridge with sequencer |
| US7220908B2 (en) * | 2002-09-12 | 2007-05-22 | Yamaha Corporation | Waveform processing apparatus with versatile data bus |
| US7024506B1 (en) * | 2002-12-27 | 2006-04-04 | Cypress Semiconductor Corp. | Hierarchically expandable fair arbiter |
| US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
| TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
| US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
| US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
| JP5180729B2 (ja) * | 2008-08-05 | 2013-04-10 | 株式会社日立製作所 | 計算機システム及びバス割当方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467295A (en) * | 1992-04-30 | 1995-11-14 | Intel Corporation | Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit |
| US5911055A (en) * | 1996-06-05 | 1999-06-08 | Compaq Computer Corporation | Using subordinate bus devices that are connected to a common bus |
| US5862353A (en) * | 1997-03-25 | 1999-01-19 | International Business Machines Corporation | Systems and methods for dynamically controlling a bus |
-
1996
- 1996-12-19 JP JP35442896A patent/JP3429149B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-17 US US08/992,662 patent/US6189060B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6189060B1 (en) | 2001-02-13 |
| JPH10178626A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6148357A (en) | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes | |
| CA2060820C (en) | Direct memory access for data transfer within an i/o device | |
| US6721836B2 (en) | Bus system having an address/control bus and a data bus, and a data transfer method thereof | |
| JPS6138507B2 (ja) | ||
| JP3429149B2 (ja) | 伝送装置及びサーバ装置並びに伝送方法 | |
| KR20050043303A (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US6532507B1 (en) | Digital signal processor and method for prioritized access by multiple core processors to shared device | |
| JP4408840B2 (ja) | Ｈｄｄコントローラ及びそれを搭載したシステム | |
| JP3377797B2 (ja) | 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第１のエージェントがサービスの必要を第２のエージェントへ知らせる方法 | |
| JPH0628261A (ja) | データ転送方法及び装置 | |
| JP2003316724A (ja) | 制御チップセット間の信号送信デバイス | |
| EP3819778A1 (en) | Bus system and method for operating a bus system | |
| US20010002481A1 (en) | Data access unit and method therefor | |
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JP3240863B2 (ja) | 調停回路 | |
| JPH0131225B2 (ja) | ||
| JPH11119922A (ja) | データ記憶システム及び冗長データ書き込み制御方法 | |
| JP2000112878A (ja) | デ―タ処理装置内の転送要求タイミングを制御するための装置および方法 | |
| JP3275489B2 (ja) | 情報処理装置 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JP2611191B2 (ja) | 入出力制御装置 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JP2002268827A (ja) | 多重化記憶制御装置 | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |