JP3426722B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3426722B2 JP3426722B2 JP20347394A JP20347394A JP3426722B2 JP 3426722 B2 JP3426722 B2 JP 3426722B2 JP 20347394 A JP20347394 A JP 20347394A JP 20347394 A JP20347394 A JP 20347394A JP 3426722 B2 JP3426722 B2 JP 3426722B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- glass
- semiconductor element
- external lead
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージ内部に半導体素子を収容して成る半導体装置に関
するものである。 【０００２】 【従来技術】従来、コンピュータやＩＣカード等の情報
処理装置に使用される半導体装置は、通常、酸化アルミ
ニウム質焼結体等の電気絶縁セラミックスから成り、そ
の上面中央部に半導体素子を搭載する搭載部を有する絶
縁基体と、ＡＳＴＭ Ｆー１５（ＦｅーＮｉーＣｏ合
金）や４２アロイ（ＦｅーＮｉ合金）等の金属から成
り、その一端が前記絶縁基体の上面外周部に結晶化ガラ
スから成る固定用ガラスで固定された外部リード端子
と、酸化アルミニウム質焼結体等の電気絶縁セラミック
スから成り、その下面外周部に非晶質ガラスから成る封
止用ガラスが被着された蓋体とから構成される半導体素
子収納用パッケージと半導体素子とを準備し、前記半導
体素子収納用パッケージの絶縁基体の半導体素子搭載部
に半導体素子をロウ材、ガラス、樹脂等の接着剤を介し
て搭載固定するとともに該半導体素子の電極を外部リー
ド端子にボンディングワイヤを介して電気的に接続し、
しかる後、前記絶縁基体上面に蓋体を載置させるととも
に蓋体の下面に予め被着させておいた封止用ガラスを溶
融させ、絶縁基体と蓋体とを内側に半導体素子を気密に
収容し、且つ間に外部リード端子を挟むようにして接合
することによって製作される。 【０００３】尚、前記半導体装置では、一般に半導体素
子収納用パッケージの絶縁基体及び蓋体が同一形状を成
し、且つそれぞれの厚みが０．５〜１．０ｍｍとなって
いることから半導体装置全体の厚みは１．４〜２．４ｍ
ｍ程度となっている。 【０００４】 【発明が解決しようとする課題】しかしながら、近時、
コンピュータやＩＣカード等の情報処理装置は、その薄
型化が急速に進んでおり、これに使用される半導体装置
も半導体素子収納用パッケージの絶縁基体及び蓋体の厚
みを例えば０．３ｍｍ以下に薄くすることによって全体
の厚みを１．０ｍｍ以下とすることが望まれている。 【０００５】しかしながら、半導体素子収納用パッケー
ジの絶縁基体及び蓋体の厚みをそれぞれ０．３ｍｍ以下
の薄いものとした場合、絶縁基体及び蓋体の長さが通
常、約３５ｍｍ以上と長いため剛性が弱いものとなり、
このため絶縁基体や蓋体に曲げや圧迫等の外力が印加さ
れると、絶縁基体は半導体素子が搭載固定されていて剛
性が補強されており大きく撓むことはないものの、蓋体
は、剛性を補強し得るものが何もないため大きく撓み、
その結果、蓋体にクラックが発生して内側に半導体素子
を気密に収容することが不可となり半導体素子を長期間
にわたり、正常、且つ安定に作動させることができない
という欠点を有していた。 【０００６】そこで前記蓋体の外形寸法を絶縁基体の外
形寸法に対し小さくし、蓋体の剛性を上げ、蓋体を撓み
にくくすることによって蓋体にクラックが発生するのを
防止することが考えられる。 【０００７】しかしながら、蓋体の外形寸法を絶縁基体
の外形寸法より小さいものとした場合、外部リード端子
の絶縁基体と蓋体による挟み込み面積が狭いものとなっ
て外部リード端子の絶縁基体上面への固定強度が弱いも
のとなり、外部リード端子に外力が印加されると外部リ
ード端子が固定用ガラスから剥離するとともに固定用ガ
ラスにクラックを発生させ、その結果、従来と同様、内
側に半導体素子を気密に収容することが不可となり、半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができないという欠点を誘発した。 【０００８】 【発明の目的】本発明は、上記欠点に鑑み案出されたも
ので、その目的は内側に半導体素子を気密に収容し、半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる薄型の半導体装置を提供することにある。 【０００９】 【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載され、上面外周部に複数の外部リード
端子が固定用ガラスで固定された絶縁基体と、セラミッ
クスから成る蓋体とを内側に半導体素子を収容し、且つ
間に外部リード端子を挟むようにして、溶融温度が前記
固定用ガラスの溶融結晶化温度よりも低い封止用ガラス
を介して接合して成る半導体装置であって、前記絶縁基
体の長さをＬ1、蓋体の長さをＬ2、蓋体の厚みをＴとし
たとき下記各式を満足するとともに蓋体の側面と絶縁基
体上面外周部に固定された、溶融温度が前記固定用ガラ
スの溶融結晶化温度よりも低い固定用ガラスとの間に形
成される空間に外部リード端子の一部を被覆するガラス
部材を充填させたことを特徴とするものである。 【００１０】Ｌ1 ≧Ｌ2 Ｌ2 ≦３０（ｍｍ） ０．３（ｍｍ）≧Ｔ≧０．００９Ｌ２ 【００１１】 【作用】本発明の半導体装置は半導体素子収納用パッケ
ージの蓋体の長さを３０ｍｍ以下とし蓋体の剛性を強く
したことから、蓋体を０．３ｍｍ以下に薄くしても外力
印加により撓んでクラックを発生することはなく、その
結果、半導体装置を薄型として、且つ内側に収容する半
導体素子を長期間にわたり、正常に作動させることがで
きる。 【００１２】また、蓋体の長さを絶縁基体の長さより短
くし、蓋体の側面と絶縁基体上面外周部に固定された固
定用ガラスとの間に形成される空間に外部リード端子の
一部を被覆する、溶融温度が前記固定用ガラスの溶融結
晶化温度よりも低いガラス部材を充填させたことから、
外部リード端子の固定強度が補強され、その結果、外部
リード端子に外力が印加されても外部リード端子が固定
用ガラスにクラックを発生しつつ剥離することはなく、
これによっても内側に収容する半導体素子の気密が完全
となり、半導体素子を長期間にわたり、正常、且つ安定
に作動させることができる。 【００１３】 【実施例】次に本発明を添付図面に基づき詳細に説明す
る。 【００１４】図１は本発明の半導体装置の一実施例を示
し、１は絶縁基体、２は蓋体、３は半導体素子である。 【００１５】前記絶縁基体１は、その上面略中央部に半
導体素子３が搭載される搭載部１ａを有し、該搭載部１
ａには半導体素子３がガラス、樹脂、ロウ材等の接着剤
を介して接着固定されている。 【００１６】前記絶縁基体１は酸化アルミニウム質焼結
体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の
電気絶縁材料から成り、例えば酸化アルミニウム質焼結
体から成る場合には、アルミナ（Ａｌ２ ０ 3）、シリ
カ（ＳｉＯ2 ）、マグネシア（ＭｇＯ）、カルシア（Ｃ
ａＯ）等に適当な有機溶剤、溶媒を添加混合して調整し
たセラミック原料粉末を所定形状のプレス型内に充填さ
せるとともに一定圧力を印加して成形し、しかる後、前
記成形品を約１５００℃の温度で焼成することによって
製作される。 【００１７】尚、前記絶縁基体１は半導体素子搭載部１
ａに半導体素子３が接着固定され、半導体素子３によっ
て剛性が補強されているためＩＣカード等に実装するに
あたり半導体装置の厚みを１．０ｍｍ以下とするために
その厚みを０．３ｍｍ以下の薄いものになしても外力印
加により撓みを発生することはなく、同時に撓みに起因
するクラックや割れの発生もない。 【００１８】また前記絶縁基体１はその上面で半導体素
子搭載部１ａ周辺に外部リード端子５の一端が結晶化ガ
ラス等から成る固定用ガラス６を介して固定されてい
る。 【００１９】前記外部リード端子５は半導体素子３を外
部電気回路に電気的に接続する作用を為し、外部リード
端子５の絶縁基体１上面に固定した一端側には半導体素
子３の電極がボンディングワイヤ７を介して接続され、
また他端側は外部電気回路に接続される。 【００２０】前記外部リード端子５は４２アロイ（Ｆｅ
ーＮｉ合金）やＡＳＴＭ Ｆー１５（ＦｅーＮｉーＣｏ
合金）等の金属材料から成り、例えば４２アロイ等のイ
ンゴット（塊）を圧延加工法や打抜き加工法、従来周知
の金属加工法で所定の板状に成形することによって製作
される。 【００２１】また前記外部リード端子５の一端を絶縁基
体１の上面に固定する固定用ガラス６としては、例え
ば、酸化鉛６１．０重量％、酸化亜鉛９．３重量％、酸
化ジルコニウム９．２重量％、シリカ８．４重量％、酸
化ホウ素８．８重量％を含有する結晶化ガラスが好適に
使用される。 【００２２】前記固定用ガラス６による絶縁基体１への
外部リード端子５の固定は、まず結晶化ガラスとなるガ
ラス粉末に適当な有機バインダー、溶剤を添加混合して
ガラスペーストを得、次にこのガラスペーストを絶縁基
体１の上面外周部に従来周知のスクリーン印刷法等を採
用することによって印刷塗布し、最後に絶縁基体１の上
面に印刷塗布されたガラスペースト上に外部リード端子
５の一端を載置させるとともにこれを約５００℃の温度
で加熱し、ガラスペーストを溶融結晶化させることによ
って行われる。 【００２３】更に前記外部リード端子５及び半導体素子
３が固定された絶縁基体１の上面には内側に半導体素子
３を収容し、且つ間に外部リード端子５を挟むようにし
てセラミックスから成る蓋体２が封止用ガラス８を介し
て接合されている。 【００２４】前記蓋体２は例えば酸化アルミニウム質焼
結体等の電気絶縁セラミックスから成り、絶縁基体１と
同様の方法、即ち、アルミナ（Ａｌ2 ０ 3）、シリカ
（ＳｉＯ2 ）、マグネシア（ＭｇＯ）、カルシア（Ｃａ
Ｏ）等に適当な有機溶剤、溶媒を添加混合して調整した
セラミック原料粉末を所定形状のプレス型内に充填させ
るとともに一定圧力を印加して成形し、しかる後、前記
成形品を約１５００℃の温度で焼成することによって製
作される。 【００２５】前記蓋体２はまたその長さを３０ｍｍ以下
とすることによって剛性が補強されており、これによっ
てＩＣカード等に実装するにあたり半導体装置の厚みを
１．０ｍｍ以下とするために厚みを０．３ｍｍ以下の薄
いものになしても外力印加による撓みはほとんどな発生
することがなく該撓みに起因して蓋体２にクラックや割
れ等を発生することもない。従って、絶縁基体１と蓋体
２の内側に収容される半導体素子３はその気密が完全と
なり、半導体素子３を長期間にわたり、正常、且つ安定
に作動させることができる。 【００２６】尚、前記蓋体２はその厚さＴが長さＬ2に
対し、Ｔ≦０．００９Ｌ2となると蓋体２の剛性が弱く
なり、外力印加によって大きく撓むとともにクラックや
割れが発生してしまう。またＴ≧０．３（ｍｍ）となる
と半導体装置の全体厚みが厚くなりＩＣカード等に実装
できなくなる。従って、前記蓋体２はその厚みＴが長さ
Ｌ2に対して０．３（ｍｍ）≧Ｔ≧０．００９Ｌ2の範囲
に特定される。を長期間にわたり正常に作動させること
が可能となる。 【００２７】また前記蓋体２を絶縁基体１に接合させる
封止用ガラス８としては、例えば、酸化鉛７５重量％、
酸化チタン９．０重量％、酸化ホウ素７．５重量％及び
酸化亜鉛２．０重量％を含有する非晶質ガラスが好適に
使用される。 【００２８】前記封止用ガラス８による蓋体２の絶縁基
体１への接合は、まず前記組成のガラス粉末に適当な有
機バインダー、溶剤を添加混合してガラスペーストを
得、次にこのガラスペーストを蓋体２の下面外周部に従
来周知のスクリーン印刷法等を採用することによって印
刷塗布し、最後に、蓋体２を絶縁基体１上に印刷塗布し
たガラスペーストが絶縁基体１側となるようにして載置
させるとともにこれを約４２０℃の温度で加熱し、ガラ
スペーストを溶融させることによって行われる。更に前
記蓋体２はその長さＬ2 を絶縁基体１の長さＬ1 より短
くし（Ｌ1 ＞Ｌ2 ）、蓋体２の側面と絶縁基体１の上面
外周部に固定された固定用ガラス６との間に形成される
空間に外部リード端子５の一部を被覆するガラス部材９
が充填されている。 【００２９】前記ガラス部材９は固定用ガラス６によっ
て絶縁基体１上に固定されている外部リード端子５の固
定強度を補強する作用を為し、これによって外部リード
端子５は絶縁基体１上に強固に固定され、外力が印加さ
れても外部リード端子５は固定用ガラス６にクラックを
発生させつつ剥離することはない。従って、絶縁基体１
と蓋体２との内側に収容されている半導体素子３は固定
用ガラス６にクラックの発生がないことから気密が完全
となり、半導体素子３を長期間にわたり、正常、且つ安
定に作動させることができる。 【００３０】前記ガラス部材９は例えば蓋体２を絶縁基
体１上に接合させる封止用ガラス８と同様の非晶質ガラ
ス、即ち、酸化鉛７５重量％、酸化チタン９．０重量
％、酸化ホウ素７．５重量％及び酸化亜鉛２．０重量％
を含有する非晶質ガラスが好適に使用される。 【００３１】また前記ガラス部材９の蓋体２側面及び絶
縁基体１の上面外周部への被着は、例えば封止用ガラス
８を形成する際に使用したガラスペーストを蓋体２側面
と絶縁基体１の上面外周部に位置する固定用ガラス６と
の間に形成される空間に塗布し、しかる後、これを約４
２０℃の温度に加熱し、ガラスペーストを溶融させるこ
とによって、或いは蓋体２を絶縁基体１の上面に封止用
ガラス８を介して接合させるに先だち、絶縁基体１上の
蓋体２の側面が当接する領域に前記ガラスペーストを予
め過分に印刷塗布しておくことによって行われる。 【００３２】かくして本発明の半導体装置は絶縁基体１
及び蓋体２の剛性が補強され、撓み難くなっているため
絶縁基体１及び蓋体２の厚みを０．３ｍｍ以下として全
体の厚みを１．０ｍｍ以下の薄型になすことができ、こ
れによってＩＣカード等への実装も可能となる。 【００３３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲であれば種
々の変更は可能であり、上述の実施例では、絶縁基体１
に外部リード端子５を固定する固定用ガラス６として結
晶化ガラスを使用したが、非晶質ガラスを使用してもよ
い。 【００３４】 【発明の効果】本発明の半導体装置によれば、半導体素
子収納用パッケージの蓋体の長さを３０ｍｍ以下とし蓋
体の剛性を強くしたことから、蓋体を０．３ｍｍ以下に
薄くしても外力印加により撓んでクラックを発生するこ
とはなく、その結果、半導体装置を薄型として、且つ内
側に収容する半導体素子を長期間にわたり、正常に作動
させることができる。 【００３５】また、蓋体の長さを絶縁基体の長さより短
くし、蓋体の側面と絶縁基体上面外周部に固定された固
定用ガラスとの間に形成される空間に外部リード端子の
一部を被覆する、溶融温度が前記固定用ガラスの溶融結
晶化温度よりも低いガラス部材を充填させたことから、
外部リード端子の固定強度が補強され、その結果、外部
リード端子に外力が印加されても外部リード端子が固定
用ガラスにクラックを発生しつつ剥離することはなく、
これによっても内側に収容する半導体素子の気密が完全
となり、半導体素子を長期間にわたり、正常、且つ安定
に作動させることができる。
ケージ内部に半導体素子を収容して成る半導体装置に関
するものである。 【０００２】 【従来技術】従来、コンピュータやＩＣカード等の情報
処理装置に使用される半導体装置は、通常、酸化アルミ
ニウム質焼結体等の電気絶縁セラミックスから成り、そ
の上面中央部に半導体素子を搭載する搭載部を有する絶
縁基体と、ＡＳＴＭ Ｆー１５（ＦｅーＮｉーＣｏ合
金）や４２アロイ（ＦｅーＮｉ合金）等の金属から成
り、その一端が前記絶縁基体の上面外周部に結晶化ガラ
スから成る固定用ガラスで固定された外部リード端子
と、酸化アルミニウム質焼結体等の電気絶縁セラミック
スから成り、その下面外周部に非晶質ガラスから成る封
止用ガラスが被着された蓋体とから構成される半導体素
子収納用パッケージと半導体素子とを準備し、前記半導
体素子収納用パッケージの絶縁基体の半導体素子搭載部
に半導体素子をロウ材、ガラス、樹脂等の接着剤を介し
て搭載固定するとともに該半導体素子の電極を外部リー
ド端子にボンディングワイヤを介して電気的に接続し、
しかる後、前記絶縁基体上面に蓋体を載置させるととも
に蓋体の下面に予め被着させておいた封止用ガラスを溶
融させ、絶縁基体と蓋体とを内側に半導体素子を気密に
収容し、且つ間に外部リード端子を挟むようにして接合
することによって製作される。 【０００３】尚、前記半導体装置では、一般に半導体素
子収納用パッケージの絶縁基体及び蓋体が同一形状を成
し、且つそれぞれの厚みが０．５〜１．０ｍｍとなって
いることから半導体装置全体の厚みは１．４〜２．４ｍ
ｍ程度となっている。 【０００４】 【発明が解決しようとする課題】しかしながら、近時、
コンピュータやＩＣカード等の情報処理装置は、その薄
型化が急速に進んでおり、これに使用される半導体装置
も半導体素子収納用パッケージの絶縁基体及び蓋体の厚
みを例えば０．３ｍｍ以下に薄くすることによって全体
の厚みを１．０ｍｍ以下とすることが望まれている。 【０００５】しかしながら、半導体素子収納用パッケー
ジの絶縁基体及び蓋体の厚みをそれぞれ０．３ｍｍ以下
の薄いものとした場合、絶縁基体及び蓋体の長さが通
常、約３５ｍｍ以上と長いため剛性が弱いものとなり、
このため絶縁基体や蓋体に曲げや圧迫等の外力が印加さ
れると、絶縁基体は半導体素子が搭載固定されていて剛
性が補強されており大きく撓むことはないものの、蓋体
は、剛性を補強し得るものが何もないため大きく撓み、
その結果、蓋体にクラックが発生して内側に半導体素子
を気密に収容することが不可となり半導体素子を長期間
にわたり、正常、且つ安定に作動させることができない
という欠点を有していた。 【０００６】そこで前記蓋体の外形寸法を絶縁基体の外
形寸法に対し小さくし、蓋体の剛性を上げ、蓋体を撓み
にくくすることによって蓋体にクラックが発生するのを
防止することが考えられる。 【０００７】しかしながら、蓋体の外形寸法を絶縁基体
の外形寸法より小さいものとした場合、外部リード端子
の絶縁基体と蓋体による挟み込み面積が狭いものとなっ
て外部リード端子の絶縁基体上面への固定強度が弱いも
のとなり、外部リード端子に外力が印加されると外部リ
ード端子が固定用ガラスから剥離するとともに固定用ガ
ラスにクラックを発生させ、その結果、従来と同様、内
側に半導体素子を気密に収容することが不可となり、半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができないという欠点を誘発した。 【０００８】 【発明の目的】本発明は、上記欠点に鑑み案出されたも
ので、その目的は内側に半導体素子を気密に収容し、半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる薄型の半導体装置を提供することにある。 【０００９】 【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載され、上面外周部に複数の外部リード
端子が固定用ガラスで固定された絶縁基体と、セラミッ
クスから成る蓋体とを内側に半導体素子を収容し、且つ
間に外部リード端子を挟むようにして、溶融温度が前記
固定用ガラスの溶融結晶化温度よりも低い封止用ガラス
を介して接合して成る半導体装置であって、前記絶縁基
体の長さをＬ1、蓋体の長さをＬ2、蓋体の厚みをＴとし
たとき下記各式を満足するとともに蓋体の側面と絶縁基
体上面外周部に固定された、溶融温度が前記固定用ガラ
スの溶融結晶化温度よりも低い固定用ガラスとの間に形
成される空間に外部リード端子の一部を被覆するガラス
部材を充填させたことを特徴とするものである。 【００１０】Ｌ1 ≧Ｌ2 Ｌ2 ≦３０（ｍｍ） ０．３（ｍｍ）≧Ｔ≧０．００９Ｌ２ 【００１１】 【作用】本発明の半導体装置は半導体素子収納用パッケ
ージの蓋体の長さを３０ｍｍ以下とし蓋体の剛性を強く
したことから、蓋体を０．３ｍｍ以下に薄くしても外力
印加により撓んでクラックを発生することはなく、その
結果、半導体装置を薄型として、且つ内側に収容する半
導体素子を長期間にわたり、正常に作動させることがで
きる。 【００１２】また、蓋体の長さを絶縁基体の長さより短
くし、蓋体の側面と絶縁基体上面外周部に固定された固
定用ガラスとの間に形成される空間に外部リード端子の
一部を被覆する、溶融温度が前記固定用ガラスの溶融結
晶化温度よりも低いガラス部材を充填させたことから、
外部リード端子の固定強度が補強され、その結果、外部
リード端子に外力が印加されても外部リード端子が固定
用ガラスにクラックを発生しつつ剥離することはなく、
これによっても内側に収容する半導体素子の気密が完全
となり、半導体素子を長期間にわたり、正常、且つ安定
に作動させることができる。 【００１３】 【実施例】次に本発明を添付図面に基づき詳細に説明す
る。 【００１４】図１は本発明の半導体装置の一実施例を示
し、１は絶縁基体、２は蓋体、３は半導体素子である。 【００１５】前記絶縁基体１は、その上面略中央部に半
導体素子３が搭載される搭載部１ａを有し、該搭載部１
ａには半導体素子３がガラス、樹脂、ロウ材等の接着剤
を介して接着固定されている。 【００１６】前記絶縁基体１は酸化アルミニウム質焼結
体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の
電気絶縁材料から成り、例えば酸化アルミニウム質焼結
体から成る場合には、アルミナ（Ａｌ２ ０ 3）、シリ
カ（ＳｉＯ2 ）、マグネシア（ＭｇＯ）、カルシア（Ｃ
ａＯ）等に適当な有機溶剤、溶媒を添加混合して調整し
たセラミック原料粉末を所定形状のプレス型内に充填さ
せるとともに一定圧力を印加して成形し、しかる後、前
記成形品を約１５００℃の温度で焼成することによって
製作される。 【００１７】尚、前記絶縁基体１は半導体素子搭載部１
ａに半導体素子３が接着固定され、半導体素子３によっ
て剛性が補強されているためＩＣカード等に実装するに
あたり半導体装置の厚みを１．０ｍｍ以下とするために
その厚みを０．３ｍｍ以下の薄いものになしても外力印
加により撓みを発生することはなく、同時に撓みに起因
するクラックや割れの発生もない。 【００１８】また前記絶縁基体１はその上面で半導体素
子搭載部１ａ周辺に外部リード端子５の一端が結晶化ガ
ラス等から成る固定用ガラス６を介して固定されてい
る。 【００１９】前記外部リード端子５は半導体素子３を外
部電気回路に電気的に接続する作用を為し、外部リード
端子５の絶縁基体１上面に固定した一端側には半導体素
子３の電極がボンディングワイヤ７を介して接続され、
また他端側は外部電気回路に接続される。 【００２０】前記外部リード端子５は４２アロイ（Ｆｅ
ーＮｉ合金）やＡＳＴＭ Ｆー１５（ＦｅーＮｉーＣｏ
合金）等の金属材料から成り、例えば４２アロイ等のイ
ンゴット（塊）を圧延加工法や打抜き加工法、従来周知
の金属加工法で所定の板状に成形することによって製作
される。 【００２１】また前記外部リード端子５の一端を絶縁基
体１の上面に固定する固定用ガラス６としては、例え
ば、酸化鉛６１．０重量％、酸化亜鉛９．３重量％、酸
化ジルコニウム９．２重量％、シリカ８．４重量％、酸
化ホウ素８．８重量％を含有する結晶化ガラスが好適に
使用される。 【００２２】前記固定用ガラス６による絶縁基体１への
外部リード端子５の固定は、まず結晶化ガラスとなるガ
ラス粉末に適当な有機バインダー、溶剤を添加混合して
ガラスペーストを得、次にこのガラスペーストを絶縁基
体１の上面外周部に従来周知のスクリーン印刷法等を採
用することによって印刷塗布し、最後に絶縁基体１の上
面に印刷塗布されたガラスペースト上に外部リード端子
５の一端を載置させるとともにこれを約５００℃の温度
で加熱し、ガラスペーストを溶融結晶化させることによ
って行われる。 【００２３】更に前記外部リード端子５及び半導体素子
３が固定された絶縁基体１の上面には内側に半導体素子
３を収容し、且つ間に外部リード端子５を挟むようにし
てセラミックスから成る蓋体２が封止用ガラス８を介し
て接合されている。 【００２４】前記蓋体２は例えば酸化アルミニウム質焼
結体等の電気絶縁セラミックスから成り、絶縁基体１と
同様の方法、即ち、アルミナ（Ａｌ2 ０ 3）、シリカ
（ＳｉＯ2 ）、マグネシア（ＭｇＯ）、カルシア（Ｃａ
Ｏ）等に適当な有機溶剤、溶媒を添加混合して調整した
セラミック原料粉末を所定形状のプレス型内に充填させ
るとともに一定圧力を印加して成形し、しかる後、前記
成形品を約１５００℃の温度で焼成することによって製
作される。 【００２５】前記蓋体２はまたその長さを３０ｍｍ以下
とすることによって剛性が補強されており、これによっ
てＩＣカード等に実装するにあたり半導体装置の厚みを
１．０ｍｍ以下とするために厚みを０．３ｍｍ以下の薄
いものになしても外力印加による撓みはほとんどな発生
することがなく該撓みに起因して蓋体２にクラックや割
れ等を発生することもない。従って、絶縁基体１と蓋体
２の内側に収容される半導体素子３はその気密が完全と
なり、半導体素子３を長期間にわたり、正常、且つ安定
に作動させることができる。 【００２６】尚、前記蓋体２はその厚さＴが長さＬ2に
対し、Ｔ≦０．００９Ｌ2となると蓋体２の剛性が弱く
なり、外力印加によって大きく撓むとともにクラックや
割れが発生してしまう。またＴ≧０．３（ｍｍ）となる
と半導体装置の全体厚みが厚くなりＩＣカード等に実装
できなくなる。従って、前記蓋体２はその厚みＴが長さ
Ｌ2に対して０．３（ｍｍ）≧Ｔ≧０．００９Ｌ2の範囲
に特定される。を長期間にわたり正常に作動させること
が可能となる。 【００２７】また前記蓋体２を絶縁基体１に接合させる
封止用ガラス８としては、例えば、酸化鉛７５重量％、
酸化チタン９．０重量％、酸化ホウ素７．５重量％及び
酸化亜鉛２．０重量％を含有する非晶質ガラスが好適に
使用される。 【００２８】前記封止用ガラス８による蓋体２の絶縁基
体１への接合は、まず前記組成のガラス粉末に適当な有
機バインダー、溶剤を添加混合してガラスペーストを
得、次にこのガラスペーストを蓋体２の下面外周部に従
来周知のスクリーン印刷法等を採用することによって印
刷塗布し、最後に、蓋体２を絶縁基体１上に印刷塗布し
たガラスペーストが絶縁基体１側となるようにして載置
させるとともにこれを約４２０℃の温度で加熱し、ガラ
スペーストを溶融させることによって行われる。更に前
記蓋体２はその長さＬ2 を絶縁基体１の長さＬ1 より短
くし（Ｌ1 ＞Ｌ2 ）、蓋体２の側面と絶縁基体１の上面
外周部に固定された固定用ガラス６との間に形成される
空間に外部リード端子５の一部を被覆するガラス部材９
が充填されている。 【００２９】前記ガラス部材９は固定用ガラス６によっ
て絶縁基体１上に固定されている外部リード端子５の固
定強度を補強する作用を為し、これによって外部リード
端子５は絶縁基体１上に強固に固定され、外力が印加さ
れても外部リード端子５は固定用ガラス６にクラックを
発生させつつ剥離することはない。従って、絶縁基体１
と蓋体２との内側に収容されている半導体素子３は固定
用ガラス６にクラックの発生がないことから気密が完全
となり、半導体素子３を長期間にわたり、正常、且つ安
定に作動させることができる。 【００３０】前記ガラス部材９は例えば蓋体２を絶縁基
体１上に接合させる封止用ガラス８と同様の非晶質ガラ
ス、即ち、酸化鉛７５重量％、酸化チタン９．０重量
％、酸化ホウ素７．５重量％及び酸化亜鉛２．０重量％
を含有する非晶質ガラスが好適に使用される。 【００３１】また前記ガラス部材９の蓋体２側面及び絶
縁基体１の上面外周部への被着は、例えば封止用ガラス
８を形成する際に使用したガラスペーストを蓋体２側面
と絶縁基体１の上面外周部に位置する固定用ガラス６と
の間に形成される空間に塗布し、しかる後、これを約４
２０℃の温度に加熱し、ガラスペーストを溶融させるこ
とによって、或いは蓋体２を絶縁基体１の上面に封止用
ガラス８を介して接合させるに先だち、絶縁基体１上の
蓋体２の側面が当接する領域に前記ガラスペーストを予
め過分に印刷塗布しておくことによって行われる。 【００３２】かくして本発明の半導体装置は絶縁基体１
及び蓋体２の剛性が補強され、撓み難くなっているため
絶縁基体１及び蓋体２の厚みを０．３ｍｍ以下として全
体の厚みを１．０ｍｍ以下の薄型になすことができ、こ
れによってＩＣカード等への実装も可能となる。 【００３３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲であれば種
々の変更は可能であり、上述の実施例では、絶縁基体１
に外部リード端子５を固定する固定用ガラス６として結
晶化ガラスを使用したが、非晶質ガラスを使用してもよ
い。 【００３４】 【発明の効果】本発明の半導体装置によれば、半導体素
子収納用パッケージの蓋体の長さを３０ｍｍ以下とし蓋
体の剛性を強くしたことから、蓋体を０．３ｍｍ以下に
薄くしても外力印加により撓んでクラックを発生するこ
とはなく、その結果、半導体装置を薄型として、且つ内
側に収容する半導体素子を長期間にわたり、正常に作動
させることができる。 【００３５】また、蓋体の長さを絶縁基体の長さより短
くし、蓋体の側面と絶縁基体上面外周部に固定された固
定用ガラスとの間に形成される空間に外部リード端子の
一部を被覆する、溶融温度が前記固定用ガラスの溶融結
晶化温度よりも低いガラス部材を充填させたことから、
外部リード端子の固定強度が補強され、その結果、外部
リード端子に外力が印加されても外部リード端子が固定
用ガラスにクラックを発生しつつ剥離することはなく、
これによっても内側に収容する半導体素子の気密が完全
となり、半導体素子を長期間にわたり、正常、且つ安定
に作動させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。 【符号の説明】 １・・・絶縁基体 ２・・・蓋体 ３・・・半導体素子 ５・・・外部リード端子 ６・・・固定用ガラス ８・・・封止用ガラス ９・・・ガラス部材
ある。 【符号の説明】 １・・・絶縁基体 ２・・・蓋体 ３・・・半導体素子 ５・・・外部リード端子 ６・・・固定用ガラス ８・・・封止用ガラス ９・・・ガラス部材
Claims (1)
- (57)【特許請求の範囲】 【請求項１】上面中央部に半導体素子が搭載され、上面
外周部に複数の外部リード端子が固定用ガラスで固定さ
れた絶縁基体と、セラミックスから成る蓋体とを内側に
半導体素子を収容し、且つ間に外部リード端子を挟むよ
うにして、溶融温度が前記固定用ガラスの溶融結晶化温
度よりも低い封止用ガラスを介して接合して成る半導体
装置であって、前記絶縁基体の長さをＬ1、蓋体の長さ
をＬ2、蓋体の厚みをＴとしたとき下記各式を満足する
とともに蓋体の側面と絶縁基体上面外周部に固定された
固定用ガラスとの間に形成される空間に外部リード端子
の一部を被覆する、溶融温度が前記固定用ガラスの溶融
結晶化温度よりも低いガラス部材を充填させたことを特
徴とする半導体装置。 Ｌ1≧Ｌ2 Ｌ2≦３０（ｍｍ） ０．３（ｍｍ）≧Ｔ≧０．００９Ｌ2
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20347394A JP3426722B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20347394A JP3426722B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870058A JPH0870058A (ja) | 1996-03-12 |
| JP3426722B2 true JP3426722B2 (ja) | 2003-07-14 |
Family
ID=16474730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20347394A Expired - Fee Related JP3426722B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426722B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6010423B2 (ja) * | 2012-10-24 | 2016-10-19 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
1994
- 1994-08-29 JP JP20347394A patent/JP3426722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870058A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426722B2 (ja) | 半導体装置 | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2962939B2 (ja) | 半導体素子収納用パッケージ | |
| JPH088503A (ja) | 配線基板 | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545401Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545400Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545402Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2873130B2 (ja) | 半導体素子収納用パッケージ | |
| JP2518721Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2740604B2 (ja) | 半導体装置 | |
| JP2922719B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JPH083014Y2 (ja) | ガラス封止型半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |