JP3424649B2 - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JP3424649B2 JP3424649B2 JP2000104457A JP2000104457A JP3424649B2 JP 3424649 B2 JP3424649 B2 JP 3424649B2 JP 2000104457 A JP2000104457 A JP 2000104457A JP 2000104457 A JP2000104457 A JP 2000104457A JP 3424649 B2 JP3424649 B2 JP 3424649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- semiconductor chip
- solder ball
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の故障
解析方法に関し、特に、フリップ・チップ（flipchip）
型の半導体装置における故障解析を容易に行えるように
する半導体装置の故障解析方法に関する。
解析方法に関し、特に、フリップ・チップ（flipchip）
型の半導体装置における故障解析を容易に行えるように
する半導体装置の故障解析方法に関する。
【０００２】
【従来の技術】フリップ・チップ型半導体装置（ベアチ
ップ）は、チップと、このチップの裏面に基板との接続
を行うための複数の半田ボール（又は、半田バンプ）を
備えた構造を有している。フリップ・チップ型半導体装
置は、樹脂パッケージ等を持たないため、高密度の実
装、及び薄型化が可能という特長がある。
ップ）は、チップと、このチップの裏面に基板との接続
を行うための複数の半田ボール（又は、半田バンプ）を
備えた構造を有している。フリップ・チップ型半導体装
置は、樹脂パッケージ等を持たないため、高密度の実
装、及び薄型化が可能という特長がある。
【０００３】また、半導体装置の大規模化、高集積化に
伴い、金属配線の多層化が開発されており、５層配線の
半導体装置が実用化レベルに到達している。例えば、特
開平１１−２１４５０８号公報に記載のように、電源層
やグランド層が最上層に配設され、下層に信号層や素子
が配設されている。そして、最上層の配線を幅の広い配
線と、この幅の広い配線の下面に設けられた幅の狭い配
線を近接配置している。このような構造により、最上層
の配線をレーザや研磨により除去しても、半導体装置と
して機能が継続されるため、赤外光等を用いて下層の配
線の修正や故障解析が可能になる。
伴い、金属配線の多層化が開発されており、５層配線の
半導体装置が実用化レベルに到達している。例えば、特
開平１１−２１４５０８号公報に記載のように、電源層
やグランド層が最上層に配設され、下層に信号層や素子
が配設されている。そして、最上層の配線を幅の広い配
線と、この幅の広い配線の下面に設けられた幅の狭い配
線を近接配置している。このような構造により、最上層
の配線をレーザや研磨により除去しても、半導体装置と
して機能が継続されるため、赤外光等を用いて下層の配
線の修正や故障解析が可能になる。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
装置の故障解析方法によると、フリップ・チップ型半導
体装置の場合、半田ボールにより実装面に接続されるた
め、実装後は、チップ裏面の接続領域や配線領域が見え
なくなり、故障した際、不良か否かの電気的な診断は行
えるが、原因を特定する物理的解析は非常に困難であ
る。このため、従来方法で製造された半導体装置は、不
良原因を確認することができなかった。
装置の故障解析方法によると、フリップ・チップ型半導
体装置の場合、半田ボールにより実装面に接続されるた
め、実装後は、チップ裏面の接続領域や配線領域が見え
なくなり、故障した際、不良か否かの電気的な診断は行
えるが、原因を特定する物理的解析は非常に困難であ
る。このため、従来方法で製造された半導体装置は、不
良原因を確認することができなかった。
【０００５】また、特開平１１−２１４５０８号公報に
よると、多層配線構造であるため、最上層の幅の広い配
線を除去するのみで配線の修正や故障解析が行えるが、
これを半田ボールを用いた構造のフリップ・チップ型半
導体装置や多層配線構造を有しない半導体装置に適用す
ることはできない。
よると、多層配線構造であるため、最上層の幅の広い配
線を除去するのみで配線の修正や故障解析が行えるが、
これを半田ボールを用いた構造のフリップ・チップ型半
導体装置や多層配線構造を有しない半導体装置に適用す
ることはできない。
【０００６】したがって、本発明の目的は、故障解析を
物理的及び電気的に行うことが可能な半導体装置の故障
解析方法を提供することにある。
物理的及び電気的に行うことが可能な半導体装置の故障
解析方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第１の特徴として、裏面に放熱用のヒー
トスプレッダが設けられ、表面に第１の半田ボールが設
けられたフリップチップ型の半導体チップと、片面に第
２の半田ボールが設けられ、他面に前記半導体チップが
設けられた基板を備えた半導体装置の故障解析方法にお
いて、前記第２の半田ボール及び前記基板を除去し、前
記第１の半田ボールを除去して前記半導体チップのパッ
ドを露出させ、前記半導体チップと共に前記ヒートスプ
レッダを解析用のパッケージにマウントし、前記半導体
チップ上の必要なパッドと前記パッケージ上の必要なパ
ッドをボンディングワイヤで接続し、前記半導体チップ
に対する必要な解析を実施することを特徴とする半導体
装置の故障解析方法を提供する。また、本発明は、上記
の目的を達成するため、第２の特徴として、裏面に放熱
用のヒートスプレッダが設けられ、表面に第１の半田ボ
ールが設けられたフリップチップ型の半導体チップと、
片面に第２の半田ボールが設けられ、他面に前記半導体
チップが設けられた基板を備えた半導体装置の故障解析
方法において、前記ヒートスプレッダ、前記第２の半田
ボール、及び前記基板を除去し、前記第１の半田ボール
を除去して前記半導体チップのパッドを露出させ、前記
半導体チップを解析用のパッケージにマウントし、前記
半導体チップ上の必要なパッドと前記パッケージ上の必
要なパッドをボンディングワイヤで接続し、前記半導体
チップに対する必要な解析を実施することを特徴とする
半導体装置の故障解析方法を提供する。
達成するため、第１の特徴として、裏面に放熱用のヒー
トスプレッダが設けられ、表面に第１の半田ボールが設
けられたフリップチップ型の半導体チップと、片面に第
２の半田ボールが設けられ、他面に前記半導体チップが
設けられた基板を備えた半導体装置の故障解析方法にお
いて、前記第２の半田ボール及び前記基板を除去し、前
記第１の半田ボールを除去して前記半導体チップのパッ
ドを露出させ、前記半導体チップと共に前記ヒートスプ
レッダを解析用のパッケージにマウントし、前記半導体
チップ上の必要なパッドと前記パッケージ上の必要なパ
ッドをボンディングワイヤで接続し、前記半導体チップ
に対する必要な解析を実施することを特徴とする半導体
装置の故障解析方法を提供する。また、本発明は、上記
の目的を達成するため、第２の特徴として、裏面に放熱
用のヒートスプレッダが設けられ、表面に第１の半田ボ
ールが設けられたフリップチップ型の半導体チップと、
片面に第２の半田ボールが設けられ、他面に前記半導体
チップが設けられた基板を備えた半導体装置の故障解析
方法において、前記ヒートスプレッダ、前記第２の半田
ボール、及び前記基板を除去し、前記第１の半田ボール
を除去して前記半導体チップのパッドを露出させ、前記
半導体チップを解析用のパッケージにマウントし、前記
半導体チップ上の必要なパッドと前記パッケージ上の必
要なパッドをボンディングワイヤで接続し、前記半導体
チップに対する必要な解析を実施することを特徴とする
半導体装置の故障解析方法を提供する。
【０００８】この方法によれば、最終的に必要な半導体
チップ部分のみを得るため、まず、第２の半田ボールを
含む基板側を除去し、また、必要に応じて前記除去処理
の前又は後にヒートスプレッダを除去し、ついで、第１
の半田ボールを除去し、引き出しパッドが露出した状態
にする。こうして得た半導体チップを解析用のパッケー
ジにマウントし、所定のワイヤボンディングを行う。こ
れにより、素子形成面及び配線パターン面が露出するの
で、半導体装置の電気的及び物理的な故障解析が可能に
なる。
チップ部分のみを得るため、まず、第２の半田ボールを
含む基板側を除去し、また、必要に応じて前記除去処理
の前又は後にヒートスプレッダを除去し、ついで、第１
の半田ボールを除去し、引き出しパッドが露出した状態
にする。こうして得た半導体チップを解析用のパッケー
ジにマウントし、所定のワイヤボンディングを行う。こ
れにより、素子形成面及び配線パターン面が露出するの
で、半導体装置の電気的及び物理的な故障解析が可能に
なる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 〔第１の実施の形態〕図１は、本発明による半導体装置
の故障解析方法を示す。図中、Ｓはステップを表してい
る。図２〜図８は、本発明の故障解析方法の各工程にお
ける半導体装置の形状を示す。図２は、本発明の故障解
析方法が適用される半導体装置を示す。所定数のＢＧＡ
用半田ボール１が実装されたセラミック基板２（又はオ
ーガニック基板）には、マイクロ半田ボール３を介して
シリコン基板４（半導体チップ）が実装されている。こ
のシリコン基板４の表面には、放熱部材としてのヒート
スプレッダ５が装着されている。
に基づいて説明する。 〔第１の実施の形態〕図１は、本発明による半導体装置
の故障解析方法を示す。図中、Ｓはステップを表してい
る。図２〜図８は、本発明の故障解析方法の各工程にお
ける半導体装置の形状を示す。図２は、本発明の故障解
析方法が適用される半導体装置を示す。所定数のＢＧＡ
用半田ボール１が実装されたセラミック基板２（又はオ
ーガニック基板）には、マイクロ半田ボール３を介して
シリコン基板４（半導体チップ）が実装されている。こ
のシリコン基板４の表面には、放熱部材としてのヒート
スプレッダ５が装着されている。
【００１０】次に、図１〜図８を用いて半導体装置にお
ける本発明の故障解析方法について説明する。まず、図
２の構成による半導体装置１００を用意し（Ｓ１０
１）、半導体装置１００をアルミ等の合金製の重し板６
上に載置する。ついで、図３に示すように、ロウ材等を
用い、１００℃程度の温度雰囲気においてＢＧＡ用半田
ボール１と重し板６を固定する（Ｓ１０２）。この後、
図３の構成を図４のように天地逆にし、ヒートスプレッ
ダ５が下面になるようにし、これを円盤状又は板状の砥
石７上に載置する。そして、砥石７を回転または平行移
動させ（ここでは回転）、シリコン基板４の裏面が露出
するまで研削する（Ｓ１０３）。この場合、砥石７を固
定し、半導体装置１００を動かしても同じ効果が得られ
る。
ける本発明の故障解析方法について説明する。まず、図
２の構成による半導体装置１００を用意し（Ｓ１０
１）、半導体装置１００をアルミ等の合金製の重し板６
上に載置する。ついで、図３に示すように、ロウ材等を
用い、１００℃程度の温度雰囲気においてＢＧＡ用半田
ボール１と重し板６を固定する（Ｓ１０２）。この後、
図３の構成を図４のように天地逆にし、ヒートスプレッ
ダ５が下面になるようにし、これを円盤状又は板状の砥
石７上に載置する。そして、砥石７を回転または平行移
動させ（ここでは回転）、シリコン基板４の裏面が露出
するまで研削する（Ｓ１０３）。この場合、砥石７を固
定し、半導体装置１００を動かしても同じ効果が得られ
る。
【００１１】次に、重し板６を半田ボール１から除去す
る。ついで、半導体装置１００のシリコン基板４側にロ
ウ材を塗布し、重し板６をシリコン基板４に接着する
（Ｓ１０４）。この重し板６を上側に、半田ボール１を
下側になるように配置する。そして、半田ボール１及び
セラミック基板２を砥石７により研削し、マイクロ半田
ボール３を露出させる（Ｓ１０５）。研削後、１００℃
程度の温度雰囲気に置き、重し板６をシリコン基板４か
ら除去する（Ｓ１０６）。これにより、図６のように、
シリコン基板４とマイクロ半田ボール３のみが残された
状態になる。
る。ついで、半導体装置１００のシリコン基板４側にロ
ウ材を塗布し、重し板６をシリコン基板４に接着する
（Ｓ１０４）。この重し板６を上側に、半田ボール１を
下側になるように配置する。そして、半田ボール１及び
セラミック基板２を砥石７により研削し、マイクロ半田
ボール３を露出させる（Ｓ１０５）。研削後、１００℃
程度の温度雰囲気に置き、重し板６をシリコン基板４か
ら除去する（Ｓ１０６）。これにより、図６のように、
シリコン基板４とマイクロ半田ボール３のみが残された
状態になる。
【００１２】次に、マイクロ半田ボール３を除去する。
マイクロ半田ボール３が接続されている部分には、マイ
クロ半田ボール３と反応防止用金属（Ｃｕ／Ｔｉｗ）が
設けられている。そこで、マイクロ半田ボール３と反応
防止用金属の部分を発煙硝酸等の薬品に浸けることによ
りＣｕを取ることができ、同時に、マイクロ半田ボール
が除去される（Ｓ１０７）。これにより、図７に示すよ
うにマイクロ半田ボール３が除去された部分には、引き
出しパッド８のみが残される。
マイクロ半田ボール３が接続されている部分には、マイ
クロ半田ボール３と反応防止用金属（Ｃｕ／Ｔｉｗ）が
設けられている。そこで、マイクロ半田ボール３と反応
防止用金属の部分を発煙硝酸等の薬品に浸けることによ
りＣｕを取ることができ、同時に、マイクロ半田ボール
が除去される（Ｓ１０７）。これにより、図７に示すよ
うにマイクロ半田ボール３が除去された部分には、引き
出しパッド８のみが残される。
【００１３】次に、ボンディングパッド１１が設けられ
た解析用の汎用のパッケージ９を用意する。そして、図
８に示すように、パッケージ９に図７の状態にされた引
き出しパッド８を上にしてシリコン基板４（半導体チッ
プ）をマウントする。そして、ボンディングワイヤ１０
により、電圧印加が必要なチップ上の引き出しパッド８
とボンディングパッド１１をボンディングする（Ｓ１０
８）。
た解析用の汎用のパッケージ９を用意する。そして、図
８に示すように、パッケージ９に図７の状態にされた引
き出しパッド８を上にしてシリコン基板４（半導体チッ
プ）をマウントする。そして、ボンディングワイヤ１０
により、電圧印加が必要なチップ上の引き出しパッド８
とボンディングパッド１１をボンディングする（Ｓ１０
８）。
【００１４】パッケージ９の電極ピン１２に電圧を印加
し、電気的な解析を診断を行う。また、物理的解析は、
シリコン基板４の引き出しパッド８が露出しているた
め、容易に実施することができる（Ｓ１０９）。
し、電気的な解析を診断を行う。また、物理的解析は、
シリコン基板４の引き出しパッド８が露出しているた
め、容易に実施することができる（Ｓ１０９）。
【００１５】〔第２の実施の形態〕図９は本発明の第２
の実施の形態を示す。まず、図２に示す半導体装置１０
０のヒートスプレッダ５に、重し板６を接着する（Ｓ２
０１）。ついで、重し板６を上にし、最下段に配置され
たＢＧＡ用半田ボール１側から砥石により半田ボール１
及びセラミック基板２を研削し、マイクロ半田ボール３
を露出させる（Ｓ２０２）。この後、重し板６を除去す
る（Ｓ２０３）。ついで、砥石によりヒートスプレッダ
５を研削し（Ｓ２０５）、図６の状態にする。さらに、
Ｓ１０７で実施した方法によりマイクロ半田ボール３を
除去する（Ｓ２０６）。この結果、図７に示したシリコ
ン基板４が得られる。次に、図７の状態のシリコン基板
４（半導体チップ）を、解析用のパッケージ９にマウン
トし（Ｓ２０８）、図８のように、必要な引き出しパッ
ド８にのみワイヤボンディングを行う。そして、パッケ
ージ９の電極ピン１２に電圧を印加し、電気的な解析を
診断を行う（Ｓ２０９）。また、物理的解析は、シリコ
ン基板４の引き出しパッド８が露出しているため、容易
に実施することができる。
の実施の形態を示す。まず、図２に示す半導体装置１０
０のヒートスプレッダ５に、重し板６を接着する（Ｓ２
０１）。ついで、重し板６を上にし、最下段に配置され
たＢＧＡ用半田ボール１側から砥石により半田ボール１
及びセラミック基板２を研削し、マイクロ半田ボール３
を露出させる（Ｓ２０２）。この後、重し板６を除去す
る（Ｓ２０３）。ついで、砥石によりヒートスプレッダ
５を研削し（Ｓ２０５）、図６の状態にする。さらに、
Ｓ１０７で実施した方法によりマイクロ半田ボール３を
除去する（Ｓ２０６）。この結果、図７に示したシリコ
ン基板４が得られる。次に、図７の状態のシリコン基板
４（半導体チップ）を、解析用のパッケージ９にマウン
トし（Ｓ２０８）、図８のように、必要な引き出しパッ
ド８にのみワイヤボンディングを行う。そして、パッケ
ージ９の電極ピン１２に電圧を印加し、電気的な解析を
診断を行う（Ｓ２０９）。また、物理的解析は、シリコ
ン基板４の引き出しパッド８が露出しているため、容易
に実施することができる。
【００１６】〔第３の実施の形態〕図１及び図９におい
て、Ｓ１０２、Ｓ１０３、Ｓ２０４、Ｓ２０５のヒート
スプレッダ５に関する処理は行わず、シリコン基板４に
装着したままとし、解析用のパッケージ９にマウントを
行い、必要な引き出しパッド８にボンディングを行うよ
うにしてもよい。
て、Ｓ１０２、Ｓ１０３、Ｓ２０４、Ｓ２０５のヒート
スプレッダ５に関する処理は行わず、シリコン基板４に
装着したままとし、解析用のパッケージ９にマウントを
行い、必要な引き出しパッド８にボンディングを行うよ
うにしてもよい。
【００１７】上記実施の形態においては、砥石を用いて
研削を行うものとしたが、ダイシングソーで大部分を除
去した後、砥石で仕上げるようにしてもよい。また、重
し板６を用いて砥石に圧力を付与するものとしたが、シ
リコン基板４を把持しながら、スプリング、油圧、空気
等で押下する方法により圧力を付与してもよい。
研削を行うものとしたが、ダイシングソーで大部分を除
去した後、砥石で仕上げるようにしてもよい。また、重
し板６を用いて砥石に圧力を付与するものとしたが、シ
リコン基板４を把持しながら、スプリング、油圧、空気
等で押下する方法により圧力を付与してもよい。
【００１８】
【発明の効果】以上説明した通り、本発明の半導体装置
の故障解析方法によれば、第２の半田ボールを含む基板
側を除去した後、第１の半田ボールを除去してパッドを
露出させ、こうして得た半導体チップを解析用のパッケ
ージマウントし、所定のワイヤボンディングを行うこと
により故障解析を行うようにしたので、素子形成面及び
配線パターン面が露出させることができ、半導体装置の
電気的及び物理的な故障解析が可能になる。
の故障解析方法によれば、第２の半田ボールを含む基板
側を除去した後、第１の半田ボールを除去してパッドを
露出させ、こうして得た半導体チップを解析用のパッケ
ージマウントし、所定のワイヤボンディングを行うこと
により故障解析を行うようにしたので、素子形成面及び
配線パターン面が露出させることができ、半導体装置の
電気的及び物理的な故障解析が可能になる。
【図１】本発明による半導体装置の故障解析方法を示す
フローチャートである。
フローチャートである。
【図２】本発明の故障解析方法が適用される半導体装置
を示す断面図である。
を示す断面図である。
【図３】図１のステップ１０２の工程の説明図である。
【図４】図１のステップ１０３の工程の説明図である。
【図５】図１のステップ１０５，１０５の工程の説明図
である。
である。
【図６】図１のステップ１０３の工程の説明図である。
【図７】図１のステップ１０７の工程の説明図である。
【図８】図１のステップ１０８の工程の説明図である。
【図９】本発明の第２の実施の形態を示すフローチャー
トである。
トである。
１ ＢＧＡ用半田ボール
２ セラミック基板
３ マイクロ半田ボール
４ シリコン基板
５ ヒートスプレッダ
６ 重し板
８ 引き出しパッド
９ 解析用パッケージ
１０ ボンディングワイヤ
１１ ボンディングパッド
１２ 電極ピン
１００ 半導体装置
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/26
H01L 21/66
H01L 23/30
Claims (5)
- 【請求項１】 裏面に放熱用のヒートスプレッダが設け
られ、表面に第１の半田ボールが設けられたフリップチ
ップ型の半導体チップと、片面に第２の半田ボールが設
けられ、他面に前記半導体チップが設けられた基板を備
えた半導体装置の故障解析方法において、 前記第２の半田ボール及び前記基板を除去し、 前記第１の半田ボールを除去して前記半導体チップのパ
ッドを露出させ、 前記半導体チップと共に前記ヒートスプレッダを解析用
のパッケージにマウントし、 前記半導体チップ上の必要なパッドと前記パッケージ上
の必要なパッドをボンディングワイヤで接続し、 前記半導体チップに対する必要な解析を実施することを
特徴とする半導体装置の故障解析方法。 - 【請求項２】 前記第１の半田ボールを除去するステッ
プは、発煙硝酸等の薬品で処理することを特徴とする請
求項１記載の半導体装置の故障解析方法。 - 【請求項３】 裏面に放熱用のヒートスプレッダが設け
られ、表面に第１の半田ボールが設けられたフリップチ
ップ型の半導体チップと、片面に第２の半田ボールが設
けられ、他面に前記半導体チップが設けられた基板を備
えた半導体装置の故障解析方法において、 前記ヒートスプレッダ、前記第２の半田ボール、及び前
記基板を除去し、 前記第１の半田ボールを除去して前記半導体チップのパ
ッドを露出させ、 前記パッドが上になるようにして前記半導体チップを解
析用のパッケージにマウントし、 前記半導体チップ上の必要なパッドと前記パッケージ上
の必要なパッドをボンディングワイヤで接続し、 前記半導体チップに対する必要な解析を実施することを
特徴とする 半導体装置の故障解析方法。 - 【請求項４】 前記ヒートスプレッダを除去するステッ
プは、前記第２の半田ボールに重し板を接着し、前記ヒ
ートスプレッダを砥石により研削することを特徴とする
請求項３記載の半導体装置の故障解析方法。 - 【請求項５】 前記第１の半田ボールを除去するステッ
プは、発煙硝酸等の薬品で処理することを特徴とする請
求項３記載の半導体装置の故障解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104457A JP3424649B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置の故障解析方法 |
| US09/822,368 US6472234B2 (en) | 2000-04-06 | 2001-04-02 | Failure analysis method for chip of ball grid array type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104457A JP3424649B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001289905A JP2001289905A (ja) | 2001-10-19 |
| JP3424649B2 true JP3424649B2 (ja) | 2003-07-07 |
Family
ID=18617994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104457A Expired - Fee Related JP3424649B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置の故障解析方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6472234B2 (ja) |
| JP (1) | JP3424649B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048638B1 (ko) * | 2004-02-24 | 2011-07-12 | 이비덴 가부시키가이샤 | 반도체 탑재용 기판 |
| US8925170B2 (en) | 2011-04-22 | 2015-01-06 | International Business Machines Corporation | Method for removing an electronic component from a substrate |
| CN103187239B (zh) * | 2011-12-29 | 2015-11-25 | 无锡华润上华半导体有限公司 | 去除芯片上锡球的方法 |
| CN117080066B (zh) * | 2023-10-13 | 2024-01-26 | 深圳基本半导体有限公司 | 一种碳化硅芯片表层的去层的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117352A (en) * | 1997-11-20 | 2000-09-12 | Lsi Logic Corporation | Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package |
| US5904489A (en) * | 1998-07-27 | 1999-05-18 | Advanced Micro Devices, Inc. | Topside analysis of a multi-layer integrated circuit die mounted in a flip-chip package |
| US6245586B1 (en) * | 1998-10-09 | 2001-06-12 | James Barry Colvin | Wire-to-wire bonding system and method |
-
2000
- 2000-04-06 JP JP2000104457A patent/JP3424649B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-02 US US09/822,368 patent/US6472234B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001289905A (ja) | 2001-10-19 |
| US6472234B2 (en) | 2002-10-29 |
| US20020013009A1 (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403631B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 | |
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| KR100552356B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100222299B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| US6639324B1 (en) | Flip chip package module and method of forming the same | |
| JP3918681B2 (ja) | 半導体装置 | |
| US5930599A (en) | Semiconductor device and method of manufacturing the same | |
| US7964446B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11676906B2 (en) | Chip package and manufacturing method thereof | |
| JP2001168275A (ja) | 小型集積回路パッケージおよびその製造方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| US6117352A (en) | Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| JP3424649B2 (ja) | 半導体装置の故障解析方法 | |
| JP4215571B2 (ja) | 半導体装置の製造方法 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JPH0779152B2 (ja) | フリップチップ型半導体装置の実装方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2002026091A (ja) | 半導体装置の故障解析方法 | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit | |
| JP3699915B2 (ja) | 半導体装置の製造方法 | |
| JP4297153B2 (ja) | 半導体装置の製造方法 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |