JP3422226B2 - アパーチャ及びその製造方法 - Google Patents
アパーチャ及びその製造方法Info
- Publication number
- JP3422226B2 JP3422226B2 JP19116497A JP19116497A JP3422226B2 JP 3422226 B2 JP3422226 B2 JP 3422226B2 JP 19116497 A JP19116497 A JP 19116497A JP 19116497 A JP19116497 A JP 19116497A JP 3422226 B2 JP3422226 B2 JP 3422226B2
- Authority
- JP
- Japan
- Prior art keywords
- aperture
- conductive film
- charge
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路等
の微細なパターンを形成するために用いられる一括露光
方式の荷電子ビーム露光装置で使用されるアパーチャに
関する。
の微細なパターンを形成するために用いられる一括露光
方式の荷電子ビーム露光装置で使用されるアパーチャに
関する。
【０００２】
【従来の技術】半導体集積回路のパターンは、年々微細
化の傾向にあり、複雑化してきている。このようなパタ
ーンを荷電子ビーム露光装置で描画、形成するために、
繰り返し使用される図形および図形群などを一回のショ
ットで描画する方法、いわゆる一括露光法、ブロック露
光法、あるいはキャラクタプロジェクション法等と呼ば
れる方式が提案されている。
化の傾向にあり、複雑化してきている。このようなパタ
ーンを荷電子ビーム露光装置で描画、形成するために、
繰り返し使用される図形および図形群などを一回のショ
ットで描画する方法、いわゆる一括露光法、ブロック露
光法、あるいはキャラクタプロジェクション法等と呼ば
れる方式が提案されている。
【０００３】この方式においては、荷電子ビーム露光装
置におけるアパーチャに、従来ポイントビーム方式であ
れば丸い孔、可変成形ビーム方式であれば矩形の孔を形
成していたものに代え、繰り返し使われる図形や図形群
を作り込むことにより一回のショットで描画してしまう
という考え方で、スループットの飛躍的向上が見込まれ
る。
置におけるアパーチャに、従来ポイントビーム方式であ
れば丸い孔、可変成形ビーム方式であれば矩形の孔を形
成していたものに代え、繰り返し使われる図形や図形群
を作り込むことにより一回のショットで描画してしまう
という考え方で、スループットの飛躍的向上が見込まれ
る。
【０００４】ところで、この方式に使用されるアパーチ
ャは、Ｓｉ支持基板に１〜２μｍの厚みのＳｉ酸化膜を
介してＳｉ基板を貼り合わせ、そのＳｉ基板を研磨し
て、１０〜２０μｍ厚のＳｉ活性層を形成し、そのＳｉ
活性層に荷電子ビーム透過パターンを形成する。さら
に、一方のＳｉ支持基板はＫＯＨエッチング液で異方性
エッチングを行い開口部及び支持枠部を作製したもので
ある。
ャは、Ｓｉ支持基板に１〜２μｍの厚みのＳｉ酸化膜を
介してＳｉ基板を貼り合わせ、そのＳｉ基板を研磨し
て、１０〜２０μｍ厚のＳｉ活性層を形成し、そのＳｉ
活性層に荷電子ビーム透過パターンを形成する。さら
に、一方のＳｉ支持基板はＫＯＨエッチング液で異方性
エッチングを行い開口部及び支持枠部を作製したもので
ある。
【０００５】また、アパーチャを荷電子ビーム露光装置
に組み込んで露光を行う際、アパーチャの荷電子ビーム
透過パターンの無い部分に照射された荷電子ビームはア
パーチャの電気伝導度が良くない場合電子のチャージア
ップが発生する。電子のチャージアップが発生すれば、
アパーチャにより成型されたビームは変形し、また意図
する位置からのずれを生じ、ひどい場合には全くパター
ンが描画されない状態に至るという問題がある。
に組み込んで露光を行う際、アパーチャの荷電子ビーム
透過パターンの無い部分に照射された荷電子ビームはア
パーチャの電気伝導度が良くない場合電子のチャージア
ップが発生する。電子のチャージアップが発生すれば、
アパーチャにより成型されたビームは変形し、また意図
する位置からのずれを生じ、ひどい場合には全くパター
ンが描画されない状態に至るという問題がある。
【０００６】特に、アパーチャの材質がＳｉで且つ貼り
合わせ方式の場合、Ｓｉ酸化膜を介してＳｉ支持基板と
Ｓｉ活性層が形成されているためチャージアップは避け
られない問題である。そのため、上部Ｓｉ活性層と下部
のＳｉ支持基板の表面と側面に導電膜を形成し、電気的
導通をとってやる必要がある。
合わせ方式の場合、Ｓｉ酸化膜を介してＳｉ支持基板と
Ｓｉ活性層が形成されているためチャージアップは避け
られない問題である。そのため、上部Ｓｉ活性層と下部
のＳｉ支持基板の表面と側面に導電膜を形成し、電気的
導通をとってやる必要がある。
【０００７】そこで、従来は、スパッタ装置等でＡｕや
Ｐｔ等の導電体を、アパーチャの表面及び裏面にスパッ
タにて導電膜を形成した後アパーチャ基板を自転させて
スパッタし、アパーチャ側面に導電膜を形成する方法
や、また別の方法として、アパーチャ表面及び裏面にス
パッタにて導電膜を形成した後アパーチャのパターン領
域をマスクで覆って、アパーチャ側面にスパッタの回り
込みを利用して導電膜を形成する方法等がある。
Ｐｔ等の導電体を、アパーチャの表面及び裏面にスパッ
タにて導電膜を形成した後アパーチャ基板を自転させて
スパッタし、アパーチャ側面に導電膜を形成する方法
や、また別の方法として、アパーチャ表面及び裏面にス
パッタにて導電膜を形成した後アパーチャのパターン領
域をマスクで覆って、アパーチャ側面にスパッタの回り
込みを利用して導電膜を形成する方法等がある。
【０００８】しかし、これらの方法はスパッタに時間を
要すること、マスクで覆っているところとそうでないと
ころの境界で膜厚差が生じ、そこから膜剥がれが起き
て、パーティクルが発生し、パターン欠陥の発生に繋が
るという問題を有する。
要すること、マスクで覆っているところとそうでないと
ころの境界で膜厚差が生じ、そこから膜剥がれが起き
て、パーティクルが発生し、パターン欠陥の発生に繋が
るという問題を有する。
【０００９】
【発明が解決しようとする課題】本発明は上記問題に鑑
みてなされたものであり、その目的とするところは、ア
パーチャの表面にチャージアップ防止用の導電膜を形成
する際、アパーチャのパターン寸法に影響を及ぼさない
で、且つパーティクルの発生しにくい導電膜を形成した
アパーチャ及びその製造方法を提供することである。
みてなされたものであり、その目的とするところは、ア
パーチャの表面にチャージアップ防止用の導電膜を形成
する際、アパーチャのパターン寸法に影響を及ぼさない
で、且つパーティクルの発生しにくい導電膜を形成した
アパーチャ及びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、まず請求項１においては、荷電子ビ
ームを用いた露光方法に用いられるアパーチャにおい
て、チャージアップ防止用導電膜の膜厚が前記アパーチ
ャのパターン領域の中心部が薄く、周辺部に向かって連
続的に厚くなるようにしたことを特徴とするアパーチャ
としたものである。
を解決するために、まず請求項１においては、荷電子ビ
ームを用いた露光方法に用いられるアパーチャにおい
て、チャージアップ防止用導電膜の膜厚が前記アパーチ
ャのパターン領域の中心部が薄く、周辺部に向かって連
続的に厚くなるようにしたことを特徴とするアパーチャ
としたものである。
【００１１】また、請求項２においては、前記チャージ
アップ防止用導電膜をプレーナ型マグネトロンスパッタ
装置で形成する際に、スパッタターゲットのエロージョ
ン直径（２Ｓ）がアパーチャのパターン領域の外形寸法
（２Ｌ）と同程度から＋５０％の範囲とし、スパッタタ
ーゲットとアパーチャの距離を（ｈ）とするとｈ＜Ｓ／
２を満たす条件で前記チャージアップ防止用導電膜を形
成したことを特徴とする請求項１記載のアパーチャとし
たものである。
アップ防止用導電膜をプレーナ型マグネトロンスパッタ
装置で形成する際に、スパッタターゲットのエロージョ
ン直径（２Ｓ）がアパーチャのパターン領域の外形寸法
（２Ｌ）と同程度から＋５０％の範囲とし、スパッタタ
ーゲットとアパーチャの距離を（ｈ）とするとｈ＜Ｓ／
２を満たす条件で前記チャージアップ防止用導電膜を形
成したことを特徴とする請求項１記載のアパーチャとし
たものである。
【００１２】さらにまた、請求項３においては、前記チ
ャージアップ防止用導電膜をプレーナ型マグネトロンス
パッタ装置で形成する際に、スパッタターゲットのエロ
ージョン直径（２Ｓ）がアパーチャのパターン領域の外
形寸法（２Ｌ）と同程度から＋５０％の範囲とし、スパ
ッタターゲットとアパーチャの距離を（ｈ）とするとｈ
＜Ｓ／２を満たす条件でアパーチャ上に前記チャージア
ップ防止用導電膜を形成することを特徴とする請求項１
又は２記載のアパーチャの製造方法としたものである。
ャージアップ防止用導電膜をプレーナ型マグネトロンス
パッタ装置で形成する際に、スパッタターゲットのエロ
ージョン直径（２Ｓ）がアパーチャのパターン領域の外
形寸法（２Ｌ）と同程度から＋５０％の範囲とし、スパ
ッタターゲットとアパーチャの距離を（ｈ）とするとｈ
＜Ｓ／２を満たす条件でアパーチャ上に前記チャージア
ップ防止用導電膜を形成することを特徴とする請求項１
又は２記載のアパーチャの製造方法としたものである。
【００１３】
【発明の実施の形態】本発明のアパーチャは、パターン
領域から側面まで連続的に膜厚を変化した導電膜が形成
されている。詳細には、パターン領域では導電性を得る
には十分の厚みをもっているが、パターン寸法を変化さ
せないほどの厚みである。一方アパーチャの側面は、Ｓ
ｉ活性層とＳｉ酸化膜とＳｉ支持基板のサンドイッチ構
造になって、段差があるため、それらを覆い十分低い抵
抗値になるような導電膜が形成される。
領域から側面まで連続的に膜厚を変化した導電膜が形成
されている。詳細には、パターン領域では導電性を得る
には十分の厚みをもっているが、パターン寸法を変化さ
せないほどの厚みである。一方アパーチャの側面は、Ｓ
ｉ活性層とＳｉ酸化膜とＳｉ支持基板のサンドイッチ構
造になって、段差があるため、それらを覆い十分低い抵
抗値になるような導電膜が形成される。
【００１４】その形成方法は、基板に損傷を与えないよ
うに十分低電圧でスパッタが可能なマグネトロンＤＣス
パッタ法を用いる。そのスパッタで用いる導電膜のター
ゲットの形状はリング状で、ターゲットの磁界直行部の
エロージョン半径をＳとし、ターゲット、アパーチャ間
の距離をｈとし、アパーチャ中心から距離Ｌの点での膜
厚をｄ、アパーチャ中心での膜厚をｄ0 とすると、スパ
ッタ粒子のガス分子との衝突（圧力と基板サイズから自
由行程を計算できる）は、十分少ないとみなせるから、
スパッタ蒸着膜の膜厚分布は、スパッタ粒子のスパッタ
角度分布をCOS則と近似できることから、式（１）で表
すことができ、その結果を図４に示す。
うに十分低電圧でスパッタが可能なマグネトロンＤＣス
パッタ法を用いる。そのスパッタで用いる導電膜のター
ゲットの形状はリング状で、ターゲットの磁界直行部の
エロージョン半径をＳとし、ターゲット、アパーチャ間
の距離をｈとし、アパーチャ中心から距離Ｌの点での膜
厚をｄ、アパーチャ中心での膜厚をｄ0 とすると、スパ
ッタ粒子のガス分子との衝突（圧力と基板サイズから自
由行程を計算できる）は、十分少ないとみなせるから、
スパッタ蒸着膜の膜厚分布は、スパッタ粒子のスパッタ
角度分布をCOS則と近似できることから、式（１）で表
すことができ、その結果を図４に示す。
【００１５】
【数１】
【００１６】図４からも分かるように、Ｓ／ｈ＝１の場
合には、基板上の膜厚分布は小さい、一方Ｓ／ｈ＞２と
すると、Ｌ／ｈ＝２近傍で、膜厚は中心の３倍以上にな
る。また、膜厚の変化も連続的であることから、通常は
Ｓ／ｈ＝１前後とするところを、意図的にＳ／ｈ＞２と
し、且つアパーチャのパターン領域と同程度のエロージ
ョン直径を持つターゲットを使用することで、アパーチ
ャの側面に十分な厚みの導電膜を形成することができ
る。
合には、基板上の膜厚分布は小さい、一方Ｓ／ｈ＞２と
すると、Ｌ／ｈ＝２近傍で、膜厚は中心の３倍以上にな
る。また、膜厚の変化も連続的であることから、通常は
Ｓ／ｈ＝１前後とするところを、意図的にＳ／ｈ＞２と
し、且つアパーチャのパターン領域と同程度のエロージ
ョン直径を持つターゲットを使用することで、アパーチ
ャの側面に十分な厚みの導電膜を形成することができ
る。
【００１７】また、膜厚が連続的に変化することから、
膜剥がれ等によるパーティクルの発生も小さい導電膜を
形成できる。
膜剥がれ等によるパーティクルの発生も小さい導電膜を
形成できる。
【００１８】
【実施例】以下実施例により本発明のアパーチャの製造
プロセスの一例を図３を参照しながら説明する。５２０
μｍ厚の４″φＳｉ支持基板１１上に１μｍ厚のＳｉ酸
化膜１３を介して２０μｍ厚のＳｉ活性層１２が形成さ
れたＳＯＩ基板１０（図３（ａ）参照）のＳｉ活性層１
２側にレジストパターン１４を形成した（図３（ｂ）参
照）。
プロセスの一例を図３を参照しながら説明する。５２０
μｍ厚の４″φＳｉ支持基板１１上に１μｍ厚のＳｉ酸
化膜１３を介して２０μｍ厚のＳｉ活性層１２が形成さ
れたＳＯＩ基板１０（図３（ａ）参照）のＳｉ活性層１
２側にレジストパターン１４を形成した（図３（ｂ）参
照）。
【００１９】次に、誘導結合型ドライエッチング装置を
用い、レジストパターン１４をマスクにしてＳｉ活性層
１２を深さ２０μｍエッチングし、荷電子ビーム透過パ
ターン１５を形成した（図３（ｃ）参照）。
用い、レジストパターン１４をマスクにしてＳｉ活性層
１２を深さ２０μｍエッチングし、荷電子ビーム透過パ
ターン１５を形成した（図３（ｃ）参照）。
【００２０】次に、荷電子ビーム透過パターン１５が形
成されたＳＯＩ基板の両面及び側面にＳｉＮx 膜１６を
ＣＶＤで成膜し、Ｓｉ支持基板１１の裏面のＳｉＮｘ膜
１６をパターニング処理し、所定のＳｉＮｘパターン１
６ａを形成した（図３（ｄ）参照）。
成されたＳＯＩ基板の両面及び側面にＳｉＮx 膜１６を
ＣＶＤで成膜し、Ｓｉ支持基板１１の裏面のＳｉＮｘ膜
１６をパターニング処理し、所定のＳｉＮｘパターン１
６ａを形成した（図３（ｄ）参照）。
【００２１】次に、ＳｉＮｘパターン１６ａをマスクに
してＳｉ支持基板１１をＫＯＨ水溶液にてＳｉ酸化膜１
３に達するまでエッチングして開口部１７及び支持枠部
１１ａを形成した（図３（ｅ）参照）。
してＳｉ支持基板１１をＫＯＨ水溶液にてＳｉ酸化膜１
３に達するまでエッチングして開口部１７及び支持枠部
１１ａを形成した（図３（ｅ）参照）。
【００２２】次に、開口部１７が形成された部分のＳｉ
酸化膜１３を緩衝フッ酸で除去し、さらにＳｉＮｘ膜１
６及びＳｉＮｘパターン１６ａを１００℃の熱燐酸液で
除去し、アパーチャ２０を作製した。
酸化膜１３を緩衝フッ酸で除去し、さらにＳｉＮｘ膜１
６及びＳｉＮｘパターン１６ａを１００℃の熱燐酸液で
除去し、アパーチャ２０を作製した。
【００２３】次に、アパーチャ２０の表面の自然酸化膜
をフッ酸でエッチングし、続いて、図１に示すようなマ
グネトロンスパッタ装置の構成で、導電膜を形成した。
Ｐｔ／Ｐｄ（＝８：２の重量比）からなるリング状の
ターゲットを使用し、エロージョン直径２Ｓは５０ｍｍ
とした。アパーチャのパターン領域２Ｌは３０ｍｍ、タ
ーゲットまでの距離ｈは１０ｍｍとし、まず、アパーチ
ャ２０のパターン領域に約４００Åの厚みの Ｐｔ／Ｐ
ｄ 導電膜（特に図示せず）を成膜した。その後、裏面
にも同じ厚みだけ成膜し、本発明のアパーチャ３０を得
た（図３（ｆ）参照）。その後、表裏の抵抗値を測定し
たところ、約１０Ωであった。
をフッ酸でエッチングし、続いて、図１に示すようなマ
グネトロンスパッタ装置の構成で、導電膜を形成した。
Ｐｔ／Ｐｄ（＝８：２の重量比）からなるリング状の
ターゲットを使用し、エロージョン直径２Ｓは５０ｍｍ
とした。アパーチャのパターン領域２Ｌは３０ｍｍ、タ
ーゲットまでの距離ｈは１０ｍｍとし、まず、アパーチ
ャ２０のパターン領域に約４００Åの厚みの Ｐｔ／Ｐ
ｄ 導電膜（特に図示せず）を成膜した。その後、裏面
にも同じ厚みだけ成膜し、本発明のアパーチャ３０を得
た（図３（ｆ）参照）。その後、表裏の抵抗値を測定し
たところ、約１０Ωであった。
【００２４】
【発明の効果】本発明の方法でアパーチャに導電膜を形
成することで、アパーチャの側面に効率よく導電膜を形
成することができ、アパーチャ表裏の電気抵抗が１０Ω
程度のチャージアップ防止に十分な導電膜を得ることが
できる。また、アパーチャのパターン部の導電膜はパタ
ーン寸法にはほとんど影響を及ぼすことなく、アパーチ
ャ周辺部に向かって連続的に厚くなっているため、膜の
応力も小さく、膜剥がれが起きにくいアパーチャを得る
ことができる。
成することで、アパーチャの側面に効率よく導電膜を形
成することができ、アパーチャ表裏の電気抵抗が１０Ω
程度のチャージアップ防止に十分な導電膜を得ることが
できる。また、アパーチャのパターン部の導電膜はパタ
ーン寸法にはほとんど影響を及ぼすことなく、アパーチ
ャ周辺部に向かって連続的に厚くなっているため、膜の
応力も小さく、膜剥がれが起きにくいアパーチャを得る
ことができる。
【図１】本発明のアパーチャの導電膜形成装置の一部構
成を示す部分断面図である。
成を示す部分断面図である。
【図２】本発明のアパーチャの構成を示す断面図であ
る。
る。
【図３】（ａ）〜（ｆ）は、本発明のアパーチャの製造
方法を示す構成断面図である。
方法を示す構成断面図である。
【図４】本発明のアパーチャの導電膜形成装置にて成膜
した導電膜の膜厚分布を示す説明図である。
した導電膜の膜厚分布を示す説明図である。
１……スパッタターゲット
２……ホルダー
１０……ＳＯＩ基板
１１……Ｓｉ支持基板
１１ａ……Ｓｉ支持枠部
１２……Ｓｉ活性層
１３……Ｓｉ酸化膜
１４……レジストパターン
１５……荷電子ビーム透過パターン
１６……ＳｉＮｘ膜
１６ａ……ＳｉＮｘパターン
１７……開口部
２０……アパーチャ
３０……本発明のアパーチャ
２Ｓ……エロージョン直径
２Ｌ……アパーチャのパターン有効寸法外形
ｈ……スパッターターゲットとアパーチャの距離
Claims (3)
- 【請求項１】荷電子ビームを用いた露光方法に用いられ
るアパーチャにおいて、チャージアップ防止用導電膜の
膜厚が前記アパーチャのパターン領域の中心部が薄く、
周辺部に向かって連続的に厚くなるようにしたことを特
徴とするアパーチャ。 - 【請求項２】前記チャージアップ防止用導電膜をプレー
ナ型マグネトロンスパッタ装置で形成する際に、スパッ
タターゲットのエロージョン直径（２Ｓ）がアパーチャ
のパターン領域の外形寸法（２Ｌ）と同程度から＋５０
％の範囲とし、スパッタターゲットとアパーチャの距離
を（ｈ）とするとｈ＜Ｓ／２を満たす条件で前記チャー
ジアップ防止用導電膜を形成したことを特徴とする請求
項１記載のアパーチャ。 - 【請求項３】前記チャージアップ防止用導電膜をプレー
ナ型マグネトロンスパッタ装置で形成する際に、スパッ
タターゲットのエロージョン直径（２Ｓ）がアパーチャ
のパターン領域の外形寸法（２Ｌ）と同程度から＋５０
％の範囲とし、スパッタターゲットとアパーチャの距離
を（ｈ）とするとｈ＜Ｓ／２を満たす条件で前記アパー
チャ上に前記チャージアップ防止用導電膜を形成するこ
とを特徴とする請求項１又は２記載のアパーチャの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19116497A JP3422226B2 (ja) | 1997-07-16 | 1997-07-16 | アパーチャ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19116497A JP3422226B2 (ja) | 1997-07-16 | 1997-07-16 | アパーチャ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140471A JPH1140471A (ja) | 1999-02-12 |
| JP3422226B2 true JP3422226B2 (ja) | 2003-06-30 |
Family
ID=16269974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19116497A Expired - Fee Related JP3422226B2 (ja) | 1997-07-16 | 1997-07-16 | アパーチャ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422226B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324373A (ja) * | 2006-06-01 | 2007-12-13 | Pd Service:Kk | ステンシルマスク |
| JP5897888B2 (ja) * | 2011-12-07 | 2016-04-06 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置 |
-
1997
- 1997-07-16 JP JP19116497A patent/JP3422226B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140471A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1119056A2 (en) | Semiconductor for device and method of fabrication | |
| JPH07147131A (ja) | 冷陰極電子源の製造方法 | |
| JP2902612B2 (ja) | 透過電子顕微鏡分析用の試料及びその製造方法 | |
| JPS59188178A (ja) | 赤外線検出装置 | |
| US5886460A (en) | Field emitter device, and veil process for the fabrication thereof | |
| US4310583A (en) | Manufacture of a group of infra-red detector elements, and a group so manufactured | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JP3422226B2 (ja) | アパーチャ及びその製造方法 | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JP2790109B2 (ja) | 裏面からの成分分析の試料作成方法 | |
| JPH01221637A (ja) | 観察試料処理方法 | |
| JP3453325B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0778748A (ja) | アパーチャマスク及びその製造方法 | |
| JPH08297361A (ja) | 転写マスク | |
| JPS61128251A (ja) | Ｘ線露光用マスク | |
| JP2982202B2 (ja) | 半導体装置の製造方法 | |
| JP3104727B2 (ja) | アパーチャの製造方法 | |
| US6369396B1 (en) | Calibration target for electron beams | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JP3241551B2 (ja) | 荷電粒子線露光用マスク及びその製造方法 | |
| JP4207272B2 (ja) | 電子ビーム描画用アパーチャ | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| JPS5849018B2 (ja) | 電極パタ−ンの形成方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JPH08254814A (ja) | 転写マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |