JP3421878B2 - チャネル長算出方法及び半導体装置の製造方法 - Google Patents
チャネル長算出方法及び半導体装置の製造方法Info
- Publication number
- JP3421878B2 JP3421878B2 JP20930094A JP20930094A JP3421878B2 JP 3421878 B2 JP3421878 B2 JP 3421878B2 JP 20930094 A JP20930094 A JP 20930094A JP 20930094 A JP20930094 A JP 20930094A JP 3421878 B2 JP3421878 B2 JP 3421878B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier density
- channel length
- transistor
- drain
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
のチャネル長を算出する方法及び電界効果トランジスタ
の製造方法に関する。
のチャネル長を算出する方法及び電界効果トランジスタ
の製造方法に関する。
【０００２】
【従来の技術】電界効果トランジスタ（以下、ＦＥＴと
記す）のチャネル長は、デバイス特性を決定付ける重要
なパラメータの一つである。このチャネル長には、以下
の値を用いている。 １．ＦＥＴを形成する際に用いるゲート電極形成用マス
クのゲート電極形成部分の長さ。 ２．ＦＥＴのゲート電極の長さ。 ３．プロセスシミュレーションまたはＳＩＭＳ分析によ
って得られた不純物濃度分布曲線に現れるソース側の冶
金学的接合位置とドレイン側の冶金学的接合位置との間
隔。
記す）のチャネル長は、デバイス特性を決定付ける重要
なパラメータの一つである。このチャネル長には、以下
の値を用いている。 １．ＦＥＴを形成する際に用いるゲート電極形成用マス
クのゲート電極形成部分の長さ。 ２．ＦＥＴのゲート電極の長さ。 ３．プロセスシミュレーションまたはＳＩＭＳ分析によ
って得られた不純物濃度分布曲線に現れるソース側の冶
金学的接合位置とドレイン側の冶金学的接合位置との間
隔。
【０００３】そして、ＦＥＴを製造する場合には、上記
のようにして求めたチャネル長のうちの一つを用いて、
ゲート長以外の構造パラメータが所定状態である場合の
チャネル長としきい電圧（以下、Ｖｔｈと記す）との関
係を求める。そして、Ｖｔｈが所定の電圧になるチャネ
ル長の範囲を求める。次いで、このチャネル長範囲を実
現するゲート長の範囲で、上記と同様の構造パラメータ
のデバイスを製造する。
のようにして求めたチャネル長のうちの一つを用いて、
ゲート長以外の構造パラメータが所定状態である場合の
チャネル長としきい電圧（以下、Ｖｔｈと記す）との関
係を求める。そして、Ｖｔｈが所定の電圧になるチャネ
ル長の範囲を求める。次いで、このチャネル長範囲を実
現するゲート長の範囲で、上記と同様の構造パラメータ
のデバイスを製造する。
【０００４】
【発明が解決しようとする課題】しかし、上記の方法で
導出したチャネル長には、以下の課題があった。すなわ
ち、チャネル長とは、デバイス中のキャリアの分布状態
によって決まる値である。しかし、上記チャネル長とし
て用いている値は、いづれもキャリアの分布状態に基づ
く値ではない。このため、上記チャネル長と実効チャネ
ル長との間には誤差が生じる。
導出したチャネル長には、以下の課題があった。すなわ
ち、チャネル長とは、デバイス中のキャリアの分布状態
によって決まる値である。しかし、上記チャネル長とし
て用いている値は、いづれもキャリアの分布状態に基づ
く値ではない。このため、上記チャネル長と実効チャネ
ル長との間には誤差が生じる。
【０００５】近年、半導体装置の高集積化と高機能化に
伴い、素子構造の微細化が進行している。このため、上
記ＦＥＴではＶｔｈが所定の電圧を維持できる範囲で、
できるだけチャネル長を短くすることが要求されてい
る。特に、ゲート長が０．１μｍ以下のＦＥＴでは、チ
ャネル長によってしきい電圧（以下、Ｖｔｈと記す）が
変動する短チャネル効果が生じる。このことから、ＦＥ
Ｔ素子の微細化を進める上では、短チャネル領域のチャ
ネル長とＶｔｈとの関係を正確に把握することが要求さ
れる。しかし、上記チャネル長とこれを用いて算出した
Ｖｔｈは、正確なデバイス特性を示す値にはならない。
このため、このチャネル長に基づいて微細なＦＥＴを設
計製造することは困難である。
伴い、素子構造の微細化が進行している。このため、上
記ＦＥＴではＶｔｈが所定の電圧を維持できる範囲で、
できるだけチャネル長を短くすることが要求されてい
る。特に、ゲート長が０．１μｍ以下のＦＥＴでは、チ
ャネル長によってしきい電圧（以下、Ｖｔｈと記す）が
変動する短チャネル効果が生じる。このことから、ＦＥ
Ｔ素子の微細化を進める上では、短チャネル領域のチャ
ネル長とＶｔｈとの関係を正確に把握することが要求さ
れる。しかし、上記チャネル長とこれを用いて算出した
Ｖｔｈは、正確なデバイス特性を示す値にはならない。
このため、このチャネル長に基づいて微細なＦＥＴを設
計製造することは困難である。
【０００６】そこで、本発明は、電界効果トランジスタ
の正確なチャネル長を算出する方法と、このチャネル長
を用いて電界効果トランジスタを製造する方法とを提供
することを目的とする。
の正確なチャネル長を算出する方法と、このチャネル長
を用いて電界効果トランジスタを製造する方法とを提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明のチャネル長算出方法は、電界効果トランジス
タのチャネル長を算出する方法であって、以下のように
行う。第１のチャネル長算出方法は、キャリア密度分布
曲線の２つの曲線部分に接線を引いてその交点をソース
端とし、このソース端と同じキャリア密度を示すもう一
点をドレイン端とする。そして、ソース端とドレイン端
との間隔を上記トランジスタのチャネル長とする。
の本発明のチャネル長算出方法は、電界効果トランジス
タのチャネル長を算出する方法であって、以下のように
行う。第１のチャネル長算出方法は、キャリア密度分布
曲線の２つの曲線部分に接線を引いてその交点をソース
端とし、このソース端と同じキャリア密度を示すもう一
点をドレイン端とする。そして、ソース端とドレイン端
との間隔を上記トランジスタのチャネル長とする。
【０００８】また、第２のチャネル長算出方法は、構造
パラメータのうちゲート長のみが異なる値で形成された
第１及び第２のトランジスタのチャネル長を算出する方
法である。この方法は、各トランジスタのキャリア密度
分布曲線を重ねあわせ、それぞれのキャリア密度分布曲
線の曲線部分に引いた接線の交点をソース端とする。そ
して、このソース端と同じキャリア密度を示すもう一点
をドレイン端とし、ソース端とドレイン端との間隔を上
記トランジスタのチャネル長とする。
パラメータのうちゲート長のみが異なる値で形成された
第１及び第２のトランジスタのチャネル長を算出する方
法である。この方法は、各トランジスタのキャリア密度
分布曲線を重ねあわせ、それぞれのキャリア密度分布曲
線の曲線部分に引いた接線の交点をソース端とする。そ
して、このソース端と同じキャリア密度を示すもう一点
をドレイン端とし、ソース端とドレイン端との間隔を上
記トランジスタのチャネル長とする。
【０００９】さらに、第３のチャネル長算出方法は、先
ずチャネル長を算出するトランジスタのゲートに所定電
圧を印加しソース及びドレインに電圧を印加しない状態
で、当該トランジスタのゲート中央部下方のキャリア密
度を求める。次いで、上記トランジスタに電圧を印加し
てキャリア密度分布曲線を求め、上記キャリア密度と等
しい２点の間隔をチャネル長とする。
ずチャネル長を算出するトランジスタのゲートに所定電
圧を印加しソース及びドレインに電圧を印加しない状態
で、当該トランジスタのゲート中央部下方のキャリア密
度を求める。次いで、上記トランジスタに電圧を印加し
てキャリア密度分布曲線を求め、上記キャリア密度と等
しい２点の間隔をチャネル長とする。
【００１０】そして、第４のチャネル長算出方法は、先
ず上記第３の方法と同様にキャリア密度とキャリア密度
分布曲線を求める。次いで、このキャリア密度分布曲線
上で上記キャリア密度と等しい２点のうちのドレイン側
の点とゲート長方向の中央点との間隔を２倍にした距離
をチャネル長とする。
ず上記第３の方法と同様にキャリア密度とキャリア密度
分布曲線を求める。次いで、このキャリア密度分布曲線
上で上記キャリア密度と等しい２点のうちのドレイン側
の点とゲート長方向の中央点との間隔を２倍にした距離
をチャネル長とする。
【００１１】また、第５のチャネル長算出方法は、上記
第３及び第４の方法と同様にキャリア密度を求める。次
いで、トランジスタのゲート，ドレイン及びソースに所
定電圧を印加して第１のキャリア密度分布曲線を求め、
上記キャリア密度と等しい２点のうちのドレイン側をド
レイン端とする。また、ドレイン及びソースに上記と逆
に電圧を印加した状態で第２のキャリア密度分布曲線を
求め、上記キャリア密度と等しい２点のうちのソース側
の点をソース端とする。そして、ソース端とドレイン端
との間隔をチャネル長とする。
第３及び第４の方法と同様にキャリア密度を求める。次
いで、トランジスタのゲート，ドレイン及びソースに所
定電圧を印加して第１のキャリア密度分布曲線を求め、
上記キャリア密度と等しい２点のうちのドレイン側をド
レイン端とする。また、ドレイン及びソースに上記と逆
に電圧を印加した状態で第２のキャリア密度分布曲線を
求め、上記キャリア密度と等しい２点のうちのソース側
の点をソース端とする。そして、ソース端とドレイン端
との間隔をチャネル長とする。
【００１２】次に、上記で算出したチャネル長に基づい
て電界効果トランジスタを製造する方法は、以下の様に
行う。上記チャネル長から電界効果トランジスタのチャ
ネル長としきい電圧との関係を求める。次いで、所定の
しきい電圧が得られるチャネル長範囲を求め、当該チャ
ネル長範囲となるゲート長の範囲で電界効果トランジス
タを形成する。
て電界効果トランジスタを製造する方法は、以下の様に
行う。上記チャネル長から電界効果トランジスタのチャ
ネル長としきい電圧との関係を求める。次いで、所定の
しきい電圧が得られるチャネル長範囲を求め、当該チャ
ネル長範囲となるゲート長の範囲で電界効果トランジス
タを形成する。
【００１３】
【作用】図３には、上記第１〜第５のチャネル長算出方
法によって算出したチャネル長とこのチャネル長から算
出したしきい電圧との関係３１を示す。ここで示される
ように、長チャネル領域では実測によって得られるしき
い電圧と同様に、上記しきい電圧はチャネル長に依存せ
ずほぼ一定の値になる。
法によって算出したチャネル長とこのチャネル長から算
出したしきい電圧との関係３１を示す。ここで示される
ように、長チャネル領域では実測によって得られるしき
い電圧と同様に、上記しきい電圧はチャネル長に依存せ
ずほぼ一定の値になる。
【００１４】また、上記の電界効果トランジスタ形成方
法では、上記のようにして算出したチャネル長に基づい
てトランジスタを製造するため、チャネル長を正確に把
握した電界効果トランジスタの製造がなされる。
法では、上記のようにして算出したチャネル長に基づい
てトランジスタを製造するため、チャネル長を正確に把
握した電界効果トランジスタの製造がなされる。
【００１５】
【実施例】本発明のチャネル長算出方法の第１実施例を
図１のグラフ及び図２のフローチャートに基づいて説明
する。尚、ここでは、チャネル長を算出する電界効果ト
ランジスタとして、ＭＯＳ型トランジスタ（以下、トラ
ンジスタと記す）を例に取って説明する。先ず、第１の
工程Ｓ１１では、チャネル長を算出するトランジスタの
ゲート部分における不純物濃度分布を求める。ここで
は、プロセスシミュレーションまたはＳＩＭＳによる不
純物分析によって、ソースからゲート下方を通ってドレ
インに至るまでのチャネル長方向に対応する半導体基板
表層部分の不純物濃度分布曲線１を求める。
図１のグラフ及び図２のフローチャートに基づいて説明
する。尚、ここでは、チャネル長を算出する電界効果ト
ランジスタとして、ＭＯＳ型トランジスタ（以下、トラ
ンジスタと記す）を例に取って説明する。先ず、第１の
工程Ｓ１１では、チャネル長を算出するトランジスタの
ゲート部分における不純物濃度分布を求める。ここで
は、プロセスシミュレーションまたはＳＩＭＳによる不
純物分析によって、ソースからゲート下方を通ってドレ
インに至るまでのチャネル長方向に対応する半導体基板
表層部分の不純物濃度分布曲線１を求める。
【００１６】次に、第２の工程Ｓ１２では、上記不純物
濃度分布曲線１からソース側の冶金学的接合位置ｘ1 と
ドレイン側の冶金学的接合位置ｘ2 とを求める。この冶
金学的接合位置ｘ1 ，ｘ2 は、ソースまたはドレインと
基板との不純物拡散の境目である。
濃度分布曲線１からソース側の冶金学的接合位置ｘ1 と
ドレイン側の冶金学的接合位置ｘ2 とを求める。この冶
金学的接合位置ｘ1 ，ｘ2 は、ソースまたはドレインと
基板との不純物拡散の境目である。
【００１７】また、デバイスシミュレーションによっ
て、上記不純物濃度分布から上記トランジスタのキャリ
ア密度分布曲線２を求める。このキャリア密度分布曲線
２には、例えば不純物の注入条件から、上記冶金学的接
合位置ｘ1，ｘ2間に点Ｐ1，Ｐ2が現れる。この点Ｐ2
は、キャリア密度が最小である点であり、点Ｐ 1 は、と
前記最小である点より前記ソース側であって前記キャリ
ア密度曲線の接線の傾きが最小となる前記キャリア密度
曲線上の点である。このため、キャリア密度分布曲線２
は、上記点Ｐ1，Ｐ2をそれぞれ接合点とする第１〜第３
の曲線部分２ａ〜２ｃに区切られる。第１の曲線部分２
ａは、ソースからソース側の冶金学的接合位置ｘ1を通
りソース側の点Ｐ1までの曲線部分である。第２の曲線
部分２ｂは、点Ｐ1，Ｐ2の間の曲線部分である。第３の
曲線２ｃは、ドレイン側の点Ｐ2からドレイン側の冶金
学的接合位置ｘ1を通りドレインに至る曲線である。
て、上記不純物濃度分布から上記トランジスタのキャリ
ア密度分布曲線２を求める。このキャリア密度分布曲線
２には、例えば不純物の注入条件から、上記冶金学的接
合位置ｘ1，ｘ2間に点Ｐ1，Ｐ2が現れる。この点Ｐ2
は、キャリア密度が最小である点であり、点Ｐ 1 は、と
前記最小である点より前記ソース側であって前記キャリ
ア密度曲線の接線の傾きが最小となる前記キャリア密度
曲線上の点である。このため、キャリア密度分布曲線２
は、上記点Ｐ1，Ｐ2をそれぞれ接合点とする第１〜第３
の曲線部分２ａ〜２ｃに区切られる。第１の曲線部分２
ａは、ソースからソース側の冶金学的接合位置ｘ1を通
りソース側の点Ｐ1までの曲線部分である。第２の曲線
部分２ｂは、点Ｐ1，Ｐ2の間の曲線部分である。第３の
曲線２ｃは、ドレイン側の点Ｐ2からドレイン側の冶金
学的接合位置ｘ1を通りドレインに至る曲線である。
【００１８】次いで、第３の工程Ｓ１３では、キャリア
密度分布曲線２に第１の接線２１と第２の接線２２とを
引く。第１の接線２１は、キャリア密度分布曲線２の冶
金学的接合位置ｘ1 に当たる点を通る状態で、当該キャ
リア密度分布曲線２に接するように引かれる直線であ
る。一方、第２の接線２２は、キャリア密度分布曲線２
の第２の曲線部分２ｂにおいてその傾きが最小になる区
間の一点を通る状態で、当該キャリア密度分布曲線２に
接するように引かれる直線である。
密度分布曲線２に第１の接線２１と第２の接線２２とを
引く。第１の接線２１は、キャリア密度分布曲線２の冶
金学的接合位置ｘ1 に当たる点を通る状態で、当該キャ
リア密度分布曲線２に接するように引かれる直線であ
る。一方、第２の接線２２は、キャリア密度分布曲線２
の第２の曲線部分２ｂにおいてその傾きが最小になる区
間の一点を通る状態で、当該キャリア密度分布曲線２に
接するように引かれる直線である。
【００１９】上記の後、第４の工程Ｓ１４では、第１の
接線２１と第２の接線２２との交点をソース端Ｓとす
る。
接線２１と第２の接線２２との交点をソース端Ｓとす
る。
【００２０】そして第５の工程Ｓ１５では、キャリア密
度分布曲線２上でソース端Ｓと同様のキャリア密度ｎ1
を示す点の内のドレイン側の点Ｐ3 からドレイン側の点
Ｐ2までの間の所定点Ｐｄをドレイン端Ｄとする。上記
所定点Ｐｄとしては、例えば、上記キャリア密度ｎ1に
なる点Ｐ3、または上記ドレイン側の点Ｐ2を用いる。
度分布曲線２上でソース端Ｓと同様のキャリア密度ｎ1
を示す点の内のドレイン側の点Ｐ3 からドレイン側の点
Ｐ2までの間の所定点Ｐｄをドレイン端Ｄとする。上記
所定点Ｐｄとしては、例えば、上記キャリア密度ｎ1に
なる点Ｐ3、または上記ドレイン側の点Ｐ2を用いる。
【００２１】第６の工程Ｓ１６では、ソース端Ｓとドレ
イン端Ｄとの間隔を上記トランジスタのチャネル長Ｌと
する。
イン端Ｄとの間隔を上記トランジスタのチャネル長Ｌと
する。
【００２２】図３には、上記第１実施例のチャネル長算
出方法によって求めたチャネル長Ｌとしきい電圧（以
下、Ｖｔｈと記す）との関係３１を示す。このグラフに
は、比較として、従来例で説明した冶金学的接合位置ｘ
1 −ｘ1 間をチャネル長として用いた値３２と、ゲート
長をチャネル長として用いた値３３とを示す。ここで明
らかなように、実施例で算出したチャネル長Ｌを用いて
算出されたしきい電圧Ｖｔｈは、長チャネル領域で一定
値を示している。このことから、上記チャネル長Ｌは，
実効的なチャネル長と良く対応した値になっていること
が確認される。
出方法によって求めたチャネル長Ｌとしきい電圧（以
下、Ｖｔｈと記す）との関係３１を示す。このグラフに
は、比較として、従来例で説明した冶金学的接合位置ｘ
1 −ｘ1 間をチャネル長として用いた値３２と、ゲート
長をチャネル長として用いた値３３とを示す。ここで明
らかなように、実施例で算出したチャネル長Ｌを用いて
算出されたしきい電圧Ｖｔｈは、長チャネル領域で一定
値を示している。このことから、上記チャネル長Ｌは，
実効的なチャネル長と良く対応した値になっていること
が確認される。
【００２３】次に、チャネル長算出方法の第２実施例を
図４のグラフ及び図５のフローチャートに基づいて説明
する。第２実施例では、２つのトランジスタのチャネル
長を算出する方法を説明する。上記２つのトランジスタ
は、異なるゲート長を有しかつゲート長以外の構造パラ
メータが同様に設定された第１及び第２のトランジスタ
である。ここで、例えば第１のトランジスタのゲート長
は３μｍであり、第２のトランジスタのゲート長は５μ
ｍとする。
図４のグラフ及び図５のフローチャートに基づいて説明
する。第２実施例では、２つのトランジスタのチャネル
長を算出する方法を説明する。上記２つのトランジスタ
は、異なるゲート長を有しかつゲート長以外の構造パラ
メータが同様に設定された第１及び第２のトランジスタ
である。ここで、例えば第１のトランジスタのゲート長
は３μｍであり、第２のトランジスタのゲート長は５μ
ｍとする。
【００２４】上記の２つのトランジスタのチャネル長を
算出する場合、先ず第１の工程Ｓ２１では、上記第１実
施例と同様にして各トランジスタの不純物分布（図示せ
ず）を求める。
算出する場合、先ず第１の工程Ｓ２１では、上記第１実
施例と同様にして各トランジスタの不純物分布（図示せ
ず）を求める。
【００２５】次に、第２の工程Ｓ２２では、上記第１実
施例と同様にして、各トランジスタのソース側及びドレ
イン側の冶金学的接合位置ｘ1，ｘ2とを求める。また、
この工程Ｓ２２では、上記第１実施例と同様にして、各
トランジスタのキャリア密度分布曲線４，５を求める。
このキャリア密度分布曲線４，５は、例えば上記第１実
施例で示したキャリア密度分布曲線（２）と同様に、点
Ｐ1，Ｐ2で区切られる第１≡第３の曲線部分４ａ〜４
ｃ，５ａ〜５ｃで構成される。
施例と同様にして、各トランジスタのソース側及びドレ
イン側の冶金学的接合位置ｘ1，ｘ2とを求める。また、
この工程Ｓ２２では、上記第１実施例と同様にして、各
トランジスタのキャリア密度分布曲線４，５を求める。
このキャリア密度分布曲線４，５は、例えば上記第１実
施例で示したキャリア密度分布曲線（２）と同様に、点
Ｐ1，Ｐ2で区切られる第１≡第３の曲線部分４ａ〜４
ｃ，５ａ〜５ｃで構成される。
【００２６】次に、第３の工程Ｓ２３では、キャリア密
度分布曲線４の第１の曲線部分４ａとキャリア密度分布
曲線５の第１の曲線部５ａ部分とを一致させるように、
例えば各冶金学的接合位置を揃えてキャリア密度分布曲
線４とキャリア密度分布曲線５とを一つのグラフ上で重
ね合わせる。
度分布曲線４の第１の曲線部分４ａとキャリア密度分布
曲線５の第１の曲線部５ａ部分とを一致させるように、
例えば各冶金学的接合位置を揃えてキャリア密度分布曲
線４とキャリア密度分布曲線５とを一つのグラフ上で重
ね合わせる。
【００２７】そして、第４の工程Ｓ２４では、キャリア
密度分布曲線４における第２の曲線部分４ｂの傾きが最
小になる区間の一点を通る状態で、キャリア密度分布曲
線４に接線４１を引く。上記と同様にして、キャリア密
度分布曲線５に接線５１を引く。
密度分布曲線４における第２の曲線部分４ｂの傾きが最
小になる区間の一点を通る状態で、キャリア密度分布曲
線４に接線４１を引く。上記と同様にして、キャリア密
度分布曲線５に接線５１を引く。
【００２８】次いで、第５の工程Ｓ２５では、上記接線
４１と接線５１との交点を、上記第１及び第２のトラン
ジスタのソース端Ｓとする。
４１と接線５１との交点を、上記第１及び第２のトラン
ジスタのソース端Ｓとする。
【００２９】一方、第６の工程Ｓ２６では、キャリア密
度分布曲線４上における上記第１実施例と同様の点Ｐｄ
を、上記第１のトランジスタのドレイン端Ｄ1 とする。
また、キャリア密度分布曲線５上における上記第１実施
例と同様の点Ｐｄを、上記第２のトランジスタのドレイ
ン端Ｄ2 とする。
度分布曲線４上における上記第１実施例と同様の点Ｐｄ
を、上記第１のトランジスタのドレイン端Ｄ1 とする。
また、キャリア密度分布曲線５上における上記第１実施
例と同様の点Ｐｄを、上記第２のトランジスタのドレイ
ン端Ｄ2 とする。
【００３０】その後、第７の工程Ｓ２７では、ソース端
Ｓとドレイン端Ｄ1 との間隔を第１のトランジスタのチ
ャネル長Ｌ1 とする。一方、ソース端Ｓとドレイン端Ｄ
2 との間隔を第２のトランジスタのチャネル長Ｌ2 とす
る。
Ｓとドレイン端Ｄ1 との間隔を第１のトランジスタのチ
ャネル長Ｌ1 とする。一方、ソース端Ｓとドレイン端Ｄ
2 との間隔を第２のトランジスタのチャネル長Ｌ2 とす
る。
【００３１】上記のチャネル長算出方法では、上記第１
実施例と同様にキャリアの面密度分布に基づいてチャネ
ル長が算出される。そして、上記第１実施例と同様に実
効チャネル長に良く対応したチャネル長が算出される。
実施例と同様にキャリアの面密度分布に基づいてチャネ
ル長が算出される。そして、上記第１実施例と同様に実
効チャネル長に良く対応したチャネル長が算出される。
【００３２】次に、チャネル長算出方法の第３実施例を
図６のグラフ及び図７のフローチャートに基づいて説明
する。先ず、第１の工程Ｓ３１では、トランジスタのゲ
ートに所定電圧Ｖｇ＝Ｖ1を印加し、かつソース及びド
レインに電圧を印加しない状態で、当該トランジスタの
キャリア密度分布曲線６を求める。上記所定電圧Ｖｇ＝
Ｖ1は、例えば、上記トランジスタを動作させる際のゲ
ート電圧とする。次に、このキャリア密度分布曲線６か
ら、トランジスタのゲートの該ゲート長方向の中央点下
方になる位置ｘ3のキャリア密度ｎ3を求める。この位置
ｘ3は、ゲート及びソースからキャリアがしみだしてき
ていない部分とする。
図６のグラフ及び図７のフローチャートに基づいて説明
する。先ず、第１の工程Ｓ３１では、トランジスタのゲ
ートに所定電圧Ｖｇ＝Ｖ1を印加し、かつソース及びド
レインに電圧を印加しない状態で、当該トランジスタの
キャリア密度分布曲線６を求める。上記所定電圧Ｖｇ＝
Ｖ1は、例えば、上記トランジスタを動作させる際のゲ
ート電圧とする。次に、このキャリア密度分布曲線６か
ら、トランジスタのゲートの該ゲート長方向の中央点下
方になる位置ｘ3のキャリア密度ｎ3を求める。この位置
ｘ3は、ゲート及びソースからキャリアがしみだしてき
ていない部分とする。
【００３３】次いで、第２の工程Ｓ３２では、上記トラ
ンジスタのゲートに上記と同様の所定電圧Ｖｇ＝Ｖ1 を
印加し、かつソース及びドレインに所定電圧Ｖｄｓ＝Ｖ
2 を印加した状態で、当該トランジスタのキャリア密度
分布曲線７を求める。ここで、上記所定電圧Ｖｄｓ＝Ｖ
2 は、例えば、このトランジスタの動作電圧とする。
ンジスタのゲートに上記と同様の所定電圧Ｖｇ＝Ｖ1 を
印加し、かつソース及びドレインに所定電圧Ｖｄｓ＝Ｖ
2 を印加した状態で、当該トランジスタのキャリア密度
分布曲線７を求める。ここで、上記所定電圧Ｖｄｓ＝Ｖ
2 は、例えば、このトランジスタの動作電圧とする。
【００３４】その後、第３の工程Ｓ３３では、キャリア
密度分布曲線７が上記キャリア密度ｎ3を示す２点を求
める。そして、この２点が、キャリア密度分布曲線７の
２点Ｐ1，Ｐ2よりも外側に位置する場合に、２点のうち
のソース側の点をソース端Ｓとしドレイン側の点をドレ
イン端Ｄとする。
密度分布曲線７が上記キャリア密度ｎ3を示す２点を求
める。そして、この２点が、キャリア密度分布曲線７の
２点Ｐ1，Ｐ2よりも外側に位置する場合に、２点のうち
のソース側の点をソース端Ｓとしドレイン側の点をドレ
イン端Ｄとする。
【００３５】第４の工程Ｓ３４では、ソース端Ｓとドレ
イン端Ｄとの間隔をチャネル長Ｌとする。
イン端Ｄとの間隔をチャネル長Ｌとする。
【００３６】上記第３実施例のチャネル長算出方法で
は、上記第１及び第２実施例と同様に、キャリアの密度
分布に基づいてチャネル長が算出される。このため、上
記第１実施例と同様に実効チャネル長に良く対応したチ
ャネル長が算出される。
は、上記第１及び第２実施例と同様に、キャリアの密度
分布に基づいてチャネル長が算出される。このため、上
記第１実施例と同様に実効チャネル長に良く対応したチ
ャネル長が算出される。
【００３７】次に、チャネル長算出方法の第４実施例を
図８のグラフ及び図９のフローチャートに基づいて説明
する。第４実施例のチャネル長算出方法は、上記第３実
施例のチャネル長算出方法の応用例であり、以下のよう
に行う。先ず、第１の工程Ｓ４１では、ゲートに所定電
圧Ｖｇ＝Ｖ1を印加しソース及びドレインには電圧を印
加しない状態で、トランジスタのキャリア密度曲線８を
求める。上記所定電圧Ｖｇ＝Ｖ1は、例えば、上記トラ
ンジスタを動作させる際のゲート電圧とする。そして、
上記第３実施例と同様にゲートの該ゲート長方向の中央
点下方のキャリア密度ｎ4を求める。
図８のグラフ及び図９のフローチャートに基づいて説明
する。第４実施例のチャネル長算出方法は、上記第３実
施例のチャネル長算出方法の応用例であり、以下のよう
に行う。先ず、第１の工程Ｓ４１では、ゲートに所定電
圧Ｖｇ＝Ｖ1を印加しソース及びドレインには電圧を印
加しない状態で、トランジスタのキャリア密度曲線８を
求める。上記所定電圧Ｖｇ＝Ｖ1は、例えば、上記トラ
ンジスタを動作させる際のゲート電圧とする。そして、
上記第３実施例と同様にゲートの該ゲート長方向の中央
点下方のキャリア密度ｎ4を求める。
【００３８】その後、第２の工程Ｓ４２では、ゲートに
上記第１の工程と同じ電圧Ｖｇ＝Ｖ1 を印加し、ソース
及びドレインに所定電圧Ｖｄｓ＝Ｖ2 を印加した状態で
キャリア密度分布曲線９を求める。この電圧Ｖｄｓ＝Ｖ
2 は、例えば、このトランジスタの動作電圧とする。
上記第１の工程と同じ電圧Ｖｇ＝Ｖ1 を印加し、ソース
及びドレインに所定電圧Ｖｄｓ＝Ｖ2 を印加した状態で
キャリア密度分布曲線９を求める。この電圧Ｖｄｓ＝Ｖ
2 は、例えば、このトランジスタの動作電圧とする。
【００３９】そして、次の第３の工程Ｓ４３では、キャ
リア密度分布曲線９が上記キャリア密度ｎ4を示す２点
を求める。そして、この２点のうちのドレイン側の点Ｐ
3と、ゲート長方向の中心点ｘＯとの間隔ｘｌを２倍に
した値をチャネル長Ｌとする。
リア密度分布曲線９が上記キャリア密度ｎ4を示す２点
を求める。そして、この２点のうちのドレイン側の点Ｐ
3と、ゲート長方向の中心点ｘＯとの間隔ｘｌを２倍に
した値をチャネル長Ｌとする。
【００４０】上記第４実施例のチャネル長算出方法で
は、上記第１〜第３実施例と同様に、キャリアの密度分
布に基づいてチャネル長が算出される。このため、上記
第１実施例で示したと同様に実効チャネル長に良く対応
したチャネル長が算出される。また、上記チャネル長算
出方法は、ゲート長方向の中央点を挟んで左右対象に設
計されたトランジスタのチャネル長を測定する場合に有
効である。
は、上記第１〜第３実施例と同様に、キャリアの密度分
布に基づいてチャネル長が算出される。このため、上記
第１実施例で示したと同様に実効チャネル長に良く対応
したチャネル長が算出される。また、上記チャネル長算
出方法は、ゲート長方向の中央点を挟んで左右対象に設
計されたトランジスタのチャネル長を測定する場合に有
効である。
【００４１】次に、チャネル長算出方法の第５実施例を
図１０のグラフ及び図１１のフローチャートに基づいて
説明する。先ず、第１の工程Ｓ５１では、上記第３及び
第４実施例の第１工程と同様にして、ゲートの該ゲート
長方向の中央点下方のキャリア密度ｎ5を求める。
図１０のグラフ及び図１１のフローチャートに基づいて
説明する。先ず、第１の工程Ｓ５１では、上記第３及び
第４実施例の第１工程と同様にして、ゲートの該ゲート
長方向の中央点下方のキャリア密度ｎ5を求める。
【００４２】次いで、第２の工程Ｓ５２では、トランジ
スタのゲートに上記第１の工程と同様の所定電圧Ｖｇ＝
Ｖ1 を印加する。そして、ドレインに所定電圧Ｖｄ＝Ｖ
2 を印加し、ソースに所定電圧Ｖｓ＝Ｖ3 を印加する。
ここで、上記各所定電圧は、例えばトランジスタの所定
電圧とし、ソースは接地しても良い。上記のように電圧
を印加した状態で、当該トランジスタの第１のキャリア
密度分布曲線１０を求める。そして、この第１のキャリ
ア密度分布曲線１０上でキャリア密度ｎ5 になる２点を
求め、この２点のうちのドレイン側の点をドレイン端Ｄ
とする。
スタのゲートに上記第１の工程と同様の所定電圧Ｖｇ＝
Ｖ1 を印加する。そして、ドレインに所定電圧Ｖｄ＝Ｖ
2 を印加し、ソースに所定電圧Ｖｓ＝Ｖ3 を印加する。
ここで、上記各所定電圧は、例えばトランジスタの所定
電圧とし、ソースは接地しても良い。上記のように電圧
を印加した状態で、当該トランジスタの第１のキャリア
密度分布曲線１０を求める。そして、この第１のキャリ
ア密度分布曲線１０上でキャリア密度ｎ5 になる２点を
求め、この２点のうちのドレイン側の点をドレイン端Ｄ
とする。
【００４３】その後、第３の工程Ｓ５３では、上記トラ
ンジスタのゲートに上記所定電圧Ｖｇ＝Ｖ1 を印加し、
かつソース及びドレインには上記第２の工程５２と逆に
電圧を印加する。このためここでは、ドレインに電圧Ｖ
3 を印加し、ソースに電圧Ｖ2 を印加する。上記のよう
に電圧を印加した状態で、当該トランジスタの第２のキ
ャリア密度分布曲線１１を求める。そして、この第２の
キャリア密度分布曲線１１上でキャリア密度ｎ5 になる
２点のうちのソース側の点をソース端Ｓとする。
ンジスタのゲートに上記所定電圧Ｖｇ＝Ｖ1 を印加し、
かつソース及びドレインには上記第２の工程５２と逆に
電圧を印加する。このためここでは、ドレインに電圧Ｖ
3 を印加し、ソースに電圧Ｖ2 を印加する。上記のよう
に電圧を印加した状態で、当該トランジスタの第２のキ
ャリア密度分布曲線１１を求める。そして、この第２の
キャリア密度分布曲線１１上でキャリア密度ｎ5 になる
２点のうちのソース側の点をソース端Ｓとする。
【００４４】次に、第４の工程では、上記ソース端Ｓと
ドレイン端Ｄとの間隔をチャネル長Ｌとする。
ドレイン端Ｄとの間隔をチャネル長Ｌとする。
【００４５】上記第５実施例のチャネル長算出方法で
は、上記第１〜第４実施例と同様に、キャリアの密度分
布に基づいてチャネル長が算出される。このため、上記
第１実施例で示したと同様に実効チャネル長に良く対応
したチャネル長が算出される。
は、上記第１〜第４実施例と同様に、キャリアの密度分
布に基づいてチャネル長が算出される。このため、上記
第１実施例で示したと同様に実効チャネル長に良く対応
したチャネル長が算出される。
【００４６】次に、上記第１〜第５実施例のうちの一つ
の方法で算出したチャネル長に基づいてＭＯＳ型のトラ
ンジスタを製造する方法を説明する。先ず、上記で算出
したチャネル長を用いて、トランジスタのしきい電圧Ｖ
ｔｈを算出する。そして、例えば、上記図３に示したよ
うに、ゲート長以外の構造パラメータが固定された当該
トランジスタのチャネル長Ｌとしきい電圧Ｖｔｈとの関
係をグラフ化する。
の方法で算出したチャネル長に基づいてＭＯＳ型のトラ
ンジスタを製造する方法を説明する。先ず、上記で算出
したチャネル長を用いて、トランジスタのしきい電圧Ｖ
ｔｈを算出する。そして、例えば、上記図３に示したよ
うに、ゲート長以外の構造パラメータが固定された当該
トランジスタのチャネル長Ｌとしきい電圧Ｖｔｈとの関
係をグラフ化する。
【００４７】次に、図３のグラフから、所定のしきい電
圧Ｖｔｈ≧Ｖ0 得られるチャネル長Ｌ≧Ｌ0 を求める。
そして、図８に示すように、このチャネル長Ｌ≧Ｌ0 を
得られるゲート長Ｗ≧Ｗ0 の範囲で、これ以外の構造パ
ラメータを上記と同様に設定したトランジスタ８を製造
する。
圧Ｖｔｈ≧Ｖ0 得られるチャネル長Ｌ≧Ｌ0 を求める。
そして、図８に示すように、このチャネル長Ｌ≧Ｌ0 を
得られるゲート長Ｗ≧Ｗ0 の範囲で、これ以外の構造パ
ラメータを上記と同様に設定したトランジスタ８を製造
する。
【００４８】上記のトランジスタの製造方法では、上記
のように実効チャネル長と良く対応するように算出され
たチャネル長に基づいて、所定のしきい電圧Ｖｔｈ≧Ｖ
0 得られるようにトランジスタが製造される。したがっ
て、短チャネル効果が生じない範囲で微細なＭＯＳ型ト
ランジスタを形成することができる。
のように実効チャネル長と良く対応するように算出され
たチャネル長に基づいて、所定のしきい電圧Ｖｔｈ≧Ｖ
0 得られるようにトランジスタが製造される。したがっ
て、短チャネル効果が生じない範囲で微細なＭＯＳ型ト
ランジスタを形成することができる。
【００４９】
【発明の効果】以上、説明したように本発明のチャネル
長算出方法によれば、長チャネル領域で一定のしきい電
圧を算出することのできる実効的なチャネル長を得るこ
とが可能になる。したがって、このチャネル長を用いる
ことで、電界効果トランジスタのデバイス特性を正確に
予測することが可能になる。また、本発明の電界効果ト
ランジスタ形成方法によれば、上記のようにして算出し
たチャネル長に基づいて電界効果トランジスタを製造す
るので、微細な電界効果トランジスタを所定のしきい電
圧を有するように設計製造することが可能になる。
長算出方法によれば、長チャネル領域で一定のしきい電
圧を算出することのできる実効的なチャネル長を得るこ
とが可能になる。したがって、このチャネル長を用いる
ことで、電界効果トランジスタのデバイス特性を正確に
予測することが可能になる。また、本発明の電界効果ト
ランジスタ形成方法によれば、上記のようにして算出し
たチャネル長に基づいて電界効果トランジスタを製造す
るので、微細な電界効果トランジスタを所定のしきい電
圧を有するように設計製造することが可能になる。
【図１】第１実施例を説明するグラフである。
【図２】第１実施例を説明するフローチャートである。
【図３】チャネル長としきい電圧との関係を示すグラフ
である。
である。
【図４】第２実施例を説明するグラフである。
【図５】第２実施例を説明するフローチャートである。
【図６】第３実施例を説明するグラフである。
【図７】第３実施例を説明するフローチャートである。
【図８】第４実施例を説明するグラフである。
【図９】第４実施例を説明するフローチャートである。
【図１０】第５実施例を説明するグラフである。
【図１１】第５実施例を説明するフローチャートであ
る。
る。
【図１２】トランジスタの製造方法を説明する断面模式
図である。
図である。
２，４，５，７，９，１０，１１ キャリア密度分布曲
線 ８ トランジスタ ２１ 第１の接線 ２２ 第２の接線 ４１，５１ 接線 Ｄ，Ｄ1，Ｄ2 ドレイン端 Ｌ，Ｌ1，Ｌ2 チャネル長 ｎ1,ｎ2,ｎ3,ｎ4,ｎ5 キャリア密度Ｐ 1 ，Ｐ 2 点 Ｐ3 ドレイン側の点 Ｓ ソース端 Ｗ ゲート長 ｘ1，ｘ2 冶金学的接合位置 ｘＯ ゲート長方向の中央点
線 ８ トランジスタ ２１ 第１の接線 ２２ 第２の接線 ４１，５１ 接線 Ｄ，Ｄ1，Ｄ2 ドレイン端 Ｌ，Ｌ1，Ｌ2 チャネル長 ｎ1,ｎ2,ｎ3,ｎ4,ｎ5 キャリア密度Ｐ 1 ，Ｐ 2 点 Ｐ3 ドレイン側の点 Ｓ ソース端 Ｗ ゲート長 ｘ1，ｘ2 冶金学的接合位置 ｘＯ ゲート長方向の中央点
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭47−26080（ＪＰ，Ａ)
特開 昭61−287271（ＪＰ，Ａ)
特開 平２−112702（ＪＰ，Ａ)
特開 平５−160237（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/66
H01L 29/78
Claims (6)
- 【請求項１】 電界効果トランジスタのチャネル長を算
出する方法であって、チャネル長を算出するトランジス
タのチャネル形成部におけるチャネル長方向の不純物濃
度分布を求める第１の工程と、前記不純物濃度分布から
ソース側及びドレイン側の冶金学的接合位置を求め、前
記不純物濃度分布からキャリア密度分布曲線を求める第
２の工程と、前記キャリア密度分布曲線上の前記ソース
側の冶金学的接合位置に当たる点を通る状態で当該キャ
リア密度分布曲線に第１の接線を引くと共に、前記冶金
学的接合位置間で前記キャリア密度が最小である点と前
記最小である点より前記ソース側であって前記キャリア
密度曲線の接線の傾きが最小となる前記キャリア密度曲
線上の点との間の曲線部分においてその傾きが最小にな
る区間の一点を通る状態で当該キャリア密度分布曲線に
第２の接線を引く第３の工程と、前記第１の接線と第２
の接線との交点をソース端とする第４の工程と、前記キ
ャリア密度分布曲線上で前記ソース端と同じキャリア密
度を示す点のうちのドレイン側の点から前記ドレイン側
の極値点までの間の所定点をドレイン端とする第５の工
程と、前記ソース端と前記ドレイン端との間隔を前記ト
ランジスタのチャネル長とする第６の工程とからなるこ
とを特徴とするチャネル長の算出方法。 - 【請求項２】 電界効果トランジスタのチャネル長を算
出する方法であって、構造パラメータのうちゲート長の
みが異なる値で形成された第１及び第２のトランジスタ
のチャネル形成部におけるチャネル長方向の不純物濃度
分布をそれぞれ求める第１の工程と、前記各不純物濃度
分布から前記各トランジスタのソース側及びドレイン側
の冶金学的接合位置を求め、前記各不純物濃度分布から
各トランジスタのキャリア密度分布曲線を求める第２の
工程と、前記冶金学的接合位置間で前記各キャリア密度
が最小である点と前記最小である点よりもソース側の曲
線部分を一致させる状態及び前記ソース側であって前記
キャリア密度曲線の接線の傾きが最小となる前記キャリ
ア密度曲線上の点よりもソース側の曲線部分を一致させ
る状態で、前記第１のトランジスタのキャリア密度分布
曲線と第２のトランジスタのキャリア密度分布曲線とを
重ね合わせる第３の工程と、前記各キャリア密度分布曲
線上の前記極値点間の各曲線部分でその傾きが最小にな
る区間の一点を通る状態で当該各キャリア密度分布曲線
に接線を引く第４の工程と、前記各接線の交点を、前記
第１及び第２のトランジスタのソース端とする第５の工
程と、前記各キャリア密度分布曲線上で前記ソース端と
同じキャリア密度を示す点の内のドレイン側の点からド
レイン側の前記極値点までの間の所定点を、前記第１の
トランジスタまたは第２のトランジスタとのドレイン端
とする第６の工程と、前記各ソース端と前記各ドレイン
端との間隔を、前記第１のトランジスタまたは第２のト
ランジスタのチャネル長とする第７の工程とからなるこ
とを特徴とするチャネル長算出方法。 - 【請求項３】 電界効果トランジスタのチャネル長を算
出する方法であって、チャネル長を算出するトランジス
タのゲートに所定電圧を印加しソース及びドレインに電
圧を印加しない状態で、当該トランジスタのゲートの該
ゲート長方向の中央点下方のキャリア密度を求める第１
の工程と、前記トランジスタのゲートに前記第１工程と
同様の電圧を印加しソース及びドレインに所定電圧を印
加した状態で、当該トランジスタのチャネル形成部にお
けるチャネル長方向のキャリア密度分布曲線を求める第
２の工程と、前記キャリア密度分布曲線上で前記第１の
工程で求めたキャリア密度と等しいキャリア密度を示す
２点のうち、ソース側の点をソース端としドレイン側の
点をドレイン端とする第３の工程と、前記ソース端とド
レイン端との間隔をチャネル長とする第４の工程とから
なることを特徴とするチャネル長算出方法。 - 【請求項４】 電界効果トランジスタのチャネル長を算
出する方法であって、チャネル長を算出するトランジス
タのゲートに所定電圧を印加しソース及びドレインに電
圧を印加しない状態で、当該トランジスタのゲートの該
ゲート長方向の中央点下方のキャリア密度を求める第１
の工程と、前記トランジスタのゲートに前記第１の工程
と同様の電圧を印加しソース及びドレインに所定電圧を
印加した状態で、当該トランジスタのチャネル形成部に
おけるチャネル長方向のキャリア密度分布曲線を求める
第２の工程と、前記キャリア密度分布曲線上で前記第１
の工程で求めたキャリア密度と等しいキャリア密度を示
す２点のうちのドレイン側の点とゲート長方向の中央点
との間隔を２倍にした距離をチャネル長とする第３の工
程とからなることを特徴とするチャネル長算出方法。 - 【請求項５】 電界効果トランジスタのチャネル長を算
出する方法であって、チャネル長を算出するトランジス
タのゲートに所定電圧を印加しソース及びドレインに電
圧を印加しない状態で、当該トランジスタのゲートの該
ゲート長方向の中央点下方のキャリア密度を求める第１
の工程と、前記トランジスタのゲートに前記第１の工程
と同様の電圧を印加しソース及びドレインに所定電圧を
印加した状態で当該トランジスタのチャネル形成部にお
けるチャネル長方向の第１のキャリア密度分布曲線を求
め、当該第１のキャリア密度分布曲線上で前記第１の工
程で求めたキャリア密度と等しいキャリア密度を示す２
点のうちのドレイン側の点をドレイン端とする第２の工
程と、前記トランジスタのゲートに前記第１及び第２の
工程と同様の電圧を印加しソース及びドレインに前記第
２の工程で当該ソース及びドレインに印加した電圧と逆
に電圧を印加した状態で当該トランジスタのチャネル形
成部におけるチャネル長方向の第２のキャリア密度分布
曲線を求め、当該第２のキャリア密度分布曲線上で前記
第１の工程で求めたキャリア密度と等しいキャリア密度
を示す２点のうちのソース側の点をソース端とする第３
の工程と、前記ソース端と前記ドレイン端との間隔をチ
ャネル長とする第４の工程とからなることを特徴とする
チャネル長算出方法。 - 【請求項６】 請求項１〜５記載のうちの１項に記載の
チャネル長算出方法で算出したチャネル長に基づいて電
界効果トランジスタを製造する半導体装置の製造方法で
あって、前記チャネル長から前記トランジスタのしきい
電圧を算出し、ゲート長以外が所定の構造パラメータで
形成される前記トランジスタのチャネル長としきい電圧
との関係を求め、次いで、前記チャネル長としきい電圧
との関係から所定のしきい電圧が得られるチャネル長範
囲を求め、当該チャネル長範囲に対応するゲート長の範
囲で電界効果トランジスタを形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20930094A JP3421878B2 (ja) | 1994-05-31 | 1994-08-09 | チャネル長算出方法及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263794 | 1994-05-31 | ||
| JP6-142637 | 1994-05-31 | ||
| JP20930094A JP3421878B2 (ja) | 1994-05-31 | 1994-08-09 | チャネル長算出方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851132A JPH0851132A (ja) | 1996-02-20 |
| JP3421878B2 true JP3421878B2 (ja) | 2003-06-30 |
Family
ID=26474569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20930094A Expired - Fee Related JP3421878B2 (ja) | 1994-05-31 | 1994-08-09 | チャネル長算出方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421878B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766257B1 (ko) * | 2006-10-24 | 2007-10-15 | 동부일렉트로닉스 주식회사 | 유효채널 길이를 측정하기 위한 테스트 패턴을 포함하는반도체소자 및 그 패턴을 이용한 유효채널 길이를 측정하는방법 |
-
1994
- 1994-08-09 JP JP20930094A patent/JP3421878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851132A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863824A (en) | Method of forming semiconductor devices using gate electrode length and spacer width for controlling drivecurrent strength | |
| JP3421878B2 (ja) | チャネル長算出方法及び半導体装置の製造方法 | |
| JPH0620133B2 (ja) | Ｍｏｓｆｅｔ装置 | |
| US6794201B2 (en) | Method of fabricating semiconductor device | |
| JPS6173377A (ja) | Ｆｅｔの製造方法 | |
| US7332387B2 (en) | MOSFET structure and method of fabricating the same | |
| US6228663B1 (en) | Method of forming semiconductor devices using gate insulator thickness and channel length for controlling drive current strength | |
| US20050193013A1 (en) | Method for evaluating semiconductor device | |
| US6383826B1 (en) | Method for determining etch depth | |
| JPH11154696A (ja) | Ｍｏｓｆｅｔ容量測定方法 | |
| US20040099891A1 (en) | Sub-critical-dimension integrated circuit features | |
| EP0385031A1 (en) | Semiconductor device with a recessed gate, and a production method thereof | |
| KR0129478B1 (ko) | 트랜지스터의 채널길이 선정방법 | |
| JPH0348429A (ja) | 半導体装置及びその製造方法 | |
| US6509238B1 (en) | Method for manufacturing a MOS device with improved well control stability | |
| JP4144248B2 (ja) | 半導体装置 | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| JP3101455B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3247396B2 (ja) | 半導体装置の評価方法 | |
| JPH05275450A (ja) | 薄膜トランジスタの製造方法 | |
| JP3092546B2 (ja) | 電界効果トランジスタ及びトランジスタ特性評価方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JP2661641B2 (ja) | 半導体の不純物分布測定方法 | |
| JPH0425148A (ja) | Ｍｏｓ・ｆｅｔのゲート測長方法 | |
| JPS62174973A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |