JP3420159B2

JP3420159B2 - 音声データ格納装置およびその集積回路、記録媒体

Info

Publication number: JP3420159B2
Application number: JP2000044966A
Authority: JP
Inventors: 勝重松原
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2000-02-22
Filing date: 2000-02-22
Publication date: 2003-06-23
Anticipated expiration: 2020-02-22
Also published as: JP2001236094A; US20010016784A1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、音声データを一
時格納する音声データ格納装置に関するものである。

【０００２】

【従来の技術】ＭＰＥＧ２−ＡＡＣ規格では、例えば、
６チャンネル分の符号化された音声データを送信するこ
とが可能である。また、各チャンネルの音声データは、
１フレーム毎に分けられる。ここで、フレームとは、伝
送データの１まとまりのことであり、この１フレーム内
には、例えば、１０２４個のＰＣＭ（ＰｕｌｓｅＣｏ
ｄｅＭｏｄｕｌａｔｉｏｎ：パルス符号変調）データ
が存在する。

【０００３】このような音声データをフレーム毎に復号
し、復号されたＰＣＭデータを一時記憶した後に出力す
る音声データ復号装置に用いられる音声データ格納装置
について説明する。図８は、従来の音声データ格納装置
の構成を示す概略ブロック図である。この図において、
乗算器１０１は、復号する音声データのチャンネルの総
数であるチャンネル数Ｍｃｈと、１フレーム内に存在す
る複数のＰＣＭデータに対しサンプリングされた時刻に
対応づけて設定された時刻データであるサンプルインデ
ックスｎｓａｍｐｌｅの積を出力する。

【０００４】加算器１０２は、乗算器１０１からの出力
と復号を行うチャンネル数を表わすチャンネルインデッ
クスｎｃｈの数の和を出力する。セレクタ１０３は、外
部から設定されるパラメータγによって、出力するアド
レスを設定する。例えば、パラメータγが０に設定され
た場合、加算器１０２からの出力をアドレスＤとしてバ
ッファメモリ１０４へ出力し、また、パラメータγが１
に設定された場合、加算器１０２からの出力をアドレス
Ｇとしてバッファメモリ１０５へ出力する。

【０００５】バッファメモリ１０４は、ＰＣＭデータを
格納する場合、一時記憶するＰＣＭデータとなる入力デ
ータＥをセレクタ１０３から指示されるアドレスＤに格
納する。また、バッファメモリ１０４は、ＰＣＭデータ
を出力する場合、セレクタ１０３から指示されるアドレ
スＤに格納されているＰＣＭデータを出力データＦとし
て出力する。バッファメモリ１０５は、ＰＣＭデータを
格納する場合、一時記憶するＰＣＭデータとなる入力デ
ータＨをセレクタ１０３から指示されるアドレスＧに格
納する。また、バッファメモリ１０５は、ＰＣＭデータ
を出力する場合、セレクタ１０３から指示されるアドレ
スＧに格納されているＰＣＭデータを出力データＩとし
て出力する。

【０００６】しかし、上述した音声データ格納装置は、
バッファメモリに格納するＰＣＭデータの並びが１通り
だけであるため、バッファメモリが１つだけだと、次フ
レームのデータが、まだ出力されていない現在のフレー
ムデータを上書きしてしまう。従って、図９に示すよう
に、従来の音声データ格納装置は、バッファメモリ１０
５に格納されているＰＣＭデータをデジタルデータから
アナログデータに変換するＤ／Ａ変換部１１１へ出力し
ている間は、復号装置１１０から出力される復号された
ＰＣＭデータをバッファメモリ１０４へ格納していた
（図９（ａ））。また、バッファメモリ１０４に格納さ
れているＰＣＭデータをＤ／Ａ変換部１１１へ出力して
いる間は、復号装置１１０から出力される復号されたＰ
ＣＭデータをバッファメモリ１０５へ格納していた（図
９（ｂ））。

【０００７】このため、従来の音声データ格納装置は、
バッファメモリが２つ必要であった。例えば、ＭＰＥＧ
２−ＡＡＣの５．１ｃｈでは、６１４４サンプルを格納
するバッファメモリが２つ（合計１２２８８サンプル
分）必要であった。このため、バッファメモリの領域が
増大してしまうという問題点があった

【０００８】この問題点を解決するために、バッファメ
モリを１つ用いた方法が提案されている（特開平１０−
２７１０８２号公報）。この特開平１０−２７１０８２
号公報に記載の方法は、ＰＣＭデータを格納するバッフ
ァメモリが複数の領域に分割されている。そして、ＰＣ
Ｍデータをこの分割された記憶領域が書き込み可能であ
るか否かを記憶するためのレジスタと、各領域内に格納
されているＰＣＭデータを出力する時刻情報を記憶する
記憶部を有している。そして、制御部はこの記憶部に記
憶されている時刻情報に基づいてＰＣＭデータをバッフ
ァメモリから出力する制御を行っていた。また、制御部
は、バッファメモリからＰＣＭデータが出力される度
に、ＰＣＭデータが出力された後の記憶領域に書きこみ
可能であることをレジスタへ記憶する。そして、外部か
らＰＣＭデータが入力された場合に、レジスタに記憶さ
れている情報に基づき、書きこみ可能であるバッファメ
モリの記憶領域へ格納していた。従って、この方法で
は、バッファメモリを小さくするためには、バッファメ
モリの記憶領域を細分化し、管理する必要がある。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た特開平１０−２７１０８２号公報に記載の方法におい
ては、バッファメモリの記憶領域を細分化すると、レジ
スタおよび記憶部の記憶領域が増大してしまうという問
題点があった。また、バッファメモリの領域を細分化す
ると、管理する対象となる記憶領域の数が増加し、制御
が複雑になり、ハードウェアおよびソフトウェアの規模
が大きくなってしまうという問題点があった。本発明は
このような事情に鑑みてなされたもので、その目的は、
バッファメモリの小型化を図ることができる音声メモリ
格納装置を提供することにある。また、本発明の他の目
的は、ハードウェアおよびソフトウェアの規模を小さく
することができる音声メモリ格納装置を提供することに
ある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、符号化され
たデータを復号手段（例えば、実施の形態におけるデコ
ード処理部１２）によって復号し、該復号した復号デー
タを出力する復号装置において、前記復号データとなる
音声データを一時記憶する記憶手段（例えば、実施の形
態におけるＰＣＭデータバッファ１８）と、前記復号手
段によって復号されるチャンネルを検出するチャンネル
検出手段（例えば、実施の形態における入力ＰＣＭチャ
ンネルカウンタ１６）と、前記記憶手段に書き込まれる
音声データのサンプル数を検出する入力サンプル数検出
手段（例えば、実施の形態における入力ＰＣＭカウンタ
１５）と、前記記憶手段から読み出される音声データの
サンプル数を検出する出力サンプル数検出手段（例え
ば、実施の形態における出力ＰＣＭカウンタ１４）と、
チャンネル検出手段の検出結果と、前記入力サンプル数
検出手段の検出結果と、前記出力サンプル数検出手段の
検出結果と、前記音声データの全チャンネル数（例え
ば、実施の形態におけるチャンネル数Ｍｃｈ）と、１つ
のチャンネルに含まれる全サンプル数（例えば、実施の
形態におけるサンプル数Ｍｓａｍｐｌｅ）に基づいて、
音声データの書き込みおよび読み出しを行うアドレスを
生成するアドレス生成手段（例えば、実施の形態におけ
るアドレス生成部１７）と、前記アドレス生成手段が生
成したアドレスに基づいて、前記記憶手段に対し前記音
声データの読み出しおよび書き込みの制御を行う制御手
段（例えば、実施の形態における制御部１３）とを具備
することを特徴とする。

【００１１】請求項２記載の発明は、請求項１記載の音
声データ格納装置において、前記制御手段が、前記符号
化されたデータに含まれる前記全チャンネル数と前記全
サンプル数を検出し（例えば、実施の形態において、識
別コードを検出した検出結果からこれらの情報を検出す
る動作）、前記アドレス生成手段へ出力することを特徴
とする。

【００１２】請求項３記載の発明は、入力される複数の
チャンネルのデータを符号化手段（例えば、実施の形態
におけるエンコード処理部２２）によって符号化し、該
符号化したデータを出力する符号化装置において、前記
入力されるデータを一時記憶する記憶手段（例えば、実
施の形態におけるＰＣＭデータバッファ２８）と、前記
符号化手段によって符号化されるチャンネルを検出する
チャンネル検出手段（例えば、実施の形態における入力
ＰＣＭチャンネルカウンタ２６）と、前記記憶手段に書
き込まれる音声データのサンプル数を検出する入力サン
プル数検出手段（例えば、実施の形態における入力ＰＣ
Ｍカウンタ２５）と、前記記憶手段から読み出される音
声データのサンプル数を検出する出力サンプル数検出手
段（例えば、実施の形態における出力ＰＣＭカウンタ２
４）と、前記チャンネル検出手段の検出結果と、前記入
力サンプル数検出手段の検出結果と、前記出力サンプル
数検出手段の検出結果と、前記音声データの全チャンネ
ル数と、１つのチャンネルに含まれる全サンプル数に基
づいて、音声データの書き込みおよび読み出しを行うア
ドレスを生成するアドレス生成手段（例えば、実施の形
態におけるアドレス生成部２７）と、前記アドレス生成
手段が生成したアドレスに基づいて、前記記憶手段に対
し前記音声データの読み出しおよび書き込みの制御を行
う制御手段（例えば、実施の形態における制御部２３）
とを具備することを特徴とする。

【００１３】請求項４記載の発明は、請求項１または請
求項３記載の音声データ格納装置において、前記制御手
段が、前記符号化されたデータに含まれる全チャンネル
数と前記全サンプル数を予め記憶している（例えば、実
施の形態における制御部１３または、制御部２３）こと
を特徴とする。

【００１４】請求項５記載の発明は、請求項１ないし請
求項４記載の音声データ格納装置において、前記アドレ
ス生成部が、前記制御手段から音声データの読み出しが
指示された場合に、読み出しが指示されたデータが格納
されたアドレスを生成し、前記制御手段から音声データ
の書き込みが指示された場合に、前記制御手段によって
音声データが読み出された後のアドレスを生成すること
を特徴とする。

【００１５】請求項６記載の発明は、請求項１ないし請
求項５記載の音声データ格納装置において、前記アドレ
ス生成手段が、第１のアドレスの順序を指定する第１の
アドレス生成手段（例えば、実施の形態におけるモード
０）と、第２のアドレスの順序を指定する第２のアドレ
ス生成手段（例えば、実施の形態におけるモード１）と
を有し、前記制御手段は、前記第１のアドレス生成手段
と前記第２のアドレス生成手段を交互に切り替えて（例
えば、実施の形態における制御信号β）音声データの書
き込みおよび読み出しの制御を行うことを特徴とする。

【００１６】請求項７記載の発明は、符号化されたデー
タを復号手段によって復号し、該復号した復号データを
出力する復号回路を有する集積回路装置において、前記
復号データとなる音声データを一時記憶する記憶手段
と、前記復号手段によって復号されるチャンネルを検出
するチャンネル検出手段と、前記記憶手段に書き込まれ
る音声データのサンプル数を検出する入力サンプル数検
出手段と、前記記憶手段から読み出される音声データの
サンプル数を検出する出力サンプル数検出手段と、チャ
ンネル検出手段の検出結果と、前記入力サンプル数検出
手段の検出結果と、前記出力サンプル数検出手段の検出
結果と、前記音声データの全チャンネル数と、１つのチ
ャンネルに含まれる全サンプル数に基づいて、音声デー
タの書き込みおよび読み出しを行うアドレスを生成する
アドレス生成手段と、前記アドレス生成手段が生成した
アドレスに基づいて、前記記憶手段に対し前記音声デー
タの読み出しおよび書き込みの制御を行う制御手段とを
具備することを特徴とする。

【００１７】請求項８記載の発明は、請求項７記載の集
積回路装置において、前記制御手段が、前記符号化され
たデータに含まれる前記全チャンネル数と前記全サンプ
ル数を検出し、前記アドレス生成手段へ出力することを
特徴とする。

【００１８】請求項９記載の発明は、入力される複数の
チャンネルのデータを符号化手段によって符号化し、該
符号化したデータを出力する符号化回路を有する集積回
路装置において、前記入力されるデータを一時記憶する
記憶手段と、前記符号化手段によって符号化されるチャ
ンネルを検出するチャンネル検出手段と、前記記憶手段
に書き込まれる音声データのサンプル数を検出する入力
サンプル数検出手段と、前記記憶手段から読み出される
音声データのサンプル数を検出する出力サンプル数検出
手段と、前記チャンネル検出手段の検出結果と、前記入
力サンプル数検出手段の検出結果と、前記出力サンプル
数検出手段の検出結果と、前記音声データの全チャンネ
ル数と、１つのチャンネルに含まれる全サンプル数に基
づいて、音声データの書き込みおよび読み出しを行うア
ドレスを生成するアドレス生成手段と、前記アドレス生
成手段が生成したアドレスに基づいて、前記記憶手段に
対し前記音声データの読み出しおよび書き込みの制御を
行う制御手段とを具備することを特徴とする。

【００１９】請求項１０記載の発明は、請求項７または
請求項９記載の集積回路装置において、前記制御手段
が、前記符号化されたデータに含まれる全チャンネル数
と前記全サンプル数を予め記憶していることを特徴とす
る。

【００２０】請求項１１記載の発明は、請求項７ないし
請求項１０記載の集積回路装置において、前記アドレス
生成部は、前記制御手段から音声データの読み出しが指
示された場合に、読み出しが指示されたデータが格納さ
れたアドレスを生成し、前記制御手段から音声データの
書き込みが指示された場合に、前記制御手段によって音
声データが読み出された後のアドレスを生成することを
特徴とする。

【００２１】請求項１２記載の発明は、請求項７ないし
請求項１１記載の集積回路装置において、前記アドレス
生成手段が、第１のアドレスの順序を指定する第１のア
ドレス生成手段と、第２のアドレスの順序を指定する第
２のアドレス生成手段とを有し、前記制御手段は、前記
第１のアドレス生成手段と前記第２のアドレス生成手段
を交互に切り替えて音声データの書き込みおよび読み出
しの制御を行うことを特徴とする。

【００２２】請求項１３記載の発明は、符号化されたデ
ータを復号ステップによって復号し、該復号した復号デ
ータを出力する復号プログラムを記録したコンピュータ
読み取り可能な記録媒体において、前記復号データとな
る音声データを一時記憶する記憶ステップと、前記復号
手段によって復号されるチャンネルを検出するチャンネ
ル検出ステップと、前記記憶ステップに書き込まれる音
声データのサンプル数を検出する入力サンプル数検出ス
テップと、前記記憶ステップから読み出される音声デー
タのサンプル数を検出する出力サンプル数検出ステップ
と、チャンネル検出ステップの検出結果と、前記入力サ
ンプル数検出ステップの検出結果と、前記出力サンプル
数検出ステップの検出結果と、前記音声データの全チャ
ンネル数と、１つのチャンネルに含まれる全サンプル数
に基づいて、音声データの書き込みおよび読み出しを行
うアドレスを生成するアドレス生成ステップと、前記ア
ドレス生成ステップが生成したアドレスに基づいて、前
記記憶ステップに対し前記音声データの読み出しおよび
書き込みの制御を行う制御ステップとをコンピュータに
実行させる音声データ格納プログラムであることを特徴
とする。

【００２３】請求項１４記載の発明は、入力される複数
のチャンネルのデータを符号化ステップによって符号化
し、該符号化したデータを出力する符号化プログラムを
記録したコンピュータ読み取り可能な記録媒体におい
て、前記入力されるデータを一時記憶する記憶ステップ
と、前記符号化手段によって符号化されるチャンネルを
検出するチャンネル検出ステップと、前記記憶ステップ
に書き込まれる音声データのサンプル数を検出する入力
サンプル数検出ステップと、前記記憶ステップから読み
出される音声データのサンプル数を検出する出力サンプ
ル数検出ステップと、前記チャンネル検出ステップの検
出結果と、前記入力サンプル数検出ステップの検出結果
と、前記出力サンプル数検出ステップ手段の検出結果
と、前記音声データの全チャンネル数と、１つのチャン
ネルに含まれる全サンプル数に基づいて、音声データの
書き込みおよび読み出しを行うアドレスを生成するアド
レス生成ステップ手段と、前記アドレス生成ステップ部
が生成したアドレスに基づいて、前記記憶ステップ手段
に対し前記音声データの読み出しおよび書き込みの制御
を行う制御ステップとをコンピュータに実行させる音声
データ格納プログラムであることを特徴とする。

【００２４】

【発明の実施の形態】以下、本発明の一実施形態による
音声データ格納装置を図面を参照して説明する。この実
施例では、ＭＰＥＧ２−ＡＡＣ規格であり、チャンネル
数が６、１フレームに１０２４個のＰＣＭデータが存在
するものとして説明する。図１は、この発明の一実施形
態による音声データ格納装置の構成を示す概略ブロック
図である。この図において、圧縮データ入力部１０は、
外部から入力される符号化された音声データに含まれる
ＰＣＭデータを圧縮データ入力バッファ１１へ出力す
る。また、圧縮データ入力部１０は、入力される符号化
された音声データに含まれる識別コードを検出し、この
検出結果を制御部１３へ出力するとともに、各チャネル
の先頭となるフレームの先頭を検知する。

【００２５】圧縮データ入力バッファ１１は、圧縮デー
タ入力部１０から出力される符号化されたＰＣＭデータ
を一時記憶し、デコード処理部１２へ出力する。デコー
ド処理部１２は、圧縮データ入力バッファ１１から出力
される符号化されたＰＣＭデータを１フレーム毎にデコ
ード（復号）し、デコードしたＰＣＭデータをＰＣＭデ
ータバッファ１８へ出力する。制御部１３は、圧縮デー
タ入力部１０から出力される識別コードの検出結果に基
づいて、符号化された音声データに存在する音声データ
のチャンネルの総数であるチャンネル数Ｍｃｈと、１フ
レーム内に存在するＰＣＭデータの数であるサンプル数
Ｍｓａｍｐｌｅを検出する。また、制御部１３は、読み
出しおよび書き込みアドレスを生成するモード０とモー
ド１の切り替えの指示をする制御信号βをアドレス生成
部１７へ出力する。また、制御部１３は、装置各部の制
御を行う（詳細は後述する）。

【００２６】出力ＰＣＭカウンタ１４は、ＰＣＭデータ
バッファ１８からＰＣＭ出力部１９へ出力されるＰＣＭ
データの数を制御部１３を介してカウントし、このカウ
ント値を制御部１３へ出力する。入力ＰＣＭカウンタ１
５は、デコード処理部１２からＰＣＭデータバッファ１
８へ出力されるＰＣＭデータの数を制御部１３を介して
カウントし、このカウント値を制御部１３へ出力する。
入力ＰＣＭチャンネルカウンタ１６は、デコード処理部
１２においてデコード処理されるチャンネルの数を制御
部１３を介してカウントし、このカウント値を制御部１
３へ出力する。

【００２７】アドレス生成部１７は、デコード処理部１
２から出力されるＰＣＭデータをＰＣＭデータバッファ
１８に格納するためのアドレスの生成と、ＰＣＭデータ
をＰＣＭデータバッファ１８からＰＣＭ出力部１９へ出
力されるＰＣＭデータが格納されているアドレスの生成
を行う。これらのアドレスは、後述するモード０とモー
ド１によって生成される。この２つのモードは、制御部
１３から指示される制御信号βによって切り替えが行わ
れる。

【００２８】次に、このモード０とモード１について説
明する。アドレス生成部１７は、制御部１３から出力さ
れるチャンネル数Ｍｃｈと、サンプル数Ｍｓａｍｐｌｅ
と、書き込みまたは読み出しを行うＰＣＭデータに含ま
れるサンプリングされた時刻に対応づけて設定された時
刻データであるサンプルインデックスｎｓａｍｐｌｅ
と、書き込みまたは読み出しされるチャンネル数である
チャンネルインデックスｎｃｈに基づいて、アドレスを
生成する。このときサンプルインデックスｎｓａｍｐｌ
ｅは０≦ｎｓａｍｐｌｅ＜Ｍｓａｍｐｌｅであり、チャ
ンネルインデックスｎｃｈは、０≦ｎｃｈ＜Ｍｃｈであ
る。このサンプルインデックスｎｓａｍｐｌｅは、読み
出しアドレスを生成する場合、出力ＰＣＭカウンタ１４
カウント値が用いられ、書き込みアドレスを生成する場
合、入力ＰＣＭカウンタ１５のカウント値が用いられ
る。

【００２９】そして、アドレス生成部１７は、モード０
の場合、上記のパラメータを用い以下に示す（１）式に
基づいて、モード０におけるアドレスｍｏｄｅ０＿ａｄ
ｄｒｅｓｓ（ｎｃｈ、ｎｓａｍｐｌｅ）を生成する。ｍｏｄｅ０＿ａｄｄｒｅｓｓ（ｎｃｈ、ｎｓａｍｐｌｅ）＝ｉｎｔ（ｎｓａｍｐｌｅ／α）＋（ｎｓａｍｐｌｅ％α）＊Ｍｃｈ＋α＊ｎｃｈ……（１）ここで、パラメータαは、チャンネル数Ｍｃｈとサンプ
ル数Ｍｓａｍｐｌｅに基づき、Ｍｓａｍｐｌｅ／Ｍｃｈ
なる式によって決定され、小数点未満は切り上げるもの
とする。また、ｉｎｔ（ｘ）は、ｘの小数部切り捨てを
表わし、ｘ％ｙは、ｘをｙで割ったときの剰余を表わ
す。以下、アドレスｍｏｄｅ０＿ａｄｄｒｅｓｓ（ｎｃ
ｈ、ｎｓａｍｐｌｅ）をアドレスｍｏｄｅ０＿ａｄｄｒ
ｅｓｓと称す。

【００３０】また、アドレス生成部１７は、モード１の
場合、以下に示す（２）式に基づいて、アドレスｍｏｄ
ｅ１＿ａｄｄｒｅｓｓ（ｎｃｈ、ｎｓａｍｐｌｅ）を生
成する。ｍｏｄｅ１＿ａｄｄｒｅｓｓ（ｎｃｈ、ｎｓａｍｐｌｅ）＝ｎｓａｍｐｌｅ＊Ｍｃｈ＋ｎｃｈ……（２）以下、アドレスｍｏｄｅ１＿ａｄｄｒｅｓｓ（ｎｃｈ、
ｎｓａｍｐｌｅ）をアドレスｍｏｄｅ１＿ａｄｄｒｅｓ
ｓと称す。

【００３１】また、（１）式および（２）式によって生
成されるモード０、モード１のアドレスの相対的な関係
を、以下の示す（３）式、（４）式に示す。｛ｍｏｄｅ
０＿ａｄｄｒｅｓｓ（ｎｃｈ、全てのサンプル）｝＝
｛ｍｏｄｅ１＿ａｄｄｒｅｓｓ（全てのチャンネル、α＊ｎｃｈ〜α＊（ｎｃｈ＋１）−１のサンプル）｝……（３）｛ｍｏｄｅ１＿ａｄｄｒｅｓｓ（ｎｃｈ、全てのサンプル）｝＝｛ｍｏｄｅ０＿ａｄｄｒｅｓｓ（全てのチャンネル、α＊ｎｃｈ〜α＊（ｎｃｈ＋１）−１のサンプル）｝……（３）

【００３２】ＰＣＭデータバッファ１８は、デコード処
理部１２から出力されるＰＣＭデータをアドレス生成部
１７から設定されるアドレスに格納する。また、ＰＣＭ
データバッファ１８は、アドレス生成部１７から設定さ
れるアドレスに格納されているＰＣＭデータをＰＣＭ出
力部１９へ出力する。ＰＣＭ出力部１９は、各チャンネ
ル毎における同じチャンネルインデックスｎｓａｍｐｌ
ｅのＰＣＭデータを一括して外部へ出力する。

【００３３】次に、図２を用いて、アドレス生成部１７
についてさらに詳細に説明する。この図において、アド
レス生成部１７は、乗算器１と、除算器２と、乗算器３
と、乗算器４と、加算器５と、加算器６と、セレクタ７
によって構成される。乗算器１は、パラメータαとチャ
ンネルインデックスｎｃｈの積を出力する。除算器２
は、サンプルインデックスｎｓａｍｐｌｅをパラメータ
αで割った商Ｓと剰余Ｊを算出し、商Ｓを加算器５へ出
力し、剰余Ｊを乗算器３へ出力する。

【００３４】乗算器３は、剰余Ｊとチャンネル数Ｍｃｈ
の積を加算器５へ出力する。乗算器４は、サンプルイン
デックスｎｓａｍｐｌｅとチャンネル数Ｍｃｈの積を加
算器６へ出力する。加算器５は、乗算器１の出力と乗算
器３の出力と商Ｓの和を出力する。加算器６は、チャン
ネルインデックスｎｃｈと乗算器４の出力の和を出力す
る。セレクタ７は、制御部１３から設定されるパラメー
タβが０（モード０）のときは加算器５の出力を選択
し、パラメータβが１（モード１）のときは、加算器６
の出力を選択し、アドレスＡとしてＰＣＭデータバッフ
ァ１８へ出力する。

【００３５】ＰＣＭデータバッファ１８は、データを格
納する場合、デコード処理部１２から出力されるＰＣＭ
データをセレクタ７から指示されるアドレスＡに格納
し、データを出力する場合、セレクタ７から指示される
アドレスＡに格納されているＰＣＭデータを出力データ
ＣとしてＰＣＭ出力部１９へ出力する。

【００３６】次に、図１の構成における装置の動作につ
いて、図３のフローチャートを用いて説明する。まず、
各部に電源が投入された後、制御部１３は、出力ＰＣＭ
カウンタ１４、入力ＰＣＭカウンタ１５、入力ＰＣＭチ
ャンネルカウンタ１６のカウント値をそれぞれ「０」に
設定し、ＰＣＭデータバッファ１８に記憶されているＰ
ＣＭデータを消去する。そして、圧縮データ入力部１０
は、符号化された音声データが入力されると、この符号
化された音声データに含まれる識別コードを検出し、こ
の検出結果を制御部１３へ出力するとともに、各チャネ
ルに対応するフレームの先頭を検知し、検知した結果を
制御部１３へ出力する。また、圧縮データ入力部１０
は、この音声データに含まれる符号化されたＰＣＭデー
タを圧縮データ入力バッファ１１へ出力する。

【００３７】次に、制御部１３は、圧縮データ入力部１
０から出力される識別コードの検出結果に基づいて、チ
ャンネル数Ｍｃｈである「６」と、サンプル数Ｍｓａｍ
ｐｌｅである「１０２４」を検出する。また、制御部１
３は、フレームの先頭の検出結果が入力されると、デコ
ードするチャンネル数ｎｃｈを０ｃｈに設定し（ステッ
プＳ１）、デコード処理部１２へ０ｃｈのＰＣＭデータ
のデコード処理指示を行うとともに、アドレス生成部１
７へチャンネル数Ｍｃｈである「６」と、サンプル数Ｍ
ｓａｍｐｌｅである「１０２４」を出力する。デコード
処理部１２は、制御部１３から０ｃｈのデコード処理が
指示され、圧縮データ入力バッファ１１から符号化され
たＰＣＭデータが入力されると、この符号化されたＰＣ
Ｍデータのデコード処理を行い、ＰＣＭデータを生成す
る（ステップＳ２）。

【００３８】次に、制御部１３は、ＰＣＭデータバッフ
ァ１８に格納されているＰＣＭデータの出力を行う処理
があるが、ここでは、まだＰＣＭデータが格納されてい
ないので、すべてのチャンネルにおけるＰＣＭデータが
ＰＣＭデータバッファ１８に格納されるまで、このステ
ップＳ３における処理は省略される。

【００３９】次に、制御部１３は、アドレス生成部１７
に対し、制御信号βを「０」に設定し、モード０におけ
るアドレスの生成を指示する。アドレス生成部１７は、
チャンネル数Ｍｃｈである「６」と、サンプル数Ｍｓａ
ｍｐｌｅである「１０２４」、入力ＰＣＭカウンタ１５
のカウント値である「０」と、入力ＰＣＭチャンネルカ
ウンタ１６のカウント値である「０」を（１）式に基づ
いてアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生成する。
そして、アドレス生成部１７は、生成したアドレスｍｏ
ｄｅ０＿ａｄｄｒｅｓｓをＰＣＭデータバッファ１８へ
設定する。ＰＣＭデータバッファ１８は、デコード処理
部１２から１つのＰＣＭデータが入力されると、このＰ
ＣＭデータをアドレス生成部１７から設定されたアドレ
スｍｏｄｅ０＿ａｄｄｒｅｓｓへ格納する（ステップＳ
４）。そして、ＰＣＭデータがＰＣＭデータバッファ１
８へ格納されると、入力ＰＣＭカウンタ１５は、カウン
トアップする。

【００４０】次に、制御部１３は、入力ＰＣＭカウンタ
１５のカウンタ値とサンプル数Ｍｓａｍｐｌｅに基づ
き、０ｃｈにおけるＰＣＭデータをすべてのデータの格
納が完了したか否かを検出する（ステップＳ５）。

【００４１】すべてのデータを格納していない場合、制
御部１３は、ステップＳ３の処理を省略した後、アドレ
ス生成部１７に対し、モード０におけるアドレスの生成
を指示する。アドレス生成部１７は、カウントアップさ
れた入力ＰＣＭカウンタ１５のカウント値である「１」
と、上述したパラメータ値と（１）式に基づいてアドレ
スｍｏｄｅ０＿ａｄｄｒｅｓｓを生成し、ＰＣＭデータ
バッファ１８へ設定する。ＰＣＭデータバッファ１８
は、デコード処理部１２から１つのＰＣＭデータが入力
されると、このＰＣＭデータをアドレス生成部１７から
設定されたアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓへ格納
する（ステップＳ４）。そして、ＰＣＭデータがＰＣＭ
データバッファ１８へ格納されると、入力ＰＣＭカウン
タ１５は、カウントアップする。

【００４２】そして、０ｃｈにおける全てのＰＣＭデー
タがＰＣＭデータバッファ１８へ格納されるまで、上述
のステップＳ３からステップＳ５の処理動作が繰り返さ
れる。

【００４３】次に、０ｃｈのすべてのＰＣＭデータが格
納された後、１ｃｈの符号化されたＰＣＭデータが入力
されると、圧縮データ入力部１０は、フレームの先頭を
検出し、検出結果を制御部１３へ出力する。制御部１３
は、圧縮データ入力部１０からフレームの先頭を検出し
た検出結果が出力されると、デコードするチャンネル数
ｎｃｈを１ｃｈに設定し、デコード処理部１２へ１ｃｈ
のＰＣＭデータのデコード処理指示をする。このとき、
入力ＰＣＭチャンネルカウンタ１６は、カウント値を
「１」にカウントアップする（ステップＳ６）。そし
て、制御部１３は、この入力ＰＣＭチャンネルカウンタ
１６のカウント値と、チャンネル数Ｍｃｈに基づいて、
全てのチャンネルについてデコード処理が終わったか否
かを検出する（ステップＳ７）。

【００４４】この場合、全てのチャンネルについてデコ
ード処理が終わっていないので、制御部１３は、デコー
ド処理部１２へ１ｃｈのデコード処理を指示する。デコ
ード処理部１２は、圧縮データ入力バッファ１１から符
号化されたＰＣＭデータが入力され、制御部１３から１
ｃｈのデコード処理が指示されると、この符号化された
ＰＣＭデータのデコード処理を行い、ＰＣＭデータを生
成する（ステップＳ２）。

【００４５】次に、制御部１３は、ステップＳ３におけ
る処理を省略した後、アドレス生成部１７に対し、モー
ド０におけるアドレスの生成を指示する。アドレス生成
部１７は、入力ＰＣＭカウンタ１５のカウント値である
「０」と、入力ＰＣＭチャンネルカウンタ１６のカウン
ト値である「１」を（１）式に基づいてアドレスを生成
し、この生成したアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓ
をＰＣＭデータバッファ１８へ設定する。ＰＣＭデータ
バッファ１８は、デコード処理部１２から１つのＰＣＭ
データが入力されると、このＰＣＭデータをアドレス生
成部１７から設定されたアドレスへ格納する（ステップ
Ｓ４）。そして、ＰＣＭデータがＰＣＭデータバッファ
１８へ格納されると、入力ＰＣＭカウンタ１５は、カウ
ントアップする。そして、１ｃｈにおける全てのＰＣＭ
データがＰＣＭデータバッファ１８へ格納されるまで、
上述のステップＳ３からステップＳ５の処理動作が繰り
返される。

【００４６】次に、１ｃｈのすべてのＰＣＭデータが格
納された後、２ｃｈの符号化されたＰＣＭデータが入力
されると、圧縮データ入力部１０は、フレームの先頭を
検出し、検出結果を制御部１３へ出力する。制御部１３
は、圧縮データ入力部１０からフレームの先頭を検出し
た検出結果が出力されると、デコードするチャンネル数
ｎｃｈを２ｃｈに設定し、デコード処理部１２へ１ｃｈ
のＰＣＭデータのデコード処理指示をする。このとき、
入力ＰＣＭチャンネルカウンタ１６は、カウント値を
「２」にカウントアップする（ステップＳ６）。そし
て、制御部１３は、この入力ＰＣＭチャンネルカウンタ
１６のカウント値と、チャンネル数Ｍｃｈに基づいて、
全てのチャンネルについてデコード処理が終わったか否
かを検出する（ステップＳ７）。

【００４７】全てのチャンネルについてデコード処理が
終わっていない場合、制御部１３は、デコード処理部１
２へ２ｃｈのデコード処理を指示する。そして、全ての
チャンネルにおいてデコード処理が完了するまで、上述
のステップＳ２からステップＳ７の処理動作が繰り返さ
れる。

【００４８】すべてのチャンネル（０ｃｈから５ｃｈ）
についてデコード処理が完了し、ＰＣＭデータの格納が
完了すると、制御部１３は、デコード処理を行うチャン
ネルを０ｃｈに設定した後（ステップＳ１）、上述した
ステップＳ２の処理を行う制御を行う。

【００４９】そして、制御部１３は、アドレス生成部１
７に対し、モード０において各チャンネル（０〜５ｃ
ｈ）のＰＣＭデータを出力する指示をする。アドレス生
成部１７は、制御部１３からの指示に基づき、チャンネ
ル数を０ｃｈから５ｃｈについて、チャンネル数Ｍｃｈ
である「６」と、サンプル数Ｍｓａｍｐｌｅである「１
０２４」、出力ＰＣＭカウンタ１４のカウント値である
「０」と、チャンネル数「０」と（１）式に基づいてア
ドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生成する。そし
て、アドレス生成部１７は、生成したアドレスｍｏｄｅ
０＿ａｄｄｒｅｓｓを順次ＰＣＭデータバッファ１８へ
設定する。ＰＣＭデータバッファ１８は、アドレス生成
部１７によってアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓが
設定される度にアドレス内に格納されているＰＣＭデー
タをＰＣＭ出力部１９へ出力する（ステップＳ３）。こ
れにより、サンプルインデックスｎｓａｍｐｌｅが０に
設定されている０ｃｈから５ｃｈのＰＣＭデータがＰＣ
Ｍ出力部１９へ出力される。ＰＣＭ出力部１９は、ＰＣ
Ｍデータバッファ１８から出力される各データを一括し
て外部へ出力する。そして、出力ＰＣＭカウンタ１４
は、カウント値を「１」にカウントアップする。

【００５０】次に、制御部１３は、アドレス生成部１７
に対し、モード１におけるアドレスの生成を指示する
が、ステップＳ３において、６つのＰＣＭデータを出力
したので、６つのアドレスを生成する指示をする。アド
レス生成部１７は、入力ＰＣＭカウンタ１５のカウント
値である「０」と、上述したパラメータ値と（２）式に
基づいてアドレスｍｏｄｅ１＿ａｄｄｒｅｓｓを生成
し、ＰＣＭデータバッファ１８へ設定する。ＰＣＭデー
タバッファ１８は、デコード処理部１２から１つのＰＣ
Ｍデータが入力されると、このＰＣＭデータをアドレス
生成部１７から設定されたアドレスｍｏｄｅ１＿ａｄｄ
ｒｅｓｓへ格納する（ステップＳ４）。そして、ＰＣＭ
データがＰＣＭデータバッファ１８へ格納されると、入
力ＰＣＭカウンタ１５は、カウントアップする。そし
て、アドレス生成部１７は、残りの５つのＰＣＭデータ
がＰＣＭデータバッファ１８に格納されるまで、順次ア
ドレスの生成を行う。この場合、０ｃｈの全てのデータ
が格納されたら、６つのアドレスが生成されなくてもス
テップＳ５に移行する。そして、制御部１３は、０ｃｈ
におけるＰＣＭデータを全て格納したか否かを検出し
（ステップＳ５）、全てのＰＣＭデータが格納されてい
ない場合、全てのＰＣＭデータが格納されるまでステッ
プＳ３からステップＳ５の処理動作を行う。

【００５１】次に、０ｃｈにおいて全てのＰＣＭデータ
が格納されたのち、１ｃｈの符号化されたＰＣＭデータ
が入力されると、圧縮データ入力部１０は、フレームの
先頭を検出し、検出結果を制御部１３へ出力する。制御
部１３は、デコードするチャンネル数０ｃｈを１ｃｈに
設定し、デコード処理部１２へ１ｃｈのＰＣＭデータの
デコード処理指示をする。このとき、入力ＰＣＭチャン
ネルカウンタ１６は、カウント値を「１」にカウントア
ップする（ステップＳ６）。そして、制御部１３は、こ
の入力ＰＣＭチャンネルカウンタ１６のカウント値と、
チャンネル数Ｍｃｈに基づいて、全てのチャンネルにつ
いてデコード処理が終わったか否かを検出する（ステッ
プＳ７）。この場合、全てのチャンネルについてデコー
ド処理が終わっていないので、制御部１３は、デコード
処理部１２へ１ｃｈのデコード処理を行う指示する。

【００５２】全てのチャンネルについてデコード処理が
終わっていない場合、制御部１３は、デコード処理部１
２へ１ｃｈのデコード処理を指示する。そして、全ての
チャンネルにおいてデコード処理が完了するまで、上述
のステップＳ２からステップＳ７の処理動作が繰り返さ
れる。

【００５３】すべてのチャンネル（０ｃｈから５ｃｈ）
についてデコード処理が完了し、ＰＣＭデータの格納が
完了すると、制御部１３は、デコード処理を行うチャン
ネルを０ｃｈに設定した後（ステップＳ１）、上述した
ステップＳ２の処理を行う制御を行う。

【００５４】そして、制御部１３は、アドレス生成部１
７に対し、モード１において各チャンネル（０〜５ｃ
ｈ）のＰＣＭデータを出力する指示をする。アドレス生
成部１７は、（２）式に基づいてアドレスｍｏｄｅ１＿
ａｄｄｒｅｓｓを生成し、生成したアドレスｍｏｄｅ１
＿ａｄｄｒｅｓｓを順次ＰＣＭデータバッファ１８へ設
定する。ＰＣＭデータバッファ１８は、アドレス生成部
１７によってアドレスｍｏｄｅ１＿ａｄｄｒｅｓｓが設
定される度にアドレス内に格納されているＰＣＭデータ
をＰＣＭ出力部１９へ出力する（ステップＳ３）。

【００５５】次に、制御部１３は、アドレス生成部１７
に対し、モード０において６つのアドレスを生成する指
示をする。アドレス生成部１７は、（１）式に基づいて
アドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生成し、ＰＣＭ
データバッファ１８へ設定する。ＰＣＭデータバッファ
１８は、デコード処理部１２から出力されるＰＣＭデー
タをアドレス生成部１７から設定されたアドレスｍｏｄ
ｅ０＿ａｄｄｒｅｓｓへ格納する（ステップＳ４）。そ
して、入力ＰＣＭカウンタ１５は、ＰＣＭデータがＰＣ
Ｍデータバッファ１８へ格納されるごとにカウントアッ
プする。そして、アドレス生成部１７は、残りの５つの
ＰＣＭデータがＰＣＭデータバッファ１８に格納される
まで、順次アドレスの生成を行う。

【００５６】次に、制御部１３によってモード０および
モード１においてＰＣＭデータバッファ１８のデータが
格納された状態について図面を用いて説明する。まず、
図４を用いて、モード０においてデータが格納された状
態を説明する。この図に示すように、０ｃｈのＰＣＭデ
ータは、アドレス００００（ｈ）からアドレス０３ＦＡ
（ｈ）および０３ＦＣ（ｈ）から０４００（ｈ）までの
領域に格納される。そして、１ｃｈのＰＣＭデータは、
０４０２（ｈ）から０８０３（ｈ）の領域内に、２ｃｈ
のＰＣＭデータは、０８０４（ｈ）から０Ｃ０５（ｈ）
の領域内に、そして、以下同様に、５ｃｈまでそれぞれ
ＰＣＭデータが行方向に格納される。

【００５７】この状態において、制御部１３からの指示
によって、モード０においてＰＣＭデータの出力が行わ
れ、このＰＣＭデータが出力された後の記憶領域にモー
ド１において０ｃｈのＰＣＭデータの書き込みが行われ
ると、ＰＣＭデータバッファ１８の格納状態は、図５
（ａ）のように示される。

【００５８】例えば、各チャンネルにおけるサンプルイ
ンデックス０から３４１までのＰＣＭデータがモード０
において出力され、０ｃｈの１フレーム分のＰＣＭデー
タが入力された場合のデータの格納状態は、図５（ａ）
のように表わされる。この図に示すように、モード０に
よって格納されたデータがモード０によって出力され、
書き込み可能になった領域内に１ｃｈのデータがモード
１によって格納される。

【００５９】そして、モード０においてＰＣＭデータの
出力が行われ、このＰＣＭデータが出力された後の記憶
領域にモード１において０ｃｈから５ｃｈまでのすべて
のＰＣＭデータがＰＣＭデータバッファ１８に格納され
た状態を図６に示す。この図において０ｃｈのデータ
は、アドレス００００（ｈ）、アドレス０１０６
（ｈ）、アドレス０００Ｃ（ｈ）、…、アドレス１７Ｆ
Ａ（ｈ）のように列方向に格納される。また、１ｃｈに
おいてデータは、０００１（ｈ）、０００７（ｈ）、
…、アドレス１７ＦＢ（ｂ）のように縦方向に格納され
る。以下、２ｃｈから５ｃｈにおいても同様にデータが
列方向に格納される。

【００６０】そして、各チャンネルにおける０から３４
１までの時刻データがモード１において出力され、０ｃ
ｈの１フレーム分のＰＣＭデータが格納された場合のメ
モリの格納状態を、図５（ｂ）に示す。この図に示すよ
うに、モード１によって格納されたデータがモード１に
おいて出力され、書き込み可能になった領域内に０ｃｈ
のデータがモード０によって格納される。

【００６１】以上のように、モード０とモード１を交互
に切り替えて、ＰＣＭデータの読み出しおよび書き込み
を行うため、デコード処理部１２から出力されるＰＣＭ
データは、ＰＣＭデータバッファ１８内に存在するまだ
読み出しされていないＰＣＭデータを上書きすることが
ない。従って、ＰＣＭデータを１つのバッファメモリへ
格納することができ、さらに記憶領域を削減することが
可能である。

【００６２】次に、この発明の第２の実施形態について
図面を用いて説明する。図７は音声データ格納装置を適
用した音声データを符号化する音声データ符号化装置の
構成を表わす図面である。この図において、ＰＣＭ入力
部２０は、外部から入力される復号された６チャンネル
分の音声データに含まれるＰＣＭデータをＰＣＭデータ
バッファ２８へ出力する。

【００６３】アドレス生成部２７は、ＰＣＭ入力部２０
から出力されるＰＣＭデータをＰＣＭデータバッファ２
８に格納するためのアドレスの生成と、ＰＣＭデータを
ＰＣＭデータバッファ２８からエンコード処理部２２へ
出力するためのアドレスを生成する。これらのアドレス
は、第１の実施形態と同様に、制御部２３によって指示
される制御信号βに基づき、モード０とモード１によっ
て生成される。このモード０とモード１に用いられる式
も第１の実施形態と同様に、上述した（１）式と（２）
式のよって表わされる。また、アドレス生成部２７の構
成は、第１の実施例と同様に、図２のように示される。

【００６４】ＰＣＭデータバッファ２８は、ＰＣＭ出力
部２０から出力されるＰＣＭデータをアドレス生成部２
７から指示されるアドレスに格納する。また、ＰＣＭデ
ータバッファ２８は、アドレス生成部２７から指示され
るアドレスに記憶されているＰＣＭデータをエンコード
処理部２２へ出力する。さらに、ＰＣＭデータバッファ
２８へＰＣＭデータが記憶された状態は、第１の実施例
と同様に図４、図６のように示される。

【００６５】エンコード処理部２２は、ＰＣＭデータバ
ッファ２８から出力される復号されたＰＣＭデータを各
チャンネル毎にエンコード（符号化）し、エンコードし
たＰＣＭデータを圧縮データ出力バッファ２１へ出力す
る。圧縮データ入力バッファ２１は、エンコード処理部
２２から出力される符号化されたＰＣＭデータを一時記
憶し、圧縮データ出力部２９へ出力する。圧縮データ出
力部２９は、各チャンネルにおける１フレーム分のＰＣ
Ｍデータを一括して外部へ出力する。

【００６６】制御部２３は、読み出しおよび書き込みア
ドレスを生成するモード０とモード１の切り替えを指示
する制御信号βをアドレス生成部１７へ出力する。ま
た、制御部２３は、入力される全チャンネル数Ｍｃｈ
（＝６）と、全サンプルデータ数Ｍｓａｍｐｌｅ（＝１
０２４）を予め記憶してある。また、制御部２３は、装
置各部の制御を行う（詳細は後述する）。

【００６７】出力ＰＣＭカウンタ２４は、ＰＣＭデータ
バッファ２８からエンコード処理部２２へ出力されるＰ
ＣＭデータの数を制御部２３を介してカウントし、この
カウント値を制御部２３へ出力する。入力ＰＣＭカウン
タ２５は、ＰＣＭ入力部２０から出力され、データバッ
ファ２８へ格納されるＰＣＭデータの数を制御部２３を
介してカウントし、このカウント値を制御部２３へ出力
する。入力ＰＣＭチャンネルカウンタ２６は、ＰＣＭ入
力部２０からＰＣＭデータが出力されるチャンネルの数
を制御部１３を介してカウントし、このカウント値を制
御部２３へ出力する。

【００６８】次に、図７の構成における装置の動作につ
いて説明する。まず、各部に電源が投入されると、制御
部２３は、出力ＰＣＭカウンタ２４、入力ＰＣＭカウン
タ２５、入力ＰＣＭチャンネルカウンタ２６のカウント
値をそれぞれ「０」に設定する。そして、０ｃｈから５
ｃｈにおける同じサンプルインデックスのＰＣＭデータ
がＰＣＭ入力部２０へ入力されると、ＰＣＭ入力部２０
は、入力されたＰＣＭデータを各チャンネル毎にＰＣＭ
データバッファ２８へ出力する。このとき、入力ＰＣＭ
カウンタ２５は、ＰＣＭ入力部２０からＰＣＭデータバ
ッファ２８へ出力されるＰＣＭデータの同じサンプルイ
ンデックスが入力された数をカウントする。また、入力
ＰＣＭチャンネルカウンタ２６は、ＰＣＭ入力部２０か
らＰＣＭデータバッファ２８へチャンネル毎に順次出力
されるＰＣＭデータのチャンネル数をカウントする。

【００６９】制御部２３は、ＰＣＭ入力部２０からＰＣ
Ｍデータが出力される毎にアドレス生成部２７へモード
０におけるアドレスの生成を指示するとともに、全チャ
ンネル数６と、全サンプル数１０２４を出力する。アド
レス生成部２７は、制御部２３からの指示に基づき、入
力ＰＣＭカウンタ２５のカウント値と、入力ＰＣＭチャ
ンネルカウンタ２６のカウント数と、入力される全チャ
ンネル数６と、全サンプルデータ数１０２４と、（１）
式に基づいて、ＰＣＭ入力部２０からＰＣＭデータが出
力される毎にアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生
成し、ＰＣＭデータバッファ２８へ設定する。

【００７０】そして、ＰＣＭデータバッファ２８は、Ｐ
ＣＭ入力部２０から出力されるＰＣＭデータを、アドレ
ス生成部２７から設定されるアドレスｍｏｄｅ０＿ａｄ
ｄｒｅｓｓへ順次格納する。そして、入力ＰＣＭカウン
タ２５のカウント値に基づき、各チャンネル毎に１０２
４個の全てのＰＣＭデータがＰＣＭデータバッファ２８
へ格納されると、ＰＣＭデータバッファ２８の格納状態
は、図４のように示される。

【００７１】次に、全チャンネルの全てのＰＣＭデータ
がＰＣＭデータバッファ２８へ格納されると、制御部２
３は、アドレス生成部２７へモード０において０ｃｈの
ＰＣＭデータを読み出すアドレスの生成指示をする。ア
ドレス生成部２７は、出力ＰＣＭカウンタ２４ｍｐカウ
ント値と（１）式に基づき、０ｃｈにおけるサンプルイ
ンデックスが０から１０２３までのＰＣＭデータが格納
されているアドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生成
し、ＰＣＭデータバッファ２８へ設定する。ＰＣＭデー
タバッファ２８はアドレス生成部２７から設定されるア
ドレスに格納されているＰＣＭデータをエンコード処理
部２２へ順次出力する、エンコード処理部２２は、ＰＣ
Ｍデータバッファ２８から０ｃｈにおける全てのＰＣＭ
データが出力されると、０ｃｈにおける全てのＰＣＭデ
ータをエンコードし、０ｃｈにおけるエンコードされた
ＰＣＭデータを圧縮データ出力バッファ２１へ出力す
る。圧縮データ出力バッファ２１は、エンコード処理部
２２から出力された０ｃｈおけるエンコードされたＰＣ
Ｍデータを圧縮データ出力部２９を介して外部へ出力す
る。そして、ＰＣＭデータバッファ２８に格納されてい
る１ｃｈから５ｃｈにおけるＰＣＭデータについても同
様に、アドレス生成部２７から読み出しアドレスが設定
される度にエンコード処理部２２へ出力される。

【００７２】一方、０ｃｈのＰＣＭデータが出力された
後にＰＣＭ入力部２０へ０ｃｈから５ｃｈにおける同じ
サンプルインデックスのＰＣＭデータがＰＣＭ入力部２
０へ順次入力されると、制御部２３は、アドレス生成部
２７に対し、モード１においてＰＣＭデータを書き込む
アドレスを順次生成させる。アドレス生成部２７は、
（２）式に基づいて、アドレスｍｏｄｅ１＿ａｄｄｒｅ
ｓｓを生成し、順次ＰＣＭデータバッファ２８へ設定す
る。ＰＣＭデータバッファ２８は、ＰＣＭ入力部２０か
ら出力されるＰＣＭデータをアドレス生成部２７から設
定されるアドレスｍｏｄｅ１＿ａｄｄｒｅｓｓへ順次格
納する。そして、モード１において全チャンネルのＰＣ
ＭデータがＰＣＭデータバッファ２８へ格納されると、
図６のように示される。

【００７３】そして、ＰＣＭデータバッファ２８に格納
されたＰＣＭデータは、アドレス生成部２７からモード
１によって設定されるアドレス毎にエンコード処理部２
２へ出力される。以下同様に、制御部２３は、ＰＣＭデ
ータバッファ２８に対し、モード０とモード１を交互に
切り替えるとともに、ＰＣＭデータの書き込みおよび読
み出しを行う。

【００７４】以上説明したように、データバッファから
ＰＣＭデータが読み出された後のアドレスに、新たに入
力されるＰＣＭデータを書き込むようにしたので、音声
ＰＣＭデータを格納するデータバッファのメモリサイズ
を従来に比べて小さくすることができる。例えば、従来
では、６１４４（＝１０２４×６）個のサンプルを格納
するバッファメモリが２つ必要であるため、合計１２２
８８（＝６１４４×２）個のサンプルを格納しなければ
ならなかったが、本発明を用いれば、６１５６（＝１０
２６＊６）サンプルを格納するバッファメモリが１つで
すむ。

【００７５】上述した実施例においては、ＭＰＥＧ２−
ＡＡＣの規格において全チャンネル数が６チャンネルで
あり、１フレームのＰＣＭデータ数が１０２４である場
合について説明したが、この発明は６チャンネルで１０
２４個のＰＣＭデータを有する規格以外のものにも適用
が可能である。例えば、米国ドルビー社によるＡＣ−３
規格（各チャンネル当たり２５６個×６チャンネル）等
にも適用が可能である。

【００７６】また、第１の実施例において、制御部１３
が、圧縮データ入力部１０から出力される識別コードの
検出結果に基づいて全チャンネル数Ｍｃｈと、全サンプ
ルデータ数Ｍｓａｍｐｌｅを検出したが、この全チャン
ネル数Ｍｃｈと、全サンプルデータ数Ｍｓａｍｐｌｅを
制御部１３等に予め記憶しておいおき、必要に応じてこ
れらのデータを読み出すようにしてもよい。

【００７７】また、図１における制御部１３、アドレス
生成部１７の機能を実現するためのプログラムをコンピ
ュータ読み取り可能な記録媒体に記録して、この記録媒
体に記録されたプログラムをコンピュータシステムに読
み込ませ、実行することにより施工管理を行ってもよ
い。なお、ここでいう「コンピュータシステム」とは、
ＯＳや周辺機器等のハードウェアを含むものとする。

【００７８】また、「コンピュータ読み取り可能な記録
媒体」とは、フロッピーディスク、光磁気ディスク、Ｒ
ＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステ
ムに内蔵されるハードディスク等の記憶装置のことをい
う。さらに「コンピュータ読み取り可能な記録媒体」と
は、インターネット等のネットワークや電話回線等の通
信回線を介してプログラムが送信された場合のサーバや
クライアントとなるコンピュータシステム内部の揮発性
メモリ（ＲＡＭ）のように、一定時間プログラムを保持
しているものも含むものとする。

【００７９】また、上記プログラムは、このプログラム
を記憶装置等に格納したコンピュータシステムから、伝
送媒体を介して、あるいは、伝送媒体中の伝送波により
他のコンピュータシステムに伝送されてもよい。ここ
で、プログラムを伝送する「伝送媒体」は、インターネ
ット等のネットワーク（通信網）や電話回線等の通信回
線（通信線）のように情報を伝送する機能を有する媒体
のことをいう。

【００８０】また、上記プログラムは、前述した機能の
一部を実現するためのものであっても良い。さらに、前
述した機能をコンピュータシステムにすでに記録されて
いるプログラムとの組み合わせで実現できるもの、いわ
ゆる差分ファイル（差分プログラム）であっても良い。

【００８１】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計等も含まれる。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
記憶手段に記憶する音声データのチャンネル数をチャン
ネル検出手段によって検出するとともに、記憶手段に記
憶する音声データのサンプル数を入力サンプル数検出手
段によって検出し、これらの検出結果と、前記音声デー
タの全チャンネル数と、１つのチャンネルに含まれる全
サンプル数に基づいて、音声データの書き込むアドレス
をアドレス生成手段によって生成し、音声データを記憶
手段に記憶するようにした。また、記憶手段から読み出
す音声データのサンプル数を出力サンプル数検出手段に
よって検出し、この検出結果と、記憶手段から読み出す
音声データのチャンネル数と、音声データの全チャンネ
ル数と、１つのチャンネルに含まれる全サンプル数に基
づいて、音声データを読み出すアドレスをアドレス生成
手段によって生成し、音声データを記憶手段から読み出
すようにしたようにしたので、記憶手段の記憶領域を削
減でき、バッファメモリの小型化を図ることができる。

【００８３】請求項６記載の発明によれば、請求項１な
いし請求項５記載の発明にさらに、第１のアドレス生成
手段によって第１のアドレスの順序に基づいて音声デー
タを記憶手段に記憶した後、第１のアドレスの順序に基
づいて音声データを読み出し、音声データが読み出され
ることによって音声データの書き込みが可能になったア
ドレスに対し、第２のアドレス生成手段によって第２の
アドレスの順序に基づいて音声データを書き込むように
した。そして、第２のアドレスの順序に基づいて音声デ
ータを読み出した後、第１のアドレスの順序に基づいて
音声データを書き込むようにした。このように、書き込
みおよび読み出しのアドレスの順序を交互に切り替えて
音声データの書き込みと読み出しを行うようにしたの
で、ハードウェアの規模を小さくすることができ、小型
化を図ることができる効果が得られる。また、この発明
によれば、ソフトウェアの規模を小さくすることができ
るので、データの格納処理にかかる時間、処理量を減ら
すことが可能である。これにより、動作周波数を低く抑
えることができ、電力を削減することが可能である。

【図面の簡単な説明】

【図１】この発明の一実施形態による音声データ格納
装置の構成を示す概略ブロック図である。

【図２】図１におけるアドレス生成部１７の構成を示
すブロック図である。

【図３】図１の構成における装置の動作を説明するた
めのフローチャートである。

【図４】ＰＣＭデータバッファ１８へモード０におい
てＰＣＭデータが格納された状態を示す概略図である。

【図５】モード０においてＰＣＭデータの出力が行わ
れ、モード１において０ｃｈのＰＣＭデータの書き込み
が行われたＰＣＭデータバッファ１８の格納状態を示す
概略図である。

【図６】モード１においてＰＣＭデータがＰＣＭデー
タバッファ１８に格納された状態を示す概略図である。

【図７】この発明の第２の実施形態における音声デー
タ格納装置を適用した音声データ符号化装置の構成を表
わす概略ブロック図である。

【図８】従来の音声データ格納装置の構成を示す概略
ブロック図である。

【図９】従来の音声データ格納装置の動作を説明する
ための概略ブロック図である。

【符号の説明】

１１圧縮データ入力バッファ１２デコード処理部１３制御部１４出力ＰＣＭカウンタ１５入力ＰＣＭカウンタ１６入力ＰＣＭチャンネルカウンタ１７アドレス生成部１８ＰＣＭデータバッファ１９ＰＣＭ出力部

Claims

(57)【特許請求の範囲】

【請求項１】符号化されたデータを復号手段によって
復号し、該復号した復号データを出力する復号装置にお
いて、前記復号データとなる音声データを一時記憶する記憶手
段と、前記復号手段によって復号されるチャンネルを検出する
チャンネル検出手段と、前記記憶手段に書き込まれる音声データのサンプル数を
検出する入力サンプル数検出手段と、前記記憶手段から読み出される音声データのサンプル数
を検出する出力サンプル数検出手段と、チャンネル検出手段の検出結果と、前記入力サンプル数
検出手段の検出結果と、前記出力サンプル数検出手段の
検出結果と、前記音声データの全チャンネル数と、１つ
のチャンネルに含まれる全サンプル数に基づいて、音声
データの書き込みおよび読み出しを行うアドレスを生成
するアドレス生成手段と、前記アドレス生成手段が生成したアドレスに基づいて、
前記記憶手段に対し前記音声データの読み出しおよび書
き込みの制御を行う制御手段と、を具備することを特徴とする音声データ格納装置。
【請求項２】前記制御手段は、前記符号化されたデー
タに含まれる前記全チャンネル数と前記全サンプル数を
検出し、前記アドレス生成手段へ出力することを特徴と
する請求項１記載の音声データ格納装置。
【請求項３】入力される複数のチャンネルのデータを
符号化手段によって符号化し、該符号化したデータを出
力する符号化装置において、前記入力されるデータを一時記憶する記憶手段と、前記符号化手段によって符号化されるチャンネルを検出
するチャンネル検出手段と、前記記憶手段に書き込まれる音声データのサンプル数を
検出する入力サンプル数検出手段と、前記記憶手段から読み出される音声データのサンプル数
を検出する出力サンプル数検出手段と、前記チャンネル検出手段の検出結果と、前記入力サンプ
ル数検出手段の検出結果と、前記出力サンプル数検出手
段の検出結果と、前記音声データの全チャンネル数と、
１つのチャンネルに含まれる全サンプル数に基づいて、
音声データの書き込みおよび読み出しを行うアドレスを
生成するアドレス生成手段と、前記アドレス生成手段が生成したアドレスに基づいて、
前記記憶手段に対し前記音声データの読み出しおよび書
き込みの制御を行う制御手段と、を具備することを特徴とする音声データ格納装置。
【請求項４】前記制御手段は、前記符号化されたデー
タに含まれる全チャンネル数と前記全サンプル数を予め
記憶していることを特徴とする請求項１または請求項３
記載の音声データ格納装置。
【請求項５】前記アドレス生成部は、前記制御手段か
ら音声データの読み出しが指示された場合に、読み出し
が指示されたデータが格納されたアドレスを生成し、前
記制御手段から音声データの書き込みが指示された場合
に、前記制御手段によって音声データが読み出された後
のアドレスを生成することを特徴とする請求項１ないし
請求項４記載の音声データ格納装置。
【請求項６】前記アドレス生成手段は、第１のアドレ
スの順序を指定する第１のアドレス生成手段と、第２の
アドレスの順序を指定する第２のアドレス生成手段とを
有し、前記制御手段は、前記第１のアドレス生成手段と前記第
２のアドレス生成手段を交互に切り替えて音声データの
書き込みおよび読み出しの制御を行うことを特徴とする
請求項１ないし請求項５記載の音声データ格納装置。
【請求項７】符号化されたデータを復号手段によって
復号し、該復号した復号データを出力する復号回路を有
する集積回路装置において、前記復号データとなる音声データを一時記憶する記憶手
段と、前記復号手段によって復号されるチャンネルを検出する
チャンネル検出手段と、前記記憶手段に書き込まれる音声データのサンプル数を
検出する入力サンプル数検出手段と、前記記憶手段から読み出される音声データのサンプル数
を検出する出力サンプル数検出手段と、チャンネル検出手段の検出結果と、前記入力サンプル数
検出手段の検出結果と、前記出力サンプル数検出手段の
検出結果と、前記音声データの全チャンネル数と、１つ
のチャンネルに含まれる全サンプル数に基づいて、音声
データの書き込みおよび読み出しを行うアドレスを生成
するアドレス生成手段と、前記アドレス生成手段が生成したアドレスに基づいて、
前記記憶手段に対し前記音声データの読み出しおよび書
き込みの制御を行う制御手段と、を具備することを特徴とする集積回路装置。
【請求項８】前記制御手段は、前記符号化されたデー
タに含まれる前記全チャンネル数と前記全サンプル数を
検出し、前記アドレス生成手段へ出力することを特徴と
する請求項８記載の集積回路装置。
【請求項９】入力される複数のチャンネルのデータを
符号化手段によって符号化し、該符号化したデータを出
力する符号化回路を有する集積回路装置において、前記入力されるデータを一時記憶する記憶手段と、前記符号化手段によって符号化されるチャンネルを検出
するチャンネル検出手段と、前記記憶手段に書き込まれる音声データのサンプル数を
検出する入力サンプル数検出手段と、前記記憶手段から読み出される音声データのサンプル数
を検出する出力サンプル数検出手段と、前記チャンネル検出手段の検出結果と、前記入力サンプ
ル数検出手段の検出結果と、前記出力サンプル数検出手
段の検出結果と、前記音声データの全チャンネル数と、
１つのチャンネルに含まれる全サンプル数に基づいて、
音声データの書き込みおよび読み出しを行うアドレスを
生成するアドレス生成手段と、前記アドレス生成手段が生成したアドレスに基づいて、
前記記憶手段に対し前記音声データの読み出しおよび書
き込みの制御を行う制御手段と、を具備することを特徴とする集積回路装置。
【請求項１０】前記制御手段は、前記符号化されたデ
ータに含まれる全チャンネル数と前記全サンプル数を予
め記憶していることを特徴とする請求項７または請求項
９記載の集積回路装置。
【請求項１１】前記アドレス生成部は、前記制御手段
から音声データの読み出しが指示された場合に、読み出
しが指示されたデータが格納されたアドレスを生成し、
前記制御手段から音声データの書き込みが指示された場
合に、前記制御手段によって音声データが読み出された
後のアドレスを生成することを特徴とする請求項７ない
し請求項１０記載の集積回路装置。
【請求項１２】前記アドレス生成手段は、第１のアド
レスの順序を指定する第１のアドレス生成手段と、第２
のアドレスの順序を指定する第２のアドレス生成手段と
を有し、前記制御手段は、前記第１のアドレス生成手段と前記第
２のアドレス生成手段を交互に切り替えて音声データの
書き込みおよび読み出しの制御を行うことを特徴とする
請求項７ないし請求項１１記載の集積回路装置。
【請求項１３】符号化されたデータを復号ステップに
よって復号し、該復号した復号データを出力する復号プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体において、前記復号データとなる音声データを一時記憶する記憶ス
テップと、前記復号手段によって復号されるチャンネルを検出する
チャンネル検出ステップと、前記記憶ステップに書き込まれる音声データのサンプル
数を検出する入力サンプル数検出ステップと、前記記憶ステップから読み出される音声データのサンプ
ル数を検出する出力サンプル数検出ステップと、チャンネル検出ステップの検出結果と、前記入力サンプ
ル数検出ステップの検出結果と、前記出力サンプル数検
出ステップの検出結果と、前記音声データの全チャンネ
ル数と、１つのチャンネルに含まれる全サンプル数に基
づいて、音声データの書き込みおよび読み出しを行うア
ドレスを生成するアドレス生成ステップと、前記アドレス生成ステップが生成したアドレスに基づい
て、前記記憶ステップに対し前記音声データの読み出し
および書き込みの制御を行う制御ステップと、をコンピ
ュータに実行させる音声データ格納プログラムであるこ
とを特徴とする記録媒体。
【請求項１４】入力される複数のチャンネルのデータ
を符号化ステップによって符号化し、該符号化したデー
タを出力する符号化プログラムを記録したコンピュータ
読み取り可能な記録媒体において、前記入力されるデータを一時記憶する記憶ステップと、前記符号化手段によって符号化されるチャンネルを検出
するチャンネル検出ステップと、前記記憶ステップに書き込まれる音声データのサンプル
数を検出する入力サンプル数検出ステップと、前記記憶ステップから読み出される音声データのサンプ
ル数を検出する出力サンプル数検出ステップと、前記チャンネル検出ステップの検出結果と、前記入力サ
ンプル数検出ステップの検出結果と、前記出力サンプル
数検出ステップ手段の検出結果と、前記音声データの全
チャンネル数と、１つのチャンネルに含まれる全サンプ
ル数に基づいて、音声データの書き込みおよび読み出し
を行うアドレスを生成するアドレス生成ステップ手段
と、前記アドレス生成ステップ部が生成したアドレスに基づ
いて、前記記憶ステップ手段に対し前記音声データの読
み出しおよび書き込みの制御を行う制御ステップと、をコンピュータに実行させる音声データ格納プログラム
であることを特徴とする記録媒体。