JP3420080B2 - 半導体装置の製造装置及びその製造方法 - Google Patents

半導体装置の製造装置及びその製造方法

Info

Publication number
JP3420080B2
JP3420080B2 JP29124298A JP29124298A JP3420080B2 JP 3420080 B2 JP3420080 B2 JP 3420080B2 JP 29124298 A JP29124298 A JP 29124298A JP 29124298 A JP29124298 A JP 29124298A JP 3420080 B2 JP3420080 B2 JP 3420080B2
Authority
JP
Japan
Prior art keywords
oxygen
ion implantation
chamber
semiconductor device
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29124298A
Other languages
English (en)
Other versions
JP2000124147A (ja
Inventor
清一 獅子口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP29124298A priority Critical patent/JP3420080B2/ja
Publication of JP2000124147A publication Critical patent/JP2000124147A/ja
Application granted granted Critical
Publication of JP3420080B2 publication Critical patent/JP3420080B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造装
置及びその製造方法に関し、特に半導体装置を微細化す
るための製造装置に関する。
【0002】
【従来の技術】従来、半導体装置の微細化、特にMOS
−FET[Metal OxideSemicondu
ctor−Field Effect Transis
tor)の微細化は、トランジスタの集積度の向上及び
動作速度の向上を図る上で、大きく寄与している。
【0003】トランジスタの動作速度はソース/ドレイ
ン間のキャリア移動時間で決まるため、MOS−FET
の微細化によるゲート長の縮小によって、トランジスタ
の動作速度が増大する。
【0004】このゲート長の縮小に伴う問題としては短
チャネル効果があり(FETの動作をゲート電圧のみで
制御することが困難になる現象)、これを解決するため
の手段としてはソース/ドレイン領域の接合深さを浅く
するという方法がある。
【0005】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造装置では、ゲート長の縮小に伴う短チャネル
効果を解決するために、ソース/ドレイン領域の接合深
さを浅くするという方法がとられている。
【0006】この接合深さを浅くするという方法におい
て、ゲート長0.1μm程度の微細MOS−FETでは
50nm以下の極浅接合が必要となるが、このような浅
い接合ではイオン注入工程で導入される有機物汚染が接
合深さや接合リーク電流等に大きく影響する。このた
め、イオン注入時の有機物汚染を従来より大幅に低減す
ることが必要となる。
【0007】そこで、本発明の目的は上記の問題点を解
消し、イオン注入時の有機物汚染を低減することができ
る半導体装置の製造装置及びその製造方法を提供するこ
とにある。
【0008】
【課題を解決するための手段】本発明による半導体装置
の製造装置は、チャンバ内に収納された処理基板の表面
に、ソース、ドレイン注入層形成のため、As及びBの
いずれかのイオンを注入するイオン注入工程に使用され
半導体装置の製造装置であって、前記イオン注入工程
において、前記As及びBのいずれかのイオンのイオン
注入時に前記チャンバ内に酸素を供給する供給手段と、
前記供給手段から前記酸素が供給された状態で前記処理
基板の表面に紫外線を照射する照射手段とを備えてい
る。
【0009】本発明による他の半導体装置の製造装置
は、真空状態に保たれたチャンバ内に収納された処理基
板の表面に、ソース、ドレイン注入層形成のため、As
及びBのいずれかのイオンを注入するイオン注入工程
使用される半導体装置の製造装置であって、前記イオン
注入工程において、前記As及びBのいずれかのイオン
イオン注入時に前記チャンバ内に酸素を供給する供給
手段と、前記供給手段から前記酸素が供給された状態で
前記処理基板の表面に紫外線を照射して前記酸素と前記
処理基板の表面の有機物との結合を促進させる照射手段
とを備えている。
【0010】本発明による半導体装置の製造方法は、チ
ャンバ内に収納された処理基板の表面に、ソース、ドレ
イン注入層形成のため、As及びBのいずれかのイオン
を注入するイオン注入工程を含む半導体装置の製造方法
であって、前記イオン注入工程において、前記As及び
Bのいずれかのイオンのイオン注入時に前記チャンバ内
に酸素を供給するとともに、前記処理基板の表面に紫外
線を照射するようにしている。
【0011】本発明による他の半導体装置の製造方法
は、真空状態に保たれたチャンバ内に収納された処理基
板の表面に、ソース、ドレイン注入層形成のため、As
及びBのいずれかのイオンを注入するイオン注入工程を
含む半導体装置の製造方法であって、前記イオン注入工
程において、前記As及びBのいずれかのイオンのイオ
ン注入時に前記チャンバ内に酸素を供給すると同時に前
記処理基板の表面に紫外線を照射して前記酸素と前記処
理基板の表面の有機物との結合を促進させるようにして
いる。
【0012】すなわち、本発明の半導体装置の製造装置
は、イオン注入工程における基板表面への有機物汚染の
低減を目的とし、イオン注入プロセスにおいて、注入チ
ャンバ内に酸素ガスを供給すると同時に、基板表面に真
空紫外線を照射している。
【0013】より具体的には、この方法を実現するため
の装置として本発明の半導体装置は、1×10-5から1
×10-6Torrの分圧で注入チャンバ内に酸素を供給
するシステムと、真空紫外線を基板表面に照射するシス
テムとを具備している。
【0014】これによって、イオン注入時の基板表面へ
の有機物汚染を低減することが可能となり、その結果、
半導体装置の接合深さ制御性の改善や接合リーク電流の
低減等を図ることが可能となる。
【0015】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例によ
る半導体装置の製造装置の部分構成を示す図である。図
においては、本発明の一実施例による半導体装置の製造
装置の本発明の一実施例にかかわる部分のみを図示して
いる。
【0016】つまり、本発明の一実施例による半導体装
置の製造装置ではディスク1上に搭載された複数の処理
基板2にイオンビーム3を照射する工程において、ディ
スク1が収納されてチャンバ(図示せず)内に酸素5を
供給するとともに、ディスク1上の処理基板2に真空紫
外線4を照射している。尚、ディスク1は図示せぬ駆動
系によって、矢印Aの方向に上下動されるとともに、矢
印Bの方向に回転されるよう構成されている。
【0017】図2は図1のイオン注入工程を行うための
バッチ式のイオン注入機の構成を示す図である。図にお
いて、イオン注入機はディスク1上の複数枚の処理基板
2をまとめて処理するものであり、イオンソース11
と、質量分析システム12と、ビームライン13と、試
料室用真空ポンプ14と、試料室15とを備えている。
また、試料室15内には図1に示すディスク1が収納さ
れている。尚、図2には図示していないが、イオン注入
機には酸素導入機構及び真空紫外線照射機構が取り付け
られており、酸素導入機構及び真空紫外線照射機構とし
ては公知の技術を用いて実現可能であるので、特に説明
しない。
【0018】このイオン注入機において、処理基板2は
ディスク1上に搭載され、ディスク1の回転に伴って矢
印Bの方向に回転すると同時に、ディスク1の回転軸が
上下移動に伴って矢印Aの方向に上下動する。
【0019】ディスク1によって回転される処理基板2
はディスク1上部の位置でイオンビーム3に曝されるこ
とでイオン注入される。また、ディスク1が収容された
チャンバ(試料室15)内には酸素5が供給されると同
時に、ディスク1下部に真空紫外線4が照射される。
【0020】すなわち、回転するディスク1に搭載され
た処理基板2はディスク1上部でイオンが注入され、デ
ィスク1下部で真空紫外線4の照射によって、チャンバ
内に供給された酸素5と処理基板2の表面の有機物との
結合が促進されるので、処理基板2の表面の有機物が除
去される。
【0021】図3は本発明の一実施例によるイオン注入
機における処理動作を示す概念図であり、図4は本発明
の一実施例によるイオン注入機で処理されたMOS−F
ETの断面構造を示す図である。
【0022】図4において、Si基板21に素子分離、
Nウェル及びPウェルを形成した後、酸化膜及びポリS
i膜の成長とパターニングとを行い、ゲート電極25を
形成する。その後、PMOSもしくはNMOS領域の一
方をフォトレジスト27によってマスクし、マスクされ
ていない領域(ソース/ドレイン注入層26)にソース
/ドレイン形成のためのイオン注入23を行う。
【0023】その際、従来のイオン注入機では注入機内
部の部材、もしくは基板上のレジストマスクから発生す
る有機物によって基板表面が炭素汚染される。本発明の
一実施例ではイオン注入時にイオン注入機の試料室15
内に酸素5を導入し、かつ真空紫外線4を照射すること
で、この炭素汚染を低減する。
【0024】つまり、イオン注入機の試料室15内に酸
素5を導入し(酸素供給22)、かつ真空紫外線4を照
射することで(真空紫外線照射24)、処理基板2(S
i基板21)の真空紫外線4が照射された領域では処理
基板2の表面の汚染炭素と導入された酸素との化合物C
Oの発生、つまり汚染炭素と酸素との結合が促進されて
炭素汚染が低減される。
【0025】図5は本発明の一実施例によって導入され
た酸素の分圧と炭素濃度との関係を示す図であり、図6
は本発明の一実施例によって導入された酸素の分圧と接
合深さのウェーハ面内ばらつきとの関係を示す図であ
り、図7は本発明の一実施例による接合リーク電流と従
来の接合リーク電流とを示す図である。
【0026】図5はフォトレジストで基板表面の50%
をマスクした処理基板2(Si基板21)にAs(ヒ
素)イオンを20keVのエネルギで1×1015/cm
2 のドーズで注入した場合について、イオン注入機内の
酸素分圧とイオン注入後に処理基板2の表面に残留する
炭素量との関係を示すものである。
【0027】イオン注入時に酸素分圧が1×10-4To
rr程度になるまで酸素5を供給すると、残留炭素濃度
の低減効果が見られる。さらに、酸素5の供給と同時
に、処理基板2の表面に真空紫外線4を照射すると、残
留炭素濃度の低減効果がさらに改善され、処理基板2の
表面の残留炭素濃度がほぼ2桁減少することが確認され
ている。
【0028】また、真空紫外線4を照射した場合には供
給する酸素量も低減することができ、1×10-6Tor
rの分圧で効果的に残留炭素濃度を低減することができ
る。真空紫外線4の照射中の真空度が悪化すると、注入
ドーズ量の変動等の注入プロセスそのものに悪影響を及
ぼすので、できるだけ導入する酸素量は少ない方が望ま
しく、この点からも真空紫外線4の照射の効果が認めら
れる。
【0029】この処理基板2の表面の残留炭素濃度の低
減効果はPMOSのソース/ドレイン形成のためのB
(ホウ素)注入においても同様の効果が確認されてい
る。この炭素汚染のデバイスへの影響を調べるために、
+ /PもしくはP+ /Nダイオードを作成し、接合深
さと接合リーク電流とを測定している。
【0030】この場合、NMOSのソース/ドレインに
相当するN+ /Pダイオードは1×1018/cm3 のボ
ロンドープ基板にAsを5keVで5×1014/cm2
のドーズで注入している。PMOSに相当するP+ /N
ダイオードは1×1018/cm3 のリンドープ基板にB
を1keVで5×1014/cm2 のドーズで注入して作
成している。イオン注入後の活性化熱処理は1000
℃、10秒としている。
【0031】イオン注入時にチャンバに供給した酸素分
圧と接合深さのウェーハ面内ばらつきとの関係を図6に
示す。真空紫外線4は酸素5の供給と同時に照射してい
る。N+ /Pダイオードについては接合深さの酸素供給
量の依存性は見られないのに対し、P+ /Nダイオード
では顕著な差が見られ、酸素分圧を1×10-6Torr
以上供給することで、接合深さのウェーハ面内ばらつき
が大幅に低減されることが確認されている。これは上記
の条件で酸素5を供給することで、処理基板2の表面の
残留炭素濃度を低減することができたためである。
【0032】注入Bイオンは注入欠陥によって活性化熱
処理時に拡散が増速されるが、炭素が存在すると、この
増速を抑制する働きがある。酸素分圧が低く、処理基板
2の表面に炭素が残留する条件でBを注入した場合、B
と同時に炭素が不均一に処理基板2内に導入されるた
め、B拡散の増速率に差が生じ、ウェーハ面内で接合深
さにばらつきが発生したものと考えられる。
【0033】また、接合リークについては、N+ /Pダ
イオードで差が見られる。酸素5を導入しない従来の場
合にはAs注入によって表面炭素が基板中に深く導入さ
れ、この接合近傍の炭素の影響で接合リークにばらつき
が見られるが、酸素5を供給して真空紫外線4を照射す
る本発明の一実施例の場合には接合リーク電流が低減さ
れ、同時にばらつきも低減される。
【0034】このように、処理基板2を搭載するディス
ク1が収納されたチャンバ内に酸素5を導入し、処理基
板2に真空紫外線4を照射することで、接合深さのウェ
ーハ面内ばらつきや接合リーク電流、及びそのばらつき
を低減することができる。これは酸素5の導入及び真空
紫外線4の照射によって、イオン注入時の炭素汚染が低
減されるためである。
【0035】これはイオン注入時にその場で炭素汚染を
除去することが重要である。例え、イオン注入プロセス
前に洗浄等で汚染炭素を除去した場合であっても、イオ
ン注入機材やウェーハ上のレジストマスク等が原因とな
って、イオン注入プロセス時に炭素汚染が発生する。し
たがって、本発明の一実施例の場合のようにイオン注入
しながら、その場で処理基板2の表面の炭素を除去する
ことが重要となる。
【0036】
【発明の効果】以上説明したように本発明によれば、チ
ャンバ内に収納された処理基板の表面にイオンを注入す
るイオン注入工程においてチャンバ内に酸素を供給する
と同時に処理基板の表面に紫外線を照射することによっ
て、イオン注入時の有機物汚染を低減することができる
という効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の製造装置
の部分構成を示す図である。
【図2】図1のイオン注入工程を行うためのバッチ式の
イオン注入機の構成を示す図である。
【図3】本発明の一実施例によるイオン注入機における
処理動作を示す概念図である。
【図4】本発明の一実施例によるイオン注入機で処理さ
れたMOS−FETの断面構造を示す図である。
【図5】本発明の一実施例によって導入された酸素の分
圧と炭素濃度との関係を示す図である。
【図6】本発明の一実施例によって導入された酸素の分
圧と接合深さのウェーハ面内ばらつきとの関係を示す図
である。
【図7】本発明の一実施例による接合リーク電流と従来
の接合リーク電流とを示す図である。
【符号の説明】
1 ディスク 2 処理基板 3 イオンビーム 4 真空紫外線 5 酸素 11 イオンソース 12 質量分析システム 13 ビームライン 14 試料室用真空ポンプ 15 試料室 21 Si基板 22 酸素供給 23 イオン注入 24 真空紫外線照射 25 ゲート電極 26 ソース/ドレイン注入層 27 フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−112441(JP,A) 特開 平5−304084(JP,A) 特開 平6−96716(JP,A) 特開 平9−162138(JP,A) 特開 平9−162183(JP,A) 特開 昭63−99524(JP,A) 特開 昭63−308856(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/265 H01L 21/265 603 H01J 37/317

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 チャンバ内に収納された処理基板の表面
    、ソース、ドレイン注入層形成のため、As及びBの
    いずれかのイオンを注入するイオン注入工程に使用され
    半導体装置の製造装置であって、前記イオン注入工程
    において、前記As及びBのいずれかのイオンのイオン
    注入時に前記チャンバ内に酸素を供給する供給手段と、
    前記供給手段から前記酸素が供給された状態で前記処理
    基板の表面に紫外線を照射する照射手段とを有すること
    を特徴とする半導体装置の製造装置。
  2. 【請求項2】 前記供給手段は、前記酸素を1×10-5
    から1×10-6Torrの分圧で前記チャンバ内に供給
    するよう構成したことを特徴とする請求項1記載の半導
    体装置の製造装置。
  3. 【請求項3】 真空状態に保たれたチャンバ内に収納さ
    れた処理基板の表面にソース、ドレイン注入層形成の
    ため、As及びBのいずれかのイオンを注入するイオン
    注入工程に使用される半導体装置の製造装置であって、
    前記イオン注入工程において、前記As及びBのいずれ
    かのイオンのイオン注入時に前記チャンバ内に酸素を供
    給する供給手段と、前記供給手段から前記酸素が供給さ
    れた状態で前記処理基板の表面に紫外線を照射して前記
    酸素と前記処理基板の表面の有機物との結合を促進させ
    る照射手段とを有することを特徴とする半導体装置の製
    造装置。
  4. 【請求項4】 前記供給手段は、前記酸素を1×10-5
    から1×10-6Torrの分圧で前記チャンバ内に供給
    するよう構成したことを特徴とする請求項3記載の半導
    体装置の製造装置。
  5. 【請求項5】 チャンバ内に収納された処理基板の表面
    、ソース、ドレイン注入層形成のため、As及びBの
    いずれかのイオンを注入するイオン注入工程を含む半導
    体装置の製造方法であって、前記イオン注入工程におい
    、前記As及びBのいずれかのイオンのイオン注入時
    に前記チャンバ内に酸素を供給するとともに、前記処理
    基板の表面に紫外線を照射するようにしたことを特徴と
    する半導体装置の製造方法。
  6. 【請求項6】 前記酸素を1×10-5から1×10-6
    orrの分圧で前記チャンバ内に供給するようにしたこ
    とを特徴とする請求項5記載の半導体装置の製造方法。
  7. 【請求項7】 真空状態に保たれたチャンバ内に収納さ
    れた処理基板の表面に、ソース、ドレイン注入層形成の
    ため、As及びBのいずれかのイオンを注入するイオン
    注入工程を含む半導体装置の製造方法であって、前記イ
    オン注入工程において、前記As及びBのいずれかのイ
    オンのイオン注入時に前記チャンバ内に酸素を供給する
    と同時に前記処理基板の表面に紫外線を照射して前記酸
    素と前記処理基板の表面の有機物との結合を促進させる
    ようにしたことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 前記酸素を1×10-5から1×10-6
    orrの分圧で前記チャンバ内に供給するようにしたこ
    とを特徴とする請求項7記載の半導体装置の製造方法。
JP29124298A 1998-10-14 1998-10-14 半導体装置の製造装置及びその製造方法 Expired - Fee Related JP3420080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29124298A JP3420080B2 (ja) 1998-10-14 1998-10-14 半導体装置の製造装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29124298A JP3420080B2 (ja) 1998-10-14 1998-10-14 半導体装置の製造装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000124147A JP2000124147A (ja) 2000-04-28
JP3420080B2 true JP3420080B2 (ja) 2003-06-23

Family

ID=17766328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29124298A Expired - Fee Related JP3420080B2 (ja) 1998-10-14 1998-10-14 半導体装置の製造装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3420080B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511287B2 (en) * 2005-09-21 2009-03-31 Axcelis Technologies, Inc. Systems and methods that mitigate contamination and modify surface characteristics during ion implantation processes through the introduction of gases

Also Published As

Publication number Publication date
JP2000124147A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
US6335534B1 (en) Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
US6033998A (en) Method of forming variable thickness gate dielectrics
JPH1174213A (ja) 半導体基板中に所望の化学種を注入する装置及び方法
JPS61237422A (ja) 半導体装置の製造方法
JP4363694B2 (ja) イオン注入装置および半導体装置の製造方法
GB2347786A (en) Ion implantation
JP3420080B2 (ja) 半導体装置の製造装置及びその製造方法
JPH05198523A (ja) イオン注入方法及びイオン注入装置
US5851906A (en) Impurity doping method
US6875676B2 (en) Methods for producing a highly doped electrode for a field effect transistor
JPS6223452B2 (ja)
JP2006221941A (ja) イオン注入装置およびイオン注入方法
JP3892604B2 (ja) 半導体装置
KR100370907B1 (ko) 반도체 장치의 제조 방법
JPH04280422A (ja) 半導体装置の製造方法
JPH05267338A (ja) 半導体装置の製造方法
CN116092926A (zh) 一种离子注入方法
JPH10270375A (ja) イオン注入方法およびこれを用いたmos型トランジスタの形成方法
KR100319873B1 (ko) 고농도이온주입층의저온활성화방법
US20040142519A1 (en) Methods of manufacturing a semiconductor device
JPS6091630A (ja) 不純物拡散方法
WO1995006953A1 (fr) Implanteur d'ions
JP2005038937A (ja) 半導体装置の製造方法
JPH03248419A (ja) 半導体製造装置
JPH04304632A (ja) レジスト除去方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees