JP3420021B2 - 半導体電力変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大電力の高速スイ
ッチングする電力用半導体素子を用いて構成される自励
式の半導体電力変換装置に係り、特に主回路の浮遊イン
ダクタンスの低減化を図った主回路導体構造を有する高
効率でかつ高性能な半導体電力変換装置に関するもので
ある。

【０００２】

【従来の技術】近年、電力用半導体素子は、省エネルギ
ー化の社会的なニ−ズから、ますま大容量化、低ロス
化、高速化の傾向にあり、高性能でかつ高効率な電力変
換が可能になってきている。

【０００３】その反面、高速のスイッチング素子を用い
て、スイッチング周波数の高速化と高効率の半導体電力
変換装置を実現するためには、主回路のインダクタンス
と速い電流変化率（ｄｉ／ｄｔ）とによって発生する過
大なサージ電圧から半導体電力変換装置を保護する対策
が必要となる。

【０００４】この場合、小容量の半導体電力変換装置で
は、電流密度が低い関係から問題にならないが、大容量
の半導体電力変換装置では、主回路の浮遊インダクタン
スの低減化が必要不可欠となる。

【０００５】一般的に、電圧型の半導体電力変換装置に
おいてサージ過電圧を抑制する方法は、変化率の高い電
流ほど導体表面に集中して流れる性質を勘案して、以下
のような対策が採られている。

【０００６】（ａ）主回路配線長を最短にする。 （ｂ）磁束密度の変化を相殺する配線構造（または密着
導体）とする。 （ｃ）導体の表面積を大きくして、表皮効果による電流
集中を回避する。 （ｄ）電流変化率（ｄｉ／ｄｔ）を小さくする。 （ｅ）スナバ回路で吸収する。

【０００７】本来、高速スイッチング素子は、電流変化
率（ｄｉ／ｄｔ）が大きく、上記（ｄ）の項目の対策
は、高速スイッチング素子本来の使用目的に反し適当で
はなく、また上記（ｅ）の項目の対策は、スナバ回路で
の損失が増大して、変換装置効率の低下を招くことから
得策ではない。

【０００８】しかしながら、上記（ａ）、（ｂ）の項目
の対策が実現できれば、上記（ｄ）、（ｅ）の対策は不
要となる。

【０００９】次に、従来の電圧型半導体電力変換装置に
おいて、主回路構造に寄生する浮遊インダクタンスによ
るサージ過電圧の発生原理について、図２５乃至図２９
を用いて説明する。

【００１０】図２５は、この種の従来の電圧型半導体電
力変換装置の主回路構造の一例を示す図である。

【００１１】図２５において、１は系統電源、２は正極
側アーム、３は負極側アーム、４はＲ相アーム、５はＳ
相アーム、６はＴ相アーム、９は直流コンデンサ、１０
は正極側直流端子、１１は負極側直流端子、１２は系統
電源接続端子であり、図示のように構成されている。な
お、２４は電流経路である。

【００１２】図２６は、図２５における一対の上下アー
ム（正極側アーム２および負極側アーム３）の構成例を
示す回路図である。

【００１３】図２６において、高電圧に対応するため
に、図示のように、正極側アーム２および負極側アーム
３共に、ＩＧＢＴやＧＴＯ等の自己消弧型の高速スイッ
チング素子２０、および高速スイッチング素子２０とは
逆並列に接続される高速ダイオード１３からなるスイッ
チモジュール２３を、多直列（Ｎ個直列：Ｎ≧１）に接
続して構成されている。

【００１４】図２７は、図２５における上下アーム（正
極側アーム２および負極側アーム３）の１相分のみの主
回路構成を示す回路図である。

【００１５】図２７において、２１は直流コンデンサ９
と正極側アーム２と系統電源接続端子１２の引き出しポ
イントまでの正極側主回路導体および正極側アーム２の
主回路経路で、Ｌｓａはこの主回路経路の浮遊インダク
タンスである。

【００１６】また、２２は直流コンデンサ９と負極側ア
ーム３と系統電源接続端子１２の引き出しポイントまで
の負極側主回路導体および負極側アーム３の主回路経路
で、Ｌｓｂはこの主回路経路の浮遊インダクタンスであ
る。

【００１７】一方、Ｑ１は図２６に示す正極側アーム２
の複数個の直列接続された高速スイッチング素子２０、
Ｄ１は同じく高速ダイオード１３である。

【００１８】また、Ｑ２は図２６に示す負極側アーム３
の複数個の直列接続された高速スイッチング素子２０、
Ｄ２は同じく高速ダイオード１３である。

【００１９】さて、図２７のような主回路構成におい
て、サージ過電圧が発生するのは、以下のような場合で
ある。

【００２０】すなわち、系統電源接続端子１２に接続さ
れた図示しない電源電流ＩＤ（図２８（ロ））が、正極
側アーム２の高速ダイオードＤ１に流れている状態で、
高速スイッチング素子Ｑ２がターンオンすると、高速ス
イッチング素子Ｑ２のＩｃ（コレクタ電流）は、ｄｉ_c
／ｄｔの立ち上がり時に増加し（図２８（イ））、負過
電流Ｉｃを超過して流れる。

【００２１】この超過電流は、正極側アーム２の高速ダ
イオードＤ１のリカバリー電流で、リカバリー電流がピ
ークに達した後急激に減少する。そして、この時のリカ
バリー電流で、高速スイッチング素子Ｑ２がターンオン
時には、下記（１）式のようなサージ過電圧Ｖ_ONが、高
速スイッチング素子Ｑ１に発生する（図２８（ハ））。

【００２２】 Ｖ_ON＝−Ｌ・ｄｉ_r ／ｄｔ ・・・（１） ただし、ｉ_r ：高速ダイオードＤ１のリカバリー電流 Ｌ：主回路の浮遊インダクタンス（Ｌ_sa＋Ｌ_sb） また、高速スイッチング素子Ｑ２がターンオフ時には、
ｄｉ_c ／ｄｔ（図２９（イ））で、下記（２）式のよう
なサージ過電圧Ｖ_0ff が、高速スイッチング素子Ｑ２に
発生する（図２９（ロ））。

【００２３】 Ｖ_0ff ＝−Ｌ・ｄｉ_c ／ｄｔ ・・・（２） ただし、ｉ_c ：コレクタ電流 Ｌ：主回路の浮遊インダクタンス（Ｌ_sa＋Ｌ_sb） 上記（１）式、および（２）式から、高速スイッチング
素子Ｑ２のターンオン、高速スイッチング素子Ｑ２のタ
ーンオフ時に発生する何れのサージ過電圧Ｖ_ON、Ｖ_0ff
も、主回路の浮遊インダクタンスＬ_sa、Ｌ_sbが関与し、
この浮遊インダクタンスＬ_sa、Ｌ_sbの最小化が必要であ
ることがわかる。

【００２４】次に、従来から一般になされている浮遊イ
ンダクタンスの最小化のための設計手法について、図３
０を用いて説明する。

【００２５】図３０は、図２６に示す多直列接続した正
極側アーム２、および負極側アーム３からなる一対の相
アームにおける浮遊インダクタンス最小化構造の一例を
示す概念図である。

【００２６】図３０において、２３は高速スイッチング
素子２０と高速ダイオード１３とその周辺回路とからな
るスイッチモジュールである。

【００２７】ここで、斜線で示した転流回路ループの面
積を可能な限り小さく維持することで、浮遊インダクタ
ンスの最小化を図っている。

【００２８】さらに、サージ過電圧を引き起こす転流回
路の浮遊インダクタンスは、例えば図２５のＲ相の電流
経路２４に示すように、直流コンデンサ９を通る全電流
経路２４の浮遊インダクタンスであるから、これらを最
小化しなければならない。

【００２９】図３１は、図３０の設計意図を反映させ
た、図２５に示す主回路に対する理想的構造の一例を示
す概念図である。

【００３０】図３１において、２は正極側アーム、３は
負極側アーム、９は直流コンデンサ、２１は正極側主回
路導体、２２は負極側主回路導体である。

【００３１】また、正極側アーム２と負極側アーム３の
交流引き出し側に交流導体２６を設け、正極側アーム２
および負極側アーム３を互いに近接して対向するように
配置し、正極側主回路導体２１および負極側主回路導体
２２の導体平面が、互いに近接して対向するように配置
する。

【００３２】さらに、直流コンデンサ９は、容量の関係
から接続導体４０により直並列接続され、正極側主回路
導体２１および負極側主回路導体２２との接続は、最短
距離となるように近接して接続する。

【００３３】なお、２５は正極側アーム２および負極側
アーム３間を接続するアーム間導体、４１は各正極側ア
ーム２間を接続する正極側接続導体、４２は各負極側ア
ーム３間を接続する負極側接続導体である。

【００３４】このようにして、転流回路の全経路で構成
される面積を最小化し、また相互インダクタンスによる
自己インダクタンスの相殺効果を引き出すように構成す
ることにより、全電流経路２４の浮遊インダクタンスの
最小化を意図した設計を行なうことができる。

【００３５】しかしながら、上述したような構成を行な
えない場合があり、以下にかかる場合について説明す
る。

【００３６】例えば、高速スイッチング素子としてＧＴ
Ｏを多直列接続して高電圧化したア一ムでの一例を、図
３２、図３３、図３４、および図３５にそれぞれ示す。

【００３７】まず、正極側アームおよび負極側アームを
対向させて、浮遊インダクタンスを低減させる上での問
題点について述べる。

【００３８】図３２および図３３において、２０はＧＴ
Ｏからなる高速スイッチング素子、２９は高速スイッチ
ング素子２０のゲート回路、１３は高速ダイオード、１
４はスナバダイオード、１５はスナバコンデンサ、１６
はスナバ抵抗、１７はアノ一ドリアクトル、１８はリセ
ットダイオード、１９はリセットダイオード用のスナバ
コンデンサ、３０はスナバ回路である。

【００３９】図３５は、図３２の概念構造図である。

【００４０】図３５において、３２はＧＴＯスタックで
あり、図示しない冷却用ヒ一トシンクを交互に重ねてス
タック構造とし、スナバダイオード１４が近接して付属
している。

【００４１】また、ここで、スナバコンデンサ１５も、
このＧＴＯスタック３２と近接して配置され、スナバ回
路３０の電流経路が最小となるように構成する。

【００４２】一方、３１は高速ダイオードスタックであ
り、図示しない冷却用ヒートシンクを交互に重ねてスタ
ック構造としている。

【００４３】また、ゲート回路２９は、高速スイッチン
グ素子２０に付属するゲートリード３４で接続される。
このゲートリード３４は、高速スイッチング素子２０が
正常にターンオン、ターンオフするためのゲート信号特
性を満足するために、浮遊インダクタンスが最小となる
ようにする必要があり、高速スイッチング素子２０に近
接して配置する必要がある。

【００４４】さらに、１７はアノ一ドリアクトル、３３
はリセットダイオード１８のスタックである。

【００４５】なお、高速ダイオードスタック３１とＧＴ
Ｏスタック３２とは、図示しない導体で接続され、高速
スイッチング素子２０に対して高速ダイオード１３が逆
並列となるようにして、図３２に示すような主回路を構
成している。

【００４６】さて、電流が大きくなり、電圧が高くなっ
てくると、図３５に示すような構造体も大型化になるこ
とは、説明するまでもなく明白である。

【００４７】すなわち、このような大型化したユニット
に、図３１で述べたような設計手法を適用しても、浮遊
インダクタンスの低減には殆ど貢献しない。

【００４８】つまり、これは、正極側アーム２および負
極側アーム３の各ユニットが大型化することから、転流
経路を対向させて電流の向きがお互いに逆方向となるよ
うにしても、対向距離が長くなるため、磁束を打ち消し
合う効果を引き出し難くなることに起因する。これが、
第１の問題点である。

【００４９】次に、サージ過電圧を引き起こす転流回路
の全電流経路２４の浮遊インダクタンスの低減に関する
問題点について、既に説明した図３１を用いて述べる。

【００５０】正極側アーム２および負極側アーム３の各
ユニットが大型化すると、系統電源１を正極側アーム２
および負極側アーム３の各ユニットに引き込むためのア
ーム間導体２５の長さが長くなり、それと同時に正極側
主回路導体２１および負極側主回路導体２２を接続する
ための正極側接続導体４１および負極側接続導体４２の
長さが長くなる。

【００５１】正極側主回路導体２１および負極側主回路
導体２２は、電気絶縁を考慮して導体平面が対向して近
接配置され、前述した相互インダクタンスによる自己イ
ンダクタンスの相殺効果が期待できるが、アーム間導体
２５、または正極側接続導体４１および負極側接続導体
導体４２の途中の部分については、構成上、磁束を打ち
消すような導体配置を構成できないことから、相互イン
ダクタンスによる自己インダクタンスの相殺を図ること
ができない。

【００５２】従って、正極側アーム２および負極側アー
ム３の各ユニットの大型化に伴なって、転流回路の全電
流経路２４が増大していく。これが、第２の問題点であ
る。

【００５３】

【発明が解決しようとする課題】以上のように、電流が
大きくなり電圧が高くなるのに伴ない大型化した従来の
半導体電力変換装置においては、転流時の高い電流変化
率（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスにより
生じるサージ過電圧の発生を抑えることができず、高効
率で高性能な装置を実現する上で問題があった。

【００５４】本発明の目的は、比較的簡単な構造としな
がら、主回路インダクタンスを低減して、転流時の高い
電流変化率（ｄｉ／ｄｔ）と主回路の浮遊インダクタン
スとにより生じるサージ過電圧の発生を抑え、これに伴
なって生じるスナバ損失の低減を実現して高効率でかつ
高性能な半導体電力変換装置を提供することにある。

【００５５】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１〜８の発明では、相アームが正極側アー
ムおよび負極側アームからなり、前記正極側アームおよ
び負極側アーム共に、自己消弧型の高速スイッチング素
子および当該高速スイッチング素子とは逆並列に接続さ
れる高速ダイオードを、多直列（Ｎ個直列：Ｎ≧１）に
接続して構成される自励式の半導体電力変換装置におい
て、前記正極側アームおよび負極側アームを構成する各
々の一方端の第１番目の高速スイッチング素子から、こ
れとは反対端の第Ｎ番目の高速スイッチング素子に転流
時のリカバリ電流が流れた後、前記リカバリ電流が前記
第１番目の高速スイッチング素子の直近に戻るように、
前記第Ｎ番目の高速スイッチング素子に一端が接続され
た主回路導体を前記第Ｎ番目から第１番目までの高速ス
イッチング素子に近接させて電流経路を構成した主回路
構造を有するものとしている。ここで、請求項１，４，
８の発明では、前記正極側アームおよび負極側アーム共
に、相アームを構成する高速スイッチング素子および高
速ダイオードは、平型素子であり、さらにそれぞれＮ個
の平型素子を一括してスタッキングして高速スイッチン
グ素子スタックおよび高速ダイオードスタックを構成
し、前記高速スイッチング素子スタックおよび高速ダイ
オードスタック間を適当な導体で接続し、前記主回路導
体は、前記スタックの両外端に接続されて、当該スタッ
クに近接しながら当該スタックの中央部付近に戻る幅広
の平板導体であり、前記スタックの中央部に接続される
端子導体を備えたものとしている。

【００５６】従って、請求項１〜８の発明の半導体電力
変換装置においては、転流時の高い電流変化率（ｄｉ／
ｄｔ）のリカバリ電流が、第１番目から第Ｎ番目の高速
スイッチング素子を流れた後、第１番目の高速スイッチ
ング素子の直近に戻るように、第Ｎ番目の高速スイッチ
ング素子に一端が接続された主回路導体を第Ｎ番目の高
速スイッチング素子から第１番目の高速スイッチング素
子までそれぞれ近接させて電流経路を構成していること
により、高速スイッチング素子側の電流による磁界と主
回路導体側を流れる磁界とが相殺され、主回路インダク
タンスを低減して、転流時の高い電流変化率（ｄｉ／ｄ
ｔ）と主回路の浮遊インダクタンスとにより生じるサー
ジ過電圧の発生を抑え、これに伴って生じるスナバ損失
を低減させて、高効率化、高性能化を図ることができ
る。

【００５７】すなわち、転流時のオン側アームの高速ス
イッチング素子には、反対極側アームのダイオードリカ
バリー電流分Ｉ_rrと電源電流Ｉが重畳するが、電源電流
Ｉには時間変化成分が殆どないことから、主回路インダ
クタンスＬによるサージ電圧はｄｉ_rr／ｄｔで決まる。
一方、この時反対極側アームでは、環流ダイオードをリ
カバリー電流１_rrが流れ、ｄｉ_rr／ｄｔと主回路インダ
クタンスＬにてサージ電圧が発生するが、ここでも第１
番目の高速スイッチング素子から第Ｎ番目の高速スイッ
チング素子に近接するようにして、第１番目の素子の直
近に戻るように電流経路を構成していることにより、高
速スイッチング素子側の電流による磁界と主回路導体側
を流れる磁界とが相殺され、主回路インダクタンスを低
減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回
路の浮遊インダクタンスにより生じるサージ過電圧の発
生を抑え、これに伴なって生じるスナバ損失を低減させ
て、高効率化、高性能化を図ることができる。

【００５８】また、請求項１，４，８の発明では、上記
請求項１〜８の発明の半導体電力変換装置において、正
極側アームおよび負極側アーム共に、相アームを構成す
る高速スイッチング素子および高速ダイオードは、平型
素子であり、さらにそれぞれＮ個の平型素子を一括して
スタッキングして高速スイッチング素子スタックおよび
高速ダイオードスタックを構成し、高速スイッチング素
子スタックおよび高速ダイオードスタック間を適当な導
体で接続し、前記主回路導体を、幅広の平板導体として
いる。

【００５９】従って、請求項１，４，８の発明の半導体
電力変換装置においては、第Ｎ番目の高速スイッチング
素子から第１番目の高速スイッチング素子までそれぞれ
近接させてリカバリ電流を戻す主回路導体として、高速
スイッチング素子の大きさを考慮した幅広の平板導体を
用い、高速スイッチング素子一括スタックに平板導体の
幅面側を向けて沿わせる配置としていることにより、高
速スイッチング素子一括スタックとの距離と平板導体幅
との比を小さくさせることで、主回路インダクタンスを
低減することができる。また、請求項１，２，８の発明
は、主回路導体が、スタックの両外端に接続されて、当
該スタックに近接しながら当該スタックの中央部付近に
戻る幅広の平板導体である。また、請求項１，２，８の
発明は、スタック中央部に接続される端子導体を備えて
いる。従って、請求項１，２，８の発明においては、正
極側及び負極側の両極アームを一括スタックとしている
ことにより、上記主回路のインダクタンスを低減できる
のに加えて、装置の小型化を図ることができる。

【００６０】また、高速スイッチングによる高周波数電
流では、表皮に電流が流れるようになるため、幅広の平
板導体は導体の温度上昇を抑えることができる。

【００６１】これにより、高速スイッチング素子の多直
列接続で高電圧化した主回路のインダクタンスを低減
し、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回路の
浮遊インダクタンスとにより生じるサージ過電圧の発生
を抑え、これに伴なって生じるスナバ損失を低減させ
て、高効率化、高性能化を図ることができる。

【００６２】さらに、請求項２，５，８の発明では、上
記請求項１〜８の発明の半導体電力変換装置において、
正極側アームおよび負極側アーム共に、相アームを構成
する高速スイッチング素子および高速ダイオードは、平
型素子であり、高速スイッチング素子と高速ダイオード
と導体を兼ねたヒートシンクと絶縁スペーサと高速スイ
ッチング素子および高速ダイオードが逆並列となるよう
に接続するための導体とからなる積層部品をＮ組直列に
組み、さらにこれらを一括してスタッキングして構成
し、前記主回路導体は、スタックの両外端に接続され
て、当該スタックに近接しながら当該スタックの中央部
付近に戻る幅広の平板導体であり、また、前記スタック
の中央部に接続される端子導体を備えたものとしてい
る。

【００６３】従って、請求項２，５，８の発明の半導体
電力変換装置においては、高速スイッチング素子と高速
ダイオードと導体を兼ねたヒートシンクと絶縁スペーサ
と高速スイッチング素子および高速ダイオードが逆並列
となるように接続するための導体とからなる積層部品を
Ｎ組直列に組み、これらを一括してスタッキングして構
成していることにより、上記請求項１〜８の発明の場合
と同様の作用を奏するに加えて、高速スイッチング素子
と高速ダイオードを１本のスタックとすることができ、
装置の小型化、部品点数の削減を図ることができる。

【００６４】一方、請求項６，７の発明では、上記請求
項１〜８の発明の半導体電力変換装置において、正極側
アームおよび負極側アーム共に、相アームを構成する高
速スイッチング素子および高速ダイオードは、平型素子
であり、さらに高速スイッチング素子と対応する高速ダ
イオードの１組毎にスタックを構成し、互いに隣り合う
スタック内の高速スイッチング素子とは幅広の平板導体
で接続して、一方端の第１番目の高速スイッチング素子
から第Ｎ番目の高速スイッチング素子を多直列接続し、
前記主回路導体は、幅広の平板導体である。

【００６５】従って、請求項６の発明の半導体電力変換
装置においては、多直列に接続される高速スイッチング
素子と高速ダイオードは、平型素子であり、高速スイッ
チング素子と対応する逆並列の高速ダイオードの１組毎
にスタックを構成し、互いに隣り合うスタック内の高速
スイッチング素子とは幅広の平板導体で接続しているこ
とにより、高速スイッチング素子と対応する逆並列の高
速ダイオードの１組毎にスタック構成された時の、高電
圧化した主回路のインダクタンスを低減し、転流時の高
い電流変化率（ｄｉ／ｄｔ）と主回路の浮遊インダクタ
ンスとにより生じるサージ過電圧の発生を抑え、これに
伴って生じるスナバ損失を低減させて、高効率化、高性
能化を図ることができる。

【００６６】また、請求項７の発明では、上記請求項６
の発明の半導体電力変換装置において、正極側アームお
よび負極側アーム共に、相アームを構成する高速スイッ
チング素子および高速ダイオードは、平型素子であり、
さらに１個の高速スイッチング素子毎にスタックを構成
し、互いに隣り合うスタック内の高速スイッチング素子
とは幅広の平板導体で接続して、一方端の第１番目の高
速スイッチング素子から第Ｎ番目の高速スイッチング素
子を多直列接続し、さらに幅広の平板導体を用いて、第
１番目から第Ｎ番目の高速スイッチング素子のスタック
に絶縁物を介して前記幅広の平板導体を一括してスタッ
キングする構成とし、上記同様に、第１番目の高速スイ
ッチング素子まで幅広の平板導体を一括してスタッキン
グして各高速スイッチング素子を通った電流経路の近く
をリカバリ電流が戻るように電流経路を構成している。

【００６７】従って、請求項７の発明の半導体電力変換
装置においては、第１番目から第Ｎ番目の高速スイッチ
ング素子のスタックに絶縁物を介して幅広の平板導体を
一括してスタッキングする構成として、同様にして、第
１番目の高速スイッチング素子まで幅広の平板導体を一
括してスタッキングして各高速スイッチング素子を通っ
た電流経路の近くをリカバリ電流が戻るように電流経路
を構成していることにより、上記請求項６の発明の場合
と同様の作用を奏するに加えて、互いに逆方向となる電
流との間隔が小さくなるため、主回路のインダクタンス
をより一層低減できるのに加えて、構造の小型化を図る
ことができる。

【００６８】

【００６９】

【００７０】一方、請求項３〜８の発明では、３相交流
の各相アームに対応する正極側アームおよび負極側アー
ムの一対のアームを、直流コンデンサ等の主回路要素を
収納した盤を介してほぼ対称に配置し、正極側アームお
よび負極側アームへの接続箇所を内側とし、当該アーム
に接続される直流回路導体と交流回路導体を幅広の平板
導体とし、各相アームの直流回路との合流導体まで、直
流回路導体および交流回路導体を互いに近接してほぼ平
行に配置し、直流回路の合流導体については、負極側と
正極側を互いに近接してほぼ平行に対向配置している。

【００７１】従って、請求項３〜８の発明の半導体電力
変換装置においては、転流時に発生する高い電流変化率
（ｄｉ／ｄｔ）のリカバリ電流が流れる全電流経路にお
いて、リカバリ電流の向きが互いに逆になり、且つ幅広
の平板導体で近接に平行配置していることにより、主回
路の浮遊インダクタンスを低減させることができ、転流
時の高い電流変化率と主回路の浮遊インダクタンスとに
より生じるサージ過電圧の発生を抑え、これに伴って生
じるスナバ損失を低減させて、高効率化、高性能化を図
ることができる。

【００７２】また、高速スイッチング素子の配置を前面
としても、インダクタンスの低減に影響がないため、保
守点検が容易な構造にすることができる。

【００７３】

【００７４】

【００７５】

【００７６】

【００７７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００７８】（第１の実施の形態）図１は、本実施の形
態による半導体電力変換装置の主回路構造の一例を示す
概念図であり、前記図２５乃至図３５と同一要素には同
一符号を付して示している。

【００７９】図１において、相アームが正極側アーム２
および負極側アーム３からなり、正極側アーム２および
負極側アーム３共に、自己消弧型の高速スイッチング素
子２０、この高速スイッチング素子２０とは逆並列に接
続される高速ダイオード１３、およびその周辺回路から
なるスイッチモジュール２３を、多直列（Ｎ個直列：Ｎ
≧１、本例では、直列数Ｎ＝３）に接続して、自励式の
半導体電力変換装置を構成している。

【００８０】また、正極側アーム２を構成する一方端の
第１番目のスイッチングモジュール２３−１から、これ
とは反対端の第Ｎ（Ｎ＝３）番目のスイッチングモジュ
ール２３−３に電流が流れた後、第１番目のスイッチン
グモジュール２３−１の直近に戻るように、正極側アー
ム２に対応する図示２点鎖線の部分を正極側主回路導体
２１を用いて、第１番目のスイッチングモジュール２３
−１から第３番目のスイッチングモジュール２３−３ま
でそれぞれ近接して、電流経路を構成している。

【００８１】さらに、負極側アーム３についても、負極
側主回路導体２２を用いて、上記正極側アーム２の場合
と同様に構成している。

【００８２】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【００８３】図１において、Ｒ相アーム４について、転
流時のスイッチングサージは、図中の斜線で示した転流
回路ループの主回路浮遊インダクタンスによって発生す
るが、転流時の高い電流変化率（ｄｉ／ｄｔ）の電流
が、第１番目のスイッチングモジュール２３−１から第
３番目のスイッチングモジュール２３−３を流れた後、
第１番目のスイッチングモジュール２３−１の直近に戻
るように、負極側主回路導体２２を用いて、第１番目の
スイッチングモジュール２３−１から第３番目のスイッ
チングモジュール２３−３に近接して電流経路を構成し
ていることにより、スイッチングモジュール２３側の電
流による磁界と負極側主回路導体２２側を流れる磁界と
が相殺される。

【００８４】この場合、当然のことながら、その他の部
分の正極側主回路導体２１と負極側主回路導体２２は対
向配置として、電流方向を互いに逆方向とさせ、図中の
斜線部分が最小となるように維持する。

【００８５】これにより、主回路インダクタンスＬを低
減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回
路の浮遊インダクタンスとにより生じるサージ過電圧の
発生を抑え、これに伴なって生じるスナバ損失を低減さ
せて、高効率化、高性能化を図ることができる。

【００８６】すなわち、転流時のオン側アームの高速ス
イッチング素子２０には、反対極側アームのダイオード
リカバリー電流分Ｉ_rrと電源電流Ｉが重畳するが、電源
電流Ｉには時間変化成分が殆どないことから、主回路イ
ンダクタンスＬによるサージ電圧はｄｉ_rr／ｄｔで決ま
る。一方、この時反対極側アームでは、環流ダイオード
をリカバリー電流Ｉ_rrが流れ、ｄｉ_rr／ｄｔと主回路イ
ンダクタンスＬにてサージ電圧が発生するが、ここでも
第１番目の高速スイッチング素子２０から第Ｎ番目の高
速スイッチング素子２０に近接するようにして、第１番
目の高速スイッチング素子２０の直近に戻るように電流
経路を構成していることにより、高速スイッチング素子
２０側の電流による磁界と主回路導体側を流れる磁界と
が相殺され、主回路インダクタンスＬを低減して、転流
時の高い電流変化率（ｄｉ／ｄｔ）と主回路の浮遊イン
ダクタンスとにより生じるサージ過電圧の発生を抑え、
これに伴なって生じるスナバ損失を低減させて、高効率
化、高性能化を図ることができる。

【００８７】上述したように、本実施の形態では、比較
的簡単な構造としながら、主回路インダクタンスＬを低
減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回
路の浮遊インダクタンスとにより生じるサージ過電圧の
発生を抑え、これに伴なって生じるスナバ損失の低減を
実現して、高効率でかつ高性能な半導体電力変換装置を
得ることが可能となる。

【００８８】（第２の実施の形態）図２乃至図４は、本
実施の形態による半導体電力変換装置の主回路構造の一
例を示す概念図であり、図２は正極側アーム２の高速ス
イッチング素子スタックおよび高速ダイオードスタック
の上面図、図３は図２の正面図、図４は図２のＡ−Ａ矢
視図をそれぞれ示し、前述と同一要素には同一符号を付
して示している。

【００８９】図２乃至図４において、正極側アーム２を
構成する多直列（４個直列：Ｎ＝４）に接続される自己
消弧型の高速スイッチング素子２０、およびこれと逆並
列に接続される高速ダイオード１３を、平型素子として
いる。

【００９０】また、抑えブロック５０、皿バネ５１、ス
タッド５２、座５３、冷却と導体を兼ねたヒートシンク
５４等で構成される高速スイッチング素子スタック５
５、および高速ダイオードスタック５６を構成し、高速
スイッチング素子スタック５５と高速ダイオードスタッ
ク５６とを、導体４６にて接続している。

【００９１】ここで、高速スイッチング素子スタック５
５は、高速スイッチングの電極の向きで、アノ一ド、カ
ソードを定める。また、高速スイッチング素子スタック
５５のカソード側は、幅広のカソード導体４４を用いて
電極として引き出す。さらに、アノ一ド側も、幅広のア
ノ一ド導体４３を用いて電極として引き出すが、高速ス
イッチング素子２０のそれぞれと近接するように配置し
て、高速スイッチング素子スタック５５のカソード端に
戻るように配置し、最終的にはカソード導体４４とは近
接して平行に対向配置している。

【００９２】一方、高速ダイオードスタック５６は、高
速ダイオード１３の電極の向きで、カソード、アノ一ド
を定める。また、高速ダイオードスタック５６のアノ一
ド側は、図４に示すように導体４６ａで高速スイッチン
グ素子スタック５５と接続している。さらに、カソード
側は、幅広の導体４７を用いて電極として引き出すが、
高速ダイオード素子１３のそれぞれと近接するように配
置して、高速ダイオードスタック５６のアノ一ド端に戻
るように配置し、そこから導体４５を用いて、最終的に
は高速スイッチング素子スタック５５のアノ一ド導体４
４と接続している。このように、負極側アーム３につい
ても同様に構成している。

【００９３】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て、図５を用いて説明する。

【００９４】なお、図５は正極側アーム２および負極側
アーム３における転流時の状態を示す図であり、図５
（Ａ）は転流前、図５（Ｂ）は転流後である。

【００９５】図５（Ａ）に示すように、正極側アーム２
の高速ダイオード１３を流れていた電流Ｉは、負極側ア
ーム３の高速スイッチング素子２０のオンにより、図５
（Ｂ）に示すように転流する。

【００９６】この時、高速ダイオード１３には、リカバ
リー電流Ｉ_rrが図示のように流れ、高いｄｉ_rr／ｄｔが
発生する。

【００９７】オン側アームの高速スイッチング素子２０
では、反対側アームのダイオードリカバリー電流分Ｉ_rr
と電源電流Ｉとが重畳するが、電源電流Ｉには時間変化
成分が殆ど無いため、主回路インダクタンスＬによるサ
ージ電圧は、ｄｉ_rr／ｄｔのみに影響される。

【００９８】すなわち、正極側アーム２の高速ダイオー
ド１３を流れるリカバリー電流経路と、負極側アーム３
を流れる高速スイッチング素子２０の電流経路とを含む
主回路浮遊インダクタンスによって、ｄｉｒｒ／ｄｔに
よるサージ電圧が、正極側アーム２の高速スイッチング
素子２０に負荷される。

【００９９】これにより、転流時の負極側アーム３の高
速スイッチング素子２０の電流経路では、ダイオードリ
カバリー電流ｉ_rrを重畳した高いｄｉ／ｄｔの電流が、
アノード導体４３、高速スイッチング素子スタック５
５、カソード導体４４の順に流れる。

【０１００】この時、高速スイッチング素子２０を流れ
る電流と、アノード導体４３を流れる電流とは互いに逆
方向であるため、磁束が打ち消し合って、この部分の浮
遊インダクタンスが低減される。

【０１０１】一方、正極側アーム２では、高いｄｉ／ｄ
ｔのダイオードリカバリー電流が、アノード導体４３、
導体４５、導体４７、高速ダイオードスタック５６、導
体４６ａ、カソード導体４４の順に流れる。

【０１０２】この時、高速ダイオード１３を流れる電流
と、導体４７を流れる電流とは互いに逆方向であるた
め、磁束が打ち消し合って、この部分の浮遊インダクタ
ンスも低減される。

【０１０３】このようにして、転流時の高いｄｉ／ｄｔ
と主回路の浮遊インダクタンスとにより生じるサージ過
電圧の発生を抑えることができる。

【０１０４】上述したように、本実施の形態では、比較
的簡単な構造としながら、高速スイッチング素子２０の
多直列接続で高電圧化した主回路のインダクタンスＬを
低減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主
回路の浮遊インダクタンスとにより生じるサージ過電圧
の発生を抑え、これに伴なって生じるスナバ損失の低減
を実現して、高効率でかつ高性能な半導体電力変換装置
を得ることが可能となる。

【０１０５】（第３の実施の形態）図６乃至図８は、本
実施の形態による半導体電力変換装置の主回路構造の一
例を示す概念図であり、図６は正極側アーム２の高速ス
イッチング素子と高速ダイオードの一括スタックの上面
図、図７は図６の正面図、図８は図６のＡ−Ａ矢視図を
それぞれ示し、前述と同一要素には同一符号を付して示
している。

【０１０６】図６乃至図８において、正極側アーム２を
構成する多直列（３個直列：Ｎ＝３）に接続される自己
消弧型の高速スイッチング素子２０、およびこれと逆並
列に接続される高速ダイオード１３を、平型素子として
いる。

【０１０７】また、抑えブロック５０、皿バネ５１、ス
タッド５２、座５３、冷却と導体を兼ねたヒートシンク
５４、絶縁スペーサ５８、つなぎ導体５９により、高速
ダイオード１３を高速スイッチング素子２０とは逆並列
となるように接続し、つなぎ導体６０により高速スイッ
チング素子２０が多直列となるように接続している。こ
れにより、高速スイッチング素子２０および高速ダイオ
ード１３が、一つのスタックで構成された多直列の正極
側アーム主回路のスタック５７を形成している。

【０１０８】一方、スタック５７のカソード導体４４
は、スタック５７のカソード側端に位置する高速スイッ
チング素子２０のカソード側と接続するように導体を兼
ねたヒートシンク５４と接続し、電極として引き出して
いる。

【０１０９】また、スタック５７のアノード導体４３
は、スタック５７のアノード側端に位置する高速スイッ
チング素子２０のアノード側と接続するように導体を兼
ねたヒートシンク５４と接続し、電極として引き出して
いる。

【０１１０】この時、つなぎ導体５９，６０、アノード
導体４３、カソード導体４４は、高速スイッチング素子
２０、高速ダイオード１３のそれぞれと近接するように
配置し、つなぎ導体５９または６０とカソード導体４４
は、近接して平行に配置している。

【０１１１】また、カソード導体４４とアノード導体４
３も、対向させ近接して平行に配置している。

【０１１２】なお、この時の空間距離は、絶縁協調によ
り決定されるが、必要により絶縁板を介在させたバリヤ
絶縁や、アノード導体４３、カソード導体４４、つなぎ
導体５９、つなぎ導体６０にエポキシコーティングする
ことにより、この空間を狭めるようにしている。

【０１１３】このようにして、負極側アーム３について
も同様に構成している。

【０１１４】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１１５】高速スイッチング素子２０と高速ダイオー
ド１３と導体を兼ねたヒートシンク５４と絶縁スペーサ
５８と高速スイッチング素子２９および高速ダイオード
１３が逆並列となるように接続するためのつなぎ導体５
９とからなる積層部品をＮ組直列に組み、これらを一括
でスタッキングして構成していることにより、前述した
第２の実施の形態の場合と同様の作用を奏する、すなわ
ち高速スイッチング素子２０と対応する逆並列の高速ダ
イオード１３の１組毎にスタック構成された時の、高電
圧化した主回路のインダクタンスを低減し、転流時の高
い電流変化率（ｄｉ／ｄｔ）と主回路の浮遊インダクタ
ンスとにより生じるサージ過電圧の発生を抑え、これに
伴なって生じるスナバ損失を低減させて、高効率化、高
性能化を図ることができる。

【０１１６】さらに、これに加えて、高速スイッチング
素子２０と高速ダイオード１３を１本のスタックとする
ことができ、装置の小型化、部品点数の削減を図ること
ができる。

【０１１７】上述したように、本実施の形態では、比較
的簡単な構造としながら、高速スイッチング素子２０の
多直列接続で高電圧化した主回路のインダクタンスＬを
低減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主
回路の浮遊インダクタンスとにより生じるサージ過電圧
の発生を抑え、これに伴なって生じるスナバ損失の低減
を実現して、高効率でかつ高性能な半導体電力変換装置
を得ることが可能となる。

【０１１８】さらに、高速スイッチング素子２０と高速
ダイオード１３を１本のスタックとして、装置の小型
化、部品点数の削減を図ることが可能となる。

【０１１９】（第４の実施の形態）図９乃至図１１は、
本実施の形態による半導体電力変換装置の主回路構造の
一例を示す概念図であり、図９は正極側アーム２の正面
図、図１０は図９のＡ−Ａ矢視図、図１１は図９のＢ−
Ｂ矢視図をそれぞれ示し、前述と同一要素には同一符号
を付して示している。

【０１２０】図９乃至図１１において、正極側アーム２
を構成する多直列（３個直列：Ｎ＝３）に接続される自
己消弧型の高速スイッチング素子２０、およびこれと逆
並列に接続される高速ダイオード１３を、平型素子とし
ている。

【０１２１】また、抑えブロック５０、皿バネ５１、ス
タッド５２、座５３、冷却と導体を兼ねたヒートシンク
５４、絶縁スペーサ５８、つなぎ導体５９により、高速
ダイオード１３を高速スイッチング素子２０とは逆並列
となるように接続し、つなぎ導体６０，６２により高速
スイッチング素子２０が多直列となるように、隣接スタ
ック６１の高速スイッチング素子２０のヒートシンク５
４に設けられた接続端子に接続している。

【０１２２】これにより、高速スイッチング素子２０お
よび高速ダイオード１３を、１組毎にスタック構成した
多直列の正極側アーム主回路のスタック６１を形成して
いる。

【０１２３】一方、スタック６１のカソード導体４４
は、スタック６１のカソード側端に位置する高速スイッ
チング素子２０のカソード側と接続するように導体を兼
ねたヒートシンク５４と接続し、電極として引き出して
いる。

【０１２４】また、スタック６１のアノード導体４３
は、スタック６１のアノード側端に位置する高速スイッ
チング素子２０のアノード側と接続するように導体を兼
ねたヒートシンク５４と接続し、電極として引き出して
いる。

【０１２５】この時、つなぎ導体５９，６０は、高速ス
イッチング素子２０、高速ダイオード１３のそれぞれと
近接するように配置し、アノード導体４３、つなぎ導体
６２とカソード導体４４とは、対向させ近接して平行に
配置している。

【０１２６】なお、この時の空間距離は、絶縁協調によ
り決定されるが、必要により絶縁板を介在させたバリヤ
絶縁や、アノード導体４３、カソード導体４４、つなぎ
導体５９、つなぎ導体６０にエポキシコーティングする
ことにより、この空間を狭めるようにしている。

【０１２７】このようにして、負極側アーム３について
も同様に構成している。

【０１２８】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１２９】多直列に接続される高速スイッチング素子
２０と高速ダイオード１３を平型素子とし、高速スイッ
チング素子２０と対応する逆並列の高速ダイオード１３
の１組毎にスタックを構成し、互いに隣り合うスタック
６１内の高速スイッチング素子２０とは幅広のつなぎ導
体６０，６２で接続していることにより、前述した第２
の実施の形態の場合と同様の作用を奏する、すなわち高
速スイッチング素子２０と対応する逆並列の高速ダイオ
ード１３の１組毎にスタック構成された時の、高電圧化
した主回路のインダクタンスを低減し、転流時の高い電
流変化率（ｄｉ／ｄｔ）と主回路の浮遊インダクタンス
とにより生じるサージ過電圧の発生を抑え、これに伴な
って生じるスナバ損失を低減させて、高効率化、高性能
化を図ることができる。

【０１３０】上述したように、本実施の形態では、比較
的簡単な構造としながら、高速スイッチング素子２０の
多直列接続で高電圧化した主回路のインダクタンスＬを
低減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主
回路の浮遊インダクタンスとにより生じるサージ過電圧
の発生を抑え、これに伴なって生じるスナバ損失の低減
を実現して、高効率でかつ高性能な半導体電力変換装置
を得ることが可能となる。

【０１３１】（第５の実施の形態）図１２および図１３
は、本実施の形態による半導体電力変換装置の主回路構
造の一例を示す概念図であり、図１２は正極側アーム２
の正面図、図１３は図１２のＡ−Ａ矢視図をそれぞれ示
し、前記図９乃至図１１と同一要素には同一符号を付し
てその説明を省略し、ここでは異なる部分についてのみ
述べる。

【０１３２】すなわち、図１２および図１３において、
前述した第４の実施の形態の場合と異なるのは、１組毎
のスタック６３の中に、絶縁スペーサ５８を介して導体
６４を設ける構成としている点である。

【０１３３】これにより、アノード導体４３とつなぎ導
体６０を、つなぎ導体６５と導体６４とカソード導体４
４を対向するように近接して平行に配置している。

【０１３４】なお、この時の空間距離は、絶縁協調によ
り決定されるが、必要により絶縁板を介在させたバリヤ
絶縁や、アノード導体４３、カソード導体４４、つなぎ
導体５９、つなぎ導体６０にエポキシコーティングする
ことにより、この空間を狭めるようにしている。

【０１３５】このようにして、負極側アーム３について
も同様に構成している。

【０１３６】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１３７】１組毎のスタック６３の中に、絶縁スペー
サ５８を介して導体６４を設けていることにより、前述
した第２の実施の形態の場合と同様の作用を奏する、す
なわち高速スイッチング素子２０と対応する逆並列の高
速ダイオード１３の１組毎にスタック構成された時の、
高電圧化した主回路のインダクタンスを低減し、転流時
の高い電流変化率（ｄｉ／ｄｔ）と主回路の浮遊インダ
クタンスとにより生じるサージ過電圧の発生を抑え、こ
れに伴なって生じるスナバ損失を低減させて、高効率
化、高性能化を図ることができる。

【０１３８】さらに、これに加えて、正面側の導体配線
を無くし、スタック６３の中およびスタック６３の両側
につなぎ導体６５を設けていることにより、互いに逆方
向となる電流との間隔が小さくなるため、主回路のイン
ダクタンスをより一層低減できると共に、スペースを広
く使えるため、構造の小型化を図ることができる。

【０１３９】上述したように、本実施の形態では、比較
的簡単な構造としながら、高速スイッチング素子２０の
多直列接続で高電圧化した主回路のインダクタンスＬを
低減して、転流時の高い電流変化率（ｄｉ／ｄｔ）と主
回路の浮遊インダクタンスとにより生じるサージ過電圧
の発生を抑え、これに伴なって生じるスナバ損失の低減
を実現して、高効率でかつ高性能な半導体電力変換装置
を得ることが可能となる。

【０１４０】さらに、主回路のインダクタンスをより一
層低減することができると共に、スペースを広く使っ
て、構造の小型化を図ることが可能となる。

【０１４１】（第６の実施の形態）図１４乃至図１６
は、本実施の形態による半導体電力変換装置の主回路構
造の一例を示す概念図であり、図１４は正極側アーム２
と負極側アーム３の高速スイッチング素子スタックおよ
び高速ダイオードスタックの上面図、図１５は図１４の
正面図、図１６は図１４のＡ−Ａ矢視図をそれぞれ示
し、前述と同一要素には同一符号を付して示している。

【０１４２】図１４乃至図１６において、正極側アーム
２と負極側アーム３を構成する多直列（４個直列：Ｎ＝
４）に接続される２×Ｎ個の自己消弧型の高速スイッチ
ング素子２０、およびこれと逆並列に接続される２×Ｎ
個の高速ダイオード１３を、平型素子としている。

【０１４３】また、抑えブロック５０、皿バネ５１、ス
タッド５２、座５３、冷却と導体を兼ねたヒートシンク
５４等で構成される高速スイッチング素子スタック５５
と高速ダイオードスタック５６を構成し、高速スイッチ
ング素子スタック５５と高速ダイオードスタック５６と
を、導体４６にて接続している。

【０１４４】ここで、高速スイッチング素子スタック５
５は、高速スイッチングの電極の向きで、アノード、カ
ソードと定める。また、高速スイッチング素子スタック
５５のカソード側は、幅広のである直流正極導体６７を
用いて電極として引き出している。さらに、アノード側
も、幅広のである直流負極導体６８を用いて電極として
引き出すが、高速スイッチング素子２０のそれぞれと近
接するように配置して、どちらも高速スイッチング素子
スタック５５の中央に戻るように配置している。

【０１４５】また、高速スイッチング素子スタック５５
の中央部、すなわち前述した図５の点Ｒに相当する端子
として、交流入力電源導体６６を設けている。

【０１４６】一方、高速ダイオードスタック５６は、高
速ダイオード１３の電極の向きで、カソード、アノード
を定める。また、高速スイッチング素子スタック５５と
高速ダイオードスタック５６は、図１６に示すように導
体４６にて導体を兼ねたヒートシンク５４と接続し、高
速スイッチング素子２０に対して、高速ダイオード１３
が逆並列となるようにしている。

【０１４７】一方、カソード側は幅広の導体である直流
負極導体７０を用い、アノード側は幅広の導体である直
流正極導体６９を用いて、それぞれ電極として引き出
し、高速ダイオード１３のそれぞれと近接するようにし
て、高速ダイオードスタック５６の中央に戻るように配
置し、さらに平面が対向するように配置されたつなぎ導
体７１，７２を用いて、直流正極導体６７，直流負極導
体６８にそれぞれ接続している。

【０１４８】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１４９】本実施の形態の半導体電力変換装置におい
ては、前述した第２または第３の実施の形態の場合と同
様の作用を奏する、すなわち高速スイッチング素子２０
と対応する逆並列の高速ダイオード１３の１組毎にスタ
ック構成された時の、高電圧化した主回路のインダクタ
ンスを低減し、転流時の高い電流変化率（ｄｉ／ｄｔ）
と主回路の浮遊インダクタンスとにより生じるサージ過
電圧の発生を抑え、これに伴なって生じるスナバ損失を
低減させて、高効率化、高性能化を図ることができると
共に、高速スイッチング素子２０と高速ダイオード１３
を１本のスタックとして、装置の小型化、部品点数の削
減を図ることができる。

【０１５０】さらに、これに加えて、正極側アーム２お
よび負極側アーム３の両アームを一括スタックとしてい
ることにより、より一層の装置の小型化を図ることがで
きる。

【０１５１】上述したように、本実施の形態では、高速
スイッチング素子２０と対応する逆並列の高速ダイオー
ド１３の１組毎にスタック構成された時の、高電圧化し
た主回路のインダクタンスを低減し、転流時の高い電流
変化率（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスと
により生じるサージ過電圧の発生を抑え、これに伴なっ
て生じるスナバ損失を低減させて、高効率化、高性能化
を図ることができると共に、高速スイッチング素子２０
と高速ダイオード１３を１本のスタックとして、装置の
小型化、部品点数の削減を図ることが可能となる。

【０１５２】さらに、これに加えて、正極側アーム２お
よび負極側アーム３の両アームを一括スタックとして、
より一層の装置の小型化を図ることが可能となる。

【０１５３】（第７の実施の形態）図１７乃至図２０
は、本実施の形態による半導体電力変換装置の主回路構
造の一例を示す概念図であり、図１７は半導体電力変換
装置の上面図、図１８は図１７のＡ−Ａ矢視図、図１９
は図１７のＢ−Ｂ矢視図、図２０は図１７のＣ−Ｃ矢視
図をそれぞれ示し、前述と同一要素には同一符号を付し
て示している。

【０１５４】図１７乃至図２０において、半導体電力変
換装置７８は、多直列の負極側アーム３を、前記図２乃
至図４で示した高速スイッチング素子スタック５５、高
速ダイオードスタック５６で構成し、および多直列の正
極側アーム２を、同様に高速スイッチング素子スタック
５５、高速ダイオードスタック５６で構成して、それぞ
れベース７６上に載置されたステージ７４に搭載し、碍
子７７によって各ステージ７４間の絶縁強調をとるよう
にしている。

【０１５５】また、主回路の直流コンデンサ９を、中央
の盤７５に設置している。通常、直流コンデンサ−９は
並列されるため、つなぎ導体４０により並列接続する
が、ここでも電流の向きが逆で、つなぎ導体４０が平面
対向する配置としている。

【０１５６】一方、３相交流の各相アームに対応する正
極側アーム２と負極側アーム３の一対のアームを、図示
のように直流コンデンサ９等の主回路要素を収納した盤
７５を介して対称に、かつ上下方向に積み上げた構成と
し、正極側アーム２と負極側アーム３との接続箇所をそ
れぞれ盤７５側に設け、さらに正極側主回路導体２１、
負極側主回路導体２２、正極側接続導体４１、負極側接
続導体４２、アーム間導体２５、交流導体２６を幅広の
平板導体としている。

【０１５７】ここで、アームに接続される正極側主回路
導体２１、負極側主回路導体２２とは、正極側接続導体
４１、負極側接続導体４２にて接続し、交流回路のアー
ム間導体２５と正極側接続導体４１、負極側接続導体４
２とは、各相アームの正極側主回路導体２１、負極側主
回路導体２２との接続まで、近接して平行に配置し、ま
た直流回路の正極側主回路導体２１、負極側主回路導体
２２も、近接して平行に対向するように配置している。

【０１５８】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１５９】転流時に発生する高い電流変化率（ｄｉ／
ｄｔ）の電流が流れる全電流経路において、電流の向き
が互いに逆方向になり、かつ幅広の平板導体２１，２
２，４１，４２，２５，２６で近接に平行配置している
ことにより、前述した第１乃至第６の実施の形態の場合
と同様の作用を奏する、すなわち主回路の浮遊インダク
タンスを低減させることができ、転流時の高い電流変化
率（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスとによ
り生じるサージ過電圧の発生を抑え、これに伴なって生
じるスナバ損失を低減させて、高効率化、高性能化を図
ることができる。さらに、これに加えて、高速スイッチ
ング素子２０の配置を前面としても、主回路インダクタ
ンスの低減に影響がないため、保守点検が容易な構造に
することができる。

【０１６０】上述したように、本実施の形態では、主回
路のインダクタンスを低減し、転流時の高い電流変化率
（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスとにより
生じるサージ過電圧の発生を抑え、これに伴なって生じ
るスナバ損失を低減させて、高効率化、高性能化を図る
ことが可能となる。

【０１６１】さらに、これに加えて、装置としての保守
点検を装置前面側として、保守点検が容易な構造にする
ことが可能となる。

【０１６２】（第８の実施の形態）図２１および図２２
は、本実施の形態による半導体電力変換装置の主回路構
造の一例を示す概念図であり、図２１は半導体電力変換
装置の上面図、図２２は同じく側面図をそれぞれ示し、
前述と同一要素には同一符号を付して示している。図２
１および図２２において、半導体電力変換装置７８は、
多直列の負極側アーム３を、前記図２乃至図４で示した
高速スイッチング素子スタック５５、高速ダイオードス
タック５６で構成し、および多直列の正極側アーム２
を、同様に高速スイッチング素子スタック５５、高速ダ
イオードスタック５６で構成して、ステージ７４に搭載
し、碍子７７によって各ステージ７４間の絶縁強調をと
るようにしている。

【０１６３】また、主回路の直流コンデンサ９を、盤７
５内に設置している。通常、直流コンデンサ−９は並列
されるため、つなぎ導体４０により並列接続するが、こ
こでも前記図２０で示したように電流の向きが逆で、つ
なぎ導体４０が平面対向する配置としている。

【０１６４】一方、３相交流の各相アームに対応する正
極側アーム２と負極側アーム３の一対のアームを搭載し
たステージ７４が、左右対称で、水平面方向に配置した
構成とし、正極側アーム２と負極側アーム３への接続箇
所を内側とし、正極側主回路導体２１、負極側主回路導
体２２、正極側接続導体４１、負極側接続導体４２、ア
ーム間導体２５、交流導体２６を幅広の平板導体として
いる。

【０１６５】ここで、アームに接続される正極側主回路
導体２１、負極側主回路導体２２とは、正極側接続導体
４１、負極側接続導体４２にて接続し、交流回路のアー
ム間導体２５と正極側接続導体４１、負極側接続導体４
２とを近接して平行に配置し、また直流回路の正極側主
回路導体２１、負極側主回路導体２２も、近接して平行
に対向するように配置している。

【０１６６】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１６７】本実施の形態の半導体電力変換装置におい
ては、前述した第１乃至第６の実施の形態の場合と同様
の作用を奏する、すなわち主回路の浮遊インダクタンス
を低減させることができ、転流時の高い電流変化率（ｄ
ｉ／ｄｔ）と主回路の浮遊インダクタンスとにより生じ
るサージ過電圧の発生を抑え、これに伴なって生じるス
ナバ損失を低減させて、高効率化、高性能化を図ること
ができる。

【０１６８】さらに、これに加えて、直流コンデンサ９
等の主回路要素を、水平配置した正極側および負極側の
各アーム２および３の中央付近の下側に配置しているこ
とにより、最短配線によるインダクタンスの低減を容易
に実現することができる。

【０１６９】上述したように、本実施の形態では、主回
路のインダクタンスを低減し、転流時の高い電流変化率
（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスとにより
生じるサージ過電圧の発生を抑え、これに伴なって生じ
るスナバ損失を低減させて、高効率化、高性能化を図る
ことが可能となる。

【０１７０】さらに、これに加えて、最短接続によるイ
ンダクタンスの低減を容易に実現することが可能とな
る。

【０１７１】（第９の実施の形態）図２３および図２４
は、本実施の形態による半導体電力変換装置の主回路構
造の一例を示す概念図であり、図２３は半導体電力変換
装置の上面図、図２４は同じく側面図をそれぞれ示し、
前述と同一要素には同一符号を付して示している。図２
３および図２４において、半導体電力変換装置７８は、
多直列の負極側アーム３を、前記図２乃至図４で示した
高速スイッチング素子スタック５５、高速ダイオードス
タック５６で構成し、および多直列の正極側アーム２
を、同様に高速スイッチング素子スタック５５、高速ダ
イオードスタック５６で構成して、ステージ７４に搭載
し、碍子７７によって各ステージ７４間の絶縁強調をと
るようにしている。

【０１７２】また、主回路の直流コンデンサ９を、盤７
５内に設置している。通常、直流コンデンサ−９は並列
されるため、つなぎ導体４０により並列接続するが、こ
こでも前記図２０で示したように電流の向きが逆で、つ
なぎ導体４０が平面対向する配置としている。

【０１７３】一方、３相交流の各相アームに対応する正
極側アーム２と負極側アーム３の一対のアームを、対称
（図では前後方向に対称）で、上下方向に積み上げた構
成とし、正極側アーム２と負極側アーム３への接続箇所
を内側とし、正極側主回路導体２１、負極側主回路導体
２２、正極側接続導体４１、負極側接続導体４２、アー
ム間導体２５、交流導体２６を幅広の平板導体としてい
る。

【０１７４】ここで、アームに接続される正極側主回路
導体２１、負極側主回路導体２２とは、正極側接続導体
４１、負極側接続導体４２にて接続し、交流回路のアー
ム間導体２５と正極側接続導体４１、負極側接続導体４
２とを、各相アームの直流回路の正極側主回路導体２
１、負極側主回路導体２２に接続するまで近接して平行
に配置し、直流回路の正極側主回路導体２１、負極側主
回路導体２２も近接してして平行に対向するように配置
している。

【０１７５】次に、以上のように構成した主回路構造を
有する本実施の形態の半導体電力変換装置の作用につい
て説明する。

【０１７６】正極側および負極側の各アーム２および３
を、直流コンデンサ９等の主回路要素を収納した盤７５
の上方向にほぼ対称に配置していることにより、前述し
た第７の実施の形態の場合と同様の作用を奏する、すな
わち主回路の浮遊インダクタンスを低減させることがで
き、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回路の
浮遊インダクタンスとにより生じるサージ過電圧の発生
を抑え、これに伴なって生じるスナバ損失を低減させ
て、高効率化、高性能化を図ることができると共に、高
速スイッチング素子の配置を前面としても、インダクタ
ンスの低減に影響がないため、保守点検が容易な構造に
することができる。

【０１７７】さらに、これに加えて、据え付け面積の最
小化を実現することができる。

【０１７８】上述したように、本実施の形態では、主回
路のインダクタンスを低減し、転流時の高い電流変化率
（ｄｉ／ｄｔ）と主回路の浮遊インダクタンスとにより
生じるサージ過電圧の発生を抑え、これに伴なって生じ
るスナバ損失を低減させて、高効率化、高性能化を図る
ことが可能となる。

【０１７９】また、装置としての保守点検を装置前面側
として、保守点検が容易な構造にすることが可能とな
る。

【０１８０】さらに、これに加えて、据え付け面積の最
小化を実現することが可能となる。

【０１８１】

【発明の効果】以上説明したように、本発明の半導体電
力変換装置によれば、主回路インダクタンスを低減し
て、転流時の高い電流変化率（ｄｉ／ｄｔ）と主回路導
体の浮遊インダクタンスとにより生じるサージ過電圧の
発生を抑え、これに伴なって生じるスナバ損失の低減を
実現することが可能となる。

【０１８２】特に、上述の効果に加えて、特に請求項
２，５，８の発明の半導体電力変換装置によれば、高速
スイッチング素子と高速ダイオードを１本のスタックと
して、装置の小型化、部品点数の削減を図ることが可能
となる。

【０１８３】また、請求項７の発明の半導体電力変換装
置によれば、主回路のインダクタンスをより一層低減す
ることができると共に、構造の小型化を図ることが可能
となる。

【０１８４】さらに、請求項１，２，８の発明の半導体
電力変換装置によれば、正極側および負極側の両極アー
ムを一括スタックとして、主回路のインダクタンスをよ
り一層低減することができると共に、構造の小型化を図
ることが可能となる。

【０１８５】一方、請求項３〜８の発明の半導体電力変
換装置によれば、保守点検が容易な構造にすることが可
能となる。

【０１８６】

【０１８７】

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体電力変
換装置の主回路構造の一例を示す概念図。

【図２】本発明の第２の実施の形態による半導体電力変
換装置の主回路構造における高速スイッチング素子スタ
ックおよび高速ダイオードスタックの一例を示す上面
図。

【図３】本発明の第２の実施の形態による半導体電力変
換装置の主回路構造における高速スイッチング素子スタ
ックおよび高速ダイオードスタックの一例を示す正面
図。

【図４】図２のＡ−Ａ矢視図。

【図５】同第２の実施の形態による半導体電力変換装置
の作用および効果を説明するための図。

【図６】本発明の第３の実施の形態による半導体電力変
換装置の主回路構造における高速スイッチング素子スタ
ックおよび高速ダイオードスタックの一例を示す上面
図。

【図７】本発明の第３の実施の形態による半導体電力変
換装置の主回路構造における高速スイッチング素子スタ
ックおよび高速ダイオードスタックの一例を示す正面
図。

【図８】図６のＡ−Ａ矢視図。

【図９】本発明の第４の実施の形態による半導体電力変
換装置の主回路構造における正極側アームの一例を示す
正面図。

【図１０】図９のＡ−Ａ矢視図。

【図１１】図９のＢ−Ｂ矢視図。

【図１２】本発明の第５の実施の形態による半導体電力
変換装置の主回路構造における正極側アームの一例を示
す正面図。

【図１３】図１２のＡ−Ａ矢視図。

【図１４】本発明の第６の実施の形態による半導体電力
変換装置の主回路構造における高速スイッチング素子ス
タックおよび高速ダイオードスタックの一例を示す上面
図。

【図１５】本発明の第６の実施の形態による半導体電力
変換装置の主回路構造における高速スイッチング素子ス
タックおよび高速ダイオードスタックの一例を示す正面
図。

【図１６】図１４のＡ−Ａ矢視図。

【図１７】本発明の第７の実施の形態による半導体電力
変換装置の一例を示す上面図。

【図１８】図１７のＡ−Ａ矢視図。

【図１９】図１７のＢ−Ｂ矢視図。

【図２０】図１７のＣ−Ｃ矢視図。

【図２１】本発明の第８の実施の形態による半導体電力
変換装置の一例を示す上面図。

【図２２】本発明の第８の実施の形態による半導体電力
変換装置の一例を示す側面図。

【図２３】本発明の第９の実施の形態による半導体電力
変換装置の一例を示す上面図。

【図２４】本発明の第９の実施の形態による半導体電力
変換装置の一例を示す側面図。

【図２５】従来の電圧型半導体電力変換装置の主回路構
造の一例を示す図。

【図２６】図２５における一対の上下アーム（正極側ア
ーム２および負極側アーム３）の構成例を示す回路図。

【図２７】図２５における一対の上下アーム（正極側ア
ーム２および負極側アーム３）の１相分のみの主回路構
成を示す回路図。

【図２８】従来の電圧型半導体電力変換装置における作
用を説明するための波形図。

【図２９】従来の電圧型半導体電力変換装置における作
用を説明するための波形図。

【図３０】従来一般的になされている浮遊インダクタン
スの最小化構造の一例を示す概念図。

【図３１】図３０の設計意図を反映させた、図２５の主
回路に対する理想的構造の一例を示す概念図。

【図３２】高速スイッチング素子（ＧＴＯ）を多直列し
て高電圧化したアームでの一例を示す回路図。

【図３３】高速スイッチング素子（ＧＴＯ）を多直列し
て高電圧化したアームでの一例を示す回路図。

【図３４】高速スイッチング素子（ＧＴＯ）を多直列し
て高電圧化したアームでの一例を示す回路図。

【図３５】図３２の概念構造図。

【符号の説明】

１…系統電源、 ２…正極側アーム、 ３…負極側アーム、 ４…Ｒ相アーム、 ５…Ｓ相アーム、 ６…Ｔ相アーム、 ９…直流コンデンサ、 １０…正極側直流端子、 １１…負極側直流端子、 １２…系統電源接続端子、 １３…高速ダイオード、 １４…スナバダイオード、 １５…スナバコンデンサ、 １６…スナバ抵抗、 １７…アノードリアクトル、 １８…リセットダイオード、 １９…スナバコンデンサ、 ２０…高速スイッチング素子、 ２１…正極側主回路導体、 ２２…負極側主回路導体、 ２３…スイッチモジュール、 ２４…全電流経路、 ２５…アーム間導体、 ２６…交流導体、 ２９…ゲート回路、 ３０…スナバ回路、 ３１…環流ダイオードスタック、 ３２…ＧＴＯスタック、 ３３…ダイオードスタック、 ３４…ゲートリード、 ４０…接続導体、 ４１…正極側接続導体、 ４２…負極側接続導体、 ４３…アノード導体、 ４４…カソード導体、 ４５…導体、 ４６…導体、 ４７…導体、 ５０…抑えブロック、 ５２…皿バネ、 ５３…スタッド、 ５４…座、 ５４…ヒートシンク、 ５５…高速スイッチング素子スタック、 ５６…高速ダイオードスタック、 ５７…高速スイッチング素子と高速ダイオードの一括ス
タック、 ５８…絶縁スペーサ、 ６１…スタック、 ６２…つなぎ導体、 ６３…スタック、 ６４…導体、 ６５…つなぎ導体、 ６６…交流入力電源導体、 ６７…直流正極導体、 ６８…直流負極導体。 ６９…直流正極導体、 ７０…直流負極導体、 ７２…つなぎ導体、 ７３…導体スペーサ、 ７４…ステージ、 ７５…盤、 ７６…ベース、 ７７…碍子、 ７８…半導体電力変換装置。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−322174（ＪＰ，Ａ) 特開 平７−147784（ＪＰ，Ａ) 特開 平６−261556（ＪＰ，Ａ) 特開 平７−163136（ＪＰ，Ａ) 特開 平７−236281（ＪＰ，Ａ) 特開 平６−38507（ＪＰ，Ａ) 実開 平４−70788（ＪＰ，Ｕ) 実開 昭63−77477（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 1/00 H02M 1/06 H02M 7/48 H02M 7/5387

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、さらにそれぞれＮ個の平型素子を
   一括してスタッキングして高速スイッチング素子スタッ
   クおよび高速ダイオードスタックを構成し、 前記高速スイッチング素子スタックおよび高速ダイオー
   ドスタック間を適当な導体で接続し、 前記主回路導体は、前記スタックの両外端に接続され
   て、当該スタックに近接しながら当該スタックの中央部
   付近に戻る幅広の平板導体であり、 前記スタックの中央部に接続される端子導体 を備えたこ
   とを特徴とする半導体電力変換装置。
2. 【請求項２】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、 前記高速スイッチング素子と高速ダイオードと導体を兼
   ねたヒートシンクと絶縁スペーサと前記高速スイッチン
   グ素子および高速ダイオードが逆並列となるように接続
   するための導体とからなる積層部品をＮ組直列に組み、
   さらにこれらを一括してスタッキングして構成し、 前記主回路導体は、前記スタックの両外端に接続され
   て、当該スタックに近接しながら当該スタックの中央部
   付近に戻る幅広の平板導体であり、 前記スタックの中央部に接続される端子導体 を備えたこ
   とを特徴とする半導体電力変換装置。
3. 【請求項３】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 ３相交流の各相アームに対応する正極側アームおよび負
   極側アームの一対のアームを、直流コンデンサ等の主回
   路要素を収納した盤を介してほぼ対称に配置し、 前記正極側アームおよび負極側アームへの接続箇所を内
   側とし、当該アームに接続される直流回路導体と交流回
   路導体を幅広の平板導体とし、 前記各相アームの直流回路との合流導体まで、前記直流
   回路導体および交流回路導体を互いに近接してほぼ平行
   に配置し、 前記直流回路の合流導体については、負極側と正極側を
   互いに近接してほぼ平行に対向配置したことを特徴とす
   る半導体電力変換装置。
4. 【請求項４】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、さらにそれぞれＮ個の平型素子を
   一括してスタッキングして高速スイッチング素子スタッ
   クおよび高速ダイオードスタックを構成し、 前記高速スイッチング素子スタックおよび高速ダイオー
   ドスタック間を適当な導体で接続し、 前記主回路導体は、幅広の平板導体であり、 ３相交流の各相アームに対応する正極側アームおよび負
   極側アームの一対のアームを、直流コンデンサ等の主回
   路要素を収納した盤を介してほぼ対称に配置し、 前記正極側アームおよび負極側アームへの接続箇所を内
   側とし、当該アームに接続される直流回路導体と交流回
   路導体を幅広の平板導体とし、 前記各相アームの直流回路との合流導体まで、前記直流
   回路導体および交流回路導体を互いに近接してほぼ平行
   に配置し、 前記直流回路の合流導体については、負極側と正極側を
   互いに近接してほぼ平行に対向配置したことを特徴とす
   る半導体電力変換装置。
5. 【請求項５】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、 前記高速スイッチング素子と高速ダイオードと導体を兼
   ねたヒートシンクと絶縁スペーサと前記高速スイッチン
   グ素子および高速ダイオードが逆並列となるように接続
   するための導体とからなる積層部品をＮ組直列に組み、
   さらにこれらを一括してスタッキングして構成し、 前記主回路導体は、幅広の平板導体であり、 ３相交流の各相アームに対応する正極側アームおよび負
   極側アームの一対のアームを、直流コンデンサ等の主回
   路要素を収納した盤を介してほぼ対称に配置し、 前記正極側アームおよび負極側アームへの接続箇所を内
   側とし、当該アームに接続される直流回路導体と交流回
   路導体を幅広の平板導体とし、 前記各相アームの直流回路との合流導体まで、前記直流
   回路導体および交流回路導体を互いに近接してほぼ平行
   に配置し、 前記直流回路の合流導体については、負極側と正極側を
   互いに近接してほぼ平行に対向配置したことを特徴とす
   る半導体電力変換装置。
6. 【請求項６】 相アームが正極側アームおよび負極側ア
   ームからなり、前記正極側アームおよび負極側アーム共
   に、自己消弧型の高速スイッチング素子および当該高速
   スイッチング素子とは逆並列に接続される高速ダイオー
   ドを、多直列（Ｎ個直列：Ｎ≧１）に接続して構成され
   る自励式の半導体電力変換装置において、 前記正極側アームおよび負極側アームを構成する各々の
   一方端の第１番目の高速スイッチング素子から、これと
   は反対端の第Ｎ番目の高速スイッチング素子に転流時の
   リカバリ電流が流れた後、前記リカバリ電流が前記第１
   番目の高速スイッチング素子の直近に戻るように、前記
   第Ｎ番目の高速スイッチング素子に一端が接続された主
   回路導体を前記第Ｎ番目から第１番目までの高速スイッ
   チング素子に近接させて電流経路を構成した主回路構造
   を有し、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、さらに前記高速スイッチング素子
   と対応する高速ダイオードの１組毎にスタックを構成
   し、 互いに隣り合うスタック内の高速スイッチング素子とは
   幅広の平板導体で接続して、前記一方端の第１番目の高
   速スイッチング素子から第Ｎ番目の高速スイッチング素
   子を多直列接続し、 前記主回路導体は、幅広の平板導体であり、 ３相交流の各相アームに対応する正極側アームおよび負
   極側アームの一対のアームを、直流コンデンサ等の主回
   路要素を収納した盤を介してほぼ対称に配置し、 前記正極側アームおよび負極側アームへの接続箇所を内
   側とし、当該アームに接続される直流回路導体と交流回
   路導体を幅広の平板導体とし、 前記各相アームの直流回路との合流導体まで、前記直流
   回路導体および交流回路導体を互いに近接してほぼ平行
   に配置し、 前記直流回路の合流導体については、負極側と正極側を
   互いに近接してほぼ平行に対向配置したことを特徴とす
   る半導体電力変換装置。
7. 【請求項７】 前記請求項６に記載の半導体電力変換装
   置において、 前記正極側アームおよび負極側アーム共に、相アームを
   構成する高速スイッチング素子および高速ダイオード
   は、平型素子であり、さらに１個の高速スイッチング素
   子毎にスタックを構成し、 互いに隣り合うスタック内の高速スイッチング素子とは
   幅広の平板導体で接続して、前記一方端の第１番目の高
   速スイッチング素子から第Ｎ番目の高速スイッ チング素子を多直列接続し、さらに幅広の平板導体を用
   いて、第１番目から第Ｎ番目の高速スイッチング素子の
   スタックに絶縁物を介して前記幅広の平板導体を一括し
   てスタッキングする構成とし、 前記同様に、第１番目の高速スイッチング素子まで幅広
   の平板導体を一括してスタッキングして各高速スイッチ
   ング素子を通った電流経路の近くをリカバリ電流が戻る
   ように電流経路を構成したことを特徴とする半導体電力
   変換装置。
8. 【請求項８】 前記請求項１または請求項２に記載の半
   導体電力変換装置において、 ３相交流の各相アームに対応する正極側アームおよび負
   極側アームの一対のアームを、直流コンデンサ等の主回
   路要素を収納した盤を介してほぼ対称に配置し、 前記正極側アームおよび負極側アームへの接続箇所を内
   側とし、当該アームに接続される直流回路導体と交流回
   路導体を幅広の平板導体とし、 前記各相アームの直流回路との合流導体まで、前記直流
   回路導体および交流回路導体を互いに近接してほぼ平行
   に配置し、 前記直流回路の合流導体については、負極側と正極側を
   互いに近接してほぼ平行に対向配置したことを特徴とす
   る半導体電力変換装置。