JP3409306B2 - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JP3409306B2 JP3409306B2 JP22054395A JP22054395A JP3409306B2 JP 3409306 B2 JP3409306 B2 JP 3409306B2 JP 22054395 A JP22054395 A JP 22054395A JP 22054395 A JP22054395 A JP 22054395A JP 3409306 B2 JP3409306 B2 JP 3409306B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- addresses
- cylinder
- head
- sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、複数のヘッドを制
御するために、論理アドレスから物理アドレスに変換す
るディスク制御装置に関する。
御するために、論理アドレスから物理アドレスに変換す
るディスク制御装置に関する。
【０００２】
【従来の技術】ディスクコントローラはＭＭＵ（memory
management unit）と呼ばれるアドレス変換回路を備
え、これにより論理アドレス（logical address）を物
理アドレス（physical address）に変換する。論理アド
レスは主記憶装置のアクセスに対応するアドレスであ
り、例えば、ホストコンピュータやメモリとアクセスす
る仮想的なディスクのアドレスを示す。物理アドレスは
実装されている記憶媒体のアドレスであり、例えば、実
際にフォーマットされたディスクのアドレスを示す。
management unit）と呼ばれるアドレス変換回路を備
え、これにより論理アドレス（logical address）を物
理アドレス（physical address）に変換する。論理アド
レスは主記憶装置のアクセスに対応するアドレスであ
り、例えば、ホストコンピュータやメモリとアクセスす
る仮想的なディスクのアドレスを示す。物理アドレスは
実装されている記憶媒体のアドレスであり、例えば、実
際にフォーマットされたディスクのアドレスを示す。
【０００３】記憶容量を増加させるために、複数のディ
スクを搭載した記憶装置では、複数のシリンダアドレス
と複数のセクタアドレスに加え、複数のヘッドアドレス
を有する。ここで、シリンダとは、各ヘッドが同時に位
置している複数トラックの単位をいう。従来、これらの
３種類のアドレスの優先順は、ヘッドの位置移動を少な
くするような順、即ち、セクタアドレス，ヘッドアドレ
ス，シリンダアドレスの順となっていた（特開平６４−
６２８８６号公報参照）。つまり、１つのファイルのデ
ータが１つのセクタアドレスを越える場合には次のヘッ
ドアドレス（次のディスク面）に継続し、更に、そのヘ
ッドアドレスを越える場合は次のトラックにヘッドを移
動させて、次のシリンダアドレスへと継続させていた。
スクを搭載した記憶装置では、複数のシリンダアドレス
と複数のセクタアドレスに加え、複数のヘッドアドレス
を有する。ここで、シリンダとは、各ヘッドが同時に位
置している複数トラックの単位をいう。従来、これらの
３種類のアドレスの優先順は、ヘッドの位置移動を少な
くするような順、即ち、セクタアドレス，ヘッドアドレ
ス，シリンダアドレスの順となっていた（特開平６４−
６２８８６号公報参照）。つまり、１つのファイルのデ
ータが１つのセクタアドレスを越える場合には次のヘッ
ドアドレス（次のディスク面）に継続し、更に、そのヘ
ッドアドレスを越える場合は次のトラックにヘッドを移
動させて、次のシリンダアドレスへと継続させていた。
【０００４】
【発明が解決しようとする課題】近年、ディスクの記録
密度が増加し、トラック間のピッチが小さくなった。特
に、ハードディスク装置においてはＭＲ（Magnetoresis
tive）ヘッドの採用や信号の再生技術ＰＲＭＬ（Partia
l Response Maximam Likelihood）の導入によりトラッ
ク間のピッチが急激に小さくなった。このために、工場
のサーボパターン作業で揃っていた同一シリンダ内のト
ラックが、情報をアクセスするときにはずれ易くなると
いう問題があった。このずれの原因にはアクチュエータ
を回転させる支点の傾き、ディスクの熱膨張、シャーシ
の温度やネジ締め付けによる変形等があり、特に、最下
位のヘッドのトラックと最上位のヘッドのトラックとは
ずれが生じ易かった。
密度が増加し、トラック間のピッチが小さくなった。特
に、ハードディスク装置においてはＭＲ（Magnetoresis
tive）ヘッドの採用や信号の再生技術ＰＲＭＬ（Partia
l Response Maximam Likelihood）の導入によりトラッ
ク間のピッチが急激に小さくなった。このために、工場
のサーボパターン作業で揃っていた同一シリンダ内のト
ラックが、情報をアクセスするときにはずれ易くなると
いう問題があった。このずれの原因にはアクチュエータ
を回転させる支点の傾き、ディスクの熱膨張、シャーシ
の温度やネジ締め付けによる変形等があり、特に、最下
位のヘッドのトラックと最上位のヘッドのトラックとは
ずれが生じ易かった。
【０００５】ヘッドのトラックがずれるとオフトラック
となり、補正が必要となる。正常なヘッド切替に要する
時間は約３ｍｓ、正常なトラック切替（シリンダ切替）
に要する時間は約３ｍｓであり、トラックの補正に要す
る時間は４ｍｓ〜２５ｍｓ程度である。
となり、補正が必要となる。正常なヘッド切替に要する
時間は約３ｍｓ、正常なトラック切替（シリンダ切替）
に要する時間は約３ｍｓであり、トラックの補正に要す
る時間は４ｍｓ〜２５ｍｓ程度である。
【０００６】従来のように、シリンダアドレスよりヘッ
ドアドレスを優先させる方法はヘッドの切替が多く、記
録密度が高いディスクではオフトラックを生じ易くな
り、アクセス時間が長くなるという問題があった。
ドアドレスを優先させる方法はヘッドの切替が多く、記
録密度が高いディスクではオフトラックを生じ易くな
り、アクセス時間が長くなるという問題があった。
【０００７】
【課題を解決するための手段】本発明のディスク制御装
置は、上記点に鑑みなされたもので、第１の特徴は、セ
クタアドレス，ヘッドアドレス，シリンダアドレスの優
先順に割り付けられた論理アドレスをセクタアドレス，
シリンダアドレス，ヘッドアドレスの優先順で物理アド
レスに変換するアドレス変換回路を備えたことであり、
第２の特徴は、物理アドレスのシリンダアドレスをセク
タアドレスが異なるゾーンに区分し、セクタアドレス，
ヘッドアドレス，シリンダアドレスの優先順位に割り付
けられた論理アドレスをセクタアドレス，シリンダアド
レス，ヘッドアドレス，ゾーンの優先順位で物理アドレ
スに変換するアドレス変換回路を備えたことであり、第
３の特徴は、ヘッドアドレスが奇数のときはシリンダア
ドレスを昇順としヘッドアドレスが偶数のときはシリン
ダアドレスを降順とする、あるいは、ヘッドアドレスが
偶数のときはシリンダアドレスを昇順としヘッドアドレ
スが奇数のときはシリンダアドレスを降順とするアドレ
ス変換回路を備えたことである。
置は、上記点に鑑みなされたもので、第１の特徴は、セ
クタアドレス，ヘッドアドレス，シリンダアドレスの優
先順に割り付けられた論理アドレスをセクタアドレス，
シリンダアドレス，ヘッドアドレスの優先順で物理アド
レスに変換するアドレス変換回路を備えたことであり、
第２の特徴は、物理アドレスのシリンダアドレスをセク
タアドレスが異なるゾーンに区分し、セクタアドレス，
ヘッドアドレス，シリンダアドレスの優先順位に割り付
けられた論理アドレスをセクタアドレス，シリンダアド
レス，ヘッドアドレス，ゾーンの優先順位で物理アドレ
スに変換するアドレス変換回路を備えたことであり、第
３の特徴は、ヘッドアドレスが奇数のときはシリンダア
ドレスを昇順としヘッドアドレスが偶数のときはシリン
ダアドレスを降順とする、あるいは、ヘッドアドレスが
偶数のときはシリンダアドレスを昇順としヘッドアドレ
スが奇数のときはシリンダアドレスを降順とするアドレ
ス変換回路を備えたことである。
【０００８】
【発明の実施の形態】本発明の実施例の形態を図に基づ
き説明する。図１は実施例の要部を示すブロック図であ
る。（１）はハードディスク装置であり、２枚のディス
ク（図２のＢ参照）を搭載する。（２）はホストコンピ
ュータであり、ハードディスク装置（１）の情報を読み
書きする。
き説明する。図１は実施例の要部を示すブロック図であ
る。（１）はハードディスク装置であり、２枚のディス
ク（図２のＢ参照）を搭載する。（２）はホストコンピ
ュータであり、ハードディスク装置（１）の情報を読み
書きする。
【０００９】（３）はスピンドルモータであり、２枚の
ディスクを回転させる。（４）はアクチュエータであ
り、少なくとも、ディスクの情報を読み書きする第１〜
第４ヘッド（５−１〜４）と、該ヘッドをディスクの半
径方向に移動させる、即ち、シリンダアドレスを変える
方向に移動させるＶＣＭ（ボイスコイルモータ）（６）
を有する。（７）はモータ制御回路であり、スピンドル
モータ（３）とＶＣＭ（６）の駆動を制御する。（８）
はヘッド切替回路であり、各ヘッドの接続を切り替え
る。
ディスクを回転させる。（４）はアクチュエータであ
り、少なくとも、ディスクの情報を読み書きする第１〜
第４ヘッド（５−１〜４）と、該ヘッドをディスクの半
径方向に移動させる、即ち、シリンダアドレスを変える
方向に移動させるＶＣＭ（ボイスコイルモータ）（６）
を有する。（７）はモータ制御回路であり、スピンドル
モータ（３）とＶＣＭ（６）の駆動を制御する。（８）
はヘッド切替回路であり、各ヘッドの接続を切り替え
る。
【００１０】（９）はハードディスクコントローラであ
り、アドレス変換回路（１０）を有し、ホストコンピュ
ータ（２）からのコマンドに基づき、モータ制御回路
（７）とヘッド切替回路（８）を制御する。アドレス変
換回路（１０）はホストコンピュータ（２）からの論理
アドレスをフォーマットされたディスクの物理アドレス
に変換する。（１１）はデータパスコントローラであ
り、ヘッド切替回路（８）とホストコンピュータ（２）
間の情報をハードディスクコントローラ（９）に基づき
中継する。
り、アドレス変換回路（１０）を有し、ホストコンピュ
ータ（２）からのコマンドに基づき、モータ制御回路
（７）とヘッド切替回路（８）を制御する。アドレス変
換回路（１０）はホストコンピュータ（２）からの論理
アドレスをフォーマットされたディスクの物理アドレス
に変換する。（１１）はデータパスコントローラであ
り、ヘッド切替回路（８）とホストコンピュータ（２）
間の情報をハードディスクコントローラ（９）に基づき
中継する。
【００１１】上記構成に於けるアドレス変換回路の動作
である論理アドレスと物理アドレスの変換について説明
する。尚、前述の如く、物理アドレスは実際にフォーマ
ットされたディスクとアクセスするアドレスである。論
理アドレスは物理アドレスが変わっても対応できるよう
に、例えば、ホストコンピュータ（２）に接続されるデ
ィスク装置を変えても良いように仮想的に設定されたア
ドレスであって、ホストコンピュータ（２）やハードデ
ィスク装置（１）内のメモリ（図示せず）とアクセスす
るアドレスである。
である論理アドレスと物理アドレスの変換について説明
する。尚、前述の如く、物理アドレスは実際にフォーマ
ットされたディスクとアクセスするアドレスである。論
理アドレスは物理アドレスが変わっても対応できるよう
に、例えば、ホストコンピュータ（２）に接続されるデ
ィスク装置を変えても良いように仮想的に設定されたア
ドレスであって、ホストコンピュータ（２）やハードデ
ィスク装置（１）内のメモリ（図示せず）とアクセスす
るアドレスである。
【００１２】本発明の第１の実施例について図に基づき
説明する。図２，図３に示す如く、論理アドレスは１０
個のヘッドを有し、ディスクは６０のセクタと４８０の
シリンダに記憶領域を区分されている。即ち、５枚のデ
ィスクは夫々４８０のトラックで区分されている。これ
に対し、物理アドレスは４個のヘッドを有し、セクタ数
は４０でシリンダ数は１８００である。このようにして
区分されるブロックの数は論理アドレス，物理アドレス
共に２８８０００個である。
説明する。図２，図３に示す如く、論理アドレスは１０
個のヘッドを有し、ディスクは６０のセクタと４８０の
シリンダに記憶領域を区分されている。即ち、５枚のデ
ィスクは夫々４８０のトラックで区分されている。これ
に対し、物理アドレスは４個のヘッドを有し、セクタ数
は４０でシリンダ数は１８００である。このようにして
区分されるブロックの数は論理アドレス，物理アドレス
共に２８８０００個である。
【００１３】図４は第１の実施例の論理アドレスと物理
アドレスの対照表であり、変換方法を示している。論理
アドレスはセクタアドレス，ヘッドアドレス，シリンダ
アドレスの順でアクセスする。詳しくは、シリンダアド
レス，ヘッドアドレス，セクタアドレスいずれも０から
スタートし、セクタアドレスが５９まで変化すると次は
ヘッドアドレスが１つ繰り上がってセクタアドレスは０
に戻り、ヘッドアドレスが９まで変化すると次はヘッド
を次のトラックに移動させることによりシリンダアドレ
スが１つ繰り上がってヘッドアドレスは０に戻る。
アドレスの対照表であり、変換方法を示している。論理
アドレスはセクタアドレス，ヘッドアドレス，シリンダ
アドレスの順でアクセスする。詳しくは、シリンダアド
レス，ヘッドアドレス，セクタアドレスいずれも０から
スタートし、セクタアドレスが５９まで変化すると次は
ヘッドアドレスが１つ繰り上がってセクタアドレスは０
に戻り、ヘッドアドレスが９まで変化すると次はヘッド
を次のトラックに移動させることによりシリンダアドレ
スが１つ繰り上がってヘッドアドレスは０に戻る。
【００１４】これに対し、物理アドレスはセクタアドレ
ス，シリンダアドレス，ヘッドアドレスの順でアクセス
する。詳しくは、シリンダアドレス，ヘッドアドレス，
セクタアドレスいずれも０からスタートし、セクタアド
レスが３９まで変化すると次はヘッドを次のトラックに
移動させることによりシリンダアドレスが１つ繰り上が
ってセクタアドレスは０に戻り、シリンダアドレスが１
７９９まで変化すると次はヘッドアドレスが１つ繰り上
がってシリンダアドレスは０に戻る。
ス，シリンダアドレス，ヘッドアドレスの順でアクセス
する。詳しくは、シリンダアドレス，ヘッドアドレス，
セクタアドレスいずれも０からスタートし、セクタアド
レスが３９まで変化すると次はヘッドを次のトラックに
移動させることによりシリンダアドレスが１つ繰り上が
ってセクタアドレスは０に戻り、シリンダアドレスが１
７９９まで変化すると次はヘッドアドレスが１つ繰り上
がってシリンダアドレスは０に戻る。
【００１５】このように、全情報をアクセスしたとして
も、ヘッドの切り替え回数は４回である。従来であれ
ば、シリンダアドレスよりヘッドアドレスを優先するた
めに、全情報をアクセスすれば、ヘッドの切り替え回数
は４×１８００回＝７２００回となる。従って、従来と
比較すれば、ヘッドの切り替えによるオフトラックを少
なくすることができる。
も、ヘッドの切り替え回数は４回である。従来であれ
ば、シリンダアドレスよりヘッドアドレスを優先するた
めに、全情報をアクセスすれば、ヘッドの切り替え回数
は４×１８００回＝７２００回となる。従って、従来と
比較すれば、ヘッドの切り替えによるオフトラックを少
なくすることができる。
【００１６】第１の実施例は角速度が一定のＣＡＶ方式
である。従って、ディスクの外周部側の記録密度が低く
なるために記録面の使用効率が低い。この欠点を解決す
る方法として、例えば、特開平５−６６２４号公報に開
示されているようなＭＣＡＶ方式がある。このＭＣＡＶ
方式は、ディスクを半径方向に複数のゾーンに区分する
ものである。この方法には、外周側のゾーン程ディスク
の回転速度を下げて記録するものと、回転速度は変えず
外周側の記録周波数を高くする方法がある。
である。従って、ディスクの外周部側の記録密度が低く
なるために記録面の使用効率が低い。この欠点を解決す
る方法として、例えば、特開平５−６６２４号公報に開
示されているようなＭＣＡＶ方式がある。このＭＣＡＶ
方式は、ディスクを半径方向に複数のゾーンに区分する
ものである。この方法には、外周側のゾーン程ディスク
の回転速度を下げて記録するものと、回転速度は変えず
外周側の記録周波数を高くする方法がある。
【００１７】第２の実施例はこのＭＣＡＶ方式に対応さ
せたものであり、図に基づき説明する。論理アドレスは
第１の実施例と同じであり、説明を省略する。物理アド
レスは図２，図５に示す如く、４個のヘッドを有し、シ
リンダは２つのゾーンで区分され、外周側のゾーン１は
シリンダ数１２００（シリンダアドレス０〜１１９
９），セクタの数４０であり、内周側のゾーン２はシリ
ンダ数８００（シリンダアドレス１２００〜１９９
９），セクタの数３０であり、このようにして区分され
るブロックの数は論理アドレス，物理アドレス共に２８
８０００個である。
せたものであり、図に基づき説明する。論理アドレスは
第１の実施例と同じであり、説明を省略する。物理アド
レスは図２，図５に示す如く、４個のヘッドを有し、シ
リンダは２つのゾーンで区分され、外周側のゾーン１は
シリンダ数１２００（シリンダアドレス０〜１１９
９），セクタの数４０であり、内周側のゾーン２はシリ
ンダ数８００（シリンダアドレス１２００〜１９９
９），セクタの数３０であり、このようにして区分され
るブロックの数は論理アドレス，物理アドレス共に２８
８０００個である。
【００１８】図６は第２の実施例の変換方法を示す論理
アドレスと物理アドレスの対照表である。論理アドレス
は第１の実施例と同一であり、説明を省略する。物理ア
ドレスはセクタアドレス，シリンダアドレス，ヘッドア
ドレス，ゾーンの順でアクセスする。詳しくは、シリン
ダアドレス，ヘッドアドレス，セクタアドレスいずれも
０からスタートし、セクタアドレスが３９まで変化する
と次はヘッドを次のトラックに移動させることによりシ
リンダアドレスが１つ繰り上がってセクタアドレスは０
に戻り、シリンダアドレスが１１９９まで変化すると次
はヘッドアドレスが１つ繰り上がってシリンダアドレス
は０に戻る。このようにして、ゾーン１の最終アドレス
であるヘッドアドレス３，シリンダアドレス１１９９，
セクタアドレス３９になると、次はゾーン２のヘッドア
ドレス０，シリンダアドレス１２００，セクタアドレス
０に継続する。以下同様にシリンダアドレス１２００か
ら１９９９までを繰り返す。
アドレスと物理アドレスの対照表である。論理アドレス
は第１の実施例と同一であり、説明を省略する。物理ア
ドレスはセクタアドレス，シリンダアドレス，ヘッドア
ドレス，ゾーンの順でアクセスする。詳しくは、シリン
ダアドレス，ヘッドアドレス，セクタアドレスいずれも
０からスタートし、セクタアドレスが３９まで変化する
と次はヘッドを次のトラックに移動させることによりシ
リンダアドレスが１つ繰り上がってセクタアドレスは０
に戻り、シリンダアドレスが１１９９まで変化すると次
はヘッドアドレスが１つ繰り上がってシリンダアドレス
は０に戻る。このようにして、ゾーン１の最終アドレス
であるヘッドアドレス３，シリンダアドレス１１９９，
セクタアドレス３９になると、次はゾーン２のヘッドア
ドレス０，シリンダアドレス１２００，セクタアドレス
０に継続する。以下同様にシリンダアドレス１２００か
ら１９９９までを繰り返す。
【００１９】このように、セクタ数が異なるＭＣＡＶ方
式でもヘッドの切り替え回数を少なくしてアクセスする
ことができる。
式でもヘッドの切り替え回数を少なくしてアクセスする
ことができる。
【００２０】第１の実施例で、シリンダアドレスが１７
９９まで変化すると次はヘッドアドレスが１つ繰り上が
ってシリンダアドレスは０に戻っていた。この場合、ヘ
ッドをシリンダアドレス１７９９からシリンダアドレス
０に移動させなければならず、アクセスに時間がかかっ
ていた。このことは、第２の実施例でも同様である。そ
こで、第１の実施例のこの問題を解決するものが第３の
実施例であり、第２の実施例のこの問題を解決するもの
が第４の実施例である。
９９まで変化すると次はヘッドアドレスが１つ繰り上が
ってシリンダアドレスは０に戻っていた。この場合、ヘ
ッドをシリンダアドレス１７９９からシリンダアドレス
０に移動させなければならず、アクセスに時間がかかっ
ていた。このことは、第２の実施例でも同様である。そ
こで、第１の実施例のこの問題を解決するものが第３の
実施例であり、第２の実施例のこの問題を解決するもの
が第４の実施例である。
【００２１】図７は第３の実施例の変換方法を示す論理
アドレスと物理アドレスの対照表である。論理アドレス
は第１の実施例と同一であり、物理アドレスはシリンダ
アドレスの変化順のみ第１の実施例と異なる。第１の実
施例のシリンダアドレスが常に０から１７９９に変化す
るのに対して、第３の実施例はシリンダアドレスがカウ
ントアップして１７９９になると、次はセクタアドレス
とヘッドアドレスが変わってもシリンダアドレスはその
ままの１７９９であり、以降、０までカウントダウンす
る。以降、カウントアップとカウントダウンを繰り返
す。このために、ヘッドの移動量が少なくなり、アクセ
スタイムが早くなる。
アドレスと物理アドレスの対照表である。論理アドレス
は第１の実施例と同一であり、物理アドレスはシリンダ
アドレスの変化順のみ第１の実施例と異なる。第１の実
施例のシリンダアドレスが常に０から１７９９に変化す
るのに対して、第３の実施例はシリンダアドレスがカウ
ントアップして１７９９になると、次はセクタアドレス
とヘッドアドレスが変わってもシリンダアドレスはその
ままの１７９９であり、以降、０までカウントダウンす
る。以降、カウントアップとカウントダウンを繰り返
す。このために、ヘッドの移動量が少なくなり、アクセ
スタイムが早くなる。
【００２２】図８は第４の実施例の変換方法を示す論理
アドレスと物理アドレスの対照表である。第４の実施例
は第３の実施例を第２の実施例に適応させたものであ
り、説明を省略する。
アドレスと物理アドレスの対照表である。第４の実施例
は第３の実施例を第２の実施例に適応させたものであ
り、説明を省略する。
【００２３】
【発明の効果】ヘッドの切り替え回数が少ない論理アド
レスと物理アドレスの変換を行うことにより、ヘッドの
切り替えに伴うオフトラックを少なくする。これによ
り、アクセスタイムを短縮することができる。
レスと物理アドレスの変換を行うことにより、ヘッドの
切り替えに伴うオフトラックを少なくする。これによ
り、アクセスタイムを短縮することができる。
【図１】本発明の実施例のディスク制御装置を示すブロ
ック図である。
ック図である。
【図２】実施例の論理アドレスと物理アドレスのヘッド
の数を示す図である。
の数を示す図である。
【図３】第１の実施例の論理アドレスと物理アドレスの
夫々のセクタ数とシリンダ数を示す図である。
夫々のセクタ数とシリンダ数を示す図である。
【図４】第１の実施例の変換方法を示す論理アドレスと
物理アドレスの対照表である。
物理アドレスの対照表である。
【図５】第２の実施例の論理アドレスと物理アドレスの
夫々のセクタ数とシリンダ数を示す図である。
夫々のセクタ数とシリンダ数を示す図である。
【図６】第２の実施例の変換方法を示す論理アドレスと
物理アドレスの対照表である。
物理アドレスの対照表である。
【図７】第３の実施例の変換方法を示す論理アドレスと
物理アドレスの対照表である。
物理アドレスの対照表である。
【図８】第４の実施例の変換方法を示す論理アドレスと
物理アドレスの対照表である。
物理アドレスの対照表である。
１ ハードディスク装置
２ ホストコンピュータ
３ スピンドルモータ
４ アクチュエータ
５−ｎ 第ｎヘッド
６ ＶＣＭ（ボイスコイルモータ）
７ モータ制御回路
８ ヘッド切替回路
９ ハードディスクコントローラ（ＨＤＣ）
１０ アドレス変換回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 20/12
G11B 21/08
G06F 3/06
Claims (3)
- 【請求項１】 複数のシリンダアドレスと複数のヘッド
アドレスと複数のセクタアドレスからなる理論アドレス
を複数のシリンダアドレスと複数のヘッドアドレスと複
数のセクタアドレスからなる物理アドレスに変換するデ
ィスク制御装置において、 セクタアドレス，ヘッドアドレス，シリンダアドレスの
優先順に割り付けられた論理アドレスをセクタアドレ
ス，シリンダアドレス，ヘッドアドレスの優先順で物理
アドレスに変換するアドレス変換回路を備えたことを特
徴とするディスク制御装置。 - 【請求項２】 複数のシリンダアドレスと複数のヘッド
アドレスと複数のセクタアドレスからなる理論アドレス
を複数のシリンダアドレスと複数のヘッドアドレスと複
数のセクタアドレスからなる物理アドレスに変換するデ
ィスク制御装置において、 物理アドレスのシリンダアドレスをセクタアドレスが異
なるゾーンに区分し、セクタアドレス，ヘッドアドレ
ス，シリンダアドレスの優先順位に割り付けられた論理
アドレスをセクタアドレス，シリンダアドレス，ヘッド
アドレス，ゾーンの優先順位で物理アドレスに変換する
アドレス変換回路を備えたことを特徴とするディスク制
御装置。 - 【請求項３】 ヘッドアドレスが奇数のときはシリンダ
アドレスを昇順としヘッダアドレスが偶数のときはシリ
ンダアドレスを降順とする、あるいは、ヘッドアドレス
が偶数のときはシリンダアドレスを昇順としヘッダアド
レスが奇数のときはシリンダアドレスを降順とするアド
レス変換回路を備えたことを特徴とする請求項１乃至２
に記載のディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054395A JP3409306B2 (ja) | 1995-08-29 | 1995-08-29 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054395A JP3409306B2 (ja) | 1995-08-29 | 1995-08-29 | ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0963202A JPH0963202A (ja) | 1997-03-07 |
| JP3409306B2 true JP3409306B2 (ja) | 2003-05-26 |
Family
ID=16752645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22054395A Expired - Fee Related JP3409306B2 (ja) | 1995-08-29 | 1995-08-29 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409306B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3206657B2 (ja) | 1999-02-05 | 2001-09-10 | 日本電気株式会社 | 交替処理方法および情報記録再生装置 |
| JP2001101842A (ja) | 1999-09-30 | 2001-04-13 | Fujitsu Ltd | ディスク装置 |
| JP2009070521A (ja) * | 2007-09-15 | 2009-04-02 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ装置及びディスク・ドライブ装置のデータ・トラック・フォーマットを決定する方法 |
-
1995
- 1995-08-29 JP JP22054395A patent/JP3409306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0963202A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835930A (en) | One or more logical tracks per physical track in a headerless disk drive | |
| US5784220A (en) | Magnetic disk apparatus, recording and accessing method for performing density recording | |
| US6115788A (en) | Multi-drive array with improved data transfer rate performance | |
| KR100228795B1 (ko) | 재할당 섹터가 있는 트랙에서의 억세스성능 향상방법 | |
| JPH10208401A (ja) | 欠陥セクタをもつデータ区間の読出／書込制御方法 | |
| KR0182979B1 (ko) | 데이타영역 확장을 위한 서보정보 구성방법 및 그에 따른 서보제어방법 | |
| JP2001101842A (ja) | ディスク装置 | |
| US5943179A (en) | Disk drive apparatus and head switching method | |
| KR100242290B1 (ko) | 트랙제로 위치결정방법 및 그에 따른 트랙맵핑(Mapping)방법 | |
| JP3409306B2 (ja) | ディスク制御装置 | |
| JP2003308644A (ja) | ディスク記憶装置及び同装置における代替セクタアクセス方法 | |
| JPH0668598A (ja) | データ処理装置及びそのデータ処理方法 | |
| JPH0434764A (ja) | 磁気ディスク | |
| JP4037821B2 (ja) | トラック番号マッピングを利用したヘッドスイッチング方法及びシステム | |
| JPH10312647A (ja) | 磁気ディスク装置及び同装置に適用するディスク・フォーマッティング方法 | |
| KR100403041B1 (ko) | 푸시-다운(push-down)방식의 불량트랙 대체방법 | |
| JPH05210915A (ja) | ディスク装置 | |
| JP3498208B2 (ja) | 磁気ディスク装置 | |
| US7126784B2 (en) | Concurrent data recording and reproducing method, seek operation control method and magnetic disk drive using the methods | |
| JPH1092116A (ja) | データ記録再生装置及び同装置におけるスペアトラック配置方法 | |
| JPH0963199A (ja) | ディスク装置 | |
| JP2000222830A (ja) | ディスク記憶装置 | |
| KR940011377B1 (ko) | 정보기억용 디스크의 섹터배열방법 | |
| JP2503371B2 (ja) | ディスク・システム | |
| JP3402289B2 (ja) | 磁気ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |