JP3397205B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3397205B2 JP3397205B2 JP2001383517A JP2001383517A JP3397205B2 JP 3397205 B2 JP3397205 B2 JP 3397205B2 JP 2001383517 A JP2001383517 A JP 2001383517A JP 2001383517 A JP2001383517 A JP 2001383517A JP 3397205 B2 JP3397205 B2 JP 3397205B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate wiring
- crystal display
- light
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、二枚の基板に挟ま
れた液晶を、薄膜トランジスタを用いて駆動することに
より、表示を行う液晶表示装置に関するものである。
【０００２】
【従来の技術】図１は、従来の液晶表示体装置の斜視図
である。従来、薄膜トランジスタを有する液晶表示装置
では、表示画像のコントラストおよび色再現性を向上さ
せるために配線と画素電極のすき間からの光漏れを防ぐ
ために、対向基板側に遮光性のある金属等によりブラッ
クマトリックスを設けていた。従って、薄膜トランジス
タを形成した基板と対向基板との組み合わせずれを考慮
して１０μｍ以上の合わせマージンが必要となる。ま
た、ソース配線と画素電極は同一平面上にあるために、
両者を電気的に分離するための間隙が必要である。以上
の理由から、液晶表示装置の画素部の開口率は減少す
る。これらの問題を解決するために、図２（ａ）から
（ｃ）に示されるような方法が考案されている。図２
（ａ）は、薄膜トランジスタが形成された基板の平面図
を示し、図２（ｂ）および（ｃ）は、それぞれ図２
（ａ）におけるＡＡ部およびＢＢ部の断面図を示す。本
方式の特徴は、前記薄膜トランジスタのソース配線なら
びにゲート配線と画素電極を層間絶縁膜で分離し、各々
が異なる平面に形成されることにより、前記薄膜トラン
ジスタのソース配線とゲート配線が、ブラックマトリッ
クスを兼ねるように構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
液晶表示装置の構造では、自段の薄膜トランジスタのゲ
ート配線およびソース配線と画素電極との重なり部分に
生じる寄生容量によるクロストークを生じる。そのため
には、ソース配線およびゲート配線と画素電極を絶縁分
離する層間絶縁膜を厚くする必要があった。そのため
に、斜めからの光等がソース配線とゲート配線間に入射
して、薄膜トランジスタに光リーク電流を発生させる要
因となっていた。そこで、本発明は、開口率を減少する
ことなく、薄膜トランジスタに光リーク電流を発生抑え
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明の液晶表示装置
は、薄膜トランジスタに電気的に接続されるソース配線
及びゲート配線がマトリクス状に配置されており、前記
ゲート配線と重なる位置に形成された遮光膜、前記遮光
膜上に形成されているとともに前記ゲート配線と重なる
位置にコンタクトホールが設けられた層間絶縁膜、及び
前記層間絶縁膜上に配置された画素電極、を具備し、前
記画素電極は、一部が前記ゲート配線と重なっており、
前記ゲート配線と重なる位置の前記画素電極と前記遮光
膜とが前記コンタクトホールを介して電気的に接続され
てなることを特徴とする。
【０００５】また、本発明の液晶表示装置は、前記遮光
膜と前記画素電極間に平坦化された層間絶縁膜を介在し
たことを特徴とする。
【０００６】
【実施例】図３（ａ）から（ｃ）は、本発明の液晶表示
装置の一実施例を示す平面図および断面図である。図３
（ａ）は平面図を示し、図３（ｂ）および（ｃ）は、そ
れぞれ図３（ａ）におけるＡＡ部およびＢＢ部での断面
図を示す。石英やガラスなどの透明基板３０１上に設け
られた薄膜トランジスタのゲート配線３０２、前記ゲー
ト配線と薄膜トランジスタのソース配線を絶縁分離する
第一の層間絶縁膜３０３、ＡｌやＭｏ、Ｃｒ、Ｔａなど
の金属で形成され、薄膜トランジスタのゲート配線と直
交するブラックマトリックスを兼ねるソース配線３０
４、前記ゲート配線と平行な遮光部３０７を絶縁分離す
る第二の層間絶縁膜３０５、前段の薄膜トランジスタの
ゲート配線３０６に重なり、かつ前記ゲート線３０６と
平行で島状に形成された遮光部３０７、前記の遮光部３
０７と、薄膜トランジスタのドレイン電極３０８および
３１０とを絶縁分離する第三の層間絶縁膜３０９を示
す。なお、３１１は画素電極３１０と前段のゲート配線
３０６に平行に重なる遮光部３０７とを電気的に接続す
るためのコンタクトホールである。
【０００７】前記ソース配線と直交する遮光部に、Ａｌ
やＭｏ、Ｃｒ、Ｔａ、Ｎｉ、Ｃｕなどの導電性を有する
金属を用いると、前記遮光部３０７と前段のゲート線３
０６との重なり部に、保持容量Ｃ0 が生じる。また、前
段のドレイン電極３０８と遮光部３０７との重なり部
に、容量Ｃ1 が生じる。液晶表示装置の表示品質を劣化
させないためには、前記の容量Ｃ0が容量Ｃ1に比べて、
十分に大きくなるようにすることが必要である。従っ
て、前記の第一の層間絶縁膜３０３ならびに第二の層間
絶縁膜３０５には、ＳｉＯ2やＳｉＮxなどの比誘電率の
大きい絶縁膜を用いることが好ましく、前記の第三の層
間絶縁膜３０９には、ポリイミド系樹脂・アクリル系樹
脂・フッ素系樹脂などの比誘電率が小さい有機絶縁膜を
１〜５μｍ程度と厚く塗布することが好ましく、さらに
平坦化効果もあり液晶の配向性も改善される。図４は、
本発明の液晶表示装置を示す斜視図である。図３（ａ）
から（ｃ）に示した構造をもつ薄膜トランジスタが形成
された基板を用いることにより、対向基板側のブラック
マトリックスが廃止され、従って表示部分の開口率を大
きくできると同時に、対向基板と薄膜トランジスタが形
成された基板との貼り合わせが容易になる。
【０００８】図５（ａ）から（ｃ）は、本発明の液晶表
示装置の他の実施例を示す平面図および断面図である。
図５（ａ）は平面図を示し、図５（ｂ）および（ｃ）
は、それぞれ図５（ａ）のＡＡ部ならびにＢＢ部の断面
図を示す。図５（ａ）から（ｃ）においても、島状に形
成された遮光部５０２と前段のゲート線５０４との重な
り部に形成される保持容量Ｃ2と、島状に形成された遮
光部５０２と前段の画素電極５０１との重なり部に形成
される容量Ｃ3において、前記容量Ｃ2が容量Ｃ3よりも
十分に大きくなるようにすればよい。従って、前記の第
一の層間絶縁膜５０７には、ＳｉＯ2やＳｉＮxなどの比
誘電率の大きい絶縁膜を用いることが好ましく、前記の
第二の層間絶縁膜５０６には、ポリイミド系樹脂・アク
リル系樹脂・フッ素系樹脂などの比誘電率が小さい有機
絶縁膜を１〜５μｍ程度と厚く塗布することが好まし
く、さらに平坦化効果もあり液晶の配向性も改善され
る。図５（ａ）から（ｃ）において、前記ゲート配線５
０４に平行に重なる遮光部５０２として、薄膜トランジ
スタのソース配線５０５の層を島状に形成することも可
能である。
【０００９】図６（ａ）から（ｃ）は、本発明の液晶表
示装置の別の実施例を示す平面図および断面図である。
図６（ａ）は平面図を示し、図６（ｂ）および（ｃ）
は、それぞれ図６（ａ）のＡＡ部ならびにＢＢ部の断面
図を示す。
【００１０】図７は、本発明の液晶表示装置の別の実施
例の斜視図を示す。図５（ａ）から（ｃ）に示された構
造をもつ薄膜トランジスタ、または図６（ａ）から
（ｃ）に示された構造をもつ薄膜トランジスタが形成さ
れた基板を用いる場合、ソース配線・ゲート配線の一部
・ゲート配線に平行に重なる遮光部がブラックマトリッ
クスとる。なお、ゲート配線に平行に設けられた遮光部
とソース配線の隙間（薄膜トランジスタの部分）からの
光の漏れは、対向基板側に遮光部を島状に形成する。従
って表示部分の開口率を減じることなく、十分な保持容
量をもつ液晶表示装置が作製できる。
【００１１】
【発明の効果】本発明によれば、少なくとも一部がゲー
ト配線に重なる遮光膜を有し、ゲート配線上に設けられ
たコンタクトホールを介して遮光膜と画素電極とが接続
されることにより、ソース配線と遮光膜間の層間絶縁膜
は厚くする必要もないので、斜めからの光等がソース配
線と遮光膜間に入射する光を低減し、薄膜トランジスタ
の光リーク電流の発生を抑えることができる。また、コ
ンタクトホールをゲート配線上に設けたので、開口率を
減少させることもない。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device which performs display by driving a liquid crystal sandwiched between two substrates by using a thin film transistor. is there. 2. Description of the Related Art FIG. 1 is a perspective view of a conventional liquid crystal display device. Conventionally, in a liquid crystal display device having a thin film transistor, to prevent light leakage from a gap between a wiring and a pixel electrode in order to improve contrast and color reproducibility of a display image, a black matrix is formed on a counter substrate side using a light-shielding metal or the like. Was provided. Therefore, an alignment margin of 10 μm or more is required in consideration of the misalignment between the substrate on which the thin film transistor is formed and the counter substrate. Also, since the source wiring and the pixel electrode are on the same plane,
A gap is required to electrically separate the two. For the above reasons, the aperture ratio of the pixel portion of the liquid crystal display device decreases. To solve these problems, methods as shown in FIGS. 2A to 2C have been devised. FIG.
2A is a plan view of a substrate on which a thin film transistor is formed, and FIGS. 2B and 2C are FIGS.
FIG. 2A is a cross-sectional view of an AA portion and a BB portion in FIG. The feature of this method is that the source wiring and the gate wiring of the thin film transistor are separated by an interlayer insulating film and are formed on different planes, so that the source wiring and the gate wiring of the thin film transistor also serve as a black matrix. It is configured as follows. However, in the structure of the liquid crystal display device described above, crosstalk occurs due to a parasitic capacitance generated at a portion where a gate electrode and a source line of a thin film transistor of the own stage overlap a pixel electrode. For this purpose, it is necessary to increase the thickness of the interlayer insulating film that insulates the pixel wiring from the source wiring and the gate wiring. Therefore, oblique light or the like enters between the source wiring and the gate wiring, causing a light leakage current in the thin film transistor. Accordingly, an object of the present invention is to suppress the occurrence of light leakage current in a thin film transistor without reducing the aperture ratio. In a liquid crystal display device according to the present invention, a source wiring and a gate wiring electrically connected to a thin film transistor are arranged in a matrix and formed at a position overlapping the gate wiring. A light shielding film, an interlayer insulating film formed on the light shielding film and provided with a contact hole at a position overlapping with the gate wiring, and a pixel electrode disposed on the interlayer insulating film, Part of the pixel electrode overlaps with the gate wiring,
The pixel electrode and the light-shielding film at a position overlapping the gate line are electrically connected via the contact hole. Further, the liquid crystal display device of the present invention is characterized in that a flattened interlayer insulating film is interposed between the light shielding film and the pixel electrode. FIG. 3A to FIG. 3C are a plan view and a sectional view showing an embodiment of the liquid crystal display device of the present invention. FIG.
3A is a plan view, and FIGS. 3B and 3C are cross-sectional views at AA and BB in FIG. 3A, respectively. A gate wiring 302 of a thin film transistor provided on a transparent substrate 301 such as quartz or glass, a first interlayer insulating film 303 for insulating and separating the gate wiring and a source wiring of the thin film transistor, and a metal such as Al, Mo, Cr, or Ta. A source wiring 30 formed and also serving as a black matrix orthogonal to the gate wiring of the thin film transistor
4. a second interlayer insulating film 305 that insulates and separates the light-shielding portion 307 parallel to the gate line; an island-shaped light-shielding portion 307 that overlaps with the gate line 306 of the preceding thin film transistor and is formed in parallel with the gate line 306; , The light shielding unit 3
07 and a third interlayer insulating film 309 that insulates and separates drain electrodes 308 and 310 of the thin film transistor. Reference numeral 311 denotes a contact hole for electrically connecting the pixel electrode 310 and the light-shielding portion 307 overlapping in parallel with the gate wiring 306 in the preceding stage. [0007] A light shielding portion orthogonal to the source wiring is provided with Al.
When a conductive metal such as Mo, Cr, Ta, Ni, or Cu is used, the light shielding portion 307 and the gate line 3 in the preceding stage are used.
A storage capacitor C 0 is generated at the overlapping portion with 06. Further, a capacitance C 1 is generated at the overlapping portion between the drain electrode 308 and the light shielding portion 307 in the previous stage. In order not to degrade the display quality of the liquid crystal display device, the capacitance C 0 of the can than the capacitance C 1,
It needs to be large enough. Therefore, it is preferable that the first interlayer insulating film 303 and the second interlayer insulating film 305 are made of an insulating film having a large relative dielectric constant such as SiO 2 or SiN x, and the third interlayer insulating film is used. For 309, it is preferable to apply an organic insulating film having a small relative dielectric constant, such as a polyimide resin, an acrylic resin, or a fluorine resin, as thick as about 1 to 5 μm, and further has a flattening effect and improves the alignment of the liquid crystal. Is done. FIG.
It is a perspective view showing the liquid crystal display of the present invention. FIG. 3 (a)
By using the substrate on which the thin film transistor having the structure shown in (c) is formed, the black matrix on the counter substrate side is eliminated, and thus the aperture ratio of the display portion can be increased, and at the same time, the counter substrate and the thin film transistor are formed. It becomes easy to attach to the substrate. FIGS. 5A to 5C are a plan view and a sectional view showing another embodiment of the liquid crystal display device of the present invention.
FIG. 5A shows a plan view, and FIGS. 5B and 5C
Shows cross-sectional views of the AA portion and the BB portion in FIG. Figure 5 also in the (a) (c), a storage capacitor C 2 which is formed on the overlapping portion of the light blocking portion 502 and the previous gate line 504 formed in an island shape, the light-shielding portion 502 formed in an island shape and the capacitance C 3 which is formed on the overlapping portion of the pre-stage of the pixel electrode 501 may be so the capacitor C 2 becomes sufficiently larger than the capacitance C 3. Therefore, it is preferable to use an insulating film having a large relative dielectric constant such as SiO 2 or SiN x for the first interlayer insulating film 507, and use a polyimide resin. It is preferable to apply an organic insulating film having a small relative dielectric constant, such as an acrylic resin or a fluorine-based resin, to a thickness of about 1 to 5 μm, and further has a flattening effect and improves the orientation of the liquid crystal. 5A to 5C, the gate wiring 5
As the light-blocking portion 502 overlapping in parallel with 04, the layer of the source wiring 505 of the thin film transistor can be formed in an island shape. FIGS. 6A to 6C are a plan view and a sectional view showing another embodiment of the liquid crystal display device of the present invention.
FIG. 6 (a) shows a plan view, and FIGS. 6 (b) and (c)
Shows cross-sectional views of the AA portion and the BB portion in FIG. 6A, respectively. FIG. 7 is a perspective view of another embodiment of the liquid crystal display device of the present invention. When a thin film transistor having a structure shown in FIGS. 5A to 5C or a thin film transistor having a structure shown in FIGS. 6A to 6C is used, a source wiring and a gate wiring are used. The light-shielding portion overlapping in parallel with the gate wiring is a black matrix. Note that light leakage from a gap (a portion of the thin film transistor) between the light-shielding portion provided in parallel with the gate wiring and the source wiring forms the light-shielding portion in an island shape on the counter substrate side. Therefore, a liquid crystal display device having a sufficient storage capacity can be manufactured without reducing the aperture ratio of the display portion. According to the present invention, at least a portion has a light-shielding film overlapping a gate wiring, and the light-shielding film and the pixel electrode are connected via a contact hole provided on the gate wiring. Accordingly, it is not necessary to increase the thickness of the interlayer insulating film between the source wiring and the light-shielding film, so that light obliquely entering the space between the source wiring and the light-shielding film is reduced, and the occurrence of light leakage current of the thin film transistor is suppressed. be able to. Further, since the contact hole is provided on the gate wiring, the aperture ratio does not decrease.
【図面の簡単な説明】
【図１】従来の、薄膜トランジスタを用いた液晶表示装
置の斜視図である。
【図２】（ａ）から（ｃ）は、薄膜トランジスタを用い
た液晶表示装置にもちいる薄膜トランジスタの従来例の
平面図および断面図である。
【図３】（ａ）から（ｃ）は、本発明の液晶表示装置の
一実施例を示す平面図および断面図である。
【図４】本発明の液晶表示装置の一実施例を示す斜視図
である。
【図５】（ａ）から（ｃ）は、本発明の液晶表示装置の
他の実施例を示す平面図および断面図である。
【図６】（ａ）から（ｃ）は、本発明の液晶表示装置の
他の実施例を示す平面図および断面図である。
【図７】本発明の液晶表示装置の他の実施例を示す斜視
図である。
【符号の説明】
３０１ 石英やガラスなどの透明基板
３０２ 前段の薄膜トランジスタのゲート配線
３０３ ゲート配線とソース配線を絶縁分離する第一の
層間絶縁膜
３０４ 液晶表示装置のブラックマトリックスを兼ねる
ソース配線
３０５ ソース配線と前記ソース配線と直交する遮光部
を絶縁分離する第二の層間絶縁膜
３０６ 自段の薄膜トランジスタのゲート配線
３０７ ゲート配線と平行に設けられた遮光部
３０８ 自段の薄膜トランジスタの画素電極
３０９ ゲート配線と平行に設けられた遮光部と画素電
極を絶縁分離する第三の層間絶縁膜
３１０ 前段の薄膜トランジスタの画素電極
３１１ ゲート配線と平行に設けられた遮光部と自段の
画素電極を接続するコンタクトホール
５０１ 前段の薄膜トランジスタの画素電極
５０２ ゲート配線と平行に設けられた遮光部
５０３ 自段の薄膜トランジスタの画素電極
５０４ 自段の薄膜トランジスタのゲート配線
５０５ 液晶表示装置のブラックマトリックスを兼ねる
ソース配線
５０６ ゲート配線と平行に設けられた遮光部と画素電
極を絶縁分離する第二の層間絶縁膜
５０７ ゲート配線とソース配線を絶縁分離する第一の
層間絶縁膜
５０８ 石英やガラスなどの透明基板
５０９ 前段の薄膜トランジスタのゲート配線
５１０ ゲート配線と平行に設けられた遮光部と自段の
画素電極を接続するコンタクトホール
６０１ 前段の薄膜トランジスタの画素電極
６０２ ゲート配線と平行に設けられた遮光部
６０３ 自段の薄膜トランジスタの画素電極
６０４ 前段の薄膜トランジスタのゲート配線
６０５ 液晶表示装置のブラックマトリックスを兼ねる
ソース配線
６０６ 石英やガラスなどの透明基板
６０７ ゲート配線と画素電極を絶縁分離する第一の層
間絶縁膜
６０８ ゲート配線と平行に設けられた遮光部およびソ
ース配線と画素電極を絶縁分離する第二の層間絶縁膜
６０９ 自段の薄膜トランジスタのゲート配線
６１０ ゲート配線と平行に設けられた遮光部と自段の
画素電極を接続するコンタクトホールBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a conventional liquid crystal display device using a thin film transistor. FIGS. 2A to 2C are a plan view and a cross-sectional view of a conventional example of a thin film transistor used for a liquid crystal display device using the thin film transistor. FIGS. 3A to 3C are a plan view and a cross-sectional view showing one embodiment of the liquid crystal display device of the present invention. FIG. 4 is a perspective view showing one embodiment of the liquid crystal display device of the present invention. FIGS. 5A to 5C are a plan view and a sectional view showing another embodiment of the liquid crystal display device of the present invention. FIGS. 6A to 6C are a plan view and a sectional view showing another embodiment of the liquid crystal display device of the present invention. FIG. 7 is a perspective view showing another embodiment of the liquid crystal display device of the present invention. [Description of Reference Numerals] 301 Transparent substrate made of quartz or glass 302 Gate wiring 303 of a preceding thin film transistor First interlayer insulating film 304 insulating and separating gate wiring and source wiring Source wiring 305 also serving as black matrix of liquid crystal display device Source wiring And a second interlayer insulating film 306 that insulates and separates a light-shielding section orthogonal to the source wiring. A gate wiring 307 of the own-stage thin film transistor. A light-shielding section 308 provided in parallel with the gate wiring. A pixel electrode 309 of the own-stage thin-film transistor. Third interlayer insulating film 310 that insulates and separates the light-shielding part provided in parallel from the pixel electrode 310 The pixel electrode 311 of the preceding thin film transistor The contact hole 501 that connects the light-shielding part provided in parallel with the gate wiring and the own-stage pixel electrode The pixel electrode 502 of the preceding thin film transistor The light-shielding portion 503 provided in the first stage The thin-film transistor pixel electrode 504 The own-stage thin film transistor gate wiring 505 The source wiring 506 also serving as a black matrix of the liquid crystal display device The light-shielding portion provided in parallel with the gate wiring and the pixel electrode are insulated and separated. Second interlayer insulating film 507 to be formed First interlayer insulating film 508 for insulating and separating the gate wiring and the source wiring 509 Transparent substrate 509 such as quartz or glass Gate wiring 510 of the preceding thin film transistor Shielding part provided in parallel with the gate wiring Contact hole 601 for connecting own pixel electrode 601 Pixel electrode of previous thin film transistor 602 Shielding part 603 provided in parallel with gate wiring 603 Pixel electrode of own thin film transistor 604 Gate wiring of previous thin film transistor 605 Black matrix of liquid crystal display device Source that doubles as Line 606 Transparent substrate 607 made of quartz or glass, etc. First interlayer insulating film 608 for insulating and separating gate wiring and pixel electrode Shielding part provided in parallel with gate wiring and second interlayer for insulating and separating source wiring and pixel electrode Insulating film 609 Gate wiring 610 of thin film transistor of own stage Contact hole for connecting light shielding portion provided in parallel with gate wiring and pixel electrode of own stage
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−27249（ＪＰ，Ａ) 特開 平２−922（ＪＰ，Ａ) 特開 平５−34679（ＪＰ，Ａ) 実開 平１−142925（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1335 G02F 1/1343 G02F 1/1333 G09F 9/00 - 9/46 H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-27249 (JP, A) JP-A-2-922 (JP, A) JP-A-5-34679 (JP, A) 142925 (JP, U) (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/1362 G02F 1/1335 G02F 1/1343 G02F 1/1333 G09F 9/00-9/46 H01L 29/78
Claims (1)
ース配線及びゲート配線がマトリクス状に配置された基
板と、対向基板と、の間に液晶を挟んだ液晶表示装置に
おいて、 前記ゲート配線と重なる位置に形成された遮光膜、 前記遮光膜上に形成されているとともに前記ゲート配線
と重なる位置にコンタクトホールが設けられた層間絶縁
膜、及び前記層間絶縁膜上に配置された画素電極、を具
備し、 前記画素電極は、一部が前記ゲート配線と重なってお
り、前記ゲート配線と重なる位置の前記画素電極と前記
遮光膜とが前記コンタクトホールを介して電気的に接続
されてなることを特徴とする液晶表示装置。(57) Claims 1. A liquid crystal display in which liquid crystal is sandwiched between a substrate on which a source wiring and a gate wiring electrically connected to a thin film transistor are arranged in a matrix and a counter substrate. In the device, a light-shielding film formed at a position overlapping the gate wiring, an interlayer insulating film formed on the light-shielding film and provided with a contact hole at a position overlapping the gate wiring, and A pixel electrode disposed, wherein the pixel electrode partially overlaps the gate wiring, and the pixel electrode and the light shielding film at a position overlapping the gate wiring are electrically connected via the contact hole. A liquid crystal display device characterized by being connected to a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383517A JP3397205B2 (en) | 2001-12-17 | 2001-12-17 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383517A JP3397205B2 (en) | 2001-12-17 | 2001-12-17 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006847A Division JP3277934B2 (en) | 2001-01-15 | 2001-01-15 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002268090A JP2002268090A (en) | 2002-09-18 |
| JP3397205B2 true JP3397205B2 (en) | 2003-04-14 |
Family
ID=19187596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001383517A Expired - Lifetime JP3397205B2 (en) | 2001-12-17 | 2001-12-17 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397205B2 (en) |
-
2001
- 2001-12-17 JP JP2001383517A patent/JP3397205B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002268090A (en) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (en) | Active matrix type liquid crystal display device | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP3708637B2 (en) | Liquid crystal display device | |
| JP3401589B2 (en) | TFT array substrate and liquid crystal display | |
| JP3433779B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2963529B2 (en) | Active matrix display device | |
| JP2002277889A (en) | Active matrix liquid crystal display | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| JP2682997B2 (en) | Liquid crystal display device with auxiliary capacitance and method of manufacturing liquid crystal display device with auxiliary capacitance | |
| JPH09218424A (en) | Liquid crystal display element of thin-film transistors and its production | |
| JP2556262B2 (en) | LCD display panel | |
| JP3127619B2 (en) | Active matrix substrate | |
| JPH05243333A (en) | Thin film field-effect transistor substrate | |
| JP2000214481A (en) | Liquid crystal display device and its production | |
| JP3669082B2 (en) | Thin film transistor array for liquid crystal display elements | |
| JP3196378B2 (en) | Liquid crystal display | |
| JPH10133227A (en) | Liquid crystal display device and its production | |
| JPH04265945A (en) | Active matrix substrate | |
| US6046063A (en) | Method of manufacturing liquid crystal display | |
| JP2000122096A (en) | Reflective liquid crystal display device and its manufacture | |
| JP3397205B2 (en) | Liquid crystal display | |
| JPH09101543A (en) | Active matrix type liquid crystal display device | |
| JP2859896B2 (en) | Liquid crystal display | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JP3277934B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |