JP2682997B2 - Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device - Google Patents

Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device

Info

Publication number
JP2682997B2
JP2682997B2 JP28644087A JP28644087A JP2682997B2 JP 2682997 B2 JP2682997 B2 JP 2682997B2 JP 28644087 A JP28644087 A JP 28644087A JP 28644087 A JP28644087 A JP 28644087A JP 2682997 B2 JP2682997 B2 JP 2682997B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
capacitor
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28644087A
Other languages
Japanese (ja)
Other versions
JPH01129234A (en )
Inventor
秋男 三村
三郎 及川
信武 小西
記久雄 小野
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置に係り、特に、表示品質及び信頼性の高い、補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法に関する。 DETAILED DESCRIPTION OF THE INVENTION The present invention [relates] relates to a liquid crystal display device, display quality and reliable production method of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device on. 〔従来の技術〕 液晶表示装置、特に、アクテイブマトリクス型の液晶表示装置は、各画素毎にスイツチング素子を備えて構成されており、大容量,高画質の表示が可能である。 [Prior Art] The liquid crystal display device, in particular, Akuteibu matrix liquid crystal display device is configured with a switching-element for each pixel, it can have a large capacity, high-quality display. そして、この表示装置は、理想的には、非常に大画面の表示を実現することも可能であるが、一般には、スイツチング素子のリーク、液晶を介してのリーク等のため、画面の大きさが制限され、これらのリークが、表示画面のコントラスト等の画質を低下させる原因となつていた。 Then, the display device is ideally it is possible to achieve very display of a large screen, in general, because of leakage, such as via leaks switching-element, the liquid crystal, the size of the screen There is limited, these leak had summer and causes deterioration of the image quality such as contrast of the display screen. この対策として、画素毎に補助容量を付加する方法が提案されている。 As a countermeasure, a method of adding auxiliary capacitance for each pixel has been proposed. この種液晶表示装置の従来技術として、例えば、特開昭61−242784号公報、エス アイ デイー84 デイゼスト、312頁、“ア240×360 エレメント アクテイブ マトリクス エル シー デイー ウイズ インテグレーテツド ゲート バス ドライバース ユージング ポリシリコン テイー エフ テイー”」(SID 84 DIG As a conventional art of this kind liquid crystal display device, for example, JP 61-242784 and JP S. eye Dean 84 Deizesuto, 312 pp., "A 240 × 360 elements Akuteibu matrix El Sea Dean Uiz Integrated Tetsu de gate bus driver scan Yujingu polysilicon tee F-tee "" (SID 84 DIG
EST、PP.312、“A240×360 Element Active Matrix LC EST, PP.312, "A240 × 360 Element Active Matrix LC
D with Integrated Gate−Bus Drivers Using Poly−Si D with Integrated Gate-Bus Drivers Using Poly-Si
TFT′s")等に記載された技術が知られている。 第5図はこの種従来技術による表示装置における薄膜半導体素子及び補助容量部の断面図であり、以下、この図により従来技術による表示装置について説明する。第5図において、1はガラス基板、2は下地膜、3は多結晶シリコン、4はゲート、5は保護膜、6cは容量電極、 TFT's ") such as are known the techniques described in. FIG. 5 is a sectional view of a thin film semiconductor element and the auxiliary capacitor in the display device according to this type prior art, hereinafter, according to the prior art by FIG in. 5 diagram illustrating a display device, 1 denotes a glass substrate, 2 is the base film, the polycrystalline silicon 3, 4 is a gate, 5 a protective film, 6c are capacitor electrode,
7は容量絶縁膜、8は画素電極、9はソース電極、10はドレイン電極である。 7 capacitive insulating film, 8 denotes a pixel electrode, the source electrode 9, 10 is a drain electrode. 第5図の断面図は、表示装置の一画素の表示素子の構成を示しており、他の全ての表示素子と共に次のように製造される。 Sectional view of FIG. 5 shows the structure of a display element of one pixel of the display device, is manufactured with all the other display elements as follows. (1) ガラス基板1上に下地膜2を形成し、この下地膜2の上にスイツチング素子としての薄膜トランジスタとなる多結晶シリコン3を形成する。 (1) a base film 2 is formed on the glass substrate 1, a polycrystalline silicon 3 which is a thin film transistor as a switching-element on the base film 2. (2) 次に、ゲート絶縁膜とゲート4を形成し、イオン注入により、多結晶シリコン3内にソース及びドレインを形成後、さらに、この上に素子の保護膜5を形成する。 (2) Then, a gate insulating film and the gate 4 by ion implantation, after forming a source and a drain in the polycrystalline silicon 3, further, a protective film 5 of the element over this. (3) その後、画素電極8とほぼ同一の位置に補助容量を形成するための透明電極である容量電極6cを形成し、この上に容量絶縁膜7を形成する。 (3) Thereafter, a capacitor electrode 6c is a transparent electrode for forming an auxiliary capacity is almost the same position as the pixel electrode 8, to form a capacitor insulating film 7 thereon. (4) 最後に、画素電極8を形成すると共に、ドレイン及びソースの上にコンタクトホールを形成して、ドレイン電極10及びソース電極9を形成する。 (4) Finally, to form a pixel electrode 8, to form a contact hole on the drain and source, the drain electrode 10 and the source electrode 9. 前述において、容量電極6a及び画素電極8は、ITO(I In the foregoing, the capacitor electrode 6a and the pixel electrode 8, ITO (I
ndium Tin Oxide)による透明電極であり、下地膜2、 ndium Tin Oxide) transparent electrode by, the underlying film 2,
保護膜5及び容量絶縁膜7は、S i O 2により形成される。 Protective film 5 and the capacitor insulating film 7 is formed by S i O 2.
そして、このような表示素子による表示部は、図示の電極8〜10の上方に配置される電極板との間に液晶を充填して構成される。 The display unit according to this display device is constructed by filling a liquid crystal between the electrode plates which are disposed above the illustrated electrodes 8-10. このような構成とすることにより、薄膜トランジスタのドレイン電極10からソース電極9に伝達た信号電圧は、画素電極8に印加され、液晶を駆動することになる。 With such a configuration, the signal voltage was transmitted from the drain electrode 10 to the source electrode 9 of the thin film transistor, it is applied to the pixel electrode 8, thereby driving the liquid crystal. このとき、容量電極6cと容量絶縁膜7とにより、補助容量が構成される。 At this time, the capacitor electrode 6c and the capacitor insulating film 7, the auxiliary capacitance is formed. この補助容量は、画素電極8と容量電極6cの面積をほぼ同一とし、容量絶縁膜7の厚さを、液晶層の厚さの約10分の1とすると、液晶容量の数倍となる。 The auxiliary capacitance, and substantially the same area of ​​the pixel electrode 8 and the capacitor electrode 6c, the thickness of the capacitor insulating film 7, when about one-tenth of the thickness of the liquid crystal layer, is several times the liquid crystal capacitance. このような、従来技術による液晶表示装置は、この補助容量により、スイツチング素子としての薄膜トランジスタのリーク電流が大きい場合、及び、温度上昇等により液晶の抵抗が下がり、液晶のリーク電流が大きくなつた場合に、液晶に印加された電圧の降下を補償することができ、環境の変化に対して安定な表示品質を得ることができるものである。 Such prior art liquid crystal display device according to, this auxiliary capacitor, if the leakage current of the thin film transistor as a switching-element is large, and the liquid crystal of the resistivity decreases due to a temperature rise or the like, when the liquid crystal of the leak current was large summer a, it is possible to compensate for the drop in voltage applied to the liquid crystal, in which it is possible to obtain a stable display quality to changes in the environment. 〔発明が解決しようとする問題点〕 しかし、前記従来技術は、前述の補助容量を構成することにより、その製造上、次のような問題点を生ずる。 [Invention is to Solve Problems] However, the prior art, by constituting the auxiliary capacitance described above, its production, resulting in the following problems.
すなわち、前記従来技術は、容量電極6c、容量絶縁膜8 That is, the prior art, the capacitor electrode 6c, the capacitor insulating film 8
を形成する工程が増加し、多結晶シリコン3の島と、容量電極6c、画素電極8とのパターン合わせが増加するという問題点を有し、さらに、このパターン合わせの寸法に所定の余裕を持たせる必要があり、このため、画素の縮少化が困難であるという問題点を有する。 Increases a step of forming a the island polycrystalline silicon 3, the capacitor electrode 6c, a problem that the pattern alignment between the pixel electrode 8 is increased, further, have a predetermined margin to the dimensions of the pattern matching must be and thus has a problem that shrinkage less of the pixel is difficult. 本発明の目的は、製造工程が簡単で、パターン配置精度の高い、補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法を提供することにある。 An object of the present invention is easy to manufacture process, a high pattern placement accuracy is to provide a manufacturing method of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device. 〔問題点を解決するための手段〕 本発明によれば前記目的は、一対の基板と、その一対の基板に挟持された液晶層とを有し、前記一対の基板の一方にはドレイン電極、ゲート電極及びソース電極が接続された複数の薄膜トランジスタと、前記ソース電極に接続され、ITOにより形成された画素電極と、その画素電極の下方に形成された容量電極とを有する補助容量付液晶表示装置において、前記画素電極が前記容量電極との間に絶縁膜を介して容量を形成し、前記容量電極が前記薄膜トランジスタを構成する半導体層と間隔を空けて分離された半導体層であることにより達成される。 The object according to the present invention [Means for Solving the problems] includes a pair of substrates, and a the pair of liquid crystal layer sandwiched between the substrate, the drain electrode is on one of the pair of substrates, a plurality of thin film transistors having a gate electrode and a source electrode connected, is connected to the source electrode, and a pixel electrode formed by ITO, the auxiliary capacitor with the liquid crystal display device having a capacitor electrode formed below the pixel electrode in, was achieved by the pixel electrode to form a capacitor via the insulating film between the capacitor electrode, the capacitor electrode is a semiconductor layer separated at an semiconductor layer and spacing constituting said thin film transistors that. 〔作用〕 容量電極とスイツチング素子を形成する半導体層の島とが同時に形成されるため、容量電極の被着工程を省略することができる。 [Operation] Since the the island semiconductor layer for forming the capacitor electrode and the switching-element are formed simultaneously, it is possible to omit the deposition process of the capacitive electrode. また、容量電極は、スイツチング素子を形成すると同一の半導体層を分離するだけで、精度よく形成することができる。 Further, the capacitor electrode is simply to separate the same semiconductor layer to form a switching-element, it can be formed with high accuracy. さらに、容量電極を形成する薄い半導体層は、可視光に対し実用的な光の透過率を有し、充分に透明電極として作用できる。 Further, the thin semiconductor layer to form the capacitor electrode has a transmittance of practical optical to visible light, it can act as a sufficiently transparent electrode. 〔実施例〕 以下、本発明による補助容量付液晶表示装置の一実施例を図面により詳細に説明する。 EXAMPLES Hereinafter, described in more detail one embodiment of the auxiliary capacitor with the liquid crystal display device according to the present invention with reference to the accompanying drawings. 第1図は本発明の一実施例を示す表示素子の断面図、 Figure 1 is a sectional view of a display device showing an embodiment of the present invention,
第2図(a)〜(d)はその製造工程を説明する図である。 Figure 2 (a) ~ (d) are diagrams for explaining the manufacturing process. 第1図,第2図(a)〜(d)において、6は容量電極であり、他の符号は第5図の場合と同一である。 Figure 1, in FIG. 2 (a) ~ (d), 6 is the capacitance electrodes, and other reference numerals are the same as the case of FIG. 5. 本発明による液晶表示装置の1個の表示素子は、第1 One display element of the liquid crystal display device according to the present invention, first
図に示すように、ガラス基板1上の下地膜2の上に同時に形成され分離された、薄膜トランジスタを構成する半導体層3と、容量電極6とにより形成される。 As shown, separated are simultaneously formed on the base film 2 on the glass substrate 1, a semiconductor layer 3 constituting the thin film transistor is formed by the capacitor electrode 6. 薄膜トランジスタは、半導体層3内に形成されるソース及びドレインと、半導体層3の上にゲート絶縁膜を介して設けられたゲート4とにより構成される。 TFT is composed of a source and a drain formed in the semiconductor layer 3, a gate 4 provided via a gate insulating film on the semiconductor layer 3 by. また、容量電極6 The capacitor electrode 6
は、半導体層3と同一の多結晶シリコンで形成され、その上に、容量絶縁膜7が形成されて構成される。 It is formed in the semiconductor layer 3 and the same polycrystalline silicon, on which, constructed capacitor insulating film 7 is formed. 薄膜トランジスタのソース,ドレインには従来技術の場合と同様に、ソース電極9,ドレイン電極10が設けられ、さらに、容量絶縁膜7の上に画素電極が形成され、表示素子とされる。 TFT source, as in the prior art to drain technology, the source electrode 9, the drain electrode 10 are provided, further, the pixel electrode is formed on the capacitor insulating film 7 is a display element. 次に、第2図(a)〜(d)により、表示素子の製造工程を詳細に説明する。 Then, the second view (a) ~ (d), explaining the manufacturing process of the display device in detail. (1) ガラス基板1にS i O 2から成る下地膜2を1000Å (1) 1000 Å a base film 2 made of S i O 2 of the glass substrate 1
の厚さに形成し、その上に200Åの厚さに多結晶シリコン膜を600℃で形成する。 Of is formed with a thickness, a polycrystalline silicon film to a thickness of 200Å is formed thereon at 600 ° C.. この多結晶シリコン膜をドライエツチングで分離し、薄膜トランジスタが構成される多結晶シリコン3と、多結晶シリコンから成る容量電極6を形成する。 The polycrystalline silicon film is separated by dry Etsu quenching, the polycrystalline silicon 3 thin film transistor configured to form a capacitor electrode 6 of polycrystalline silicon. 多結晶シリコン3と容量電極6との間隔は、3〜5μmと非常に精密に加工することができる〔第2図(a)〕。 Spacing between the polycrystalline silicon 3 and the capacitor electrode 6 can be very precisely machined and 3~5μm Second Figure (a)]. (2) 多結晶シリコン3の上にS i O 2のゲート絶縁膜及び多結晶シリコンのゲート4を形成し、イオン注入により、n +のソース及びドレインを形成する。 (2) the S i gate insulating film and a gate 4 of the polycrystalline silicon of O 2 is formed on the polycrystalline silicon 3 by ion implantation to form the source and drain of the n +. このとき、容量電極6及びゲート4にも、イオン注入が行われ、これらが導電性を持つようになり、電極としての機能を持たせることが可能となる。 At this time, the capacitance electrode 6 and the gate 4, ion implantation is performed, they now have conductivity, it is possible to provide a function as an electrode. また、200Åの多結晶シリコンによる容量電極は、可視光に対する透過性も充分持つており、透明電極として作用させることができる〔第2図(b)〕。 The capacitor electrode according polysilicon 200 Å, transparent to visible light are also sufficiently with, can act as a transparent electrode [Fig. 2 (b)]. (3) 次に、全面にS i O 2による保護膜5を形成する。 (3) Next, a protective film 5 by S i O 2 on the entire surface.
この保護膜5は、補助容量部では容量絶縁膜7となる。 The protective film 5, the capacitor insulating film 7 is auxiliary capacitor.
この容量絶縁膜7の上に、従来技術の場合と同様に、IT On the capacitor insulating film 7, as in the prior art, IT
Oを用いた画素電極8を形成する〔第2図(c)〕。 The pixel electrode 8 is formed using O [Figure 2 (c)]. (4) 次に、多結晶シリコン3内に形成された薄膜トランジスタのソース,ドレインにコンタクトホールを開け、ソース電極9を画素電極8にコンタクトするように形成すると共に、ドレイン電極10を形成する〔第2図(d)〕。 (4) Next, the source of the TFT formed in the polycrystalline silicon 3, contact holes to drain, to form a source electrode 9 so as to contact with the pixel electrode 8, the drain electrode 10 [No. FIG. 2 (d)]. 前述した本発明の一実施例は、スイツチング素子となる薄膜トランジスタを構成する多結晶シリコンと、補助容量を構成する容量電極とを同時に形成することができるので、容量電極の別の工程で形成する従来技術に比較し、その製造工程を減少して簡略化することができ、しかも、同時に形成した多結晶シリコンを分離するだけで容量電極を構成できるので、容量電極形成のための位置合わせを必要とせず、薄膜トランジスタと補助容量との形成間隔を短縮することができ、これにより、開口率の高い画素、あるいは、微細な画素を持つた液晶表示装置を構成できるという効果を有する。 One embodiment of the present invention described above, the polycrystalline silicon constituting the thin film transistor as a switching-element, since the capacitor electrodes of the auxiliary capacitor can be formed at the same time, conventional forming a separate step capacitor electrode compared to art, the manufacturing process can be simplified by reducing, moreover, it is possible to configure a capacitor electrode by simply separating the polycrystalline silicon formed simultaneously, the need for alignment for the capacitor electrode formation not that a thin film transistor can be shortened formation interval between the auxiliary capacitor, thereby, high aperture ratio pixel or has the effect of a liquid crystal display device having fine pixels. 第3図は本発明の他の実施例を示す表示素子の断面図である。 Figure 3 is a cross-sectional view of a display device showing another embodiment of the present invention. 第3図において、6aは容量電極であり、他の符号は第1図,第2図の場合と同一である。 In FIG. 3, 6a is the capacitance electrodes, and other reference numerals are the same as the case of FIG. 1, FIG. 2. この実施例は、容量電極6aを第1図,第2図により説明した実施例の場合と同様に、多結晶シリコンを用いて形成し、その形成をゲート4と同一のプロセスで行う点に特徴を有する。 This embodiment includes a first diagram the capacitor electrodes 6a, similar to the case of the embodiment described by Figure 2, is formed using a polycrystalline silicon, characterized in that formed in that carried out in the same process as the gate 4 having. 以下、その製造方法を簡単に説明する。 Hereinafter will be described a method of manufacturing easy. まず、下地膜2の上にスイツチング素子である薄膜トランジスタを構成する多結晶シリコン3を形成し、この多結晶シリコン3の上に、ゲート絶縁膜と多結晶シリコンによるゲート4を形成する。 First, a polycrystalline silicon 3 constituting the thin film transistor is a switching-element on the base film 2, on the polycrystalline silicon 3, a gate 4 by the gate insulating film and the polycrystalline silicon. このとき、ゲート絶縁膜とゲート4の形成と同時に、同一のプロセスにより、容量電極6aを形成する。 At this time, simultaneously with the formation of the gate insulating film and the gate 4, the same process to form the capacitor electrode 6a. その後、イオン注入により、多結晶シリコン3内にソースとドレインを形成し、同時にゲート4及び容量電極6aの多結晶シリコンをN +層として導電性を持たせる。 Thereafter, by ion implantation to form the source and drain in the polycrystalline silicon 3 to simultaneously gate 4 and the polysilicon capacitor electrode 6a has conductivity as the N + layer. さらに、その後は、第2図(c), Further, thereafter, the second view (c),
(d)で説明したと同様に、保護膜5、画素電極8、ソース電極9、ドレイン電極10を形成して、表示素子を完成させる。 In a manner similar to that described in (d), the protective film 5, the pixel electrode 8, source electrode 9, and the drain electrode 10, to complete the display device. 前述した第3図に示す本発明の実施例は、容量電極6a Embodiment of the invention shown in FIG. 3 described above, the capacitor electrode 6a
の下部に、ゲート絶縁膜と同一のS i O 2膜が存在する点で、第1図に示す実施例と相違するが、この実施例も、 The bottom of the, in that the same S i O 2 film and the gate insulating film is present, but differs from the embodiment shown in FIG. 1, this embodiment also,
第1図に示す実施例と同様な効果を奏することができる。 It is possible to achieve the same effect as in the embodiments shown in Figure 1. 第4図は本発明のさらに他の実施例を示す表示素子の断面図である。 Figure 4 is a cross-sectional view of a display device showing still another embodiment of the present invention. 第4図において、4′はゲート、6bは容量電極、11はゲート絶縁膜、12は非晶質シリコンi層、 In Figure 4, 4 'gates, 6b are capacitive electrodes, 11 denotes a gate insulating film, 12 is amorphous silicon i-layer,
13は非晶質シリコンn +層であり、他の符号は第1図,第2図の場合と同一である。 13 is amorphous silicon n + layer, and other reference numerals are the same as the case of FIG. 1, FIG. 2. この実施例は、スイツチング素子として、逆スタガ構造の非晶質シリコン薄膜トランジスタを用いるもので、 This embodiment, as switching-element, one using an amorphous silicon thin film transistor of inverted-staggered structure,
容量電極6aとして、非晶質シリコンn +層を用いている点を特徴とする。 As capacitor electrodes 6a, it characterized that it uses the amorphous silicon n + layer. 以下、その製造方法を簡単に説明する。 Hereinafter will be described a method of manufacturing easy. まず、ガラス基板1上のゲート4′を形成し、基板1 First, a gate 4 'on the glass substrate 1, the substrate 1
及びゲート4′を含む全面にS i O 2によるゲート絶縁膜11 And the gate insulating film 11 by S i O 2 on the entire surface including the gate 4 '
を形成する。 To form. このゲート絶縁膜11は、ゲート4′以外の部分で、下地膜となる。 The gate insulating film 11 is a portion other than the gate 4 ', serving as a base film. 次に、連続CVD法により、非晶質シリコンi層12と、非晶質シリコンn +層13を形成し、 Next, the continuous CVD method, an amorphous silicon i-layer 12, forming an amorphous silicon n + layer 13,
これを分離して、薄膜トランジスタを構成する部分と、 This was separated, and the portion constituting a thin film transistor,
容量電極6bとなる部分を形成する。 Forming part of a capacitor electrode 6b. ゲート4′の上の部分の非晶質シリコンn +層を除去し、両側の非晶質シリコンn +層を夫々ソース及びドレインとする。 The amorphous silicon n + layer of the top portion of the gate 4 'is removed, and the amorphous silicon n + layer on both sides with respective source and drain. その後、第2 Then, the second
図(c),(d)と同様に、保護膜5、画素電極8、ソース電極9、ドレイン電極10を形成して、表示素子を完成させる。 Figure (c), similarly to (d), the protective film 5, the pixel electrode 8, source electrode 9, and the drain electrode 10, to complete the display device. この第4図に示す本発明の実施例は、容量電極6bが、 Examples of the present invention shown in Fig. 4, the capacitor electrode 6b is,
非晶質シリコンn +層で構成され、その下層に非晶質シリコンi層が存在するが、これらの層も、充分透明電極として作用し、第1図に示す実施例と同様な効果を奏する。 It is composed of amorphous silicon n + layer, but amorphous silicon i-layer in the lower layer is present, also these layers act as sufficiently transparent electrode, the same effects as the embodiment shown in Figure 1 . 〔発明の効果〕 以上説明したように、本発明によれば、補助容量を、 As it has been described [Effect of the Invention According to the present invention, the auxiliary capacitor,
スイツチング素子となる薄膜半導体層と同一の半導体層で同時に形成し、分離するだけで形成することができるので、その形成工程を簡略化できると同時に、パターン合わせを不要とし、形成間隔も短縮することができるので、開口率の高い画素、あるいは微細な画素を有する液晶表示装置を形成することができる。 Formed simultaneously with the thin film semiconductor layer of the same semiconductor layer as the switching-element, it can be formed simply by separating, that at the same time as the forming process can be simplified, and unnecessary pattern matching, formation intervals can be shortened since it is, it is possible to form the liquid crystal display device having a high pixel or fine pixels, aperture ratio.

【図面の簡単な説明】 第1図は本発明の一実施例を示す表示素子の断面図、第2図(a),(b),(c),(d)はその製造工程を説明する図、第3図,第4図は夫々本発明の他の実施例の断面図、第5図は従来技術による表示素子の断面図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of a display device showing an embodiment of the present invention, FIG. 2 (a), illustrating the (b), (c), (d) its manufacturing process Figure, Figure 3, a cross-sectional view of another embodiment of FIG. 4 are each present invention, FIG. 5 is a cross-sectional view of a display device according to the prior art. 1……ガラス基板、2……下地膜、3……多結晶シリコン、4,4′……ゲート、5……保護膜、6,6a,6b,6c…… 1 ... glass substrate, 2 ... base film, 3 ... polycrystalline silicon, 4,4 '... gate, 5 ... protective film, 6, 6a, 6b, 6c ....
容量電極、7……容量絶縁膜、8……画素電極、9…… Capacitor electrodes, 7 ...... capacitor insulating film, 8 ...... pixel electrode, 9 ......
ソース電極、10……ドレイン電極、11……ゲート絶縁膜、12……非晶質シリコンi層、13……非晶質シリコン Source electrode, 10 ...... drain electrode, 11 ...... gate insulating film, 12 ...... amorphous silicon i-layer, 13 ...... amorphous silicon
n +層。 n + layer.

Claims (1)

  1. (57)【特許請求の範囲】 1. (57) [the claims] 1. 一対の基板と、その一対の基板に挟持された液晶層とを有し、前記一対の基板の一方にはドレイン電極、ゲート電極及びソース電極が接続された複数の薄膜トランジスタと、前記ソース電極に接続され、ITOにより形成された画素電極と、その画素電極の下方に形成された容量電極とを有する補助容量付液晶表示装置において、前記画素電極は前記容量電極との間に絶縁膜を介して容量を形成し、前記容量電極は前記薄膜トランジスタを構成する半導体層と間隔を空けて分離された半導体層であることを特徴とする補助容量付液晶表示装置。 A pair of substrates, and a the pair of liquid crystal layer sandwiched between the substrate, a plurality of thin film transistors while the drain electrode of the pair of substrates, a gate electrode and a source electrode is connected, connected to the source electrode is a pixel electrode formed by ITO, a liquid crystal display device with an auxiliary capacitor having a capacitor electrode formed below the pixel electrode, the pixel electrode via an insulating film between the capacitor electrode capacitance forming, said capacitor electrode is an auxiliary capacitor with the liquid crystal display device which is a semiconductor layer separated at an semiconductor layer and spacing constituting the thin film transistor. 2. 2. 前記薄膜トランジスタを構成する半導体層及び前記容量電極は、多結晶シリコン、非晶質シリコン、または単結晶シリコンの薄膜であることを特徴とする特許請求の範囲第1項記載の補助容量付液晶表示装置。 Semiconductor layer and the capacitor electrode constituting the thin film transistor, polycrystalline silicon, an auxiliary capacitor with the liquid crystal display device as set forth in claim 1, wherein the appended claims, which is a thin film of amorphous silicon or single crystal silicon, . 3. 3. 前記容量電極は、前記薄膜トランジスタの半導体層の何れかの層を絶縁膜を介して分離した半導体層であることを特徴とする特許請求の範囲第1項または第2項記載の補助容量付液晶表示装置。 The capacitor electrode, one of the layers of the auxiliary capacitor with the liquid crystal display of the claims paragraph 1 or 2, wherein it is a semiconductor layer separated by an insulating film of the semiconductor layer of the thin film transistor apparatus. 4. 4. 前記容量電極を構成する半導体層は200Å以下であることを特徴とする特許請求の範囲第1項、第2項または第3項記載の補助容量付液晶表示装置。 The semiconductor layer claims first term of which is characterized in that at 200Å or less, the auxiliary capacitor with the liquid crystal display device of the second term or third term, wherein forming the capacitor electrodes. 5. 5. 基板上に、スイッチング素子の半導体層と容量電極とを分離して同時に形成する工程と、前記容量電極の上に絶縁膜を形成する工程と、画素電極を前記絶縁膜の上に形成する工程と、前記画素電極と前記スイッチング素子のソース電極とをソース電極上のスルーホールを介して接続する工程とを有することを特徴とする補助容量付液晶表示装置の製造方法。 On a substrate, forming at the same time by separating the semiconductor layer and the capacitor electrode of the switching element, a step of forming an insulating film on the capacitor electrode, and forming a pixel electrode on the insulating film the method of the auxiliary capacitor with the liquid crystal display device characterized by having the step of connecting a source electrode of the pixel electrode and the switching element via a through hole on the source electrode.
JP28644087A 1987-11-14 1987-11-14 Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device Expired - Lifetime JP2682997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28644087A JP2682997B2 (en) 1987-11-14 1987-11-14 Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28644087A JP2682997B2 (en) 1987-11-14 1987-11-14 Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH01129234A true JPH01129234A (en) 1989-05-22
JP2682997B2 true JP2682997B2 (en) 1997-11-26

Family

ID=17704416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28644087A Expired - Lifetime JP2682997B2 (en) 1987-11-14 1987-11-14 Manufacturing process of the storage capacitor with the liquid crystal display device and the auxiliary capacitor with the liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2682997B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152640A (en) * 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd Manufacture of insulated-gate type semiconductor device
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
KR960008499B1 (en) 1992-03-26 1996-06-26 순페이 야마자끼 Laser treatment method and laser treatment apparatus
JP3587537B2 (en) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 Semiconductor device
KR100268007B1 (en) * 1992-12-22 2000-10-16 구본준 Fabrication method of lcd
JP3486426B2 (en) * 1993-01-18 2004-01-13 キヤノン株式会社 Semiconductor device and a liquid crystal display device
JP4019697B2 (en) 2001-11-15 2007-12-12 株式会社日立製作所 The liquid crystal display device
JP4702395B2 (en) * 2008-05-20 2011-06-15 ソニー株式会社 Display device and electronic equipment
KR101781532B1 (en) * 2011-03-14 2017-10-24 삼성디스플레이 주식회사 An organic light emitting display device and the manufacturing method thereof
US9305939B2 (en) 2012-06-08 2016-04-05 Sharp Kabushiki Kaisha Semiconductor device with oxide layer as transparent electrode
KR20150040873A (en) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20150053917A (en) 2012-09-13 2015-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN104885230B (en) 2012-12-25 2018-02-23 株式会社半导体能源研究所 The semiconductor device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
JP2017116622A (en) 2015-12-22 2017-06-29 三菱電機株式会社 Liquid crystal display device and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010993A (en) * 1973-04-18 1975-02-04
JPS63121886A (en) * 1986-11-11 1988-05-25 Seiko Epson Corp Active matrix panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010993A (en) * 1973-04-18 1975-02-04
JPS63121886A (en) * 1986-11-11 1988-05-25 Seiko Epson Corp Active matrix panel

Also Published As

Publication number Publication date Type
JPH01129234A (en) 1989-05-22 application

Similar Documents

Publication Publication Date Title
US4409724A (en) Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4821092A (en) Thin film transistor array for liquid crystal display panel
US5966193A (en) LCD device having coupling capacitances and shielding films
US4816885A (en) Thin-film transistor matrix for liquid crystal display
US5459595A (en) Active matrix liquid crystal display
US6320221B1 (en) TFT-LCD having a vertical thin film transistor
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US5499123A (en) Active matrix liquid crystal display cell with light blocking capacitor electrode above insulating layer
US5953088A (en) Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
US5182620A (en) Active matrix display device
US5162901A (en) Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US5060036A (en) Thin film transistor of active matrix liquid crystal display
US5982460A (en) Electro-optical display
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
US5995177A (en) Active matrix substrate with multi-layer signal lines and/or electrodes
US5185601A (en) Active matrix liquid crystal display apparatus and method of producing the same
US5953085A (en) Liquid crystal display device having a storage capacitor
EP0136509A2 (en) Active matrix type display apparatus
US5231039A (en) Method of fabricating a liquid crystal display device
US5159477A (en) Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US5604358A (en) Device of thin film transistor liquid crystal display
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US5771083A (en) Active matrix substrate and liquid crystal display device
US5210045A (en) Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11