JP3396524B2 - Voltage-current conversion circuit - Google Patents

Voltage-current conversion circuit

Info

Publication number
JP3396524B2
JP3396524B2 JP33758093A JP33758093A JP3396524B2 JP 3396524 B2 JP3396524 B2 JP 3396524B2 JP 33758093 A JP33758093 A JP 33758093A JP 33758093 A JP33758093 A JP 33758093A JP 3396524 B2 JP3396524 B2 JP 3396524B2
Authority
JP
Japan
Prior art keywords
current
input
voltage
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33758093A
Other languages
Japanese (ja)
Other versions
JPH07202578A (en
Inventor
治行 猪鼻
雄介 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP33758093A priority Critical patent/JP3396524B2/en
Publication of JPH07202578A publication Critical patent/JPH07202578A/en
Application granted granted Critical
Publication of JP3396524B2 publication Critical patent/JP3396524B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力としての電圧の変
化を電流の変化として出力する電圧電流変換回路に関
し、より詳細には、半導体集積回路において、電圧制御
増幅回路(以下、VCA(Voltage-Controlled Amplifi
er)という。)の入力段に接続され、その入力信号とな
る電流等を出力する電圧電流変換回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-current conversion circuit which outputs a change in voltage as an input as a change in current, and more specifically, in a semiconductor integrated circuit, a voltage control amplifier circuit (hereinafter referred to as VCA (Voltage). -Controlled Amplifi
er). ) Is connected to the input stage and outputs a current or the like as an input signal thereof.

【0002】近年、半導体デバイスの利用範囲が拡がり
つつあることに伴い、それぞれの半導体デバイスを構成
する半導体回路の特性として、電圧振幅の高い入力信号
に対して、歪みの少ない出力信号を出力する特性をもつ
ことが要望されている。
[0002] In recent years, as the use range of semiconductor devices has been expanding, as a characteristic of a semiconductor circuit that constitutes each semiconductor device, a characteristic of outputting an output signal with little distortion to an input signal with a high voltage amplitude. Is required.

【0003】このような半導体回路のうち、一般的に用
いられる基本的な回路構成の一つに、電圧電流変換回路
がある。
Among such semiconductor circuits, a voltage-current conversion circuit is one of the commonly used basic circuit configurations.

【0004】[0004]

【従来の技術】従来技術の電圧電流変換回路としては、
トランジスタ等の半導体素子を差動対として利用した回
路が一般的である。
2. Description of the Related Art As a conventional voltage-current conversion circuit,
A circuit using semiconductor elements such as transistors as a differential pair is generally used.

【0005】トランジスタ差動対を用いた第1の従来技
術の電圧電流変換回路を図3に示す。図3における電圧
電流変換回路は、npn型バイポーラトランジスタ10
1及び102、固定抵抗103並びに定電流源104及
び105により構成される差動対100と、入力バイア
ス電圧106と、電源VCCとで構成されており、トラン
ジスタ101及び102のベース端子に印加される入力
電圧VINに対応した出力電流IOUT が、トランジスタ1
02のコレクタ電流として得られる。
FIG. 3 shows a first prior art voltage-current conversion circuit using a transistor differential pair. The voltage-current conversion circuit in FIG. 3 is an npn bipolar transistor 10
1 and 102, a fixed resistor 103 and constant current sources 104 and 105, an input bias voltage 106, and a power supply V CC , which are applied to the base terminals of the transistors 101 and 102. Output current I OUT corresponding to the input voltage V IN
02 collector current.

【0006】本従来技術における歪みの発生源として、
トランジスタ101及び102のベース−エミッタ間電
圧(以下、ベース−エミッタ間電圧をVBEという。)が
持つ非線形性による出力電流IOUT の歪みが考えられ
る。これについては、入力電圧VINが小さい範囲におい
ては、VBEの非線形性による歪み成分が出力電流IOUT
に与える影響が少ないため、出力電流IOUT としての歪
み率は小さくなる。
As a source of distortion in this prior art,
Distortion of the output current I OUT due to the non-linearity of the base-emitter voltage of the transistors 101 and 102 (hereinafter, the base-emitter voltage is referred to as V BE ) can be considered. Regarding this, in the range where the input voltage V IN is small, the distortion component due to the non-linearity of V BE causes the output current I OUT.
, The distortion rate as the output current I OUT becomes small.

【0007】しかし、入力電圧VINが大きい範囲になる
と、VBEの非線形性による歪み成分が大きくなり、この
歪み成分が出力電流IOUT に与える影響が大きくなるこ
とに加え、定電流源104及び105が飽和することに
より、入力電圧VINが変化しても出力電流IOUT が変化
しなくなるため、出力電流IOUT 全体としての歪み率は
大きくなる。
However, when the input voltage V IN is in a large range, the distortion component due to the non-linearity of V BE becomes large, and this distortion component has a large effect on the output current I OUT. The saturation of 105 prevents the output current I OUT from changing even when the input voltage V IN changes, so that the distortion rate of the output current I OUT as a whole increases.

【0008】そこで、上記の問題点を解決する電圧電流
変換回路として、図4に示す第2の従来技術の電圧電流
変換回路がある。図4における電圧電流変換回路は、6
個のpnp型バイポーラトランジスタ201、202、
211、212、221、222及び定電流源203、
215、223により3個の差動対200、210、2
20がそれぞれ構成され、トランジスタ201及び22
2のそれぞれのベース端子に入力電圧VINが印加され
る。また、出力電流IOUT は、トランジスタ211のコ
レクタ電流として得られる。
Therefore, as a voltage-current conversion circuit for solving the above-mentioned problems, there is a second prior art voltage-current conversion circuit shown in FIG. The voltage-current conversion circuit in FIG.
Pnp type bipolar transistors 201, 202,
211, 212, 221, 222 and constant current source 203,
Two differential pairs 200, 210, 2 by 215, 223
20 are respectively configured to include transistors 201 and 22.
The input voltage V IN is applied to the respective base terminals of No. 2. The output current I OUT is obtained as the collector current of the transistor 211.

【0009】本従来技術における各トランジスタのVBE
の非線形性による歪みについては、本回路がトランジス
タ201及び222のベース端子を正転入力端子とし、
トランジスタ202及び221のベース端子を反転入力
端子とし、トランジスタ211及び212のエミッタ端
子を出力端子とする差動増幅器の全負帰還回路となり、
100%の負帰還がかかるために、当該全負帰還回路の
オープンループゲインをGOPとすると、VBEの非線形性
による歪みはほぼ1/GOPに圧縮されるので、歪み率の
低い出力電流IOUT が得られる。
V BE of each transistor in the prior art
With respect to the distortion due to the non-linearity of, the circuit uses the base terminals of the transistors 201 and 222 as the non-inverting input terminals,
The base terminals of the transistors 202 and 221 serve as inverting input terminals, and the emitter terminals of the transistors 211 and 212 serve as output terminals.
Since 100% of negative feedback is applied, assuming that the open loop gain of the negative feedback circuit is G OP , the distortion due to the non-linearity of V BE is compressed to almost 1 / G OP , and thus the output current with a low distortion rate is obtained. I OUT is obtained.

【0010】[0010]

【発明が解決しようとする課題】しかし、第2の従来技
術においては、出力電流の経路に直列に電圧電流変換抵
抗213及び214が挿入されているので、この抵抗に
よる損失の影響と定電流源215の動作に必要な電圧の
影響により、入力電圧VINのダイナミックレンジが狭め
られるという問題点があった。
However, in the second prior art, since the voltage-current conversion resistors 213 and 214 are inserted in series in the output current path, the effect of loss due to these resistors and the constant current source. There is a problem that the dynamic range of the input voltage V IN is narrowed due to the influence of the voltage required for the operation of 215.

【0011】本発明の目的は、出力電流IOUT に対する
トランジスタのVBEの非線形性による歪みの影響をなく
し、且つ、ダイナミックレンジを狭めることがない電圧
電流変換回路を提供することにある。
An object of the present invention is to provide a voltage-current conversion circuit which eliminates the influence of distortion of the V BE of the transistor on the output current I OUT due to the non-linearity and does not narrow the dynamic range.

【0012】[0012]

【課題を解決するための手段】以上の課題を解決するた
めに、請求項1に記載の発明は、例えば図1に示すよう
に、高電位側電源に接続されたカレントミラー回路の入
力端と低電位側電源との間に、制御端子が当該カレント
ミラー回路の出力端に接続されると共に入力端子が前記
入力端に接続された第1半導体素子と、一端が前記第1
半導体素子の出力端子に接続されると共に他端が前記低
電位側電源に接続され且つ前記カレントミラー回路に流
れる電流とは無相関の一定電流を発生させる定電流源
と、からなる直列回路が形成され、前記入力端から前記
第1半導体素子に入力される電流とほぼ等しい電流値を
もつ電流を出力する前記出力端と前記低電位側電源との
間に、前記第1半導体素子と同様の物理的特性を有する
第2半導体素子と、固定電圧値を有するバイアス電圧を
発生させるバイアス電源と、からなる直列回路が形成さ
れ、変換されるべき入力電圧が入力される入力端子
第1半導体素子の出力端子との間に、前記入力電圧の
変化を電流の変化に変換する入力抵抗が接続されている
ことを特徴として構成される。
In order to solve the above problems, the invention described in claim 1 has an input terminal of a current mirror circuit connected to a high potential side power source, as shown in FIG. 1, for example. between the low potential side power supply, a control terminal connected to an output end of the current mirror circuit Rutotomoni input terminal said
A first semiconductor element connected to the input end, and one end of which is the first semiconductor element
It is connected to the output terminal of the semiconductor element and the other end is
It is connected to the power supply on the potential side and flows to the current mirror circuit.
Constant current source that generates a constant current that is uncorrelated with the current
When, a series circuit consisting of is formed, from said entering-force end
Between the low-potential-side power supply and before Kide force terminal for outputting a current having a substantially equal current value and the current input to the first semiconductor element, first have physical properties similar to the first semiconductor element Two semiconductor elements and a bias voltage with a fixed voltage value
A series circuit including a bias power supply for generating the input voltage is formed between the input terminal to which the input voltage to be converted is input and the output terminal of the first semiconductor element .
An input resistance for converting a change into a change in current is connected to the input resistance.

【0013】請求項2に記載の発明は、例えば図1に示
すように、高電位側電源に接続されたカレントミラー回
路の入力端と低電位側電源との間に、ベース端子が当該
カレントミラー回路の出力端に接続されると共にコレク
タ端子が前記入力端に接続された電流増幅用トランジス
と、一端が前記電流増幅用トランジスタのエミッタ端
子に接続されると共に他端が前記低電位側電源に接続さ
れ且つ前記カレントミラー回路に流れる電流とは無相関
の一定電流を発生させる定電流源と、からなる直列回路
が形成され、前記入力端から前記電流増幅用トランジス
タに入力される電流とほぼ等しい電流値をもつ電流を出
力する前記出力端と前記低電位側電源との間に、前記電
流増幅用トランジスタのベース−エミッタ間電圧特性と
同様の電圧特性を有する半導体素子と、固定電圧値を有
するバイアス電圧を発生させるバイアス電源と、からな
る直列回路が形成され、変換されるべき入力電圧が入力
される入力端子と前記電流増幅用トランジスタのエミッ
端子との間に、前記入力電圧の変化を電流の変化に変
換する入力抵抗が接続されていることを特徴として構成
される。
According to a second aspect of the invention, for example, as shown in FIG. 1, the base terminal is between the input terminal of the current mirror circuit connected to the high potential side power source and the low potential side power source. It is connected to the output terminal of the circuit Rutotomoni collection
Current amplifying transistor whose data terminal is connected to the input end, and one end of which is the emitter end of the current amplifying transistor.
And the other end is connected to the low potential side power source.
And is uncorrelated with the current flowing through the current mirror circuit
A constant current source for generating a constant current, the series circuit consisting of is formed of, said current amplifying transistor from the entering force end
Wherein the front Kide force terminal for outputting a current having a substantially equal current value and the current input to the motor between a low-potential-side power supply, the base of the current amplifying transistor - the same voltage characteristics and emitter voltage characteristic With a semiconductor element having a fixed voltage
A bias power source for generating a bias voltage, the series circuit formed consisting of the input voltage to be converted is input
Emitter of said current amplifier transistor and the input terminal being
The input voltage change to a current change between the input and output terminals.
It is characterized in that an input resistance to be exchanged is connected.

【0014】[0014]

【作用】請求項1に記載の発明によれば、例えば図1に
示すように、入力抵抗は入力電圧の変化を入力抵抗を流
れる電流の変化に変換する。
According to the invention described in claim 1, for example, as shown in FIG. 1, the input resistance converts a change in the input voltage into a change in the current flowing through the input resistance.

【0015】定電流源は、第1半導体素子の入力電流と
入力抵抗を流れる電流を合わせた電流の値を一定に保
つ。その結果、第1半導体素子の入力電流が入力抵抗を
流れる電流の変化に対応して変化するため、第1半導体
素子の出力電流も入力抵抗を流れる電流の変化に対応し
て変化する。
The constant current source keeps the current value of the input current of the first semiconductor element and the current flowing through the input resistance constant. As a result, the input current of the first semiconductor element changes corresponding to the change of the current flowing through the input resistance, and the output current of the first semiconductor element also changes corresponding to the change of the current flowing through the input resistance.

【0016】イアス電源は、第1半導体素子の制御端
子の電位を固定するためのバイアス電圧を供給する。カ
レントミラー回路は、第1半導体素子及び第2半導体素
子を同じ条件で動作させるために、第1半導体素子の出
力電流とほぼ等しい大きさを持つ電流を第2半導体素子
に供給する。
The bias power source provides a bias voltage for fixing the potential of the control terminal of the first semiconductor element. The current mirror circuit supplies a current having a magnitude substantially equal to the output current of the first semiconductor element to the second semiconductor element in order to operate the first semiconductor element and the second semiconductor element under the same condition.

【0017】第2半導体素子は、第1半導体素子と同じ
物理的特性を持つように製作されているので、第1半導
体素子における当該第1半導体素子の非線形特性による
電流増幅時の歪みを補償する。
Since the second semiconductor element is manufactured so as to have the same physical characteristics as the first semiconductor element, the second semiconductor element compensates the distortion in current amplification due to the non-linear characteristic of the first semiconductor element. .

【0018】したがって、第1半導体素子における電圧
増幅時の歪みを第2半導体素子により補償し、且つ、
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗に
おける電圧降下による電圧損失がないので、歪みが少な
く且つダイナミックレンジを狭めることのない電圧電流
変換が可能になる。
Therefore, the distortion during voltage amplification in the first semiconductor element is compensated by the second semiconductor element, and
The input resistance that converts the input voltage to the current and the constant current source
By arranging in the input stage where the voltage is input, there is no voltage loss due to the voltage drop in the resistance of the output stage, so that it is possible to perform voltage-current conversion with less distortion and without narrowing the dynamic range.

【0019】請求項2に記載の発明によれば、例えば図
1に示すように、入力抵抗は入力電圧の変化を入力抵抗
を流れる電流の変化に変換する。定電流源は、電流増幅
用トランジスタのエミッタ電流と入力抵抗を流れる電流
を合わせた電流の値を一定に保つ。
According to the second aspect of the present invention, for example, as shown in FIG. 1, the input resistance converts a change in input voltage into a change in current flowing through the input resistance. The constant current source keeps the current value of the emitter current of the current amplification transistor and the current flowing through the input resistance constant.

【0020】その結果、電流増幅用トランジスタのエミ
ッタ電流が入力抵抗を流れる電流の変化に対応して変化
するため、電流増幅用トランジスタのコレクタ電流も入
力抵抗を流れる電流の変化に対応して変化する。
As a result, the emitter current of the current amplifying transistor changes in accordance with the change in the current flowing through the input resistance, and the collector current of the current amplifying transistor also changes in accordance with the change in the current flowing through the input resistance. .

【0021】イアス電源は、電流増幅用トランジスタ
のベース端子の電位を固定するためのバイアス電圧を供
給する。カレントミラー回路は、電流増幅用トランジス
タ及び半導体素子を同じ条件で動作させるために、電流
増幅用トランジスタのコレクタ電流とほぼ等しい大きさ
をもつ電流を半導体素子に供給する。
The bias power source provides a bias voltage for fixing the potential of the base terminal of the current amplifying transistor. The current mirror circuit supplies a current having a magnitude substantially equal to the collector current of the current amplification transistor to the semiconductor element in order to operate the current amplification transistor and the semiconductor element under the same conditions.

【0022】半導体素子は電流増幅用トランジスタのV
BEの特性と同じ電圧特性を持つように製作されている。
その結果、電流増幅用トランジスタのコレクタ電流(出
力電流)を表す式(例えば、後述の(3)式参照)にお
いて、電流増幅用トランジスタのVBEの非直線性を示す
項が、半導体素子の電圧特性の非直線性を示す項により
相殺されるので、電流増幅用トランジスタのVBEの非直
線性に起因する電流増幅時の歪みが半導体素子の電圧特
性の非直線性により補償されることとなる。
The semiconductor element is V of the current amplification transistor.
It is manufactured to have the same voltage characteristics as the BE characteristics.
As a result, in the expression expressing the collector current (output current) of the current amplification transistor (for example, refer to expression (3) described later), the term indicating the nonlinearity of V BE of the current amplification transistor is the voltage of the semiconductor element. Since it is canceled by the term indicating the nonlinearity of the characteristic, the distortion at the time of current amplification due to the nonlinearity of V BE of the current amplification transistor is compensated by the nonlinearity of the voltage characteristic of the semiconductor element. .

【0023】したがって、電流増幅用トランジスタにお
ける電流増幅時の歪みを半導体素子により補償し、且
つ、入力電圧を電流に変換する入力抵抗と定電流源とを
入力電圧が入力される入力段に配置することで出力段の
抵抗における電圧降下による電圧損失がないので、歪み
が少なく且つダイナミックレンジを狭めることのない電
圧電流変換が可能になる。
Therefore, the input resistance and the constant current source for compensating the distortion at the time of current amplification in the current amplification transistor by the semiconductor element and for converting the input voltage into the current.
By arranging in the input stage where the input voltage is input, there is no voltage loss due to the voltage drop in the resistance of the output stage, so that it is possible to perform voltage-current conversion with less distortion and without narrowing the dynamic range.

【0024】[0024]

【実施例】次に、本発明の説明に好適な実施例を図面に
基づいて説明する。 (I)第1実施例 図1に本発明の第1実施例を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments for explaining the present invention will be described with reference to the drawings. (I) First Embodiment FIG. 1 shows a first embodiment of the present invention.

【0025】本実施例は、電源VCCに接続されたカレン
トミラー回路6と、カレントミラー回路6の入力端にコ
レクタ端子が接続され、カレントミラー回路6の出力端
にベース端子が接続され、エミッタ端子が定電流IC
流す定電流源5を介して接地されている第1トランジス
タ1と、ベース端子とコレクタ端子が共通接続となって
カレントミラー回路6の出力端と第1トランジスタ1の
ベース端子の接続点に接続され、エミッタ端子が第1ト
ランジスタ1のベース電位を固定するための固定バイア
ス電源VB を介して接地されている第2トランジスタ2
と、第1トランジスタ1のエミッタ端子と定電流源5の
接続点と入力端子INとの間に接続された入力抵抗3で
構成されている。
In this embodiment, the current mirror circuit 6 connected to the power source V CC , the collector terminal is connected to the input terminal of the current mirror circuit 6, the base terminal is connected to the output terminal of the current mirror circuit 6, and the emitter is connected. The first transistor 1 whose terminal is grounded via the constant current source 5 for flowing the constant current I C , and the base terminal and the collector terminal are commonly connected, and the output terminal of the current mirror circuit 6 and the base of the first transistor 1 A second transistor 2 connected to a connection point of the terminals and having an emitter terminal grounded via a fixed bias power supply V B for fixing the base potential of the first transistor 1.
And an input resistor 3 connected between a connection point between the emitter terminal of the first transistor 1 and the constant current source 5 and the input terminal IN.

【0026】なお、カレントミラー回路6の入力端を流
れる電流は本実施例の出力電流IOU T でもあり、かつカ
レントミラー回路6の基準電流となるものでもある。カ
レントミラー回路6は、3個のpnp型バイポーラトラ
ンジスタ61、62及び63からなる3トランジスタ型
カレントミラー回路であり、出力電流IOUTに対する各
トランジスタのアーリー効果の影響を軽減するための固
定抵抗64及び65がトランジスタ61及び62のそれ
ぞれのエミッタ端子と電源VCCとの間に接続されてい
る。
[0026] The current flowing through the input terminal of the current mirror circuit 6 is also output current I OU T of this embodiment, and is also intended as a reference current of the current mirror circuit 6. The current mirror circuit 6 is a three-transistor type current mirror circuit including three pnp type bipolar transistors 61, 62 and 63, and has a fixed resistor 64 and a fixed resistor 64 for reducing the influence of the Early effect of each transistor on the output current I OUT . 65 is connected between the respective emitter terminals of the transistors 61 and 62 and the power supply V CC .

【0027】カレントミラー回路6はトランジスタ62
のコレクタ電流として流れる基準電流と大きさの等しい
出力電流がトランジスタ61のコレクタ電流として流れ
るように構成されている。
The current mirror circuit 6 includes a transistor 62.
An output current having the same magnitude as the reference current flowing as the collector current of the transistor 61 flows as the collector current of the transistor 61.

【0028】第1トランジスタ1及び第2トランジスタ
2は、温度特性及びVBEの非線形性等の物理的特性が同
じになるように製作されたnpn型バイポーラトランジ
スタで構成されている。
The first transistor 1 and the second transistor 2 are composed of npn-type bipolar transistors manufactured such that the temperature characteristics and the physical characteristics such as the non-linearity of V BE are the same.

【0029】本実施例の電圧電流変換回路において、入
力電圧VINは、入力抵抗3を介して第1トランジスタ1
のエミッタ端子に入力される。このとき、入力電圧VIN
には、第1トランジスタ1の動作点を固定するためのエ
ミッタ入力バイアス電圧VE1が重畳されている。
In the voltage-current conversion circuit of this embodiment, the input voltage V IN is applied to the first transistor 1 via the input resistor 3.
Input to the emitter terminal of. At this time, input voltage V IN
An emitter input bias voltage V E1 for fixing the operating point of the first transistor 1 is superposed on.

【0030】次に動作を説明する。エミッタ入力バイア
ス電圧VE1とともに入力される入力電圧VINの変化は、
入力抵抗3によって入力抵抗3を流れる電流IR の変化
に変換される。
Next, the operation will be described. The change of the input voltage V IN input together with the emitter input bias voltage V E1 is
The input resistance 3 converts it into a change in the current I R flowing through the input resistance 3.

【0031】ここで、電流IR と第1トランジスタ1の
エミッタ電流IE1を合成した電流の値は、定電流源5に
よって一定値(IC )に保たれている。したがって、電
流I R の変化は電流IE1の変化に変換される。
Here, the current IRAnd the first transistor 1
Emitter current IE1The value of the combined current is the constant current source 5
Therefore, a constant value (IC) Is kept. Therefore,
Flow I RChanges the current IE1Is transformed into a change of.

【0032】第1トランジスタ1においては、ベース電
流がほとんど零となるように設定されているので、電流
E1の変化は、そのまま電流増幅されて第1トランジス
タ1のコレクタ電流の変化となり、このコレクタ電流が
出力電流IOUT となる。
Since the base current of the first transistor 1 is set to be almost zero, the change in the current I E1 is directly amplified and directly changes into the collector current of the first transistor 1. The current becomes the output current I OUT .

【0033】上記の動作により、入力電圧VINの変化が
出力電流IOUT の変化に変換され、本実施例の回路が電
圧電流変換回路として動作する。次に、カレントミラー
回路6は、第1トランジスタ1のコレクタ端子及び第2
トランジスタ2のコレクタ端子にほぼ等しい大きさの電
流を供給する。
By the above operation, the change of the input voltage V IN is converted into the change of the output current I OUT , and the circuit of this embodiment operates as a voltage-current conversion circuit. Next, the current mirror circuit 6 is connected to the collector terminal of the first transistor 1 and the second
A substantially equal current is supplied to the collector terminal of the transistor 2.

【0034】また、本実施例を半導体集積回路として製
作した場合には、第1トランジスタ1と第2トランジス
タ2は、共通の工程を経て製作され、且つ近接して製作
されるため、両者は温度依存性及びVBEの非線形性が同
じ特性を持つこととなる。
Further, when the present embodiment is manufactured as a semiconductor integrated circuit, the first transistor 1 and the second transistor 2 are manufactured through a common process and are manufactured close to each other. The dependence and the non-linearity of V BE will have the same characteristics.

【0035】よって、上記の電圧電流変換過程におい
て、出力電流IOUT に影響する非線形性を持つ第1トラ
ンジスタ1のVBEは、第2トランジスタのVBEによって
相殺され、出力電流IOUT に対する第1トランジスタ1
のVBEの非線形性の影響はなくなる。
Therefore, in the above voltage-current conversion process, the V BE of the first transistor 1 having the nonlinearity that affects the output current I OUT is canceled by the V BE of the second transistor, and the first BE for the output current I OUT is canceled. Transistor 1
The effect of V BE non-linearity is eliminated.

【0036】次に、第1トランジスタ1のVBEが第2ト
ランジスタのVBEによって相殺されることに関して詳説
する。今、第1トランジスタ1のVBEをVBE1 、第2ト
ランジスタのVBEをVBE2 、入力抵抗3の抵抗値を
IN、第1トランジスタ1のベース接地電流増幅率をh
FBとすると、図3におけるエミッタ入力バイアス電圧V
E1、入力電圧VIN、入力抵抗3、第1トランジスタ1、
第2トランジスタ2及び固定バイアス電源VB で構成さ
れる閉回路において、第1トランジスタ1のエミッタ端
子と入力抵抗3との接続点の電位を中心として、次式
(1)が成立する。
[0036] Detailed description will next be made with respect to the first transistor 1 of the V BE is offset by V BE of the second transistor. Now, the first transistor 1 of the V BE V BE1, the V BE of the second transistor V BE2, the resistance R IN of the input resistor 3, the common base current amplification factor of the first transistor 1 h
Let FB be the emitter input bias voltage V in FIG.
E1 , input voltage V IN , input resistance 3, first transistor 1,
In a closed circuit composed of the second transistor 2 and the fixed bias power supply V B , the following equation (1) is established with the potential at the connection point between the emitter terminal of the first transistor 1 and the input resistor 3 as the center.

【0037】 VE1+VIN+R・IR =VB +VBE2 −VBE1 …(1) また、出力電流IOUT に関して次式(2)が成立する。 IOUT =hFB・IE1=hFB(IC −IR ) …(2) よって、式(1)及び式(2)より、 IOUT =hFB{IC −(VB +VBE2 −VBE1 −VE1−VIN)/R} …(3) ここで、第1トランジスタ1と第2トランジスタ2はV
BEの非線形性及び温度依存性等の物理的特性がほぼ等し
くなるように製作され、且つ本実施例においては、カレ
ントミラー回路6により、第1トランジスタ1及び第2
トランジスタ2のコレクタ端子にほぼ等しい値の電流が
供給されていることから、第1トランジスタ1及び第2
トランジスタ2が同じ条件で動作するため、次式(4)
が成立する。
V E1 + V IN + R · I R = V B + V BE2 −V BE1 (1) Further, the following formula (2) is established for the output current I OUT . I OUT = h FB · IE 1 = h FB (I C −I R ) ... (2) Therefore, from the formulas (1) and (2), I OUT = h FB {I C − (V B + V BE2 − V BE1 −V E1 −V IN ) / R} (3) where the first transistor 1 and the second transistor 2 are V
The BE is manufactured so that the physical characteristics such as non-linearity and temperature dependence are substantially equal to each other, and in this embodiment, the current mirror circuit 6 allows the first transistor 1 and the second transistor
Since the collector terminal of the transistor 2 is supplied with a current having a substantially equal value, the first transistor 1 and the second transistor 1
Since the transistor 2 operates under the same condition, the following equation (4)
Is established.

【0038】 VBE2 =VBE1 …(4) ゆえに、式(3)及び式(4)より、 IOUT =hFB{IC −(VB −VE1−VIN)/R} …(5) となり、式(5)よりIOUT の値はVBE2 又はVBE1
は無関係となる。
V BE2 = V BE1 (4) Therefore, from the formulas (3) and (4), I OUT = h FB {I C − (V B −V E1 −V IN ) / R} (5) ), And the value of I OUT is irrelevant to V BE2 or V BE1 from the equation (5).

【0039】したがって、出力電流IOUT に対する第1
トランジスタ1のVBEの非線形性の影響はなくなること
となる。さらに、本実施例によると、出力段の抵抗にお
ける電圧降下による電圧損失がないので入力電圧VIN
ダイナミックレンジを狭めることがない。 (II)第2実施例 図2に本発明の第2実施例を示す。
Therefore, the first with respect to the output current I OUT
The influence of the non-linearity of V BE of the transistor 1 is eliminated. Further, according to the present embodiment, there is no voltage loss due to the voltage drop in the resistance of the output stage, so that the dynamic range of the input voltage V IN is not narrowed. (II) Second Embodiment FIG. 2 shows a second embodiment of the present invention.

【0040】本実施例において、第1実施例と共通の部
分については、同一の番号を付し、細部の説明は省略す
る。本実施例は、本発明の電圧電流変換回路の出力電流
OUT をVCA回路の入力電流として活用した例であ
る。
In this embodiment, the same parts as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. The present embodiment is an example in which the output current I OUT of the voltage-current conversion circuit of the present invention is utilized as the input current of the VCA circuit.

【0041】本実施例は、補償用トランジスタ4を付加
した第1実施例に示す電圧電流変換回路に加えて、定電
流源5が出力する定電流IC の鏡像電流IC1を生成して
第1トランジスタ1のエミッタ電流IE1と入力抵抗3を
流れる電流IR を合成した電流の値を一定値(IC1)に
保つためのカレントミラー回路8と、VCA回路10の
入力電流とするための出力電流IOUT の鏡像電流IOUT2
及びIOUT3を生成する出力回路7と、VCA回路10に
より構成されている。
In this embodiment, in addition to the voltage-current conversion circuit shown in the first embodiment in which the compensation transistor 4 is added, a mirror image current I C1 of the constant current I C output from the constant current source 5 is generated to generate the mirror image current I C1 . A current mirror circuit 8 for maintaining a constant current value (I C1 ) of the combined current of the emitter current I E1 of one transistor 1 and the current I R flowing through the input resistor 3, and the input current of the VCA circuit 10. Mirror current I OUT2 of output current I OUT
And an output circuit 7 for generating I OUT3 , and a VCA circuit 10.

【0042】出力回路7は、カレントミラー回路6のト
ランジスタ62とともに他のカレントミラー回路を構成
し出力電流IOUT の鏡像電流IOUT2を出力するトランジ
スタ71と、カレントミラー回路6のトランジスタ62
とともに他のカレントミラー回路を構成し出力電流I
OUT の鏡像電流IOUT3を出力するトランジスタ72で構
成されている。ここで、出力電流IOUT 、出力電流I
OUT の鏡像電流IOUT2及びIOUT3の間には、IOUT2=I
OUT3=IOUT の関係が成立する。
The output circuit 7 constitutes another current mirror circuit together with the transistor 62 of the current mirror circuit 6 and outputs the mirror image current I OUT2 of the output current I OUT , and the transistor 62 of the current mirror circuit 6.
Together with another current mirror circuit to form an output current I
It is composed of a transistor 72 that outputs a mirror image current I OUT3 of OUT . Here, the output current I OUT and the output current I
Between the OUT mirror image currents I OUT2 and I OUT3 , I OUT2 = I
The relation of OUT3 = I OUT is established.

【0043】VCA回路10は、2組の差動対S1 及び
2 を構成する出力トランジスタ11、12、13及び
14と、カレントミラー回路8のトランジスタ81とと
もに他のカレントミラー回路を構成し、定電流源IC
2倍の電流値をもつ鏡像電流IC2を生成するためのトラ
ンジスタ66と、出力回路7におけるトランジスタ72
の出力電流IOUT3の鏡像電流を生成し、差動対S2 の入
力信号電流IS2-IN とするためのカレントミラー回路9
と、で構成されている。
The VCA circuit 10 constitutes another current mirror circuit together with the output transistors 11, 12, 13 and 14 forming the two differential pairs S 1 and S 2 and the transistor 81 of the current mirror circuit 8. A transistor 66 for generating a mirror image current I C2 having a current value twice that of the constant current source I C , and a transistor 72 in the output circuit 7.
Current mirror circuit 9 for generating a mirror image current of the output current I OUT3 of the above and making it the input signal current I S2-IN of the differential pair S 2.
It consists of and.

【0044】本実施例におけるVCA回路10は、出力
トランジスタ11及び12のエミッタ端子に流れる電流
S1-IN 並びに出力トランジスタ13及び14のエミッ
タ端子に流れる電流IS2-IN を入力信号電流とし、2個
の差動対S1 及びS2 におけるそれぞれの出力トランジ
スタのベース−ベース間電圧VCTL1及びVCTL2を図示し
ない制御回路から出力される制御信号として出力トラン
ジスタ11、12、13及び14の増幅率を制御するこ
とにより、互いに逆相関係(正転信号と逆転信号の関
係)にある2つの出力電流OUTPUTを変化させるも
のである。
In the VCA circuit 10 of this embodiment, the current I S1-IN flowing through the emitter terminals of the output transistors 11 and 12 and the current I S2-IN flowing through the emitter terminals of the output transistors 13 and 14 are used as input signal currents. The base-base voltages V CTL1 and V CTL2 of the output transistors of the differential pairs S 1 and S 2 are used as control signals output from a control circuit (not shown), and the amplification factors of the output transistors 11, 12, 13 and 14 are set. Is controlled to change two output currents OUTPUT having a reverse phase relationship (relationship between a normal rotation signal and a reverse rotation signal).

【0045】ここで、互いに逆相関係の2つの出力を得
るためには、入力信号電流である電流IS1-IN と電流I
S2-IN に関しても、互いに逆相関係になるように入力さ
れる必要がある。
Here, in order to obtain two outputs having opposite phases to each other, a current I S1-IN and a current I S which are input signal currents are obtained.
Also regarding S2-IN , it is necessary to input so as to have an opposite phase relation to each other.

【0046】次に動作を説明する。本実施例に示す回路
においては、第1実施例に示す回路の動作に加えて、補
償用トランジスタ4は、カレントミラー回路6から第1
トランジスタ1及び第2トランジスタ2のコレクタ端子
に供給される電流を等しくする。
Next, the operation will be described. In the circuit shown in this embodiment, in addition to the operation of the circuit shown in the first embodiment, the compensating transistor 4 includes a current mirror circuit 6 to a first circuit.
The currents supplied to the collector terminals of the transistor 1 and the second transistor 2 are made equal.

【0047】カレントミラー回路8は、定電流源5から
出力される定電流IC と同じ大きさを持つ鏡像電流IC1
を生成し、第1トランジスタ1のエミッタ電流IE1と入
力抵抗3に流れる電流IR を合成した電流の値を一定値
(IC1)に保つ。よって、第1実施例と同様に、入力電
圧VINの変化による電流IR の変化が、電流IE1の変化
に変換される。
The current mirror circuit 8 has a mirror image current I C1 having the same magnitude as the constant current I C output from the constant current source 5.
Is generated and the value of the current obtained by combining the emitter current I E1 of the first transistor 1 and the current I R flowing through the input resistor 3 is maintained at a constant value (I C1 ). Therefore, as in the first embodiment, the change in the current I R due to the change in the input voltage V IN is converted into the change in the current I E1 .

【0048】出力回路7におけるトランジスタ71及び
72は、カレントミラー回路6のトランジスタ62とと
もに、それぞれ個別のカレントミラー回路を構成し、第
1トランジスタ1のコレクタ電流として流れる出力電流
OUT の鏡像電流IOUT2及びIOUT3を生成する。よっ
て、出力回路7から出力電流IOUT と等しい大きさを持
つ2つの電流IOUT2及びIOUT3が出力され、これらはV
CA回路10における入力信号電流IS1-IN 及びI
S2-IN を生成するためにVCA回路10に供給される。
The transistors 71 and 72 in the output circuit 7 together with the transistor 62 of the current mirror circuit 6 form a separate current mirror circuit, respectively, and are the mirror image current I OUT2 of the output current I OUT flowing as the collector current of the first transistor 1. And I OUT3 . Therefore, the output circuit 7 outputs two currents I OUT2 and I OUT3 having the same magnitude as the output current I OUT, which are V
Input signal currents I S1-IN and I in the CA circuit 10
It is supplied to the VCA circuit 10 to generate S2-IN .

【0049】VCA回路10におけるカレントミラー回
路9は、出力回路7のトランジスタ72の出力電流I
OUT3に対してさらに鏡像作用を施すことにより、差動対
2 の入力信号電流IS2-IN を生成する。
The current mirror circuit 9 in the VCA circuit 10 outputs the output current I of the transistor 72 of the output circuit 7.
By further applying the mirror image effect to OUT3 , the input signal current I S2-IN of the differential pair S 2 is generated.

【0050】VCA回路10におけるトランジスタ66
は、カレントミラー回路8のトランジスタ81と他のカ
レントミラー回路を構成する。その結果、トランジスタ
66のコレクタ電流として、定電流源5が出力する定電
流IC の2倍の電流値をもつ定電流IC2が流れる。よっ
て、出力回路7のトランジスタ71から出力された出力
電流IOUT2と、差動対S1 の入力信号電流IS1-IN を合
成した電流の値が一定値(IC2)に保たれるので、出力
電流IOUT2と逆相関係にある入力信号電流IS1 -IN が得
られる。ここで、出力電流IOUT2は、差動対S2 の入力
信号電流IS2-I N と等しい大きさを持つ。
Transistor 66 in VCA circuit 10
Form a transistor 81 of the current mirror circuit 8 and another current mirror circuit. As a result, as the collector current of the transistor 66, a constant current I C2 having a current value twice that of the constant current I C output by the constant current source 5 flows. Therefore, the value of the current obtained by combining the output current I OUT2 output from the transistor 71 of the output circuit 7 and the input signal current I S1-IN of the differential pair S 1 is kept at a constant value (I C2 ). An input signal current I S1 -IN having a reverse phase relationship with the output current I OUT2 is obtained. Here, the output current I OUT2 has the same magnitude as the input signal current I S2-I N of the differential pair S 2 .

【0051】以上のカレントミラー回路9及びトランジ
スタ66により、互いに逆相関係を持ち、出力電流I
OUT の変化に対応して変化する入力信号電流IS1-IN
びIS2 -IN が得られる。
Due to the current mirror circuit 9 and the transistor 66 described above, the output current I
Input signal current I S1-IN and I S2 -IN that varies in response to OUT change is obtained.

【0052】VCA回路10においては、上記の入力信
号電流IS1-IN 及びIS2-IN を入力信号電流とし、V
CTL1及びVCTL2を制御信号として、出力トランジスタ1
1、12、13及び14の増幅率を制御し、出力電流O
UTPUTを変化させる。
In the VCA circuit 10, the above-mentioned input signal currents I S1-IN and I S2-IN are used as input signal currents, and V
Output transistor 1 using CTL1 and V CTL2 as control signals
The amplification factor of 1, 12, 13 and 14 is controlled, and the output current O
Change UTPUT.

【0053】以上説明した第2実施例に示す回路の動作
により、入力電圧VINの変化に対応した入力電流により
動作するVCAが構成される。以上の各実施例における
電圧電流変換回路においては、第1トランジスタ1のV
BEを第2トランジスタ2のVBEにより相殺することによ
り、VBEの持つ非線形性及び温度依存性による出力電流
OUT の歪みをなくすことができる。
By the operation of the circuit shown in the second embodiment described above, the VCA which operates by the input current corresponding to the change of the input voltage V IN is constructed. In the voltage-current conversion circuit in each of the above embodiments, V of the first transistor 1 is
By offset by the BE second transistor 2 of V BE, can be eliminated distortion of the output current I OUT by nonlinearities and temperature dependence possessed by V BE.

【0054】さらに、出力段の抵抗における電圧降下に
よる電圧損失がないので入力電圧V INのダイナミックレ
ンジを狭めることがない。変型例 上記の2つの実施例において、全てのnpn型バイポー
ラトランジスタをpnn型バイポーラトランジスタに置
き換え、全てのpnp型バイポーラ・トランジスタをn
pn型バイポーラ・トランジスタに置き換え、電流
CC、エミッタ入力バイアス電圧VEI及び固定バイアス
電流VB の正負の極性を反転し、定電流源5の方向を逆
にして構成した場合にも同様な効果が得られる。このと
き、第1トランジスタ1と第2トランジスタ2となる2
個のpnp型バイポーラトランジスタの条件として、そ
の温度依存性及びVBEの非線形性等の物理的特性が互い
に等しいことが必要である。
Furthermore, the voltage drop in the resistance of the output stage
There is no voltage loss due to input voltage V INDynamic
It doesn't narrow down.Variant example In the above two examples, all npn bipo
Place the transistor on the pnn bipolar transistor
Replace all pnp bipolar transistors with n
Replaced with pn type bipolar transistor, current
VCC, Emitter input bias voltage VEIAnd fixed bias
Current VBInvert the positive and negative polarities of and reverse the direction of the constant current source 5.
The same effect can be obtained in the case of the above configuration. This and
Becomes the first transistor 1 and the second transistor 2
The conditions for each pnp-type bipolar transistor are
Temperature dependence of V and VBEPhysical properties such as nonlinearity of
Must be equal to.

【0055】また、上記の2つの実施例における一部又
は全てのトランジスタを電界効果トランジスタを用いて
構成しても良い。このとき、第1トランジスタ1及び第
2トランジスタ2として用いる電界効果トランジスタに
ついては、温度依存性等の物理的特性が同じである必要
がある。
Further, some or all of the transistors in the above two embodiments may be field effect transistors. At this time, the field effect transistors used as the first transistor 1 and the second transistor 2 need to have the same physical characteristics such as temperature dependence.

【0056】[0056]

【発明の効果】以上説明したように、請求項1に記載の
発明によれば、相互に同じ物理的特性を持つ第1半導体
素子及び第2半導体素子に対し、ほぼ等しい大きさの電
流を供給することにより、第1半導体素子における電流
増幅時の歪みを第2半導体素子により補償し、且つ、
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗の
電圧降下による電圧損失がないので、歪みがなくダイナ
ミックレンジを狭めることのない電圧電流変換が可能に
なる。
As described above, according to the first aspect of the invention, the currents of substantially the same magnitude are supplied to the first semiconductor element and the second semiconductor element having the same physical characteristics. By doing so, the distortion of the first semiconductor element during current amplification is compensated by the second semiconductor element, and
The input resistance that converts the input voltage to the current and the constant current source
By arranging in the input stage where the voltage is input, there is no voltage loss due to the voltage drop of the resistance of the output stage, so that it is possible to perform voltage-current conversion without distortion and without narrowing the dynamic range.

【0057】請求項2に記載の発明によれば、電流増幅
用トランジスタ及び当該電流増幅用トランジスタのベー
ス−エミッタ間電圧特性と同じ電圧特性を持つように製
作された半導体素子に対し、ほぼ等しい大きさの電流を
供給することにより、電流増幅用トランジスタのVBE
非直線性が半導体素子の電圧特性の非直線性により相殺
される。
According to the second aspect of the present invention, the current amplification transistor and the semiconductor element manufactured to have the same voltage characteristic as the base-emitter voltage characteristic of the current amplification transistor have substantially the same size. The non-linearity of V BE of the current amplifying transistor is canceled by the non-linearity of the voltage characteristic of the semiconductor element by supplying the current.

【0058】したがって、電流増幅用トランジスタのV
BEの非直線性に起因する電流増幅時の歪みを半導体素
子の電圧の非直線性により補償し、且つ、入力電圧を電
流に変換する入力抵抗と定電流源とを入力電圧が入力さ
れる入力段に配置することで出力段の抵抗の電圧降下に
よる電圧損失がないので、歪みがなくダイナミックレン
ジを狭めることのない電圧電流変換が可能になる。
Therefore, V of the current amplifying transistor is
The distortion at the time of current amplification due to the nonlinearity of BE is compensated by the nonlinearity of the voltage of the semiconductor element, and the input voltage is reduced.
Input voltage is input to the input resistance and constant current source
By arranging it in the input stage, there is no voltage loss due to the voltage drop of the resistance of the output stage, so that it is possible to perform voltage-current conversion without distortion and without narrowing the dynamic range.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明の第2実施例を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.

【図3】第1の従来技術を示す図である。FIG. 3 is a diagram showing a first conventional technique.

【図4】第2の従来技術を示す図である。FIG. 4 is a diagram showing a second conventional technique.

【符号の説明】[Explanation of symbols]

1…第1トランジスタ 2…第2トランジスタ 3…入力抵抗 4…補償用トランジスタ 5…定電流源 6、8、9…カレントミラー回路 7…出力回路 10…VCA 11〜14…出力トランジスタ 61〜63、66、71、72、81、82…トランジ
スタ 64、65…抵抗 100…差動対 101、102…npn型バイポーラトランジスタ 103…固定抵抗 104、105…定電流源 106…入力バイアス電圧 200、210、220…差動対 201、202、211、212、221、222…ト
ランジスタ 213、214…電圧電流変換抵抗 203、215、223…定電流源 S1 、S2 …差動対 IN…入力端子 VIN…入力電圧 VCC…電源 VE1…エミッタ入力バイアス電圧 VB …固定バイアス電圧 IOUT …出力電流 IOUT2、IOUT3…出力電流IOUT の鏡像電流 IR …入力電流 IE1…第1トランジスタのエミッタ電流 IC …定電流 IC1、IC2…定電流IC の鏡像電流 IS1-IN …差動対S1 の入力信号電流 IS2-IN …差動対S2 の入力信号電流 VCTL1、VCTL2…制御信号 OUTPUT…出力電流
1 ... 1st transistor 2 ... 2nd transistor 3 ... Input resistance 4 ... Compensation transistor 5 ... Constant current source 6, 8, 9 ... Current mirror circuit 7 ... Output circuit 10 ... VCA 11-14 ... Output transistors 61-63, 66, 71, 72, 81, 82 ... Transistors 64, 65 ... Resistors 100 ... Differential pairs 101, 102 ... Npn bipolar transistors 103 ... Fixed resistors 104, 105 ... Constant current source 106 ... Input bias voltages 200, 210, 220 ... differential pair 201,202,211,212,221,222 ... transistors 213 and 214 ... voltage-current conversion resistor 203,215,223 ... constant current source S 1, S 2 ... differential pair IN ... input terminal V IN ... input voltage V CC ... supply V E1 ... emitter input bias voltage V B ... fixed bias voltage I OUT ... output current I OUT2, I OUT3 ... output current OUT mirror image current I R ... input current I E1 ... first transistor of emitter current I C ... constant current I C1, I C2 ... constant current I C of the mirror current I S1-IN ... differential pair S 1 of the input signal current I S2-IN ... Input signal current V CTL1 , V CTL2 of differential pair S 2 ... Control signal OUTPUT ... Output current

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−316203(JP,A) 特開 昭52−154332(JP,A) 特開 平2−180414(JP,A) 特開 昭62−126705(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 1/32 H03F 3/34 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-4-316203 (JP, A) JP-A 52-154332 (JP, A) JP-A 2-180414 (JP, A) JP-A 62- 126705 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H03F 1/32 H03F 3/34

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高電位側電源に接続されたカレントミラ
ー回路の入力端と低電位側電源との間に、制御端子が当
該カレントミラー回路の出力端に接続されると共に入力
端子が前記入力端に接続された第1半導体素子と、一端
が前記第1半導体素子の出力端子に接続されると共に他
端が前記低電位側電源に接続され且つ前記カレントミラ
ー回路に流れる電流とは無相関の一定電流を発生させる
定電流源と、からなる直列回路が形成され、 前記入力端から前記第1半導体素子に入力される電流と
ほぼ等しい電流値をもつ電流を出力する前記出力端と前
記低電位側電源との間に、前記第1半導体素子と同様の
物理的特性を有する第2半導体素子と、固定電圧値を有
するバイアス電圧を発生させるバイアス電源と、からな
る直列回路が形成され、変換されるべき入力電圧が入力される 入力端子前記
1半導体素子の出力端子との間に、前記入力電圧の変化
を電流の変化に変換する入力抵抗が接続されていること
を特徴とする電圧電流変換回路。
To 1. A between the input terminal of the current mirror circuit connected to the high potential power supply and the low potential side power supply, a control terminal connected to an output end of the current mirror circuit Rutotomoni input
A first semiconductor element having a terminal connected to the input end, and one end
Is connected to the output terminal of the first semiconductor element and
The end is connected to the low potential side power source and the current mirror
The current flowing in over circuit and <br/> constant current source for generating constant current uncorrelated, the series circuit is formed consisting of approximately equal to the current input from the entering force end to said first semiconductor element Yes wherein the Kide force end before outputting current having a current value between the low-potential-side power supply, a second semiconductor element having similar physical properties as the first semiconductor element, a fixed voltage value
A bias power source for generating a bias voltage to a series circuit consisting of is formed, the input terminal of the input voltage to be converted is input first
Change of the input voltage between the output terminal of one semiconductor element
A voltage-current conversion circuit, which is connected to an input resistor for converting the current into a change in current.
【請求項2】 高電位側電源に接続されたカレントミラ
ー回路の入力端と低電位側電源との間に、ベース端子が
当該カレントミラー回路の出力端に接続されると共にコ
レクタ端子が前記入力端に接続された電流増幅用トラン
ジスタと、一端が前記電流増幅用トランジスタのエミッ
タ端子に接続されると共に他端が前記低電位側電源に接
続され且つ前記カレントミラー回路に流れる電流とは無
相関の一定電流を発生させる定電流源と、からなる直列
回路が形成され、 前記入力端から前記電流増幅用トランジスタに入力され
る電流とほぼ等しい電流値をもつ電流を出力する前記出
力端と前記低電位側電源との間に、前記電流増幅用トラ
ンジスタのベース−エミッタ間電圧特性と同様の電圧特
性を有する半導体素子と、固定電圧値を有するバイアス
電圧を発生させるバイアス電源と、からなる直列回路が
形成され、変換されるべき入力電圧が入力される 入力端子と前記電
流増幅用トランジスタのエミッタ端子との間に、前記入
力電圧の変化を電流の変化に変換する入力抵抗が接続さ
れていることを特徴とする電圧電流変換回路。
Between the input terminal and the low potential side power supply 2. A current mirror circuit connected to the high potential power supply, Rutotomoni co base terminal is connected to the output terminal of the current mirror circuit
A current amplifying transistor whose collector terminal is connected to the input end and an emitter of the current amplifying transistor at one end.
The other end is connected to the low potential side power source.
And the current flowing through the current mirror circuit is
A constant current source for generating constant current correlation, the series circuit consisting of is formed, entering-force prior to output a current having a substantially equal current value and the current input to the current amplifying transistor from end Kide < A semiconductor element having a voltage characteristic similar to the base-emitter voltage characteristic of the current amplification transistor, and a bias having a fixed voltage value, between the power end and the low-potential-side power supply.
A series circuit composed of a bias power source for generating a voltage is formed, and an input terminal to which an input voltage to be converted is input and the power source are connected.
Between the emitter terminal of a flow amplifying transistor, the entering
A voltage-current conversion circuit, to which an input resistor for converting a change in force voltage into a change in current is connected.
JP33758093A 1993-12-28 1993-12-28 Voltage-current conversion circuit Expired - Fee Related JP3396524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33758093A JP3396524B2 (en) 1993-12-28 1993-12-28 Voltage-current conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33758093A JP3396524B2 (en) 1993-12-28 1993-12-28 Voltage-current conversion circuit

Publications (2)

Publication Number Publication Date
JPH07202578A JPH07202578A (en) 1995-08-04
JP3396524B2 true JP3396524B2 (en) 2003-04-14

Family

ID=18309993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33758093A Expired - Fee Related JP3396524B2 (en) 1993-12-28 1993-12-28 Voltage-current conversion circuit

Country Status (1)

Country Link
JP (1) JP3396524B2 (en)

Also Published As

Publication number Publication date
JPH07202578A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US5677646A (en) Differential pair amplifier with improved linearity in low-voltage applications
KR19990062584A (en) Differential Amplifiers with Variable Linearity
JPH0618015B2 (en) Current stabilization circuit
JPH05102758A (en) Optical-band linear-gain adjusting amplifier utilizing external bias
JPH08237054A (en) Gain variable circuit
JPH04369107A (en) Differential amplifier
JP3396524B2 (en) Voltage-current conversion circuit
US4612496A (en) Linear voltage-to-current converter
GB2039184A (en) Wide-bandwidth low-distortion amplifier
US6060870A (en) Voltage-to-current converter with error correction
US4420725A (en) Wide-bandwidth low-distortion amplifier
JP3430415B2 (en) Differential amplifier
JPS6213844B2 (en)
JP3153569B2 (en) Voltage-current converter
JP3140107B2 (en) Differential amplifier
JP3107590B2 (en) Current polarity conversion circuit
JP3534275B2 (en) Current source and integrated circuit
JP3507530B2 (en) Logarithmic conversion circuit
JP3381100B2 (en) amplifier
JPH0760981B2 (en) Voltage-current conversion circuit
JP2665833B2 (en) Limiter circuit
JPS5961206A (en) Differential amplifier
JP2596125Y2 (en) Operational amplifier circuit
JP2724713B2 (en) Power amplifier
JP3671519B2 (en) Current supply circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees