JP2596125Y2 - Operational amplifier circuit - Google Patents

Operational amplifier circuit

Info

Publication number
JP2596125Y2
JP2596125Y2 JP1991107965U JP10796591U JP2596125Y2 JP 2596125 Y2 JP2596125 Y2 JP 2596125Y2 JP 1991107965 U JP1991107965 U JP 1991107965U JP 10796591 U JP10796591 U JP 10796591U JP 2596125 Y2 JP2596125 Y2 JP 2596125Y2
Authority
JP
Japan
Prior art keywords
current
transistor
collector
resistor
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991107965U
Other languages
Japanese (ja)
Other versions
JPH0557924U (en
Inventor
省二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1991107965U priority Critical patent/JP2596125Y2/en
Publication of JPH0557924U publication Critical patent/JPH0557924U/en
Application granted granted Critical
Publication of JP2596125Y2 publication Critical patent/JP2596125Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は演算増幅回路に係り、特
に抵抗比により利得を設定する演算増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier circuit, and more particularly to an operational amplifier circuit for setting a gain by a resistance ratio.

【0002】[0002]

【従来の技術】図5は、従来の演算増幅回路の一例の回
路図である。同図において、入力端子1,2には夫々入
力電圧Va,Vbが入来し、入力電圧Va,Vbの差の
電圧に応じた出力電流IOUT が端子5,7間に接続され
た抵抗Rsに流れ、増幅手段である反転増幅器8により
増幅されて出力端子7に出力電圧VOUT が出力される構
成とされている。反転増幅器8には、出力電圧VOUT
基準となる電圧源E1 が接続されている。
2. Description of the Related Art FIG. 5 is a circuit diagram of an example of a conventional operational amplifier circuit. In the figure, input terminals Va and Vb are input to input terminals 1 and 2, respectively, and an output current I OUT corresponding to a voltage difference between the input voltages Va and Vb is connected to a resistor Rs connected between terminals 5 and 7. The output voltage V OUT is output to the output terminal 7 after being amplified by the inverting amplifier 8 serving as amplifying means. The inverting amplifier 8, the voltage source E 1 as a reference for the output voltage V OUT is connected.

【0003】図4において、第1及び第2の入力電圧V
a,Vbは同一の特性とされた第1及び第2のトランジ
スタQ1,Q2 の各べースに夫々入力されており、トラン
ジスタQ1,Q2 の各エミッタは端子3,4を介してRg
の両端に接続されている。よって、第1の抵抗である抵
抗Rgの両端の電圧は、夫々入力電圧Va,Vbよりも
べース・エミッタ間電圧だけ低い電圧となる。また、電
流検出手段を構成するトランジスタQ3,Q6,トランジス
タQ4,Q5,および電流生成手段を構成するカレントミラ
ー・ペア・トランジスタQ7,Q8 も夫々同一の特性とさ
れている。
[0003] In FIG. 4, first and second input voltages V
a and Vb are input to the bases of the first and second transistors Q 1 and Q 2 having the same characteristics, respectively, and the emitters of the transistors Q 1 and Q 2 are connected through terminals 3 and 4, respectively. Rg
Connected to both ends. Therefore, the voltage across the resistor Rg, which is the first resistor, is lower than the input voltages Va and Vb by the base-emitter voltage. The transistors Q 3 and Q 6 constituting the current detecting means, the transistors Q 4 and Q 5 , and the current mirror pair transistors Q 7 and Q 8 constituting the current generating means have the same characteristics.

【0004】たとえば、Va>Vbであれば、トランジ
スタQ1 のエミッタ電圧がトランジスタQ2 のエミッタ
電圧よりも(Va−Vb)だけ高くなり、抵抗Rgには
図示のとおり(Va−Vb)/Rgなる電流ΔIが流れ
る。よって、トランジスタQ4 のコレクタ電流Iaが増
加して、トランジスタQ5 のコレクタ電流が減少し、ト
ランジスタQ3,Q4 のべース電流Icは増加、トランジ
スタQ5,Q6 のべース電流Idは減少する。
[0004] For example, Va> if Vb, the emitter voltage of the transistor Q 1 is than the emitter voltage of the transistor Q 2 becomes higher by (Va-Vb), as shown in the resistance Rg (Va-Vb) / Rg Current ΔI flows. Therefore, increased collector current Ia of the transistor Q 4 is, the collector current of the transistor Q 5 is reduced, the transistor Q 3, Q 4 Nobesu current Ic increases, transistor Q 5, Q 6 Nobesu current Id decreases.

【0005】したがって、カレントミラー・ペア・トラ
ンジスタQ7,Q8 の基準電流としてトランジスタQ7
供給されるトランジスタQ3 のコレクタ電流(1/2)
Iaは増加し、トランジスタQ6 のコレクタ電流(1/
2)Ibは減少する。トランジスタQ8 のコレクタに
は、(1/2)Iaなる電流が出力される。この結果、
抵抗Rsを介して出力電流I0UT ( =ΔI)が図示のと
おりに端子5よりトランジスタQ8 のコレクタに流れ込
む。
Accordingly, the collector current of the transistor Q 3 to be supplied to the transistor Q 7 as a reference current for the current mirror pair transistors Q 7, Q 8 (1/2)
Ia increases and the collector current of transistor Q 6 (1/1)
2) Ib decreases. The collector of the transistor Q 8 is, (1/2) Ia becomes current is output. As a result,
The output current I 0UT (= ΔI) flows from the terminal 5 to the collector of the transistor Q 8 via the resistor Rs as shown.

【0006】なお、Va=Vbであれば、Ia=Ibで
あるからI0UT =0となり、Va<Vbであれば、出力
電流I0UT は抵抗Rsを介して出力端子7より図示しな
い出力負荷に流れ込む。出力端子7に得られる演算増幅
回路10の利得は G=K(Rs/Rg) (1) となるよう構成されている。なお、演算増幅回路10は
半導体化されており、抵抗Rs、Rgは外付け抵抗であ
る。
If Va = Vb, then Ia = Ib, so that I.sub.0UT = 0. If Va <Vb, the output current I.sub.0UT is applied to an output load (not shown) from the output terminal 7 via the resistor Rs. Flow in. The gain of the operational amplifier circuit 10 obtained at the output terminal 7 is configured so that G = K (Rs / Rg) (1). The operational amplifier circuit 10 is implemented as a semiconductor, and the resistors Rs and Rg are external resistors.

【0007】[0007]

【考案が解決しようとする課題】しかしながら、上記従
来の演算増幅回路では、抵抗RgにΔIが流れてIa、
Ibが変化したときにトランジスタQ3,Q4 及びQ5,Q
6 のべース電流Ic、Idが変化することにより、トラ
ンジスタQ1,Q2 夫々のコレクタ電流に影響してトラン
ジスタQ1,Q2 の各VBEが異なる結果、入力電圧の電位
差(Va−Vb)と抵抗Rgの両端電圧とに誤差を生じ
る。
However, in the above-mentioned conventional operational amplifier circuit, ΔI flows through the resistor Rg and Ia,
When Ib changes, the transistors Q 3 , Q 4 and Q 5 , Q
6 Nobesu current Ic, by Id varies, the transistor Q 1, Q 2 each transistor Q 1, the V BE Q 2 'different results affecting the collector current of the potential difference between the input voltage (Va- An error occurs between Vb) and the voltage across the resistor Rg.

【0008】これが、(1)式の利得係数Kであり、図
4に従来の演算増幅回路の利得係数Kの一例を破線Iで
示す。図4に示すとおり、利得係数Kは外付け抵抗Rg
の関数となり、例えばRg=10kΩのときに、K=
0.92であるが抵抗値の増大と共に増加して1に近づ
く。一方、演算増幅回路の利得は(1)式で与えられる
とおり、抵抗比(Rs/Rg)に利得係数Kを乗じたも
のであるため、所定の利得を得るために抵抗RsとRg
の抵抗値を設定することが困難であった。
This is the gain coefficient K in the equation (1). An example of the gain coefficient K of the conventional operational amplifier circuit is shown by a broken line I in FIG. As shown in FIG. 4, the gain coefficient K is equal to the external resistance Rg.
For example, when Rg = 10 kΩ, K =
It is 0.92, but increases as the resistance value increases and approaches 1. On the other hand, since the gain of the operational amplifier circuit is obtained by multiplying the resistance ratio (Rs / Rg) by the gain coefficient K as given by the equation (1), the resistors Rs and Rg are used to obtain a predetermined gain.
It was difficult to set the resistance value of.

【0009】上記の点に鑑み本考案では、抵抗RsとR
gの抵抗値を設定して容易に所定の利得が得られる演算
増幅回路を提供することを目的とする。
In view of the above, in the present invention, the resistors Rs and Rs
An object of the present invention is to provide an operational amplifier circuit which can easily obtain a predetermined gain by setting a resistance value of g.

【0010】[0010]

【課題を解決するための手段】上記の問題は図1のとお
りに構成することにより解決される。
SUMMARY OF THE INVENTION The above-mentioned problem is solved by the configuration shown in FIG.

【0011】すなわち、コレクタに第1の電流源J1
らの電流が供給されべースに第1の入力電圧Vaが印加
される第1のトランジスタQ1 と、コレクタに第2の電
流源J2 からの電流が供給されべースに第2の入力電圧
Vbが印加される第2のトランジスタQ2 と、第1及び
第2のトランジスタQ1,Q2 夫々のエミッタ間に接続さ
れた第1の抵抗Rgと、第1及び第2の電流源J1,J2
に接続されてなり第1の抵抗Rgに流れる電流ΔIの変
化を検出して第1及び第2の検出電流i1,i2を出力す
る電流検出手段11と、電流検出手段11の第1及び第
2の検出電流i1,i2 に応じて第1の抵抗Rgに流れる
電流ΔIと等しい電流IOUT を生成する電流生成手段1
2と、電流生成手段12の出力電流IOUT が供給され直
列接続された第2の抵抗Rsと増幅手段13とを具備
し、第1の入力電圧Vaと第2の入力電圧Vbとの差の
電圧を、第1及び第2の抵抗の抵抗比に応じて増幅し出
力する演算増幅回路において、電流検出手段11を、第
1のトランジスタQ 1 のコレクタ電流と第1の抵抗Rg
の一端に接続されて第1の抵抗Rgに流れる電流とに応
じた第1の検出電流i1 を出力する第1の電流検出回路
14と、第1の電流検出回路14の第1の検出電流i1
が第1のトランジスタQ1 のコレクタ電流に影響しない
よう補償する第1の電流補償回路15と、第2のトラン
ジスタQ 2 のコレクタ電流と第1の抵抗Rgの他端に接
続されて第1の抵抗Rgに流れる電流とに応じた第2の
検出電流i2 を出力する第2の電流検出回路16と、第
2の電流検出回路16の第2の検出電流i2 が第2のト
ランジスタQ2 のコレクタ電流に影響しないよう補償す
る第2の電流補償回路17とにより構成した。
That is, a first transistor Q 1 having a collector supplied with a current from the first current source J 1 and a first input voltage Va applied to a base, and a second current source J 1 having a collector second transistors Q 2 to which current from the 2 second input voltage Vb is applied to the base over the scan is supplied, connected between the first and second transistors Q 1, Q 2 each of the emitter first 1 resistor Rg and the first and second current sources J 1 and J 2
Current detecting means 11 for detecting a change in the current ΔI flowing through the first resistor Rg and outputting first and second detected currents i 1 and i 2 ; Current generating means 1 for generating a current I OUT equal to the current ΔI flowing through the first resistor Rg according to the second detected currents i 1 and i 2
2, an amplifier 13 and a second resistor Rs supplied with the output current I OUT of the current generator 12 and connected in series, and the difference between the first input voltage Va and the second input voltage Vb. voltage, the operational amplifier circuit that amplifies and outputs in accordance with the first and the resistance ratio of the second resistor, a current detector 11, the
1 of the collector current of the transistor Q 1 and the first resistance Rg
In response to the current flowing through the first resistor Rg
A first current detection circuit 14 for outputting a first detection current i 1 has Flip, first detection current i 1 of the first current detection circuit 14
There a first current compensation circuit 15 for compensating so as not to affect the first collector current of the transistor Q 1, a second Trang
A second current detection circuit 16 for outputting a second detection current i 2 that corresponds to the current flowing in the first resistor Rg is connected to the other end of the register Q 2 of the collector current of the first resistor Rg, The second current compensating circuit 17 compensates the second detected current i 2 of the second current detecting circuit 16 so as not to affect the collector current of the second transistor Q 2 .

【0012】[0012]

【作用】上記構成の本考案によれば、第1の抵抗Rgの
両端の電圧は、第1及び第2のトランジスタ夫々の入力
電圧Va,Vbよりも第1及び第2のトランジスタのべ
ース・エミッタ間電圧だけ低い電圧となり、(Va−V
b)となる。
According to the present invention having the above structure, the voltage across the first resistor Rg is higher than the input voltages Va and Vb of the first and second transistors by the base of the first and second transistors. The voltage becomes lower by the emitter-to-emitter voltage, and (Va−V
b).

【0013】そして、夫々の入力電圧が異なれば第1の
抵抗Rgに電流ΔIが流れて電流生成手段12は出力電
流IOUT (=ΔI)を生成するが、第1の抵抗Rgに流
れる電流ΔIが変化しても第1の電流検出回路14の第
1の検出電流i1 と第2の電流検出回路16の第2の検
出電流i2 は夫々第1及び第2のトランジスタQ1,Q2
のコレクタ電流には影響しないために、第1及び第2の
トランジスタQ1,Q2のべース・エミッタ間電圧は変化
せず等しく維持されるので、第1の抵抗Rgの両端電圧
は(Va−Vb)となるよう作用する。
If the input voltages are different, the current .DELTA.I flows through the first resistor Rg and the current generating means 12 generates the output current I.sub.OUT (= .DELTA.I), but the current .DELTA.I flowing through the first resistor Rg. There first detection current i 1 and the second detection current i 2 are each first and second transistors to Q 1 second current detection circuit 16 of the first current detection circuit 14 also varies, Q 2
Since the voltage between the base and the emitter of the first and second transistors Q 1 and Q 2 is maintained unchanged without any change, the voltage across the first resistor Rg is ( Va−Vb).

【0014】[0014]

【実施例】図2は本考案の一実施例の回路図である。同
図中、図5と同一構成部分には同一符号を付し、その説
明は適宜省略する。
FIG. 2 is a circuit diagram of an embodiment of the present invention. 5, the same components as those of FIG. 5 are denoted by the same reference numerals, and the description thereof will be appropriately omitted.

【0015】図2において電流検出手段11は、トラン
ジスタQ3,Q4 からなる第1の電流検出回路14とトラ
ンジスタQ9,Q11, Q13, Q15からなる第1の電流補償
回路15、さらに、以上の回路と対称に構成されてなる
トランジスタQ5,Q6 からなる第2の電流検出回路16
とトランジスタQ10, Q12, Q14, Q16からなる第1の
電流補償回路17とにより構成される。
The current detecting means 2. 11, the transistor Q 3, a first current detection circuit comprising a Q 4 14 and transistor Q 9, Q 11, Q 13 , Q 15 first current compensation circuit 15 consisting of, Further, a second current detection circuit 16 composed of transistors Q 5 and Q 6 symmetrically configured with the above circuit
And a first current compensation circuit 17 including transistors Q 10 , Q 12 , Q 14 , and Q 16 .

【0016】第1及び第2の電流検出回路14,16は
前記した従来回路と同様に動作し、抵抗Rgに流れる電
流ΔIの変化に応じてトランジスタQ3 のコレクタ電流
(1/2)IaとトランジスタQ6 のコレクタ電流(1
/2)Ibが増減変化する。そして、前記したとおり、
抵抗RsにはΔIと大きさの等しい出力電流IOUT が第
1及び第2の入力電圧Va,Vbの大小関係に応じた向
きに流れ、所定の出力電圧VOUT が出力端子7に得られ
る。
[0016] The first and second current detection circuits 14 and 16 operates similarly to the conventional circuit described above, the collector current (1/2) of the transistor Q 3 in response to a change in current ΔI flowing through the resistor Rg Ia and the collector current of the transistor Q 6 (1
/ 2) Ib increases and decreases. And, as mentioned above,
An output current I OUT equal in magnitude to ΔI flows through the resistor Rs in a direction according to the magnitude relationship between the first and second input voltages Va and Vb, and a predetermined output voltage V OUT is obtained at the output terminal 7.

【0017】ところで、本考案の要部である第1の電流
補償回路15は、以下のとおりに動作する。
The first current compensating circuit 15, which is a main part of the present invention, operates as follows.

【0018】トランジスタQ9 およびトランジスタQ11
は夫々トランジスタQ4 と同一特性とされており、また
トランジスタQ15の電流密度はトランジスタQ13の電流
密度の3倍とされている。
Transistor Q 9 and transistor Q 11
Is the same characteristics as the respective transistors Q 4, and the current density of the transistor Q 15 is three times the current density of the transistor Q 13.

【0019】このため、トランジスタQ9 のコレクタに
流れる電流IaはトランジスタQ4のコレクタに流れる
電流Iaと等しくなる。したがって、ΔIの変化に応じ
てトランジスタQ4 のコレクタ電流Iaが例えばΔIa
増加してトランジスタQ3,Q4 の各べース電流IcがΔ
Ic増加すると、トランジスタQ9 のべース電流もΔI
cだけ増加する結果トランジスタQ9 のコレクタ電流I
aもΔIaだけ増加する。
[0019] Therefore, a current flows to the collector of the transistor Q 9 Ia is equal to the current flowing in the collector of transistor Q 4 Ia. Therefore, the collector current Ia of the transistor Q 4 is, for example ΔIa in response to changes in ΔI
The base current Ic of the transistors Q 3 and Q 4 increases by Δ
When Ic increases, the transistor Q 9 Nobesu current is also ΔI
As a result, the collector current I of the transistor Q 9 increases.
a also increases by ΔIa.

【0020】そして、ΔIcだけ増加するカレントミラ
ー・ペア・トランジスタQ13, Q15の基準電流となるト
ランジスタQ11のべース電流の変化により、トランジス
タQ15のコレクタ電流が3ΔIcだけ増加して各べース
電流Icとは逆に流れるため、トランジスタQ3,Q4,Q
9 の各べース電流Icの変化が打ち消される。
[0020] Then, the change in the reference current to become the transistor Q 11 Nobesu current of the current mirror pair transistors Q 13, Q 15 increasing by DerutaIc, each increasing the collector current of the transistor Q 15 is only 3ΔIc Since the current flows in the opposite direction to the base current Ic, the transistors Q 3 , Q 4 , Q
Nine changes in the base current Ic are canceled out.

【0021】この結果、トランジスタQ1 のコレクタに
流れる電流は常に一定となるため、抵抗Rgの両端電圧
が変化したときにトランジスタQ1 のべース・エミッタ
間電圧が変化することがない。
[0021] Consequently, since the current flowing in the collector of the transistor Q 1 is always constant, the transistor Q 1 Nobesu-emitter voltage does not change when the voltage across the resistor Rg is changed.

【0022】なお、トランジスタQ10およびトランジス
タQ12は夫々トランジスタQ5 と同一特性とされ、また
トランジスタQ16の電流密度はトランジスタQ14の電流
密度の3倍とされており、第2の電流補償回路17も同
様に動作してトランジスタQ2 のべース・エミッタ間電
圧が変化することがない。
[0022] Note that the transistor Q 10 and the transistor Q 12 is a respective transistor Q 5 and the same characteristics, and the current density of the transistor Q 16 is three times the current density of the transistor Q 14, a second current compensation never circuit 17 also of varying the transistor Q 2 Nobesu-emitter voltage operates in the same manner.

【0023】したがって、入力電圧の変化(Va−V
b)に対して抵抗Rgの両端電圧は一定となる。すなわ
ち、(1)式における利得係数Kを、図4に実線IIで
示したように略1とすることができる。例えばRg=1
0kΩのときには、K=0.99以上とすることがで
き、演算増幅回路20の利得は、 G≒Rs/Rg (2) により1%以下の誤差で得られる。
Therefore, the change of the input voltage (Va-V
With respect to b), the voltage across the resistor Rg is constant. That is, the gain coefficient K in the equation (1) can be made substantially 1 as shown by the solid line II in FIG. For example, Rg = 1
At 0 kΩ, K can be set to 0.99 or more, and the gain of the operational amplifier circuit 20 can be obtained with an error of 1% or less by G ≒ Rs / Rg (2).

【0024】本実施例によれば、外付け抵抗となる抵抗
Rs、Rgの抵抗比のみによって演算増幅回路の利得が
1%以下の誤差で得られるため、半導体化された演算増
幅回路の外付け抵抗値を選ぶことにより容易に所定の利
得を設定できる優れた特長がある。
According to the present embodiment, since the gain of the operational amplifier circuit can be obtained with an error of 1% or less only by the resistance ratio of the resistors Rs and Rg, which are external resistors, the semiconductor operational amplifier circuit can be externally connected. There is an excellent feature that a predetermined gain can be easily set by selecting a resistance value.

【0025】次に、図3は上記実施例の変形例を示す図
であり、抵抗比の設定のみによって更に高い精度で所定
の利得が得られる一例である。
Next, FIG. 3 is a diagram showing a modification of the above embodiment, and is an example in which a predetermined gain can be obtained with higher accuracy only by setting the resistance ratio.

【0026】図3は、図2における第1及び第2の電流
補償回路16,17を、夫々第1及び第2の電流補償回
路18,19に置き換えた構成である。すなわち、第1
の電流補償回路18は、バッファトランジスタQ17をト
ランジスタQ13のコレクタ・べース間に接続し、さら
に、トランジスタQ3,Q4,Q9 の各べースとトランジス
タQ15のコレクタ間にトランジスタQ19を接続した。こ
れにより、演算増幅回路21の利得係数Kは、図4に示
した実線IIよりもさらに1に近づく。
FIG. 3 shows a configuration in which the first and second current compensation circuits 16 and 17 in FIG. 2 are replaced with first and second current compensation circuits 18 and 19, respectively. That is, the first
Current compensation circuit 18 connects the buffer transistor Q 17 between the collector and base chromatography scan of the transistor Q 13, further between the collectors of the transistors Q 3, Q 4, each base over scan the transistor Q 15 of Q 9 It was connected to the transistor Q 19. As a result, the gain coefficient K of the operational amplifier circuit 21 approaches 1 more than the solid line II shown in FIG.

【0027】以上説明したとおり上記実施例によれば、
利得の設定が抵抗比のみにより高精度で設定できて、半
導体化した場合に回路設計が容易な特長がある。
As described above, according to the above embodiment,
The gain can be set with high accuracy only by the resistance ratio, and it is easy to design a circuit when a semiconductor is used.

【0028】[0028]

【考案の効果】上述の如く本考案によれば、第1の抵抗
の両端電圧は、第1及び第2のトランジスタ夫々の第1
及び第2の入力電圧よりも第1及び第2のトランジスタ
のべース・エミッタ間電圧だけ低い電圧となるが、第1
の検出電流及び第2の検出電流が夫々第1及び第2のト
ランジスタのコレクタ電流には影響しないために、第1
及び第2のトランジスタのべース・エミッタ間電圧は変
化せず等しく維持されるので、第1の抵抗に流れる電流
が変化しても第1の抵抗の両端電圧は第1及び第2の入
力電圧の差の電圧となり、演算増幅回路の利得が第1及
び第2の抵抗の抵抗比のみにより設定される特長があ
る。
According to the present invention as described above, the voltage across the first resistor is equal to the first voltage of the first and second transistors.
And the second input voltage is lower by the base-emitter voltage of the first and second transistors.
And the second detection current do not affect the collector currents of the first and second transistors, respectively.
And the base-emitter voltage of the second transistor does not change and is maintained equal, so that even if the current flowing through the first resistor changes, the voltage across the first resistor is changed to the first and second inputs. There is a feature that the voltage becomes the voltage of the voltage difference and the gain of the operational amplifier circuit is set only by the resistance ratio of the first and second resistors.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の原理構成図である。FIG. 1 is a block diagram of the principle of the present invention.

【図2】本考案の一実施例の回路図である。FIG. 2 is a circuit diagram of one embodiment of the present invention.

【図3】本考案の変形例の回路図である。FIG. 3 is a circuit diagram of a modification of the present invention.

【図4】本考案の一実施例および従来の演算増幅回路の
利得係数を示す図である。
FIG. 4 is a diagram illustrating gain coefficients of an embodiment of the present invention and a conventional operational amplifier circuit.

【図5】従来の演算増幅回路の一例の回路図である。FIG. 5 is a circuit diagram of an example of a conventional operational amplifier circuit.

【符号の説明】[Explanation of symbols]

8 反転増幅器(増幅手段) 10,20,21 演算増幅回路 11 電流検出手段 12 電流生成手段 13 増幅手段 14 第1の電流検出回路 15,18 第1の電流補償回路 16 第2の電流検出回路 17,19 第2の電流補償回路 J1 第1の電流源 J2 第2の電流源 I1 電流源(第1の電流源、第2の電流源) I2 電流源 Q1 第1のトランジスタ Q2 第2のトランジスタ Va 第1の入力電圧 Vb 第2の入力電圧 Rg 第1の抵抗 Rs 第2の抵抗Reference Signs List 8 inverting amplifier (amplifying means) 10, 20, 21 operational amplifier circuit 11 current detecting means 12 current generating means 13 amplifying means 14 first current detecting circuit 15, 18 first current compensating circuit 16 second current detecting circuit 17 , 19 Second current compensation circuit J 1 First current source J 2 Second current source I 1 Current source (first current source, second current source) I 2 current source Q 1 First transistor Q 2 2nd transistor Va 1st input voltage Vb 2nd input voltage Rg 1st resistance Rs 2nd resistance

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 コレクタに第1の電流源からの電流が供
給され、べースに第1の入力電圧が印加される第1のト
ランジスタと、 コレクタに第2の電流源からの電流が供給され、べース
に第2の入力電圧が印加される第2のトランジスタと、 該第1及び第2のトランジスタ夫々のエミッタ間に接続
された第1の抵抗と、 該第1及び第2の電流源に接続されてなり該第1の抵抗
に流れる電流の変化を検出して第1及び第2の検出電流
を出力する電流検出手段と、 該電流検出手段の第1及び第2の検出電流に応じて該第
1の抵抗に流れる電流と等しい電流を生成する電流生成
手段と、 該電流生成手段の出力電流が供給され直列接続された第
2の抵抗と増幅手段とを具備し、 前記第1の入力電圧と前記第2の入力電圧との差の電圧
を、前記第1及び第2の抵抗の抵抗比に応じて増幅し出
力する演算増幅回路において、 前記電流検出手段は、前記第1の抵抗の一端と前記第1のトランジスタのコレ
クタに接続されて、前記第1のトランジスタのコレクタ
電流と前記第1の抵抗に流れる電流とに応じて 前記第1
の検出電流を出力する第1の電流検出回路と、前記第1のトランジスタのコレクタに接続されて、前記
第1の電流検出回路の前記第1の検出電流に前記第1の
トランジスタのコレクタ電流が影響されないように前記
第1のトランジスタのコレクタ電流を補償する 第1の電
流補償回路と、前記第1の抵抗の他端と前記第2のトランジスタのコレ
クタに接続されて、前記第2のトランジスタのコレクタ
電流と前記第1の抵抗に流れる電流とに応じて 前記第2
の検出電流を出力する第2の電流検出回路と、前記第2のトランジスタのコレクタに接続され、前記第
2の電流検出回路の前記第2の検出電流に前記第2のト
ランジスタのコレクタ電流が影響されないように前記第
2のトランジスタのコレクタ電流を補償する 第2の電流
補償回路とよりなる演算増幅回路。
A current is supplied from a first current source to a collector, a first transistor having a first input voltage applied to a base, and a current supplied from a second current source to a collector. A second transistor having a second input voltage applied to the base, a first resistor connected between the emitters of the first and second transistors, and the first and second transistors Current detection means connected to a current source for detecting a change in current flowing through the first resistor and outputting first and second detection currents; first and second detection currents of the current detection means A current generating means for generating a current equal to the current flowing through the first resistor in accordance with the following: a second resistor and an amplifying means connected in series to which an output current of the current generating means is supplied; 1 and the second input voltage, the difference between the first and In an operational amplifier circuit for amplifying and outputting according to a resistance ratio of a second resistor, the current detection means includes a collector of one end of the first resistor and the first transistor.
Connected to a collector of the first transistor.
The first and second currents depending on a current and a current flowing through the first resistor .
A first current detection circuit for outputting a detection current of the first transistor, and a collector connected to the collector of the first transistor;
The first current detected by the first current detection circuit is added to the first detection current.
So that the collector current of the transistor is not affected
A first current compensating circuit for compensating a collector current of the first transistor; and a collector of the other end of the first resistor and the second transistor.
Connected to the collector of the second transistor
The second current in response to the current and the current flowing through the first resistor .
A second current detection circuit that outputs a detection current of the second transistor and a collector of the second transistor;
2 to the second detection current of the second current detection circuit.
So that the collector current of the transistor is not affected.
An operational amplifier circuit comprising a second current compensating circuit for compensating the collector current of the two transistors .
JP1991107965U 1991-12-27 1991-12-27 Operational amplifier circuit Expired - Lifetime JP2596125Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991107965U JP2596125Y2 (en) 1991-12-27 1991-12-27 Operational amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991107965U JP2596125Y2 (en) 1991-12-27 1991-12-27 Operational amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0557924U JPH0557924U (en) 1993-07-30
JP2596125Y2 true JP2596125Y2 (en) 1999-06-07

Family

ID=14472558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991107965U Expired - Lifetime JP2596125Y2 (en) 1991-12-27 1991-12-27 Operational amplifier circuit

Country Status (1)

Country Link
JP (1) JP2596125Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124499A1 (en) * 2004-06-15 2005-12-29 Analog Devices, Inc. Precision chopper-stabilized current mirror

Also Published As

Publication number Publication date
JPH0557924U (en) 1993-07-30

Similar Documents

Publication Publication Date Title
JP2000510656A (en) Differential amplifier with improved low voltage linearity
JPH04266110A (en) Band-gap reference circuit
JPH06244646A (en) Amplifier circuit
JP3404209B2 (en) Transimpedance amplifier circuit
JP2596125Y2 (en) Operational amplifier circuit
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
JPH0732261B2 (en) Semiconductor light receiving device
US6756851B2 (en) Transimpedance amplifier
JPH0954149A (en) Semiconductor magnetoelectric transducing apparatus
JPH0766636A (en) I-v transformation circuit
JPH08233867A (en) Bridge detection circuit
KR20000010922A (en) Voltage-to-current converter with error correction
JP2862370B2 (en) Current detection circuit
JP2000155139A (en) Current detecting device
JPH06326527A (en) Amplifier circuit
JP2566941B2 (en) DC offset voltage compensation circuit for integrated circuit
JP2609617B2 (en) Current generation circuit
JPH0246093Y2 (en)
JP2665833B2 (en) Limiter circuit
JPH04188906A (en) Offset compensating circuit and amplifier using the same
JP3396524B2 (en) Voltage-current conversion circuit
JPH08185233A (en) Variable voltage circuit
JPH06140847A (en) Differential amplifier circuit
JPH06232654A (en) Operational amplifier circuit
JPS6354809A (en) Bias circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term