JP3393238B2 - 液晶駆動装置及び液晶駆動方法 - Google Patents
液晶駆動装置及び液晶駆動方法Info
- Publication number
- JP3393238B2 JP3393238B2 JP28528494A JP28528494A JP3393238B2 JP 3393238 B2 JP3393238 B2 JP 3393238B2 JP 28528494 A JP28528494 A JP 28528494A JP 28528494 A JP28528494 A JP 28528494A JP 3393238 B2 JP3393238 B2 JP 3393238B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- timing
- signal
- timing signal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばカメラ一体型Ｖ
ＴＲのビューファインダや液晶プロジェクタ装置等に用
いられる液晶駆動装置及び液晶駆動方法に関し、特に、
ビデオ信号の書き込みタイミングを改良した液晶駆動装
置及び液晶駆動方法に関するものである。
ＴＲのビューファインダや液晶プロジェクタ装置等に用
いられる液晶駆動装置及び液晶駆動方法に関し、特に、
ビデオ信号の書き込みタイミングを改良した液晶駆動装
置及び液晶駆動方法に関するものである。
【０００２】
【従来の技術】近年、カメラ一体型ＶＴＲや液晶プロジ
ェクターに代表される液晶表示装置付機器の普及ととも
に、液晶表示装置への高性能化の要求が高まり、液晶表
示装置の高精細化や高画質化が急速に進行している。こ
の液晶表示装置には大別して画素制御用の薄膜トランジ
スタのみを基板上に形成して走査回路は周辺ＩＣで行う
ものと、画素制御用の薄膜トランジスタとともに走査回
路を基板上に一体的に内蔵するものとに分類される。
ェクターに代表される液晶表示装置付機器の普及ととも
に、液晶表示装置への高性能化の要求が高まり、液晶表
示装置の高精細化や高画質化が急速に進行している。こ
の液晶表示装置には大別して画素制御用の薄膜トランジ
スタのみを基板上に形成して走査回路は周辺ＩＣで行う
ものと、画素制御用の薄膜トランジスタとともに走査回
路を基板上に一体的に内蔵するものとに分類される。
【０００３】一方、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）
を活性層とした薄膜トランジスタ（ＴＦＴ:Thin Film T
ransistor 以下、単に「ＴＦＴ」と記す）は、その駆動
能力の高さから各画素毎のスイッチング素子サイズを小
さくして高精細化に有利であると同時に、走査回路を表
示部と同一基板上に構成できる利点を有するために主流
をなしている。また、高精細化で低コストな液晶表示装
置の実現を目指して様々な研究がなされている。更に、
この方式の走査回路は、その高速性能の高さからブラウ
ン管（ＣＲＴ）の走査方式と同様に点状にビデオ信号を
画素に入力して行く点順次方式が採用され、線状に１走
査線分のビデオ信号を一括して入力する線順次駆動方式
とは差異を際立たせている。本発明は高精細化が進む走
査回路を基板上に内蔵した液晶表示装置に係わるもので
ある。
を活性層とした薄膜トランジスタ（ＴＦＴ:Thin Film T
ransistor 以下、単に「ＴＦＴ」と記す）は、その駆動
能力の高さから各画素毎のスイッチング素子サイズを小
さくして高精細化に有利であると同時に、走査回路を表
示部と同一基板上に構成できる利点を有するために主流
をなしている。また、高精細化で低コストな液晶表示装
置の実現を目指して様々な研究がなされている。更に、
この方式の走査回路は、その高速性能の高さからブラウ
ン管（ＣＲＴ）の走査方式と同様に点状にビデオ信号を
画素に入力して行く点順次方式が採用され、線状に１走
査線分のビデオ信号を一括して入力する線順次駆動方式
とは差異を際立たせている。本発明は高精細化が進む走
査回路を基板上に内蔵した液晶表示装置に係わるもので
ある。
【０００４】従来技術の液晶駆動装置及び液晶駆動方法
について図３及び図４を参照して説明する。
について図３及び図４を参照して説明する。
【０００５】初めに、図３を参照して従来技術の液晶駆
動装置の構成を説明する。同図において、符号１は従来
技術の液晶駆動装置を指す。従来技術の液晶駆動装置１
は外部信号発生器２や液晶パネル３で大略構成される。
前記外部信号発生器２の細部構成は、ビデオ信号Ａが入
力される入力端子４や、デコーダ５、サンプルホールド
Ｓ／Ｈ６、ＡＣアンプ７、タイミングジェネレータＴＧ
８、そしてパルスドライバ９等で構成される。また、前
記液晶パネル３は、走査方向の制御を司る垂直走査回路
１１や水平走査回路１２を一体的に搭載して構成され
る。前記水平走査回路１２は水平画素数相当のシフトレ
ジスタ（以下、単に「ＳＲ」と記す）ＳＲ１、ＳＲ２、
ＳＲ３、ＳＲ４・・・を備えてなり、更に、前記シフト
レジスタの制御のもとでビデオ信号の書き込み制御を司
るスイッチ（以下、単に「ＳＷ」と記す）ＳＷ１、ＳＷ
２、ＳＷ３、ＳＷ４・・・を備えて構成される。
動装置の構成を説明する。同図において、符号１は従来
技術の液晶駆動装置を指す。従来技術の液晶駆動装置１
は外部信号発生器２や液晶パネル３で大略構成される。
前記外部信号発生器２の細部構成は、ビデオ信号Ａが入
力される入力端子４や、デコーダ５、サンプルホールド
Ｓ／Ｈ６、ＡＣアンプ７、タイミングジェネレータＴＧ
８、そしてパルスドライバ９等で構成される。また、前
記液晶パネル３は、走査方向の制御を司る垂直走査回路
１１や水平走査回路１２を一体的に搭載して構成され
る。前記水平走査回路１２は水平画素数相当のシフトレ
ジスタ（以下、単に「ＳＲ」と記す）ＳＲ１、ＳＲ２、
ＳＲ３、ＳＲ４・・・を備えてなり、更に、前記シフト
レジスタの制御のもとでビデオ信号の書き込み制御を司
るスイッチ（以下、単に「ＳＷ」と記す）ＳＷ１、ＳＷ
２、ＳＷ３、ＳＷ４・・・を備えて構成される。
【０００６】垂直走査回路１１及び水平走査回路１２に
は、各画素制御用のＴＦＴ１３がマトリクス状に配設さ
れている。つまり、前記ＴＦＴ１３はソース・ドレイン
電極ＳＤやゲート電極Ｇで構成されており、そのゲート
電極Ｇは前記垂直走査回路１１に共通的に接続されてい
る。同様に、ソース・ドレイン電極ＳＤは信号線として
前記水平走査回路１２に共通的に接続されている。ま
た、ソース・ドレイン電極ＳＤは蓄積容量Ｃｓや液晶セ
ルＬＣを介して共通電極ＶＣＯＭに接続されている。こ
こで、ＴＦＴ１３におけるソース電極やドレイン電極は
回路のバイアス極性が反転すると動作上のソース・ドレ
インが入れ替わり、通常のＦＥＴ（電界効果トランジス
タ）と同様に双方向性を有するため、両者を一体として
扱いソース・ドレイン電極ＳＤと呼称することとする。
は、各画素制御用のＴＦＴ１３がマトリクス状に配設さ
れている。つまり、前記ＴＦＴ１３はソース・ドレイン
電極ＳＤやゲート電極Ｇで構成されており、そのゲート
電極Ｇは前記垂直走査回路１１に共通的に接続されてい
る。同様に、ソース・ドレイン電極ＳＤは信号線として
前記水平走査回路１２に共通的に接続されている。ま
た、ソース・ドレイン電極ＳＤは蓄積容量Ｃｓや液晶セ
ルＬＣを介して共通電極ＶＣＯＭに接続されている。こ
こで、ＴＦＴ１３におけるソース電極やドレイン電極は
回路のバイアス極性が反転すると動作上のソース・ドレ
インが入れ替わり、通常のＦＥＴ（電界効果トランジス
タ）と同様に双方向性を有するため、両者を一体として
扱いソース・ドレイン電極ＳＤと呼称することとする。
【０００７】このような構成の液晶駆動装置及び液晶駆
動方法の動作を説明する。図３の入力端子４に入力され
たビデオ信号Ａはデコーダ５に入力される。デコーダ５
では、コンポジットビデオ信号構成のビデオ信号Ａを液
晶パネル３の駆動に適合したＲ、Ｇ、Ｂのセパレート信
号に変換するとともに同期信号Ｓｙｎｃを後述するタイ
ミングジェネレータＴＧ８に出力する。併せてデコーダ
５ではカラー、ピクチャー、色相等の調整回路が付加さ
れて（図示省略）次段のサンプルホールドＳ／Ｈ６に送
出される。前記Ｓ／Ｈ６ではタイミングジェネレータＴ
Ｇ８から出力されたフレームパルスＦＲＰと同期を取り
つつＲ、Ｇ、Ｂのビデオ信号を交流化してビデオ信号Φ
Ｖを生成して出力する。（以降はＲ、Ｇ、Ｂビデオ信号
を一括してΦＶと呼称する）。
動方法の動作を説明する。図３の入力端子４に入力され
たビデオ信号Ａはデコーダ５に入力される。デコーダ５
では、コンポジットビデオ信号構成のビデオ信号Ａを液
晶パネル３の駆動に適合したＲ、Ｇ、Ｂのセパレート信
号に変換するとともに同期信号Ｓｙｎｃを後述するタイ
ミングジェネレータＴＧ８に出力する。併せてデコーダ
５ではカラー、ピクチャー、色相等の調整回路が付加さ
れて（図示省略）次段のサンプルホールドＳ／Ｈ６に送
出される。前記Ｓ／Ｈ６ではタイミングジェネレータＴ
Ｇ８から出力されたフレームパルスＦＲＰと同期を取り
つつＲ、Ｇ、Ｂのビデオ信号を交流化してビデオ信号Φ
Ｖを生成して出力する。（以降はＲ、Ｇ、Ｂビデオ信号
を一括してΦＶと呼称する）。
【０００８】タイミングジェネレータＴＧ８では液晶パ
ネル３の制御に必要な各種のタイミング信号Ｂを不図示
のＶＣＯ(Voltage Controlled Oscillator：電圧制御発
信器）や前記デコーダ５が発生する同期信号Ｓｙｎｃか
ら生成してタイミイグ信号ＢのΦ１′、Φ２′、ΦＳ′
として次段のパルスドライバ９に出力する。パルスドラ
イバ９では、所定の信号レベルに変換してΦ１、Φ２、
ΦＳを生成して出力する。前記タイミイグ信号Φ１、Φ
２、ΦＳの役割を説明するならば、Φ１、Φ２は前記水
平走査回路１２におけるＳＲ用のタイミングパルスであ
り、ΦＳは同じく水平走査回路のスタートパルスである
（垂直走査回路系の各種タイミングパルスは省略す
る）。
ネル３の制御に必要な各種のタイミング信号Ｂを不図示
のＶＣＯ(Voltage Controlled Oscillator：電圧制御発
信器）や前記デコーダ５が発生する同期信号Ｓｙｎｃか
ら生成してタイミイグ信号ＢのΦ１′、Φ２′、ΦＳ′
として次段のパルスドライバ９に出力する。パルスドラ
イバ９では、所定の信号レベルに変換してΦ１、Φ２、
ΦＳを生成して出力する。前記タイミイグ信号Φ１、Φ
２、ΦＳの役割を説明するならば、Φ１、Φ２は前記水
平走査回路１２におけるＳＲ用のタイミングパルスであ
り、ΦＳは同じく水平走査回路のスタートパルスである
（垂直走査回路系の各種タイミングパルスは省略す
る）。
【０００９】液晶パネル３は、前述の外部信号発生器２
から入力されたビデオ信号ΦＶや、タイミング信号Φ
１、Φ２、ΦＳを受取するとともに、水平走査回路１２
や垂直走査回路１１に供給する。前記水平走査回路１２
内のＳＲ１、ＳＲ２・・ではスタートパルスΦＳをスタ
ート基準として作動を開始し、タイミングパルスΦ１、
Φ２に応動したスイッチ開閉パルスＨ１、Ｈ２・・を生
成して次段のＳＷ１、ＳＷ２・・に出力する。前記ＳＷ
１、ＳＷ２・・では前記スイッチ開閉パルスをもとにビ
デオ信号ΦＶを取り込み、信号線を介してＴＦＴ１３の
ソース・ドレイン電極ＳＤに出力する。前記ＴＦＴ１３
では、垂直走査回路１１の走査期間の選択パルス入力に
応動してゲート電極Ｇをアクティブ状態にする。前記垂
直走査回路１１のアクティブ期間に水平走査回路１２か
ら各ソース・ドレイン電極ＳＤに順次映像データを取り
込む。映像データは蓄積容量Ｃｓ及び液晶セルＬＣに供
給される。前記液晶セルＬＣの動作は、各画素の映像レ
ベルに応じて供給された電圧によって不図示の液晶分子
を印加電圧方向に捩じれて起立させることにより、この
液晶分子の旋光性を利用して液晶パネル３に画像表示が
なされる。
から入力されたビデオ信号ΦＶや、タイミング信号Φ
１、Φ２、ΦＳを受取するとともに、水平走査回路１２
や垂直走査回路１１に供給する。前記水平走査回路１２
内のＳＲ１、ＳＲ２・・ではスタートパルスΦＳをスタ
ート基準として作動を開始し、タイミングパルスΦ１、
Φ２に応動したスイッチ開閉パルスＨ１、Ｈ２・・を生
成して次段のＳＷ１、ＳＷ２・・に出力する。前記ＳＷ
１、ＳＷ２・・では前記スイッチ開閉パルスをもとにビ
デオ信号ΦＶを取り込み、信号線を介してＴＦＴ１３の
ソース・ドレイン電極ＳＤに出力する。前記ＴＦＴ１３
では、垂直走査回路１１の走査期間の選択パルス入力に
応動してゲート電極Ｇをアクティブ状態にする。前記垂
直走査回路１１のアクティブ期間に水平走査回路１２か
ら各ソース・ドレイン電極ＳＤに順次映像データを取り
込む。映像データは蓄積容量Ｃｓ及び液晶セルＬＣに供
給される。前記液晶セルＬＣの動作は、各画素の映像レ
ベルに応じて供給された電圧によって不図示の液晶分子
を印加電圧方向に捩じれて起立させることにより、この
液晶分子の旋光性を利用して液晶パネル３に画像表示が
なされる。
【００１０】次に、図３及び図４を参照して従来技術の
液晶駆動装置及び液晶駆動方法の動作を説明する。
液晶駆動装置及び液晶駆動方法の動作を説明する。
【００１１】ここで図４は、図３に示す如きＳＲ１、Ｓ
Ｒ２・・とＳＷ１、ＳＷ２・・の動作を示すタイミング
チャート図である。図４におけるΦＳは図３に示した外
部信号発生器２が発生するスタートパルスであり、Φ１
やΦ２は同じく外部信号発生器２が発生するタイミング
パルスである。ここで、タイミングパルスΦ２は前記タ
イミングパルスΦ１の反転波形である。また、Ｈ１、Ｈ
２・・は前記ＳＲ１、ＳＲ２・・が発生するスイッチ開
閉パルスであり、ΦＶは各々画素におけるビデオ信号で
ある。
Ｒ２・・とＳＷ１、ＳＷ２・・の動作を示すタイミング
チャート図である。図４におけるΦＳは図３に示した外
部信号発生器２が発生するスタートパルスであり、Φ１
やΦ２は同じく外部信号発生器２が発生するタイミング
パルスである。ここで、タイミングパルスΦ２は前記タ
イミングパルスΦ１の反転波形である。また、Ｈ１、Ｈ
２・・は前記ＳＲ１、ＳＲ２・・が発生するスイッチ開
閉パルスであり、ΦＶは各々画素におけるビデオ信号で
ある。
【００１２】そして、スタートパルスΦＳは初段のＳＲ
１に例えばパルス幅５９０ｎｓｅｃの矩形波として入力
され、タイミングパルスΦ１、Φ２に同期するようにし
て取り込まれる。初段のＳＲ１はスタートパルスΦＳを
スタート基準として作動を開始し、タイミングパルスΦ
１の立ち下がりでＳＷ１を起動するためのスイッチ開閉
パルスＨ１を出力してスイッチの拡開時に所定の画素に
応じたビデオ信号ΦＶを取り込む。ＳＲ１の出力はＳＲ
２に転送されて、順次ＳＷ２、ＳＷ３・・と１液晶パネ
ル毎に固有の位相遅延を生じながら伝達される。同じ
く、タイミングパルスΦ２の立ち下がりでＳＷ２を起動
するためのスイッチ開閉パルスＨ２を出力して次の画素
に所望のビデオ信号ΦＶを取り込む。ここで、図４に示
すようにタイミングパルスΦ１やΦ２の立ち下がりタイ
ミングと、実際にスイッチ回路を起動するスイッチ開閉
パルスＨ１及びＨ２の発生タイミングにはΔｔの遅延時
間を生じる。この遅延時間Δｔは後述する理由により、
液晶パネル毎に偏差（ばらつき）を含有している。
１に例えばパルス幅５９０ｎｓｅｃの矩形波として入力
され、タイミングパルスΦ１、Φ２に同期するようにし
て取り込まれる。初段のＳＲ１はスタートパルスΦＳを
スタート基準として作動を開始し、タイミングパルスΦ
１の立ち下がりでＳＷ１を起動するためのスイッチ開閉
パルスＨ１を出力してスイッチの拡開時に所定の画素に
応じたビデオ信号ΦＶを取り込む。ＳＲ１の出力はＳＲ
２に転送されて、順次ＳＷ２、ＳＷ３・・と１液晶パネ
ル毎に固有の位相遅延を生じながら伝達される。同じ
く、タイミングパルスΦ２の立ち下がりでＳＷ２を起動
するためのスイッチ開閉パルスＨ２を出力して次の画素
に所望のビデオ信号ΦＶを取り込む。ここで、図４に示
すようにタイミングパルスΦ１やΦ２の立ち下がりタイ
ミングと、実際にスイッチ回路を起動するスイッチ開閉
パルスＨ１及びＨ２の発生タイミングにはΔｔの遅延時
間を生じる。この遅延時間Δｔは後述する理由により、
液晶パネル毎に偏差（ばらつき）を含有している。
【００１３】つまり、多結晶シリコンＴＦＴは走査回路
を構成すると同時に各画素のスイッチング素子をも構成
しており、この多結晶シリコンＴＦＴの電気的特性はシ
リコン薄膜の結晶粒径や、水素による粒界トラップ終端
度合いにより大きく左右される。このため、各画素のス
イッチング素子のトランジスタ特性を最適化するために
ＴＦＴのしきい値を調整したり、水素の終端度を変化さ
せたり、製造プロセスを変化したりすると、走査回路内
の信号伝搬においても影響を受けることになる。また、
一枚のウェハーから複数の液晶パネルを製造する場合に
はウェハー内の取出部分による特性のばらつき（各液晶
パネル毎のばらつき）等も走査回路内の信号伝搬に影響
を及ぼすことになる。これらの特性のばらつきの影響は
前述のような遅延時間Δｔのばらつきとして現れる。
を構成すると同時に各画素のスイッチング素子をも構成
しており、この多結晶シリコンＴＦＴの電気的特性はシ
リコン薄膜の結晶粒径や、水素による粒界トラップ終端
度合いにより大きく左右される。このため、各画素のス
イッチング素子のトランジスタ特性を最適化するために
ＴＦＴのしきい値を調整したり、水素の終端度を変化さ
せたり、製造プロセスを変化したりすると、走査回路内
の信号伝搬においても影響を受けることになる。また、
一枚のウェハーから複数の液晶パネルを製造する場合に
はウェハー内の取出部分による特性のばらつき（各液晶
パネル毎のばらつき）等も走査回路内の信号伝搬に影響
を及ぼすことになる。これらの特性のばらつきの影響は
前述のような遅延時間Δｔのばらつきとして現れる。
【００１４】従来、このビデオ信号ΦＶを各信号線に対
応したスイッチに送出するタイミングは、予め外部信号
発生器２内で自らが生成するタイミング信号を基準とし
て一定の時間遅延を加えて調整されたビデオ信号ΦＶと
して出力されていた。
応したスイッチに送出するタイミングは、予め外部信号
発生器２内で自らが生成するタイミング信号を基準とし
て一定の時間遅延を加えて調整されたビデオ信号ΦＶと
して出力されていた。
【００１５】
【発明が解決しようとする課題】しかし、従来技術の液
晶駆動装置及び液晶駆動方法では、上述のように外部信
号発生器から入力されたタイミング信号が水平走査回路
のスイッチに到達するまでの伝搬時間にばらつきが発生
するため、入力されるビデオ信号のタイミングが変動す
る場合がある。このようなビデオ信号の読み取りタイミ
ングの擦れが大きくなると隣接する信号線に混入するた
め、隣接する画素に言わば虚像を書き込んでしまい画素
品位を著しく劣化させる要因となる。また、ビデオ信号
のタイミングマージンの充分取れる比較的低画素の液晶
パネルでは問題にならないが、画素が高精細となりスイ
ッチング時間が短く成れば成る程、或いは駆動速度が上
がれば上がる程、無視し得ない場合があった。
晶駆動装置及び液晶駆動方法では、上述のように外部信
号発生器から入力されたタイミング信号が水平走査回路
のスイッチに到達するまでの伝搬時間にばらつきが発生
するため、入力されるビデオ信号のタイミングが変動す
る場合がある。このようなビデオ信号の読み取りタイミ
ングの擦れが大きくなると隣接する信号線に混入するた
め、隣接する画素に言わば虚像を書き込んでしまい画素
品位を著しく劣化させる要因となる。また、ビデオ信号
のタイミングマージンの充分取れる比較的低画素の液晶
パネルでは問題にならないが、画素が高精細となりスイ
ッチング時間が短く成れば成る程、或いは駆動速度が上
がれば上がる程、無視し得ない場合があった。
【００１６】更に、この伝搬時間のばらつきは前述のよ
うに１液晶パネル毎に個別に発生するものであるためウ
ェハで一律に遅延補正を施すことが不可能なばかりか、
１液晶パネル毎の対策も施し難いという問題があった。
うに１液晶パネル毎に個別に発生するものであるためウ
ェハで一律に遅延補正を施すことが不可能なばかりか、
１液晶パネル毎の対策も施し難いという問題があった。
【００１７】本発明は以上の点を考慮してなされたもの
で、高精細、高速駆動の液晶パネルにおいても、液晶パ
ネル内の走査回路の信号伝搬特性のばらつきの影響を排
除してビデオ信号の書き込みタイミングを最適に維持す
るとともに、１液晶パネル毎の対策を容易にした液晶駆
動装置及び液晶駆動方法を提供しようとするものであ
る。
で、高精細、高速駆動の液晶パネルにおいても、液晶パ
ネル内の走査回路の信号伝搬特性のばらつきの影響を排
除してビデオ信号の書き込みタイミングを最適に維持す
るとともに、１液晶パネル毎の対策を容易にした液晶駆
動装置及び液晶駆動方法を提供しようとするものであ
る。
【００１８】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶駆動装置では、基板上に形成された
画素表示部と、前記基板外に設けられ、第１のタイミン
グ信号を発生する外部信号発生器と、前記画素表示部の
水平画素数相当の段数のシフトレジスタを有して前記基
板上に前記画素表示部と一体的に形成され、前記基板外
から入力されるビデオ信号を前記第１のタイミング信号
に同期して前記シフトレジスタの各段から順次出力され
るパルスに応じて取り込んで前記画素表示部の各信号線
に供給する水平走査回路と、前記水平走査回路のシフト
レジスタと略同一の遅延量を有して前記基板上に形成さ
れ、前記外部信号発生器からの前記第１のタイミング信
号を第２のタイミング信号として前記外部信号発生器に
帰還するシフトレジスタからなる伝達遅延手段とを具備
し、前記外部信号発生器が、前記伝達遅延手段から帰還
される前記第２のタイミング信号の前記第１のタイミン
グ信号に対する遅延量を加味して前記ビデオ信号または
前記第１のタイミング信号のタイミング調整を行う構成
となっている。
めに、本発明の液晶駆動装置では、基板上に形成された
画素表示部と、前記基板外に設けられ、第１のタイミン
グ信号を発生する外部信号発生器と、前記画素表示部の
水平画素数相当の段数のシフトレジスタを有して前記基
板上に前記画素表示部と一体的に形成され、前記基板外
から入力されるビデオ信号を前記第１のタイミング信号
に同期して前記シフトレジスタの各段から順次出力され
るパルスに応じて取り込んで前記画素表示部の各信号線
に供給する水平走査回路と、前記水平走査回路のシフト
レジスタと略同一の遅延量を有して前記基板上に形成さ
れ、前記外部信号発生器からの前記第１のタイミング信
号を第２のタイミング信号として前記外部信号発生器に
帰還するシフトレジスタからなる伝達遅延手段とを具備
し、前記外部信号発生器が、前記伝達遅延手段から帰還
される前記第２のタイミング信号の前記第１のタイミン
グ信号に対する遅延量を加味して前記ビデオ信号または
前記第１のタイミング信号のタイミング調整を行う構成
となっている。
【００１９】また、本発明に係る液晶駆動方法は、基板
上に形成された画素表示部と、前記基板外に設けられ、
第１のタイミング信号を発生する外部信号発生器と、前
記画素表示部の水平画素数相当の段数のシフトレジスタ
を有して前記基板上に前記画素表示部と一体的に形成さ
れ、前記基板外から入力されるビデオ信号を前記第１の
タイミング信号に同期して前記シフトレジスタの各段か
ら順次出力されるパルスに応じて取り込んで前記画素表
示部の各信号線に供給する水平走査回路と、前記水平走
査回路のシフトレジスタと略同一の遅延量を有して前記
基板上に形成され、前記外部信号発生器からの前記第１
のタイミング信号を第２のタイミング信号として前記外
部信号発生器に帰還するシフトレジスタからなる伝達遅
延手段とを具備する液晶表示装置において、前記伝達遅
延手段から出力される前記第２のタイミング信号の前記
第１のタイミング信号に対する遅延量を加味して前記ビ
デオ信号または前記第１のタイミング信号のタイミング
調整を行うようにする。
上に形成された画素表示部と、前記基板外に設けられ、
第１のタイミング信号を発生する外部信号発生器と、前
記画素表示部の水平画素数相当の段数のシフトレジスタ
を有して前記基板上に前記画素表示部と一体的に形成さ
れ、前記基板外から入力されるビデオ信号を前記第１の
タイミング信号に同期して前記シフトレジスタの各段か
ら順次出力されるパルスに応じて取り込んで前記画素表
示部の各信号線に供給する水平走査回路と、前記水平走
査回路のシフトレジスタと略同一の遅延量を有して前記
基板上に形成され、前記外部信号発生器からの前記第１
のタイミング信号を第２のタイミング信号として前記外
部信号発生器に帰還するシフトレジスタからなる伝達遅
延手段とを具備する液晶表示装置において、前記伝達遅
延手段から出力される前記第２のタイミング信号の前記
第１のタイミング信号に対する遅延量を加味して前記ビ
デオ信号または前記第１のタイミング信号のタイミング
調整を行うようにする。
【００２０】
【作用】水平走査回路と画素表示部が同一の基板上に一
体的に形成されてなる液晶表示装置において、水平走査
回路は、基板外の外部信号発生器で発生される第１のタ
イミング信号に同期してシフトレジスタの各段から順次
出力されるパルスに応じてビデオ信号を取り込んで画素
表示部の各信号線を介して各画素に書き込む。このと
き、シフトレジスタの各段では固有の遅延が発生する。
体的に形成されてなる液晶表示装置において、水平走査
回路は、基板外の外部信号発生器で発生される第１のタ
イミング信号に同期してシフトレジスタの各段から順次
出力されるパルスに応じてビデオ信号を取り込んで画素
表示部の各信号線を介して各画素に書き込む。このと
き、シフトレジスタの各段では固有の遅延が発生する。
【００２１】一方、第１のタイミング信号を第２のタイ
ミング信号として外部信号発生器に帰還する伝達遅延手
段でも、当該手段がシフトレジスタから構成されること
で同様の遅延が発生する。そこで、外部信号発生器で
は、伝達遅延手段から帰還される第２のタイミング信号
の第１のタイミング信号に対する遅延量を加味してビデ
オ信号または第１のタイミング信号のタイミング調整を
行うことで、ビデオ信号の取出タイミングのばらつきが
抑制されて安定な画像を確保することができる。
ミング信号として外部信号発生器に帰還する伝達遅延手
段でも、当該手段がシフトレジスタから構成されること
で同様の遅延が発生する。そこで、外部信号発生器で
は、伝達遅延手段から帰還される第２のタイミング信号
の第１のタイミング信号に対する遅延量を加味してビデ
オ信号または第１のタイミング信号のタイミング調整を
行うことで、ビデオ信号の取出タイミングのばらつきが
抑制されて安定な画像を確保することができる。
【００２２】
【実施例】以下、図１及び図２を参照して、本発明の液
晶駆動装置及び液晶駆動方法の実施例を説明する。ここ
で、図１における垂直走査回路の詳細の説明は本発明が
１走査線の選択時間を想定しているため省略した。な
お、従来技術の液晶駆動装置及び液晶駆動方法の構成と
同一の部分には同一の参照符号を付し、それらの構成や
動作の説明を省略する。
晶駆動装置及び液晶駆動方法の実施例を説明する。ここ
で、図１における垂直走査回路の詳細の説明は本発明が
１走査線の選択時間を想定しているため省略した。な
お、従来技術の液晶駆動装置及び液晶駆動方法の構成と
同一の部分には同一の参照符号を付し、それらの構成や
動作の説明を省略する。
【００２３】初めに、図１を参照して本発明の液晶駆動
装置及び液晶駆動方法の詳細を説明する。図１は本発明
の液晶駆動装置を中心に示したブロック図である。同図
における符号１００は本発明の液晶駆動装置を指し、本
発明の液晶駆動装置１００は外部信号発生器１０２や、
液晶パネル１０３で大略構成されている。前記外部信号
発生器１０２は図示を省略したが、従来技術の外部信号
発生器の構成要素に加えて後述する遅延タイミング信号
をもとに遅延ビデオ信号を再発生する手段を備えて構成
される。
装置及び液晶駆動方法の詳細を説明する。図１は本発明
の液晶駆動装置を中心に示したブロック図である。同図
における符号１００は本発明の液晶駆動装置を指し、本
発明の液晶駆動装置１００は外部信号発生器１０２や、
液晶パネル１０３で大略構成されている。前記外部信号
発生器１０２は図示を省略したが、従来技術の外部信号
発生器の構成要素に加えて後述する遅延タイミング信号
をもとに遅延ビデオ信号を再発生する手段を備えて構成
される。
【００２４】液晶パネル１０３の細部構成は、走査方向
の制御を司る垂直走査回路１１１や水平走査回路１１２
を一体的に搭載して構成される。前記水平走査回路１１
２は、例えばピーク値１３Ｖで１．７ＭＨｚの矩形波Φ
１とその反転波形Φ２との２相クロックで構成され、ス
タートパルスΦＳをもとにクロックド・インバータによ
るシフトレジスタにより構成される。また、従来技術の
シフトレジスタＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４・・・
に加えて本発明の特徴部分であるシフトレジスタＳＲ０
を新たに備えて構成される。なお、このシフトレジスタ
ＳＲ０は同一液晶パネル内の既存のシフトレジスタＳＲ
１、ＳＲ２、ＳＲ３、ＳＲ４・・・と略同一の遅延量を
有するように構成されている。更に、ＳＲ１、ＳＲ２、
ＳＲ３、ＳＲ４・・・の出力からはスイッチ開閉パルス
Ｈ１、Ｈ２、Ｈ３、Ｈ４・・・が出力されており、従来
技術の液晶パネルと同様にＳＷ１、ＳＷ２、ＳＷ３、Ｓ
Ｗ４・・・を備えている。また、垂直走査回路１１１や
水平走査回路１１２には各画素制御用のＴＦＴ１３がマ
トリクス状に配設されている。
の制御を司る垂直走査回路１１１や水平走査回路１１２
を一体的に搭載して構成される。前記水平走査回路１１
２は、例えばピーク値１３Ｖで１．７ＭＨｚの矩形波Φ
１とその反転波形Φ２との２相クロックで構成され、ス
タートパルスΦＳをもとにクロックド・インバータによ
るシフトレジスタにより構成される。また、従来技術の
シフトレジスタＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４・・・
に加えて本発明の特徴部分であるシフトレジスタＳＲ０
を新たに備えて構成される。なお、このシフトレジスタ
ＳＲ０は同一液晶パネル内の既存のシフトレジスタＳＲ
１、ＳＲ２、ＳＲ３、ＳＲ４・・・と略同一の遅延量を
有するように構成されている。更に、ＳＲ１、ＳＲ２、
ＳＲ３、ＳＲ４・・・の出力からはスイッチ開閉パルス
Ｈ１、Ｈ２、Ｈ３、Ｈ４・・・が出力されており、従来
技術の液晶パネルと同様にＳＷ１、ＳＷ２、ＳＷ３、Ｓ
Ｗ４・・・を備えている。また、垂直走査回路１１１や
水平走査回路１１２には各画素制御用のＴＦＴ１３がマ
トリクス状に配設されている。
【００２５】そして、液晶パネル１０３は前述の外部信
号発生器１０２から出力されたビデオ信号ΦＶや、タイ
ミング信号Φ１、Φ２、ΦＳ、ΦＩを受取するととも
に、水平走査回路１１２や垂直走査回路１１１に供給す
る。前記水平走査回路１１２内のＳＲ１、ＳＲ２・・で
はスタートパルスΦＳをスタート基準として作動を開始
し、タイミングパルスΦ１、Φ２に応動したスイッチ開
閉パルスＨ１、Ｈ２・・を生成して次段のＳＷ１、ＳＷ
２・・に出力する。更に、外部信号発生器１０２はパル
ス信号ΦＩをシフトレジスタＳＲ０に新たに出力する。
ＳＲ０を設けることにより、パルス信号ΦＩがＳＲ０を
伝搬する間にシフトレジスタ固有の遅延時間が付加さ
れ、その出力はフィードバック信号ΦＦとして、前記外
部信号発生器１０２に帰還される。このフィードバック
信号ΦＦを基準に外部信号発生器１０２と液晶パネル１
０３間の往復時の遅延量を加味して、ビデオ信号ΦＶの
タイミングの調整がなされて出力される。これにより、
液晶パネル１０３内の走査回路固有の遅延時間をキャン
セルすることができる。
号発生器１０２から出力されたビデオ信号ΦＶや、タイ
ミング信号Φ１、Φ２、ΦＳ、ΦＩを受取するととも
に、水平走査回路１１２や垂直走査回路１１１に供給す
る。前記水平走査回路１１２内のＳＲ１、ＳＲ２・・で
はスタートパルスΦＳをスタート基準として作動を開始
し、タイミングパルスΦ１、Φ２に応動したスイッチ開
閉パルスＨ１、Ｈ２・・を生成して次段のＳＷ１、ＳＷ
２・・に出力する。更に、外部信号発生器１０２はパル
ス信号ΦＩをシフトレジスタＳＲ０に新たに出力する。
ＳＲ０を設けることにより、パルス信号ΦＩがＳＲ０を
伝搬する間にシフトレジスタ固有の遅延時間が付加さ
れ、その出力はフィードバック信号ΦＦとして、前記外
部信号発生器１０２に帰還される。このフィードバック
信号ΦＦを基準に外部信号発生器１０２と液晶パネル１
０３間の往復時の遅延量を加味して、ビデオ信号ΦＶの
タイミングの調整がなされて出力される。これにより、
液晶パネル１０３内の走査回路固有の遅延時間をキャン
セルすることができる。
【００２６】前記ＳＷ１、ＳＷ２・・ではスイッチ開閉
パルスＨ１、Ｈ２・・をもとにビデオ信号ΦＶを取り込
み前記ＴＦＴ１３のソース・ドレイン電極ＳＤに出力す
る。以下、従来技術と同様にして液晶パネル１０３の画
像表示がなされる。
パルスＨ１、Ｈ２・・をもとにビデオ信号ΦＶを取り込
み前記ＴＦＴ１３のソース・ドレイン電極ＳＤに出力す
る。以下、従来技術と同様にして液晶パネル１０３の画
像表示がなされる。
【００２７】次に、図２を参照して本発明の液晶駆動装
置及び液晶駆動方法の動作を説明する。図２におけるΦ
Ｓは図１に示した外部信号発生器１０２が発生するスタ
ートパルスであり、Φ１やΦ２は同じく外部信号発生器
１０２が発生するタイミングパルスである。ここで、タ
イミングパルスΦ２は前記タイミングパルスΦ１の反転
波形である。また、Ｈ１、Ｈ２・・はＳＲ１、ＳＲ２・
・が発生するスイッチ開閉パルスであり、ΦＶは各画素
におけるビデオ信号である。
置及び液晶駆動方法の動作を説明する。図２におけるΦ
Ｓは図１に示した外部信号発生器１０２が発生するスタ
ートパルスであり、Φ１やΦ２は同じく外部信号発生器
１０２が発生するタイミングパルスである。ここで、タ
イミングパルスΦ２は前記タイミングパルスΦ１の反転
波形である。また、Ｈ１、Ｈ２・・はＳＲ１、ＳＲ２・
・が発生するスイッチ開閉パルスであり、ΦＶは各画素
におけるビデオ信号である。
【００２８】そして、スタートパルスΦＳはＳＲ１に入
力され、タイミングパルスΦ１、Φ２に同期するように
して取り込まれる。ＳＲ１はパルスΦＳをスタート基準
として作動を開始し、タイミングパルスΦ１の立ち下が
りでＳＷ１を起動するためのスイッチ開閉パルスＨ１を
出力してスイッチの拡開時に所定のビデオ信号ΦＶを取
り込む。ＳＲ１の出力はＳＲ２に転送されて、順次ＳＷ
２、ＳＷ３・・と一定の位相遅延を生じながら伝達され
る。同じく、タイミングパルスΦ２の立ち下がりでＳＷ
２を起動するためのスイッチ開閉パルスＨ２を出力して
次の画素に所定のビデオ信号ΦＶを取り込む。ここで、
タイミングパルスΦ１やΦ２の立ち下がりタイミング
と、実際にスイッチ回路ＳＲを起動するスイッチ開閉パ
ルスＨ１やＨ２の発生タイミングにはΔｔの遅延時間を
生じているが、新たに追加したＳＲ０のダミーを通過す
ることにより旧ビデオ信号ΦＶは遅延補正Δｔ′がなさ
れて遅延補正ビデオ信号ΦＶ′として出力される。この
ように、ＳＲ０を追加することによって１液晶パネル毎
の遅延量を正確に補正することが可能となり高精細化さ
れた液晶駆動装置においてもビデオ信号を正確に取出す
ることができる。
力され、タイミングパルスΦ１、Φ２に同期するように
して取り込まれる。ＳＲ１はパルスΦＳをスタート基準
として作動を開始し、タイミングパルスΦ１の立ち下が
りでＳＷ１を起動するためのスイッチ開閉パルスＨ１を
出力してスイッチの拡開時に所定のビデオ信号ΦＶを取
り込む。ＳＲ１の出力はＳＲ２に転送されて、順次ＳＷ
２、ＳＷ３・・と一定の位相遅延を生じながら伝達され
る。同じく、タイミングパルスΦ２の立ち下がりでＳＷ
２を起動するためのスイッチ開閉パルスＨ２を出力して
次の画素に所定のビデオ信号ΦＶを取り込む。ここで、
タイミングパルスΦ１やΦ２の立ち下がりタイミング
と、実際にスイッチ回路ＳＲを起動するスイッチ開閉パ
ルスＨ１やＨ２の発生タイミングにはΔｔの遅延時間を
生じているが、新たに追加したＳＲ０のダミーを通過す
ることにより旧ビデオ信号ΦＶは遅延補正Δｔ′がなさ
れて遅延補正ビデオ信号ΦＶ′として出力される。この
ように、ＳＲ０を追加することによって１液晶パネル毎
の遅延量を正確に補正することが可能となり高精細化さ
れた液晶駆動装置においてもビデオ信号を正確に取出す
ることができる。
【００２９】本発明は前記実施例に限定されず、種々の
実施形態を採ることができる。例えば前記実施例ではダ
ミー用の２相クロックのシフトレジスタを用いてビデオ
信号の遅延補正を行う場合について説明したが、２相ク
ロックに何ら限定されるものではない。また、前記ダミ
ー用のシフトレジスタを用いてスタートパルスの遅延補
正を行うことも可能であるし、更に、タイミングパルス
に遅延補正を行うことも可能なことは言うまでもない。
実施形態を採ることができる。例えば前記実施例ではダ
ミー用の２相クロックのシフトレジスタを用いてビデオ
信号の遅延補正を行う場合について説明したが、２相ク
ロックに何ら限定されるものではない。また、前記ダミ
ー用のシフトレジスタを用いてスタートパルスの遅延補
正を行うことも可能であるし、更に、タイミングパルス
に遅延補正を行うことも可能なことは言うまでもない。
【００３０】
【発明の効果】以上説明したように、本発明の液晶駆動
装置及び液晶駆動方法によれば、液晶パネル内に遅延補
正用シフトレジスタを内蔵してビデオ信号の遅延補正を
することにしたため、液晶パネル内の走査回路固有の信
号伝搬の影響を排除することが可能となり、製造プロセ
スによる特性の変動や各液晶パネル毎の特性のばらつき
によるビデオ信号と信号線書き込みスイッチングとのタ
イミングのずれを補正することができる。これにより、
高精細表示や高速駆動時においても視聴者は画像振れの
ない良好な映像を視覚することができる。
装置及び液晶駆動方法によれば、液晶パネル内に遅延補
正用シフトレジスタを内蔵してビデオ信号の遅延補正を
することにしたため、液晶パネル内の走査回路固有の信
号伝搬の影響を排除することが可能となり、製造プロセ
スによる特性の変動や各液晶パネル毎の特性のばらつき
によるビデオ信号と信号線書き込みスイッチングとのタ
イミングのずれを補正することができる。これにより、
高精細表示や高速駆動時においても視聴者は画像振れの
ない良好な映像を視覚することができる。
【００３１】また、製造プロセスによる特性の変動や各
液晶パネル毎の特性のばらつきによるビデオ信号と信号
線書き込みスイッチングとのタイミングの擦れを事前に
補正することができるため、表示不良等の不良を未然に
防止することができる。そのため、工程不良率を低減す
ることができ製造コストを低減することができる。
液晶パネル毎の特性のばらつきによるビデオ信号と信号
線書き込みスイッチングとのタイミングの擦れを事前に
補正することができるため、表示不良等の不良を未然に
防止することができる。そのため、工程不良率を低減す
ることができ製造コストを低減することができる。
【図１】本発明の液晶駆動装置及び液晶駆動方法を示す
ブロック図である。
ブロック図である。
【図２】本発明の液晶駆動装置及び液晶駆動方法の動作
を示すタイミングチャート図である。
を示すタイミングチャート図である。
【図３】従来技術の液晶駆動装置及び液晶駆動方法を示
すブロック図である。
すブロック図である。
【図４】従来技術の液晶駆動装置及び液晶駆動方法の動
作を示すタイミングチャート図である。
作を示すタイミングチャート図である。
１ 従来技術の液晶駆動装置
2、102 外部信号発生器
3、103 液晶パネル
４ 入力端子
５ デコーダ
６ サンプルホールドＳ／Ｈ
７ ＡＣアンプ
８ タイミングジェネレータＴＧ
９ パルスドライバ
11、111 垂直走査回路
12、112 水平走査回路
１３ ＴＦＴ
Ａ ビデオ信号
Ｂ タイミング信号
Ｃｓ 蓄積容量
ＬＣ 液晶セル
ＶＣＯＭ 共通電極
Ｓｙｎｃ 同期信号
ＦＲＰ フレームパルス
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133 505 - 580
Claims (2)
- 【請求項１】 基板上に形成された画素表示部と、 前記基板外に設けられ、第１の タイミング信号を発生す
る外部信号発生器と、前記画素表示部の水平画素数相当の段数のシフトレジス
タを有して前記基板上に前記画素表示部と一体的に形成
され、前記基板外から入力されるビデオ信号を前記第１
のタイミング信号に同期して前記シフトレジスタの各段
から順次出力されるパルスに応じて取り込んで前記画素
表示部の各信号線に供給する水平走査回路と、 前記水平走査回路のシフトレジスタと略同一の遅延量を
有して前記基板上に形成され、前記外部信号発生器から
の前記第１のタイミング信号を第２のタイミング信号と
して 前記外部信号発生器に帰還するシフトレジスタから
なる伝達遅延手段とを具備し、 前記外部信号発生器は、前記伝達遅延手段から帰還され
る前記第２のタイミング信号の前記第１のタイミング信
号に対する遅延量を加味して前記ビデオ信号または前記
第１のタイミング信号のタイミング調整を行う ことを特
徴とする液晶駆動装置。 - 【請求項２】 基板上に形成された画素表示部と、 前記基板外に設けられ、第１のタイミング信号を発生す
る外部信号発生器と、 前記画素表示部の水平画素数相当の段数のシフトレジス
タを有して前記基板上に前記画素表示部と一体的に形成
され、前記基板外から入力されるビデオ信号を前記第１
のタイミング信号に同期して前記シフトレジスタの各段
から順次出力されるパルスに応じて取り込んで前記画素
表示部の各信号線に供給する水平走査回路と、 前記水平走査回路のシフトレジスタと略同一の遅延量を
有して前記基板上に形成され、前記外部信号発生器から
の前記第１のタイミング信号を第２のタイミング信号と
して前記外部信号発生器に帰還するシフトレジスタから
なる伝達遅延手段とを具備する液晶表示装置における液
晶駆動方法であって、 前記伝達遅延手段から出力される前記第２のタイミング
信号の前記第１のタイミング信号に対する遅延量を加味
して前記ビデオ信号または前記第１のタイミング信号の
タイミング調整を行うことを特徴とする液晶駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28528494A JP3393238B2 (ja) | 1994-11-18 | 1994-11-18 | 液晶駆動装置及び液晶駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28528494A JP3393238B2 (ja) | 1994-11-18 | 1994-11-18 | 液晶駆動装置及び液晶駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146919A JPH08146919A (ja) | 1996-06-07 |
| JP3393238B2 true JP3393238B2 (ja) | 2003-04-07 |
Family
ID=17689527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28528494A Expired - Lifetime JP3393238B2 (ja) | 1994-11-18 | 1994-11-18 | 液晶駆動装置及び液晶駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393238B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227283A (ja) | 1995-02-21 | 1996-09-03 | Seiko Epson Corp | 液晶表示装置、その駆動方法及び表示システム |
| JP3684800B2 (ja) * | 1997-12-11 | 2005-08-17 | ソニー株式会社 | 表示装置 |
| KR20030084020A (ko) * | 2002-04-24 | 2003-11-01 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP4838498B2 (ja) | 2003-05-21 | 2011-12-14 | キヤノン株式会社 | 表示装置 |
| TWI325132B (en) | 2006-02-10 | 2010-05-21 | Au Optronics Corp | Shift register capable of self feedback |
| KR102182092B1 (ko) | 2013-10-04 | 2020-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
-
1994
- 1994-11-18 JP JP28528494A patent/JP3393238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08146919A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| JP3288142B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US6175351B1 (en) | Image display apparatus and a method for driving the same | |
| US6873313B2 (en) | Image display device and driving method thereof | |
| JP2001142045A (ja) | 液晶表示装置の駆動回路とその駆動方法 | |
| TWI289819B (en) | Liquid crystal display device and liquid crystal panel | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| WO1986001926A1 (en) | Liquid crystal display device | |
| US5675351A (en) | Method and apparatus for driving active matrix liquid crystal device | |
| JP2010256921A (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
| JP3393238B2 (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JP2001075534A (ja) | 液晶表示装置 | |
| JP3501530B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JP3314421B2 (ja) | ディスプレイ装置及びその駆動装置 | |
| JPH11305743A (ja) | 液晶表示装置 | |
| JP2625248B2 (ja) | 液晶表示装置 | |
| JP2747230B2 (ja) | 信号処理装置 | |
| JP3192547B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH07325317A (ja) | 液晶表示装置 | |
| JP3782668B2 (ja) | 画像表示装置およびその駆動方法 | |
| JP3152704B2 (ja) | 液晶表示装置 | |
| JPH07333577A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH02123326A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |