JP3385344B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP3385344B2 JP3385344B2 JP03677498A JP3677498A JP3385344B2 JP 3385344 B2 JP3385344 B2 JP 3385344B2 JP 03677498 A JP03677498 A JP 03677498A JP 3677498 A JP3677498 A JP 3677498A JP 3385344 B2 JP3385344 B2 JP 3385344B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitance
- oscillation
- current
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧可変容量素子を用い
てなる電圧制御発振器を利用分野とし、特に低電圧下で
階段状に容量が変化する半導体素子例えばＭＯＳ素子を
電圧可変容量素子に適用した電圧制御発振器に関する。
てなる電圧制御発振器を利用分野とし、特に低電圧下で
階段状に容量が変化する半導体素子例えばＭＯＳ素子を
電圧可変容量素子に適用した電圧制御発振器に関する。
【０００２】
【従来の技術】（発明の背景）例えば水晶振動子を発振
子としたコルピッツ型の電圧制御発振器は、電圧可変容
量素子として通常電圧可変容量ダイオードを使用し、こ
れに制御電圧を印加して発振周波数を変えられることか
ら、各種の通信機器に有用されている。近年では、通信
機器の低電圧化が浸透しつつ、これに対応した電圧制御
発振器が求められている。
子としたコルピッツ型の電圧制御発振器は、電圧可変容
量素子として通常電圧可変容量ダイオードを使用し、こ
れに制御電圧を印加して発振周波数を変えられることか
ら、各種の通信機器に有用されている。近年では、通信
機器の低電圧化が浸透しつつ、これに対応した電圧制御
発振器が求められている。
【０００３】（従来技術の一例）第１５図は、従来技術
の一例を示す電圧制御発振器の回路図である。電圧制御
発振器は、例えば水晶振動子１と点線枠で示す発振回路
部２とからコルピッツ型の発振回路を形成する。そし
て、電圧可変容量ダイオード３を水晶振動子１に接続し
てなる。発振回路部２は、水晶振動子１と共振回路を形
成する分割コンデンサＣ１、Ｃ２、及び帰還増幅器とし
てのトランジスタＴｒ等からなる。なお、図中のＣ３は
バイパスコンデンサ、Ｒ１〜Ｒ３はバイアス抵抗、Ｒ４
は制御抵抗、Ｖccは電源、Ｖoutは発振出力である。
の一例を示す電圧制御発振器の回路図である。電圧制御
発振器は、例えば水晶振動子１と点線枠で示す発振回路
部２とからコルピッツ型の発振回路を形成する。そし
て、電圧可変容量ダイオード３を水晶振動子１に接続し
てなる。発振回路部２は、水晶振動子１と共振回路を形
成する分割コンデンサＣ１、Ｃ２、及び帰還増幅器とし
てのトランジスタＴｒ等からなる。なお、図中のＣ３は
バイパスコンデンサ、Ｒ１〜Ｒ３はバイアス抵抗、Ｒ４
は制御抵抗、Ｖccは電源、Ｖoutは発振出力である。
【０００４】このようなものでは、電圧可変容量ダイオ
ード３に制御電圧Ｖaを印加すると、端子間の容量が変
化する。したがって、水晶振動子１から見た回路側の容
量（負荷容量）が変化することから、発振周波数を制御
できる。
ード３に制御電圧Ｖaを印加すると、端子間の容量が変
化する。したがって、水晶振動子１から見た回路側の容
量（負荷容量）が変化することから、発振周波数を制御
できる。
【０００５】
【発明が解決しようとする解決課題】（従来技術の問題
点）しかしながら、上記構成の電圧制御発振器では、電
圧可変容量素子として電圧可変容量ダイオード３を使用
する。第１６図は、電圧可変容量ダイオードの印加電圧
に対する一般的な容量特性図である。すなわち、印加電
圧（Ｖ）が０のときを最大として、印加電圧が増加する
につれて、容量（Ｃ）が指数関数的に減少する特性にな
る。一般には、０〜２Ｖの電圧に対して容量が概ね１６
〜８ｐＦに変化する。そして、例えば１Ｖ以下での変化
量は５ｐＦとなる。
点）しかしながら、上記構成の電圧制御発振器では、電
圧可変容量素子として電圧可変容量ダイオード３を使用
する。第１６図は、電圧可変容量ダイオードの印加電圧
に対する一般的な容量特性図である。すなわち、印加電
圧（Ｖ）が０のときを最大として、印加電圧が増加する
につれて、容量（Ｃ）が指数関数的に減少する特性にな
る。一般には、０〜２Ｖの電圧に対して容量が概ね１６
〜８ｐＦに変化する。そして、例えば１Ｖ以下での変化
量は５ｐＦとなる。
【０００６】したがって、通信機器の低電圧化が進み、
電源電圧を例えば１Ｖとした場合には、大きな容量変化
は望めず、発振周波数の要求される変化幅は得られない
ことになる。このことから、電源電圧を昇圧することが
考えられるが、この場合には、コイル等を必要として大
型化を招くともに、雑音等を発生して現実には適用でき
ない問題があった。 （発明の目的）本発明は、低電圧化のもとで容量変化の
大きい電圧可変容量素子を適用した電圧制御発振器を提
供することを目的とする。
電源電圧を例えば１Ｖとした場合には、大きな容量変化
は望めず、発振周波数の要求される変化幅は得られない
ことになる。このことから、電源電圧を昇圧することが
考えられるが、この場合には、コイル等を必要として大
型化を招くともに、雑音等を発生して現実には適用でき
ない問題があった。 （発明の目的）本発明は、低電圧化のもとで容量変化の
大きい電圧可変容量素子を適用した電圧制御発振器を提
供することを目的とする。
【０００７】
【発明が解決しようとする手段】（着目点及び発想）本
発明は、従来より、電界効果型トランジスタ（ＦＥＴ）
として増幅器等に利用される、低電圧駆動のＭＯＳ（Me
tal Oxcide Semicondctor)素子の、ゲート・ソース（又
はドレイン）間の容量特性に着目し、これを電圧可変容
量素子に適用したことを基本的な発想とする。
発明は、従来より、電界効果型トランジスタ（ＦＥＴ）
として増幅器等に利用される、低電圧駆動のＭＯＳ（Me
tal Oxcide Semicondctor)素子の、ゲート・ソース（又
はドレイン）間の容量特性に着目し、これを電圧可変容
量素子に適用したことを基本的な発想とする。
【０００８】（解決手段）本発明は、電圧可変容量素子
を端子間に印加する直流電圧に対して端子間の静電容量
がしきい値電圧を基準として階段状に変化する半導体素
子例えばＭＯＳ素子を適用する。そして、ＭＯＳ素子の
端子間であるゲート・ソース間に発振回路による正弦波
状の発振電圧と直流電圧とを印加し、直流電圧により、
発振電圧の一周期におけるしきい値電圧を越える動作域
Δθ（rad）を制御する。そして、動作域Δθを通過域
として生ずるゲート・ソース間のひずみ発振電流を制御
する。これにより、発振電圧に対するひずみ発振電流の
基本波成分を変化させ、基本波成分に対するゲート・ソ
ース間の実効容量を可変したことを基本的な解決手段と
する。
を端子間に印加する直流電圧に対して端子間の静電容量
がしきい値電圧を基準として階段状に変化する半導体素
子例えばＭＯＳ素子を適用する。そして、ＭＯＳ素子の
端子間であるゲート・ソース間に発振回路による正弦波
状の発振電圧と直流電圧とを印加し、直流電圧により、
発振電圧の一周期におけるしきい値電圧を越える動作域
Δθ（rad）を制御する。そして、動作域Δθを通過域
として生ずるゲート・ソース間のひずみ発振電流を制御
する。これにより、発振電圧に対するひずみ発振電流の
基本波成分を変化させ、基本波成分に対するゲート・ソ
ース間の実効容量を可変したことを基本的な解決手段と
する。
【０００９】
【作用】本発明は、電圧可変容量素子として端子間の静
電容量がしきい値電圧を基準として階段状に変化する半
導体素子例えばＭＯＳ素子を適用したので、これらの半
導体素子は一般にしきいち電圧が小さく基本的に低電圧
動作を可能にする作用がある。以下、本発明の具体的内
容をその一実施例により作用とともに詳述する。
電容量がしきい値電圧を基準として階段状に変化する半
導体素子例えばＭＯＳ素子を適用したので、これらの半
導体素子は一般にしきいち電圧が小さく基本的に低電圧
動作を可能にする作用がある。以下、本発明の具体的内
容をその一実施例により作用とともに詳述する。
【００１０】
【実施例】第１図は本発明の一実施例を説明する電圧制
御発振器の図である。なお、前従来例図と同一部分には
同番号を付与してその説明は間略する。電圧制御発振器
は、前述同様に、水晶振動子１に発振回路部２を設けた
コルッピッツ型からなる。なお、発振用増幅素子として
はＭＯＳ−ＦＥＴ（未図示）とする。そして、この実施
例では、電圧可変容量素子として、前述のようにゲート
（Ｇ）とソース（Ｓ）からなるＭＯＳ素子４を使用す
る。すなわち、第２図に示したように、例えばＰ型とし
たシリコン（Ｓｉ）基板５内にＮチャンネル素子となる
拡散層６を形成してソースとし、表面上に酸化シリコン
膜（ＳiＯ2）７を形成して、さらに電極８を設けてゲー
トとした、ＭＯＳ素子４を使用する（第２図）。
御発振器の図である。なお、前従来例図と同一部分には
同番号を付与してその説明は間略する。電圧制御発振器
は、前述同様に、水晶振動子１に発振回路部２を設けた
コルッピッツ型からなる。なお、発振用増幅素子として
はＭＯＳ−ＦＥＴ（未図示）とする。そして、この実施
例では、電圧可変容量素子として、前述のようにゲート
（Ｇ）とソース（Ｓ）からなるＭＯＳ素子４を使用す
る。すなわち、第２図に示したように、例えばＰ型とし
たシリコン（Ｓｉ）基板５内にＮチャンネル素子となる
拡散層６を形成してソースとし、表面上に酸化シリコン
膜（ＳiＯ2）７を形成して、さらに電極８を設けてゲー
トとした、ＭＯＳ素子４を使用する（第２図）。
【００１１】このようなＭＯＳ素子では、ゲート・ソー
ス間の直流電圧Ｖ0に対する静電容量Ｃは、周知のとお
り、階段状に変化するステップ特性となる（第３図）。
なお、階段状に変化する点の直流電圧Ｖ0は、しきい値
電圧ＶTと称される。すなわち、しきい値電圧ＶTを基準
として、それ以下では静電容量Ｃは０となり、以上では
一定値Ｃcに飽和する特性となる。
ス間の直流電圧Ｖ0に対する静電容量Ｃは、周知のとお
り、階段状に変化するステップ特性となる（第３図）。
なお、階段状に変化する点の直流電圧Ｖ0は、しきい値
電圧ＶTと称される。すなわち、しきい値電圧ＶTを基準
として、それ以下では静電容量Ｃは０となり、以上では
一定値Ｃcに飽和する特性となる。
【００１２】これを概説すると、直流電圧Ｖ0がしきい
値電圧ＶT以下では、ソース拡散層６の電子（図中の
−）は移動することがなく、ゲートを形成する酸化シリ
コン膜７下のシリコン基板５上にチャンネルを形成しな
い（第４図）。したがって、ゲート・ソース間は、単に
ゲート電極８と酸化シリコン膜７の積層構造となり、コ
ンデンサを形成することがなく、静電容量Ｃは発生しな
い。換言すると、直流的にも交流的にも開放状態にな
り、電気回路を形成しない。
値電圧ＶT以下では、ソース拡散層６の電子（図中の
−）は移動することがなく、ゲートを形成する酸化シリ
コン膜７下のシリコン基板５上にチャンネルを形成しな
い（第４図）。したがって、ゲート・ソース間は、単に
ゲート電極８と酸化シリコン膜７の積層構造となり、コ
ンデンサを形成することがなく、静電容量Ｃは発生しな
い。換言すると、直流的にも交流的にも開放状態にな
り、電気回路を形成しない。
【００１３】これに対し、直流電圧Ｖ0がしきい値電圧
ＶT以上では、ソース拡散層６の多数キャリアである電
子が、酸化シリコン膜７の下面に流入して電子の流入層
（以下電流層９とする）を形成する（第５図）。したが
って、電流層９を一種の電極として、ゲート電極８との
間に酸化シリコン膜７を誘電体とした、コンデンサを形
成する。したがって、しきい値電圧ＶT以上では、一定
の静電容量Ｃcを発生する。換言すると、交流的に閉ル
ープとなり、電気回路を形成する。
ＶT以上では、ソース拡散層６の多数キャリアである電
子が、酸化シリコン膜７の下面に流入して電子の流入層
（以下電流層９とする）を形成する（第５図）。したが
って、電流層９を一種の電極として、ゲート電極８との
間に酸化シリコン膜７を誘電体とした、コンデンサを形
成する。したがって、しきい値電圧ＶT以上では、一定
の静電容量Ｃcを発生する。換言すると、交流的に閉ル
ープとなり、電気回路を形成する。
【００１４】ここで、第６図に示したように、直流電圧
Ｖ0と交流電圧Ｖ1sinωtとを重畳した合成電圧ＶPを、
ＭＯＳ素子４のゲート・ソース間に印加した場合の回路
電流ｉを検討する。この場合、回路電流ｉは、基本的に
次の（１）式になる。すなわち、回路電流ｉは、ゲート
・ソース間の静電容量Ｃによる蓄積電荷Ｑの時間に対す
る変化分で決定される。したがって、合成電圧ＶPの時
間に対する変化分（微分値）と静電容量Ｃの乗算にな
る。
Ｖ0と交流電圧Ｖ1sinωtとを重畳した合成電圧ＶPを、
ＭＯＳ素子４のゲート・ソース間に印加した場合の回路
電流ｉを検討する。この場合、回路電流ｉは、基本的に
次の（１）式になる。すなわち、回路電流ｉは、ゲート
・ソース間の静電容量Ｃによる蓄積電荷Ｑの時間に対す
る変化分で決定される。したがって、合成電圧ＶPの時
間に対する変化分（微分値）と静電容量Ｃの乗算にな
る。
【００１５】先ず、合成電圧ＶPの最大値（交流電圧の
極大値）がしきい値電圧ＶT以下の場合には、前述のよ
うに静電容量が生じないので（Ｃ＝０）、直流的にも交
流的にも開ループとなる。したがって、（１）式からも
明らかなとおり、回路電流ｉも０である（第７図）。
極大値）がしきい値電圧ＶT以下の場合には、前述のよ
うに静電容量が生じないので（Ｃ＝０）、直流的にも交
流的にも開ループとなる。したがって、（１）式からも
明らかなとおり、回路電流ｉも０である（第７図）。
【００１６】次に、合成電圧ＶPの最小値（交流電圧の
極小値）がしきい値電圧ＶT以上の場合には、ゲート・
ソース間には静電容量Ｃが生ずるので、前述のとおり交
流的には閉ループとなる。したがって、合成電圧ＶPの
変化分である交流電圧Ｖ1sinωtに対応した回路電流ｉ
を生ずる（第８図）。すなわち、回路電流ｉは静電容量
Ｃにより位相が９０度遅れた交流電流になり、（１）式
から次の（２）式になる。
極小値）がしきい値電圧ＶT以上の場合には、ゲート・
ソース間には静電容量Ｃが生ずるので、前述のとおり交
流的には閉ループとなる。したがって、合成電圧ＶPの
変化分である交流電圧Ｖ1sinωtに対応した回路電流ｉ
を生ずる（第８図）。すなわち、回路電流ｉは静電容量
Ｃにより位相が９０度遅れた交流電流になり、（１）式
から次の（２）式になる。
【００１７】次に、合成電圧ＶP(交流電圧Ｖ1sinωt）
の一部がしきい値電圧ＶTを越えた場合には、しきい値
電圧ＶTを越える部分のみで、静電容量Ｃは発生する。
したがって、静電容量Ｃの発生時間のみ、交流電圧Ｖ1s
inωtに応答した回路電流ｉを生ずる（第９図）。な
お、この回路電流ｉをひずみ電流ｉXとする。
の一部がしきい値電圧ＶTを越えた場合には、しきい値
電圧ＶTを越える部分のみで、静電容量Ｃは発生する。
したがって、静電容量Ｃの発生時間のみ、交流電圧Ｖ1s
inωtに応答した回路電流ｉを生ずる（第９図）。な
お、この回路電流ｉをひずみ電流ｉXとする。
【００１８】ここで、ひずみ電流ｉXをフーリェ級数に
展開すると、（３）式になる。すなわち、基本波成分と
その倍調波からなる。但し、θ１は時間ｔとともにしき
い値電圧ＶTを越える電圧上昇時の通過点を表す、θ２
は同電圧下降時の通過点を表す位相（ラジアン、ｒｄ）
である。
展開すると、（３）式になる。すなわち、基本波成分と
その倍調波からなる。但し、θ１は時間ｔとともにしき
い値電圧ＶTを越える電圧上昇時の通過点を表す、θ２
は同電圧下降時の通過点を表す位相（ラジアン、ｒｄ）
である。
【００１９】ひずみ電流ｉXにおける基本波成分の振幅
電圧ａ１は、前（４）式から明らかなとおり、交流電圧
の一周期におけるしきい値電圧ＶTを越える、交流電圧
の動作域及びこれに応答したひずみ電流の通過域Δθ＝
θ2−θ1(rad）に比例して、その値が大きくなる。すな
わち、ゲート・ソース間に静電容量Ｃを発生させる時間
（ｔ2−ｔ１)が長いほど、大きい。
電圧ａ１は、前（４）式から明らかなとおり、交流電圧
の一周期におけるしきい値電圧ＶTを越える、交流電圧
の動作域及びこれに応答したひずみ電流の通過域Δθ＝
θ2−θ1(rad）に比例して、その値が大きくなる。すな
わち、ゲート・ソース間に静電容量Ｃを発生させる時間
（ｔ2−ｔ１)が長いほど、大きい。
【００２０】ここで、ＭＯＳ素子４のゲート・ソース間
に印加した交流電圧Ｖ1sinωtと、ひずみ電流ｉXの基本
波成分ａ1cosωtに基づき、インピーダンスＺを求める
と（５）式になる。そして、ここでのインピーダンスＺ
は、基本的に容量成分のみなので、Ｚ＝１／ωＣXとな
る。但し、ＣXは、ひずみ電流ｉXの基本波成分に対する
ゲート・ソース間の実効容量（以下、基本波容量とす
る）である。
に印加した交流電圧Ｖ1sinωtと、ひずみ電流ｉXの基本
波成分ａ1cosωtに基づき、インピーダンスＺを求める
と（５）式になる。そして、ここでのインピーダンスＺ
は、基本的に容量成分のみなので、Ｚ＝１／ωＣXとな
る。但し、ＣXは、ひずみ電流ｉXの基本波成分に対する
ゲート・ソース間の実効容量（以下、基本波容量とす
る）である。
【００２１】これを変形して（４）式を代入し、ひずみ
電流ｉXの基本波容量ＣXを求めると（６）式になる。
電流ｉXの基本波容量ＣXを求めると（６）式になる。
【００２２】したがって、基本波容量ＣXは、しきい値
電圧ＶTを越えるひずみ電流ｉXの通過域Δθ＝θ２−θ
１に比例して大きくなる。このことから、直流電圧Ｖ0
により、ひずみ電流ｉXの通過域Δθを制御すれば、基
本波容量ＣXを可変できる。
電圧ＶTを越えるひずみ電流ｉXの通過域Δθ＝θ２−θ
１に比例して大きくなる。このことから、直流電圧Ｖ0
により、ひずみ電流ｉXの通過域Δθを制御すれば、基
本波容量ＣXを可変できる。
【００２３】以上を整理して、直流電圧Ｖ0と基本波容
量ＣXの関係を図示すると、第１０図の特性になる。す
なわち、直流電圧Ｖ0が小さく（制御最小電圧Ｖ0１とす
る）、交流電圧Ｖ1sinωtの極大値が値しきい値電圧ＶT
以下では、換言すると交流電圧の動作域及び歪み電流の
通過域Δθが０では、基本波容量ＣXは０となる。
量ＣXの関係を図示すると、第１０図の特性になる。す
なわち、直流電圧Ｖ0が小さく（制御最小電圧Ｖ0１とす
る）、交流電圧Ｖ1sinωtの極大値が値しきい値電圧ＶT
以下では、換言すると交流電圧の動作域及び歪み電流の
通過域Δθが０では、基本波容量ＣXは０となる。
【００２４】また、直流電圧Ｖ0が増加し、交流電圧Ｖ1
sinωtがしきい値電圧ＶTを越えるに従い、換言すると
動作域及び通過域Δθが大きくなるに従い、基本波容量
ＣXも直線的に増加する。
sinωtがしきい値電圧ＶTを越えるに従い、換言すると
動作域及び通過域Δθが大きくなるに従い、基本波容量
ＣXも直線的に増加する。
【００２５】そして、直流電圧が大きく（制御最大電圧
Ｖ0２とする）、交流電圧Ｖ1sinωtの極小値がしきい値
電圧ＶT以上になると、換言すると動作域及び通過域Δ
θが２πになると、飽和してＭＯＳ素子本来の静電容量
Ｃcになる。
Ｖ0２とする）、交流電圧Ｖ1sinωtの極小値がしきい値
電圧ＶT以上になると、換言すると動作域及び通過域Δ
θが２πになると、飽和してＭＯＳ素子本来の静電容量
Ｃcになる。
【００２６】このようなことから、直流電圧Ｖ0を制御
最小電圧Ｖ0１から同最大電圧Ｖ0２まで可変することに
より、基本波容量ＣXを０から本来の静電容量Ｃcまで制
御できる。
最小電圧Ｖ0１から同最大電圧Ｖ0２まで可変することに
より、基本波容量ＣXを０から本来の静電容量Ｃcまで制
御できる。
【００２７】ちなみに、シュミレーションの結果では、
交流電圧Ｖ1sinωtの振幅電圧Ｖ1を０．５Ｖ、各周波数
ω＝２πｆのｆを５０ＭＨｚとして、直流電圧Ｖ0を制
御して基本波容量ＣXを求めると、約０．４〜０．９Ｖ
の間で、４〜１５ｐＦの変化を得られた。すなわち、１
Ｖ以下での電圧変化に対して、従来の電圧可変容量ダイ
オードの容量の変化量に対してその変化量を大きくでき
る。
交流電圧Ｖ1sinωtの振幅電圧Ｖ1を０．５Ｖ、各周波数
ω＝２πｆのｆを５０ＭＨｚとして、直流電圧Ｖ0を制
御して基本波容量ＣXを求めると、約０．４〜０．９Ｖ
の間で、４〜１５ｐＦの変化を得られた。すなわち、１
Ｖ以下での電圧変化に対して、従来の電圧可変容量ダイ
オードの容量の変化量に対してその変化量を大きくでき
る。
【００２８】なお、０．４Ｖ以下では、約４ｐＦの概ね
一定値となるが、この容量はＭＯＳ素子のゲート酸化膜
下の空乏層１１に起因したゲートとアース間の実際上に
存在する容量であって（前第４図参照）、本発明では、
説明の便宜上、これを無視して説明している。但し、基
本説明においては、何ら差し支えない。
一定値となるが、この容量はＭＯＳ素子のゲート酸化膜
下の空乏層１１に起因したゲートとアース間の実際上に
存在する容量であって（前第４図参照）、本発明では、
説明の便宜上、これを無視して説明している。但し、基
本説明においては、何ら差し支えない。
【００２９】以下に、このようなＭＯＳ素子４を取り入
れた、電圧制御発振器（前第１図の回路）の動作を説明
する。電圧制御発振器において、ＭＯＳ素子４は水晶振
動子１に直列に接続され、発振回路内（発振ループ内）
にある。したがって、ＭＯＳ素子４のゲート・ソース間
には、前述の交流電圧に対応した、正弦波状の発振電圧
Ｖ1sinωtが印加される。なお、発振周波数ｆはω／２
πである。一方、ゲート・ソース間には、電圧源Ｖaか
ら抵抗Ｒ４を経て、制御電圧としての直流電圧Ｖ0が印
加される。
れた、電圧制御発振器（前第１図の回路）の動作を説明
する。電圧制御発振器において、ＭＯＳ素子４は水晶振
動子１に直列に接続され、発振回路内（発振ループ内）
にある。したがって、ＭＯＳ素子４のゲート・ソース間
には、前述の交流電圧に対応した、正弦波状の発振電圧
Ｖ1sinωtが印加される。なお、発振周波数ｆはω／２
πである。一方、ゲート・ソース間には、電圧源Ｖaか
ら抵抗Ｒ４を経て、制御電圧としての直流電圧Ｖ0が印
加される。
【００３０】このような構成であれば、前述のとうり、
直流電圧Ｖ0により、発振電圧Ｖ1sinωtの通過域及びひ
ずみ発振電流ｉXの通過域Δθを制御して、基本波容量
ＣXを可変する。したがって、水晶振動子１の負荷容量
を変化するので、ひずみ発振電流ｉXの基本波成分であ
る発振周波数ｆを制御できる。
直流電圧Ｖ0により、発振電圧Ｖ1sinωtの通過域及びひ
ずみ発振電流ｉXの通過域Δθを制御して、基本波容量
ＣXを可変する。したがって、水晶振動子１の負荷容量
を変化するので、ひずみ発振電流ｉXの基本波成分であ
る発振周波数ｆを制御できる。
【００３１】また、このようなものでは、電圧可変容量
素子としてＭＯＳ素子を使用するので例えば１Ｖ以下低
電圧動作を可能にし、しかも前述のように基本波容量Ｃ
Xを大きく変化できる。
素子としてＭＯＳ素子を使用するので例えば１Ｖ以下低
電圧動作を可能にし、しかも前述のように基本波容量Ｃ
Xを大きく変化できる。
【００３２】また、電圧可変容量素子をＭＯＳ素子とす
るので、水晶振動子を除く回路素子を、ＩＣチップ内に
集積できる。したがって、水晶振動子を除く電圧制御発
振回路の１チップ化ができ、小型化等を含め、きわめて
有用となる。特に、発振用増幅素子をＦＥＴとした場合
には、電圧可変容量素子とともにＭＯＳ構造とするの
で、１チップ化を容易にする。
るので、水晶振動子を除く回路素子を、ＩＣチップ内に
集積できる。したがって、水晶振動子を除く電圧制御発
振回路の１チップ化ができ、小型化等を含め、きわめて
有用となる。特に、発振用増幅素子をＦＥＴとした場合
には、電圧可変容量素子とともにＭＯＳ構造とするの
で、１チップ化を容易にする。
【００３３】
【他の実施例】前述した実施例では、発振電圧Ｖ1sinω
tの振幅電圧Ｖ1をそのまま直流電圧Ｖ0により制御し
て、動作域及び通過域Δθを決定した。しかし、例えば
第１１図のように、振幅電圧Ｖ1がしきい値電圧ＶTより
大きい場合、動作域Δθを０から２πまでとするには、
振幅電圧Ｖ1の極小値をしきい値電圧ＶT以上にする必要
がある。すなわち、しきい値電圧ＶTと振幅電圧Ｖ1の和
となる、直流電圧Ｖ0を印加して、しきい値電圧ＶT以上
にする必要がある。なお、しきい値電圧ＶTと振幅電圧
Ｖ1の和を直流合成電圧Ｖ0１とする。
tの振幅電圧Ｖ1をそのまま直流電圧Ｖ0により制御し
て、動作域及び通過域Δθを決定した。しかし、例えば
第１１図のように、振幅電圧Ｖ1がしきい値電圧ＶTより
大きい場合、動作域Δθを０から２πまでとするには、
振幅電圧Ｖ1の極小値をしきい値電圧ＶT以上にする必要
がある。すなわち、しきい値電圧ＶTと振幅電圧Ｖ1の和
となる、直流電圧Ｖ0を印加して、しきい値電圧ＶT以上
にする必要がある。なお、しきい値電圧ＶTと振幅電圧
Ｖ1の和を直流合成電圧Ｖ0１とする。
【００３４】これらのことから、０から２πまでにわた
って動作域Δθを制御するには、直流電圧Ｖ0は、直流
合成電圧Ｖ0１の２倍（２Ｖ0１)以上が必要になる。逆
に言えば、直流電圧Ｖ0が、直流合成電圧Ｖ0１の２倍以
下の場合には、０から２πまでにわたる動作域Δθを制
御できないことになる。
って動作域Δθを制御するには、直流電圧Ｖ0は、直流
合成電圧Ｖ0１の２倍（２Ｖ0１)以上が必要になる。逆
に言えば、直流電圧Ｖ0が、直流合成電圧Ｖ0１の２倍以
下の場合には、０から２πまでにわたる動作域Δθを制
御できないことになる。
【００３５】そこで、このような場合には、第１２図に
示したように、例えばダイオードＤを２個用いた振幅制
限回路（クランプ回路）１０をＭＯＳ素子４に並列に接
続し、振幅電圧Ｖ1を制限すればよい。この場合、振幅
制限回路１０は共振回路内にあるので、極大及び極小値
部が平坦にカットされることなく、振幅電圧Ｖ1が小さ
くなるのみで、概ね、正弦波を維持する（第１３図）。
なお、コンデンサＣ４は直流阻止であり、高周波回路
（発振ループ）を維持する。
示したように、例えばダイオードＤを２個用いた振幅制
限回路（クランプ回路）１０をＭＯＳ素子４に並列に接
続し、振幅電圧Ｖ1を制限すればよい。この場合、振幅
制限回路１０は共振回路内にあるので、極大及び極小値
部が平坦にカットされることなく、振幅電圧Ｖ1が小さ
くなるのみで、概ね、正弦波を維持する（第１３図）。
なお、コンデンサＣ４は直流阻止であり、高周波回路
（発振ループ）を維持する。
【００３６】このようなことから、制御用の直流電圧Ｖ
0が一定値であれば、振幅電圧Ｖ1及び直流合成電圧Ｖ0
１を相対的に小さくできる。したがって、直流電圧Ｖ0
を直流合成電圧Ｖ0１の２倍以上にでき、動作域Δθを
０から２πまでにわたって確実に制御できる。なお、振
幅制限回路１０は、発振回路部２のＦＥＴのゲート・ソ
ース間に挿入して、さらに振幅電圧をＶ1を小さくして
もよい（第１４図）。
0が一定値であれば、振幅電圧Ｖ1及び直流合成電圧Ｖ0
１を相対的に小さくできる。したがって、直流電圧Ｖ0
を直流合成電圧Ｖ0１の２倍以上にでき、動作域Δθを
０から２πまでにわたって確実に制御できる。なお、振
幅制限回路１０は、発振回路部２のＦＥＴのゲート・ソ
ース間に挿入して、さらに振幅電圧をＶ1を小さくして
もよい（第１４図）。
【００３７】
【他の事項】上記実施例では、発振用増幅素子としてＦ
ＥＴとしたが、トランジスタであってもよいことは勿論
である。また、水晶発振器を例として説明したが、他の
圧電発振器でも、さらにはＬＣ発振器でも適用でき、発
振器の回路形態は任意であり、要は電圧制御発振器であ
れば適用できる。
ＥＴとしたが、トランジスタであってもよいことは勿論
である。また、水晶発振器を例として説明したが、他の
圧電発振器でも、さらにはＬＣ発振器でも適用でき、発
振器の回路形態は任意であり、要は電圧制御発振器であ
れば適用できる。
【００３８】また、階段状に容量が変化する容量素子と
してＭＯＳ素子を適用して説明したが、例えばＭＥＳＦ
ＥＴ等であってもよく、要は電圧に対して容量が階段状
に変化し、そのしきいち電圧が小さな半導体素子であれ
ば適用できる。
してＭＯＳ素子を適用して説明したが、例えばＭＥＳＦ
ＥＴ等であってもよく、要は電圧に対して容量が階段状
に変化し、そのしきいち電圧が小さな半導体素子であれ
ば適用できる。
【００３９】
【発明の効果】本発明は、電圧可変容量素子を直流電圧
に対して端子間の静電容量がしきい値電圧を基準として
階段状に変化する容量素子例えばＭＯＳ素子を適用す
る。そして、ＭＯＳ素子のゲート・ソース間に発振回路
による正弦波状の発振電圧と直流電圧とを印加し、直流
電圧により、発振電圧の一周期におけるしきい値電圧を
越える動作域Δθ（rad）を制御する。そして、動作域
Δθを通過域として生ずるゲート・ソース間のひずみ発
振電流を制御する。これにより、発振電圧に対するひず
み発振電流の基本波成分を変化させ、基本波成分に対す
るゲート・ソース間の実効容量を可変する。したがっ
て、低電圧化のもとで容量変化の大きい電圧可変容量素
子を適用した電圧制御発振器を提供できる。
に対して端子間の静電容量がしきい値電圧を基準として
階段状に変化する容量素子例えばＭＯＳ素子を適用す
る。そして、ＭＯＳ素子のゲート・ソース間に発振回路
による正弦波状の発振電圧と直流電圧とを印加し、直流
電圧により、発振電圧の一周期におけるしきい値電圧を
越える動作域Δθ（rad）を制御する。そして、動作域
Δθを通過域として生ずるゲート・ソース間のひずみ発
振電流を制御する。これにより、発振電圧に対するひず
み発振電流の基本波成分を変化させ、基本波成分に対す
るゲート・ソース間の実効容量を可変する。したがっ
て、低電圧化のもとで容量変化の大きい電圧可変容量素
子を適用した電圧制御発振器を提供できる。
【図１】本発明の一実施例を説明する電圧制御発振器の
回路図である。
回路図である。
【図２】本発明の一実施例を説明するＭＯＳ素子の模式
図である。
図である。
【図３】本発明の一実施例を説明するＭＯＳ素子の電圧
容量特性図である。
容量特性図である。
【図４】本発明の一実施例を説明するＭＯＳ素子の模式
図である。
図である。
【図５】本発明の一実施例を説明するＭＯＳ素子の模式
図である。
図である。
【図６】本発明の一実施例を説明する図で、ＭＯＳ素子
の電圧ー電流特性を説明する回路図である。
の電圧ー電流特性を説明する回路図である。
【図７】本発明の一実施例を説明する図で、ＭＯＳ素子
の電圧ー電流特性図である。
の電圧ー電流特性図である。
【図８】本発明の一実施例を説明する図で、ＭＯＳ素子
の電圧ー電流特性図である。
の電圧ー電流特性図である。
【図９】本発明の一実施例を説明する図で、ＭＯＳ素子
の電圧ー電流特性図である。
の電圧ー電流特性図である。
【図１０】本発明の一実施例を説明する図で、ＭＯＳ素
子の電圧ー容量特性図である。
子の電圧ー容量特性図である。
【図１１】本発明の他の実施例を説明する発振電圧特性
図である。
図である。
【図１２】本発明の他の実施例を説明する電圧制御発振
器の図である。
器の図である。
【図１３】本発明の他の実施例を説明する発振電圧特性
図である。
図である。
【図１４】本発明のさらに他の実施例を説明する電圧制
御発振器の図である。
御発振器の図である。
【図１５】従来例を説明する電圧制御発振器の図であ
る。
る。
【図１６】従来例を説明する電圧可変容量ダイオードの
電圧容量特性図である。
電圧容量特性図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 誠
東京都新宿区西新宿三丁目19番２号 日
本電信電話株式会社内
(72)発明者 石原 昇
東京都新宿区西新宿三丁目19番２号 日
本電信電話株式会社内
(72)発明者 赤沢 幸雄
東京都新宿区西新宿三丁目19番２号 日
本電信電話株式会社内
(56)参考文献 特開 平10−22731（ＪＰ，Ａ)
特開 昭62−280653（ＪＰ，Ａ)
特開 昭57−132406（ＪＰ，Ａ)
特開 昭62−281502（ＪＰ，Ａ)
実開 平２−815（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 5/32
H03B 5/12
Claims (2)
- 【請求項１】電圧可変容量素子により発振回路の発振周
波数を可変した電圧制御発振器において、前記電圧可変
容量素子を端子間に印加する直流電圧に対して端子間の
静電容量がしきい値電圧を基準として階段状に変化する
半導体素子とし、前記半導体素子の端子間に発振回路に
よる正弦波状の発振電圧と前記直流電圧とを印加し、前
記発振電圧の一周期における前記しきい値電圧を越える
動作域Δθ（rad）を前記直流電圧により制御するとと
もに前記動作域Δθを通過域として生ずる前記端子間の
ひずみ発振電流を制御し、前記発振電圧に対する前記ひ
ずみ発振電流の基本波成分を変化させることにより、前
記基本波成分に対する前記端子間の実効容量を可変した
ことを特徴とする電圧制御発振器。 - 【請求項２】第１項記載において、前記半導体素子をＭ
ＯＳ素子としたことを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03677498A JP3385344B2 (ja) | 1998-02-02 | 1998-02-02 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03677498A JP3385344B2 (ja) | 1998-02-02 | 1998-02-02 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220329A JPH11220329A (ja) | 1999-08-10 |
| JP3385344B2 true JP3385344B2 (ja) | 2003-03-10 |
Family
ID=12479126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03677498A Ceased JP3385344B2 (ja) | 1998-02-02 | 1998-02-02 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385344B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033238A (ja) | 2004-07-14 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 電圧制御型発振器 |
| JP4436220B2 (ja) | 2004-10-04 | 2010-03-24 | パナソニック株式会社 | 電圧制御型発振器 |
| JP4361500B2 (ja) | 2005-01-27 | 2009-11-11 | パナソニック株式会社 | 電圧制御型発振器 |
| JP2006237463A (ja) | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型可変容量及びそれを用いた電圧制御型発振器 |
-
1998
- 1998-02-02 JP JP03677498A patent/JP3385344B2/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220329A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361500B2 (ja) | 電圧制御型発振器 | |
| US20110018646A1 (en) | Lc voltage-controlled oscillator | |
| US20060017517A1 (en) | Voltage controlled oscillator | |
| JP2006237463A (ja) | Ｍｏｓ型可変容量及びそれを用いた電圧制御型発振器 | |
| JP3921362B2 (ja) | 温度補償水晶発振器 | |
| US6734747B1 (en) | Piezoelectric oscillator | |
| US7067882B2 (en) | High quality factor spiral inductor that utilizes active negative capacitance | |
| US6917248B2 (en) | Broadband voltage controlled oscillator supporting improved phase noise | |
| JP3385344B2 (ja) | 電圧制御発振器 | |
| EP1327297A1 (en) | Voltage controlled oscillator having a phase noise reduction device | |
| Meyer et al. | MOS crystal oscillator design | |
| US7193483B2 (en) | Blocking a leakage current | |
| US20060208810A1 (en) | Push compensation in an oscillator | |
| US6025765A (en) | Gyrator with loop amplifiers connected to inductive elements | |
| US6760205B1 (en) | Active inductance for ESD parasitic cancellation | |
| JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
| JP2006033238A (ja) | 電圧制御型発振器 | |
| JP2002009546A (ja) | 電圧制御発振器 | |
| JPH07273547A (ja) | 電圧制御型のインバータ発振回路 | |
| TWI790867B (zh) | 壓控振盪裝置 | |
| JPH1056330A (ja) | 電圧制御圧電発振器 | |
| JP4062058B2 (ja) | 発振器の周波数調整回路 | |
| Singh et al. | Current Mode Electronic Tunable Grounded and Floating Capacitance Simulator using FTFNTA | |
| Pandit et al. | Low phase noise & fast startup crystal oscillator | |
| JP2008211768A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |