JP3385209B2 - 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ - Google Patents

半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ

Info

Publication number
JP3385209B2
JP3385209B2 JP07677798A JP7677798A JP3385209B2 JP 3385209 B2 JP3385209 B2 JP 3385209B2 JP 07677798 A JP07677798 A JP 07677798A JP 7677798 A JP7677798 A JP 7677798A JP 3385209 B2 JP3385209 B2 JP 3385209B2
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
flip
electrode
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07677798A
Other languages
English (en)
Other versions
JPH11274378A (ja
Inventor
泰宏 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07677798A priority Critical patent/JP3385209B2/ja
Publication of JPH11274378A publication Critical patent/JPH11274378A/ja
Application granted granted Critical
Publication of JP3385209B2 publication Critical patent/JP3385209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置用封止
材料およびそれを用いた半導体装置等の電子部品を回路
基板上の配線パターンに実装する方法及びそれにより製
造された半導体パッケージに関する。
【０００２】
【従来の技術】従来の半導体装置を回路基板の電極にベ
アチップの状態で直接実装するフリップチップ接続は、
半導体装置の電極に形成された突起電極と対応する回路
基板の電極とを加熱加圧して電気的な接続を行い、その
後、半導体装置と回路基板の隙間に熱硬化性あるいは光
硬化性などの液体樹脂を注入し、樹脂硬化を行うことで
半導体装置と回路基板との機械的接続をより強度にし、
封止を行っていた。
【０００３】図１４（１）〜（３）は、従来のフリップ
チップ実装方法の工程の一例を示したものであり、１０
は半導体装置、１１は半導体装置上に形成された電極、
１２は金の突起電極、２０は回路基板、２１は回路基板
上に形成された電極、６０は封止樹脂である。フリップ
チップ接続の工程順に説明すると、まず、図１４（１）
に示すように、半導体装置１０の電極１１上にボールバ
ンピング法またはめっき法によってＡｕバンプを形成
し、必要に応じて該Ａｕバンプの高さを整えるためにレ
べリングを行って、突起電極１２とする。次に、図１４
（２）に示すように半導体装置１０上の突起電極１２と
回路基板２０上の電極２１との位置合わせを行い、半導
体装置１０上の突起電極１２と回路基板２０上の電極２
１とを当接せしめ、加圧加熱することによって電気的な
接続を行う。最後に、図１４（３）にあるように、半導
体装置１０と回路基板２０との隙間にディスペンサー８
０などを用いて液体樹脂６０を注入した後、加熱硬化さ
せて封止を完了するものである。
【０００４】上記のような従来のフリップチップ接続で
は、半導体装置１０と回路基板２０の電極１２、２１間
の電気的接続工程と半導体装置１０と回路基板２０との
隙間の封止工程の２工程を経ることが必要である。ま
た、半導体装置１０を回路基板２０に電気的接続した後
に封止樹脂６０を半導体装置１０と回路基板２０との隙
間に注入しようとすると、液体樹脂を滴下する領域が必
要となり、回路基板２０上に余分なスペースを必要とす
る。さらに、隙間が２０〜５０μｍと狭い場合には内部
まで流れ込まず、封止樹脂６０中に空気が残り気泡が存
在する（図１４（３）中の７０参照）。このように半導
体装置１０と回路基板２０との隙間に閉じ込められた空
気７０は、その空気中に含まれる水分を封止樹脂６０中
に拡散させ、電気的接続を行う電極部にまで浸透し、電
極１２、２１間の絶縁信頼性に問題が生じることがあ
る。また、封止樹脂６０は半導体装置１０と回路基板２
０との機械的接続性を強化する効果もあるが、封止樹脂
６０の接着面積が気泡によって減少し、半導体装置１０
と回路基板２０との機械的接続強度が低減して熱応力や
機械的応力に対して信頼性に問題が生じる。
【０００５】これらの問題を解決するために、特開平６
−１０４３１１号公報や特開平９−９７８１５号公報な
どが提案されている。これらの提案は、封止樹脂をシー
ト状に形成しておいて、該絶縁性樹脂シートをフリップ
チップ接続時にあらかじめ介在させておくことにより、
半導体装置と回路基板との電気的接続工程と、半導体装
置と回路基板との隙間の封止工程とを同時に行い、封止
樹脂中の気泡の巻き込みを防止するとともに工程の簡略
化を図るものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記封
止材として用いられる樹脂がエポキシ系樹脂等のような
熱硬化性タイプの場合、未硬化の状態で用いなければな
らないため、使用前の保存に際しては硬化促進を抑える
ために冷蔵保存等を行う必要があった。したがって、保
管する場所、保管する冷蔵庫の温度管理等が必要であ
り、管理上に問題があった。
【０００７】また、未硬化であるがために表面状態が柔
らかく、一般にセパレータと称する保護シートで保護
し、取り扱い性を向上していた。この場合、樹脂シート
を半導体装置と回路基板の間に設置するまではセパレー
タを付けた状態で保管・移動等の作業を行い、設置直前
に該セパレータを剥がすという作業を行っていた。した
がって、樹脂シート作製時においては本来不要であるセ
パレータをあらかじめ樹脂シートに取り付ける工程及び
封止工程においては使用時に剥がすという工程が必要で
あり、作業工程を複雑なものにしていた。
【０００８】一方、ポリイミド系樹脂等のような熱可塑
性タイプの場合、上述した熱硬化性樹脂特有の問題は生
じないが、一般に、熱硬化性樹脂と比較し熱膨張率が大
きいため、フリップチップ接続のように電極接続を加熱
および加圧によって行う場合、接続完了後室温まで冷却
した時に、残留応力が大きく、これが原因となって樹脂
材と半導体素子間の界面、あるいは樹脂材と回路基板間
の界面においてクラックが発生することにより信頼性を
損なう原因となっていた。
【０００９】本発明はこれら問題点を解決するためにな
されたものであって、取り扱い性に優れると共に、フリ
ップチップ接続等において高温に加熱された後、再び室
温まで冷却された場合においても残留応力が少なく、し
たがってクラック等の発生を防止し得る半導体装置用封
止材料及びそれを用いたフリップチップ接続方法及び半
導体パッケージを提供する。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の発明は、中間材を挟んでその両面
を熱可塑性樹脂材により積層形成した構造からなる半導
体装置用封止材料であって、上記中間材はフリップチッ
プ接続のための加熱に対して上記熱可塑性樹脂材よりも
難流動性の材料からなることを特徴とする半導体装置用
封止材料である。
【００１１】請求項２に記載の発明は、前記中間材は既
硬化あるいは半硬化状態の熱硬化性樹脂材であることを
特徴とする請求項１記載の半導体装置用封止材料であ
る。
【００１２】請求項３に記載の発明は、前記中間材は良
熱伝導層であることを特徴とする請求項１乃至２のいず
れかに記載の半導体装置用封止材料である。
【００１３】請求項４に記載の発明は、前記中間材の熱
膨張率は半導体装置と回路基板の熱膨張率の間の値に設
定されていることを特徴とする請求項１乃至３のいずれ
かに記載の半導体装置用封止材料である。
【００１４】請求項５に記載の発明は、前記中間材の熱
膨張率はフリップチップ接続における接続用電極の熱膨
張率とほぼ同じ値に設定されていることを特徴とする請
求項１乃至３のいずれかに記載の半導体装置用封止材料
である。
【００１５】請求項６に記載の発明は、前記中間材の弾
性率はほぼ１〜１．５ＧＰａに設定されていることを特
徴とする請求項１乃至３のいずれかに記載の半導体装置
用封止材料である。
【００１６】請求項７に記載の発明は、前記中間材ある
いは熱可塑性樹脂材のうち少なくともいずれか１つは導
電性材料、絶縁性無機材料、良熱伝導性材料等の分散材
を分散させた層であることを特徴とする請求項１乃至５
のいずれかに記載の半導体装置用封止材料である。
【００１７】請求項８に記載の発明は、半導体装置と回
路基板との間を封止する半導体装置用封止材料であっ
て、半導体装置と回路基板との間の応力を緩和あるいは
半導体装置の熱を放熱する機能性材料からなる機能性材
料層と、半導体装置と機能性材料層間、回路基板と機能
性材料層間をそれぞれ接着するために機能性材料層の両
面に形成される樹脂層と、を少なくとも有してなり、か
つ、機能性材料層はフリップチップ接続時の加熱に対し
て樹脂層よりも形状変化しにくい材料により形成される
ことを特徴とする半導体装置用封止材料である。
【００１８】請求項９に記載の発明は、前記機能性材料
層の熱膨張率はフリップチップ接続における突起電極の
熱膨張率とほぼ同じ値に設定されていることを特徴とす
る請求項８に記載の半導体装置用封止材料である。
【００１９】請求項１０に記載の発明は、前記機能性材
料層あるいは樹脂層のうち少なくとものいずれか１つは
導電性材料、絶縁性無機材料、良熱伝導性材料等の分散
材を分散させた層であることを特徴とする請求項８に記
載の半導体装置用封止材料である。
【００２０】請求項１１に記載の発明は、半導体装置と
回路基板とをフリップチップ接続する方法において、該
回路基板上の該半導体装置搭載領域もしくは該半導体装
置の電極形成面に、請求項１乃至請求項１０のいずれか
に記載の半導体装置用封止材料を貼り付ける工程と、該
半導体装置と該回路基板との対向する電極同士を位置合
わせする工程と、該半導体装置の電極と該回路基板の電
極とを加熱加圧して、電極間の電気的接続と上記半導体
装置用封止材料による該半導体装置と該回路基板との機
械的接続と封止とを行う工程とを含むことを特徴とする
フリップチップ接続方法である。
【００２１】請求項１２に記載の発明は、長方形もしく
は正方形の半導体装置電極形成面の４辺の内で対向する
２辺に電極が形成されている半導体装置をフリップチッ
プ実装する方法において、回路基板上の対向する２方向
の電極部より内側の領域あるいは該半導体装置の電極形
成面上で対向する電極部より内側の領域に上記半導体装
置用封止材料を貼り付けることを特徴とする請求項１１
記載のフリップチップ接続方法である。
【００２２】請求項１３に記載の発明は、フリップチッ
プ接続前の半導体装置用封止材料の全層厚は、フリップ
チップ接続後の半導体装置電極形成面と回路基板表面と
のギャップ高さより厚く形成されていることを特徴とす
る請求項１１記載のフリップチップ接続方法である。
【００２３】請求項１４に記載の発明は、半導体装置と
回路基板との電気的接続を該半導体装置もしくは該回路
基板、あるいは双方に形成した突起電極を介して行うこ
とを特徴とする請求項１１記載のフリップチップ接続方
法である。請求項１５に記載の発明は、請求項１１乃至
請求項１４のいずれかに記載のフリップチップ接続方法
によって得られた半導体パッケージである。
【００２４】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を用いて説明する。
【００２５】（実施例１）図１は、本発明の一実施の形
態に係る半導体装置用封止材の断面図である。封止材３
は低熱膨張率であって硬化している樹脂３１（たとえ
ば、熱膨張率１２ｐｐｍ／℃、厚さ２７μｍのポリイミ
ド系樹脂）の表裏面に、熱可塑性樹脂３２（たとえば、
熱膨張率３８ｐｐｍ／℃、厚さ８μｍのポリイミド系樹
脂）が積層されてなるシート状のものである。
【００２６】本発明に係わる封止材の形態は、上記構成
に限るものではなく、たとえば、樹脂材３１としてはエ
ポキシ樹脂等の耐熱性を有した既硬化の熱硬化性樹脂で
あればよい。このときの耐熱温度としては、後述するフ
リップチップ接続工程における加熱温度に耐え得る温度
である。
【００２７】また、熱膨張率に関しては、熱硬化性樹脂
の熱膨張率は熱可塑性樹脂のそれと比べて小さくなるよ
うに選定する。一般に、熱硬化性樹脂の熱膨張率は熱可
塑性樹脂のそれと比べて小さいので、単に組み合わせを
検討することによって実現できるが、材料選択の自由度
に制限がある場合等には、該樹脂に対しＳｉＣ、Ａｌ
Ｎ、Ｓｉ３Ｎ４、石英、ルビー、サファイア、ガラス、
ガラスファイバーあるいはＡｕ、Ａｌ、Ａｇ、Ｗ、Ｆ
ｅ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｂ、Ｐｔ、Ｍｏ、Ｃｏ、Ｚ
ｎ、Ｓｉ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｖ、Ｎｂ、Ｔｉ、
Ｚｒなどの単体やその合金、金属炭化物、金属窒化物、
カーボングラファイトやカーボンファイバーなどを分散
させることにより物性値をコントロールすることができ
る。さらに好ましくは、半導体装置と回路基板の熱膨張
率の間の値あるいはフリップチップ接続における接続用
電極の熱膨張率とほぼ同じ値となるように選定する。
【００２８】次に、上記封止材３を用いてフリップチッ
プ接続及び封止を行った実装構造の一例を図２に示す。
【００２９】このフリップチップ実装構造では、長方形
の半導体装置電極形成面の４辺の内、長手方向で対向す
る２辺に電極が形成されている半導体装置１０上にあら
かじめ突起電極１２が形成されている。本実施例ではＡ
ｕワイヤーを用いたボールバンピング法によって形成し
たＡｕバンプを突起電極１２とした。なお、電解および
無電解めっき法などによる突起電極形成も可能である。
【００３０】半導体装置１０は、電極が形成された面を
基板２０と向かい合わせた状態、つまりフェイスダウン
形態で、基板２０上に形成された表層がＡｕの電極２１
とＡｕ−Ａｕ拡散接合で電気的な接続を行っている。ま
た、このときの加熱動作によって、半導体装置１０と基
板２０の間に設置した上記封止材３は、その熱可塑性樹
脂材３２が流動して半導体装置１０と基板２０との接着
および封止のための樹脂３２′となる。なお、中間材と
しての熱硬化性樹脂材３１はすでに硬化しているので、
当加熱動作によって体積変化を生じない。
【００３１】こうして、半導体装置１０と基板２０との
間に介在する封止材３０の接着力でその接続信頼性を向
上させている。
【００３２】以下、図３を用いて本発明によるフリップ
チップ接続方法の詳細について説明する。
【００３３】まず、ポリイミド基材の基板２０上の半導
体装置搭載領域の向かい合う２辺に存在する電極群２１
により挟まれる領域２２（斜線部）に、低熱膨張率であ
って既硬化樹脂３１の表裏面に熱可塑性樹脂３２が積層
されてなる樹脂シート３（図１、２参照）を貼り付け
る。このとき、半導体装置１０上の突起電極１２と基板
２０上の電極２１との確実な電気的接続を行うために、
樹脂シート３は、基板２０上に形成された電極２１を覆
わないようにその大きさ及び形状を決定する。また、樹
脂シート３の厚さは、フリップチップ実装後の半導体装
置１０の電極形成面と基板２０の表面とのギャップｈ１
よりも厚くなるように設定する。
【００３４】この理由を以下に説明すると、半導体装置
１０上に形成した突起電極１２と基板２０の電極２１と
の接続信頼性は、Ａｕ−Ａｕ拡散による接合強度に加
え、熱可塑性樹脂材３２’の密着力による機械的強度に
保護されているので、該樹脂材３２′による密着力を高
めるほど電極間の接続信頼性は向上する。したがって、
既硬化の熱硬化性樹脂材３１の厚さがギャップｈ１より
も薄くかつ樹脂シート３の厚さをギャップｈ１よりも厚
くなるように設定しておけば、半導体装置接続時の荷重
印加によって、樹脂シート３の熱可塑性樹脂成分３２’
が半導体装置１０の電極形成面全体に押し広げられるこ
とになり、また、余分な樹脂材３２’によって半導体装
置１０の側面から基板２０にかけてフィレットが形成さ
れることになるので、樹脂材３２’の接着面積が大きく
なる結果、接着強度を大きくすることができるからであ
る。
【００３５】本実施例ではｈ１＝４０μｍに対し、２７
μｍ厚（＜ｈ１）の既硬化の熱硬化性樹脂３１の表裏面
に、８μｍ厚の熱可塑性樹脂３２を張り合わせた総厚４
３μｍ（＞ｈ１）の樹脂シート３を使用した。
【００３６】したがって、電極接続工程後において、封
止材の厚さは４３−４０＝３μｍだけ収縮する。中間材
３１としての熱硬化性樹脂材３１はすでに硬化している
ので、体積変化を生じず、熱可塑性樹脂材３２のみが流
動移動することになる。この時の流動移動分が突起電極
１２間の空隙を充填し、さらに余分な樹脂によりフィレ
ットが形成される。本来、該フィレットは半導体装置１
０以上の占有面積を取るので、必要以上のフィレットは
装置の小型化の観点からは好ましくないが、突起電極１
２を取り囲む程度であれば電極の接続信頼性を向上する
上で大きな効果がある。
【００３７】ボンディング工程としては、図４のボンデ
ィング工程断面図にあるように、電極高さを約５０μｍ
にレべリングした突起電極１２付きの半導体装置１０の
裏面をボンディング装置の半導体装置押圧具４０で真空
吸着し、半導体装置１０の突起電極１２とボンディング
ステージ５０上に配置した基板２０の電極２１との位置
合わせを行う。次に、半導体装置が当接する際は５０μ
ｍ／ｓ以下の低速度で半導体装置押圧具４０を降下させ
て、まず半導体装置１０の突起電極１２が最も突き出て
いるために、突起電極１２が基板２０上の電極２１に当
接し、それとほぼ同時に半導体装置押圧具４０およびボ
ンディングステージ５０をパルスヒート方式で加熱し始
め、徐々に突起電極に荷重が印加されて高さ約５０μｍ
あった突起電極が４３μｍまで圧縮されていく。次いで
樹脂シート３にも荷重が加わり、半導体装置押圧具４０
からの加熱によって樹脂シート３の熱可塑性樹脂成分３
２が軟化し、さらなる荷重印加により熱可塑性樹脂成分
３２は半導体装置電極形成面全面に押し広げられる。最
後に、レべリングされて電極高さが約５０μｍであった
突起電極１２は約３０μｍにまで圧縮されて、接合部の
温度を３５０℃に保持して、半導体装置１０のＡｕ突起
電極１２と基板２０の電極２１の表面に形成したＡｕと
の接合によるＡｕ−Ａｕ拡散接合を行う。
【００３８】その後、温度降下することにより熱可塑性
樹脂成分３２の硬化がなされ、実装工程を完了する。な
お、このときの半導体装置１０の電極形成面と基板２０
との隙間は約４０μｍである。
【００３９】このとき、半導体装置１０と基板２０との
隙間のほとんどは、熱可塑性樹脂材３２よりも熱膨張率
の小さな熱硬化性樹脂材３１により充填されているの
で、熱可塑性樹脂材３２単体により封止した場合に比べ
て、残留応力を分散緩和することができ、電極の接続信
頼性さらには半導体装置の信頼性を大幅に向上すること
ができる。
【００４０】また、中間材３１として、半導体装置１０
の熱膨張率（〜３ｐｐｍ／℃）と基板２０の熱膨張率
（１６〜２０ｐｐｍ／℃）との間の値（１２ｐｐｍ／
℃）を有する熱硬化性樹脂を用いた場合には、半導体装
置１０あるいは基板２０との界面における残留応力に対
して特に分散緩和させる効果があり、クラックが発生す
ることにより該部分から水分の進入により発生半導体装
置の特性劣化、破損等を防止することができる。
【００４１】さらに、中間材３１として、電気的接続を
行う突起電極１２の熱膨張率に近い値に調整した場合に
は、該突起電極１２周辺における残留応力に対して特に
分散緩和させる効果があり、電極接続部における接続信
頼性をより一層向上することができる。
【００４２】一方、熱膨張率以外に弾性率をコントロー
ルすることによっても同様の効果があり、封止材料の熱
膨張率をある程度半導体装置１０や基板２０の熱膨張率
に整合させた上で、半導体装置１０や基板２０よりも低
弾性率である樹脂材を中間材３１に用いることによっ
て、接続時の残留応力や熱応力を緩和させることが可能
である。
【００４３】たとえば、熱膨張率が１００ｐｐｍ／℃レ
ベルであり基板２０よりも数倍以上大きい樹脂材３１の
場合であっても、通常用いられる２〜十数ＧＰａの曲げ
弾性率をもつ封止材６０と比べて低弾性の１．５ＧＰａ
以下の材料を用いれば、熱膨張率を調整した時と同様に
応力分散が行え、高い信頼性が確保できる。弾性率のコ
ントロールは複数の樹脂材料の組み合わせや各樹脂層厚
を変化させることにより調整することができる。ただ
し、曲げ弾性率が低すぎると機械的接続の効果が薄れる
ため、１〜１．５ＧＰａにコントロールすることが望ま
しい。
【００４４】なお、以上において説明したように、中間
材３１として使用する熱硬化性樹脂に既硬化のものを用
いた理由は、未硬化のものに比べ取り扱い上優れている
点、及び、接続工程時の加熱工程によって生じる形状変
化、体積変化を殆どなくすことができるため、実装前後
における封止材３の厚み変化を計算する際には、熱可塑
性樹脂材３２のみの変化を考慮すればよいからである。
しかしながら、半硬化状態であれば流動性は殆ど無いた
め、取り扱い上支障をきたすことはなく、また、熱可塑
性樹脂ほどの体積変化を生じないため、実用上は熱可塑
性樹脂材３２のみの変化を考慮すれば実装前後における
厚み変化の計算、予測は容易に行える。
【００４５】したがって、本発明を実施するにあたり、
中間材３１に熱硬化性樹脂を用いる場合には、少なくと
も取り扱い性に問題が有る液状の場合を除いて、完全硬
化状態であっても、また、半硬化状態であってもよい。
【００４６】以上の説明においては、中間材３１が単層
の場合について説明したが、多層構造であってももちろ
んよい。
【００４７】また、熱可塑性樹脂材３２は、例えば半硬
化の熱硬化性樹脂であっても良い。
【００４８】（実施例２）本発明の別の実施の形態を図
面を用いて説明する。図５は、半導体装置用封止材の断
面図である。封止材３はＡｕ製の薄板３４の表裏面に、
半硬化の熱硬化性樹脂材３５（厚さ８μｍのポリイミド
系樹脂）が積層されてなるシート状のものである。
【００４９】本実施例にあるＡｕ薄板だけでなく、熱膨
張率や弾性率を調整するために、Ａｌ、Ｃｕ、Ａｇ、
Ｗ、Ｆｅ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｂ、Ｐｔ、Ｍｏ、Ｃ
ｏ、Ｚｎ、Ｓｉ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｖ、Ｎｂ、
Ｔｉ、Ｚｒなどの単体やその合金、金属炭化物，金属窒
化物，カーボングラファイトやカーボンファイバーなど
様々な材料が選択でき、その厚さによっても界面封止材
料としての物性値をコントロールできる。
【００５０】より好ましくは、フリップチップ接続にお
ける突起電極２３と同質の材料あるいは熱膨張率が同程
度の材料を選択する。また、半硬化の熱硬化性樹脂材３
５としては、エポキシ樹脂等のその他の耐熱性を有する
熱硬化性樹脂材であってよい。
【００５１】図６に実装構造を示す。図に示されている
ように本実施例における特長は、半導体装置１０と基板
２０との隙間のほとんどが、突起電極２３とほぼ同質の
Ａｕ薄板３４で満たされているので、接続工程時の熱膨
張した状態でＡｕ−Ａｌ接合を行って室温まで戻した時
にも、突起電極２３に集中する残留応力は介在したＡｕ
薄板３４に分散緩和されることになり、信頼性を大幅に
向上できる点にある。
【００５２】さらに、実装後のチップ下面のＡｕ薄板３
４のため放熱性に優れ、通常の封止材６０（図１４参
照）では、熱伝導率が０．１〜１．０Ｗ／ｍ・Ｋぐらい
であるが、本実施例では１０〜３０Ｗ／ｍ・Ｋであり数
十倍の放熱性を有するので、放熱用フィン無しで高発熱
半導体装置への適応が可能である。したがって、装置の
小型化、放熱フィン取り付けに関する製造工程の簡略化
等において大きく寄与する。
【００５３】このフリップチップ実装構造では、正方形
の半導体装置１０の電極形成面の４辺に形成された電極
１１が、基板２０上の半導体装置搭載領域の電極２１上
にあらかじめ形成されている突起電極２３と電気的に接
続されている。本実施例ではＡｕワイヤーを用いたボー
ルバンピング法によって形成したＡｕバンプを突起電極
２３とした。
【００５４】半導体装置１０は、その電極形成面を基板
２０と向かい合わせた状態、つまりフェイスダウン形態
で半導体装置１０の表層Ａｌの電極と基板２０上に形成
されたＡｕの突起電極２３とのＡｕ−Ａｌ拡散接合で電
気的な接続を行っている。
【００５５】また、半導体装置１０と基板２０との間に
介在する樹脂材３５′の接着力でその接続信頼性を向上
させている。樹脂材３５′は、Ａｕ製の薄板３４の表裏
面に半硬化の熱硬化性樹脂３５が積層されてなる樹脂シ
ート３（図５参照）をＡｕ−Ａｌ拡散接合を行う工程で
同時に熱硬化性樹脂３５を流動させ半導体装置１０と基
板２０との接着および封止用樹脂とし、半導体装置１０
と基板２０との機械的な接続および封止を行う。
【００５６】図６に示される実施例では、次の工程を経
る。まず、図７にあるように、半導体装置１０の電極形
成面上の４辺に形成された電極群により囲まれた領域１
３（斜線部）に、Ａｕ製の薄板３４の表裏面に半硬化の
熱硬化性樹脂３５が積層されてなる樹脂シート３を貼り
付ける。このとき、半導体装置１０上の電極１１と基板
２０上の突起電極２３との確実な電気的接続を考慮し
て、樹脂シート３は、半導体装置１０上に形成された電
極１１を覆わないことが望ましい。
【００５７】次に図６にあるように、半導体装置１０上
に形成した電極１１と基板２０の突起電極２３との接続
信頼性は、樹脂材３５′の密着力による機械的強度に保
護されており、樹脂材３５′の接着面積を大きくとるた
めに、樹脂シート３の厚さは、フリップチップ実装後の
半導体装置１０の電極形成面と基板２０の表面とのギャ
ップｈ２よりも３μｍ程度厚いものを使用し、本実施例
ではたとえば、厚さ４３μｍの樹脂シート３（２７μｍ
厚のＡｕ製薄板３４の表裏面に８μｍ厚の樹脂３５を張
り合わせたもの）を使用し、半導体装置接続時の荷重印
加によって、樹脂シート３の熱硬化性樹脂成分３５′を
半導体装置１０の能動面全体に押し広げ、半導体装置１
０の側面から基板２０にかけてフィレットを形成させ
る。
【００５８】ボンディング工程としては、図８のボンデ
ィング工程断面図にあるように、半導体装置１０の裏面
をボンディング装置の半導体装置押圧具４０で真空吸着
し、半導体装置１０の電極１１とボンディングステージ
５０上に配置した基板２０の電極高さを約５０μｍにレ
べリングした突起電極２３との位置合わせを行う。次
に、半導体装置が当接する際は５０μｍ／ｓ以下の低速
度で半導体装置押圧具４０を降下させて、まず最も突き
出ている突起電極２３が半導体装置１０上の電極１１に
当接し、それとほぼ同時に半導体装置押圧具４０および
ボンディングステージ５０をパルスヒート方式で加熱し
始め、徐々に突起電極に荷重が印加されて高さ約５０μ
ｍあった突起電極２３が４３μｍまで圧縮されていく。
【００５９】次いで樹脂シート３にも荷重が加わり、さ
らなる荷重印加により熱硬化性樹脂成分３３ａは半導体
装置電極形成面全面に押し広げられる。
【００６０】最後に、レべリングされて電極高さが約５
０μｍであった突起電極２３は約３０μｍにまで圧縮さ
れて、接合部の温度を３００℃に保持して、半導体装置
１０のＡｕ電極１１と基板２０のＡｕ突起電極２１との
接合によるＡｕ−Ａｌ拡散接合を行う。それと同時に、
熱硬化性樹脂成分３５’の硬化がなされ、実装工程を完
了する。なお、このときの半導体装置１０の電極形成面
と基板２０との隙間は約４０μｍである。
【００６１】また、基板材料としてはポリイミド基材だ
けでなく、ガラスエポキシなど様々な基板材料が選択で
きる。
【００６２】また、電気的接続を行う突起電極２３とし
ては、半導体装置１０および基板２０の双方にＡｕある
いはＡｕ合金の突起電極を形成してもよく、また半導体
装置１０側にはＡｕ突起電極を、基板２０側にははんだ
突起電極を形成することにより、本実施例よりも低温で
の接合が可能となる。
【００６３】以上のように、本実施例においては中間材
として金属、より好ましくはその熱膨張率が突起電極２
３のそれとほぼ同程度の金属を用いたので、電極接続部
における接続強度を向上させることができる。
【００６４】さらに、中間材の熱伝導率が高いものを選
択することにより、特に半導体装置の放熱効果を向上す
ることができて、高密度集積化に伴う発熱対策に対して
も有効な方法である。
【００６５】なお、本発明は上記実施の形態によって限
定されるものではなく、図９に示すような上記基板２０
をインターポーザー基板２０′とし半導体装置１０に通
ずる配線をインターポーザー基板２０′の裏面にビアな
どを介して配線を引き回し、インターポーザー基板裏面
にマトリックス状の電極２４を配置し、はんだボールな
どのバンプ２５を有する半導体パッケージなどにも適用
できる。
【００６６】（実施例３）本発明の別の実施の形態を図
面を用いて説明する。図１０は、半導体装置用封止材の
断面図である。
【００６７】実施例１及び２においては、中間材３１を
その中に挟んで表裏面を熱可塑性樹脂材３２または熱硬
化性樹脂３５で形成した少なくとも３層構造の封止材３
であったが、本実施例では２層としている点が構造上異
なっている。
【００６８】２層構造としたために、それぞれが接着性
を有するものでなければならない。したがって、封止材
３は半硬化の熱硬化性樹脂材３５（厚さ３５μｍ、Ａｕ
微細粒子を分散させたポリイミド系樹脂）と熱可塑性樹
脂材３２（厚さ８μｍのポリイミド系樹脂）が積層され
てなるシート状のものである。
【００６９】前実施例において説明したように、半硬化
の熱硬化性樹脂材３５としてはエポキシ樹脂等のその他
の耐熱性を有する熱硬化性樹脂材であってよく、さらに
必要に応じて絶縁性無機材料あるいは金属あるいは良熱
伝導体等を分散したものであってもよい。
【００７０】本実施例では、Ａｕ微細粒子を分散させて
いるので熱伝導率が向上し、放熱効果を高めている。ま
た、熱可塑性樹脂材３２としてはポリイミド系樹脂に限
ることなく、フリップチップ接続時の加熱温度によって
分解等の特性劣化が生じないものであればよい。この場
合も必要に応じて、絶縁性無機材料あるいは金属あるい
は良熱伝導体等を分散したものであってよい。
【００７１】フリップチップ接続における加熱工程にお
いて、上記熱可塑性樹脂材３２が軟化、流動することに
よって突起電極２３間の空隙を充填し、冷却することに
よって硬化する。また、半硬化の熱硬化性樹脂材３５も
加熱により硬化が促進され、冷却によって硬化が完了す
る。
【００７２】この場合にも、半導体装置１０と基板２０
との隙間のほとんどは、熱膨張率の小さな硬化性樹脂材
３５で満たされているので、熱可塑性樹脂材のみで封止
した場合に比べ、残留応力を低減することができる。以
上説明したように、２層構造であっても硬化していない
樹脂材を用いることによって、接着効果を得ることがで
きる。
【００７３】さらに、１層構造の半硬化樹脂を用いる場
合および２層すべてを半硬化樹脂を用いて構成する場合
に比べて、一方を熱可塑性樹脂とすることにより、その
面に対しては少なくともセパレータを貼り付ける必要が
なくなるので、樹脂シート作製時においては本来不要で
あるセパレータをあらかじめ樹脂シートに取り付ける工
程及び封止工程においては使用時に剥がすという工程が
簡略化できる。したがって、作業効率の向上、廃棄物と
してのセパレータの削減を行うことができる。
【００７４】また、以下に示す半導体装置用封止材料な
ど、同様の目的を達成する範囲内で様々に変形して実施
するものも本発明に含まれることは言うまでもない。
【００７５】（ａ）中間材として石英薄板を用い、その
両面にポリイミド系熱可塑性樹脂を積層した半導体装置
用封止材料である。石英板だけでなく、熱膨張率や弾性
率を調整するために、アルミナ、ＡｌＮ、ＳｉＣ、Ｓｉ
3Ｎ4、ルビー、サファイア、ガラス、ガラスファイバー
など様々な材料が選択でき、その厚さによっても界面封
止材料としての物性値をコントロールできる。また、分
散材に熱伝導の良い材料を用いることにより、封止材料
の低熱抵抗化も行え、半導体装置の放熱に有効である。
【００７６】（ｂ）中間材として絶縁性無機材料の薄板
を用い、その片面にポリイミド系熱可塑性樹脂を、もう
片面にＣｕ微細粒子を分散させた半硬化したエポキシ系
熱硬化性樹脂を積層した半導体装置用封止材料である。
分散材料としてはＣｕ微細粒子だけでなく、熱膨張率や
弾性率を調整するために、Ａｕ、Ａｌ、Ａｇ、Ｗ、Ｆ
ｅ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｂ、Ｐｔ、Ｍｏ、Ｃｏ、Ｚ
ｎ、Ｓｉ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｖ、Ｎｂ、Ｔｉ、
Ｚｒなどの単体やその合金、金属炭化物、金属窒化物、
カーボングラファイトやカーボンファイバーなど様々な
材料が選択でき、その分散量によっても界面封止材料と
しての物性値をコントロールできる。また、これら金属
類は熱良導体であるため封止材料の低熱抵抗化を同時に
行うことができ、半導体装置の放熱に有効である。
【００７７】（ｃ）図１１に示すように、エポキシ系熱
硬化性樹脂３１の片面にＡｕ薄板３４を、もう片面に絶
縁性無機材料の薄板３６を積層し、さらにその表裏面に
ポリイミド系熱可塑性樹脂３２を積層した半導体装置用
封止材料である。
【００７８】（ｄ）図１２に示すように、Ａｕとエポキ
シ系熱硬化性樹脂がマトリックス状に組み合わされた材
料３７の両面にポリイミド系熱可塑性樹脂３２を積層し
た半導体装置用封止材料である。特に、物性値のコント
ロール上、Ａｕとエポキシ系樹脂との体積比が決められ
ている時など、チップ内で発熱量の大きい部分の直下に
マトリックス状に配置されたＡｕブロックが配置される
ように設計すれば、効率的な放熱を実現できる。
【００７９】（ｅ）図１３に示すように、絶縁性無機材
料とシリコーン系樹脂がマトリックス状に組み合わされ
た材料３８の両面にポリイミド系熱可塑性樹脂３２を積
層した半導体装置用封止材料である。
【００８０】
【発明の効果】以上のように、本発明によれば、フリッ
プチップ実装において半導体装置と回路基板との接続信
頼性を向上させることができる。
【００８１】請求項１に記載の発明によれば、中間材を
挟んでその両面を熱可塑性樹脂材により積層形成した構
造であるので、熱可塑性樹脂材は接着作用として働き、
また中間材は封止材全体としての熱膨張率の低減に寄与
する。したがって、フリップチップ接続時等において高
温に加熱された後、再び室温に冷却された場合に発生す
る残留応力を分散緩和することができ、接続信頼性さら
には半導体装置全体としての信頼性を向上させることが
できる。
【００８２】請求項２に記載の発明によれば、前記中間
材は既硬化あるいは半硬化状態の熱硬化性樹脂材とした
ので、接着層としての熱可塑性樹脂に比べて熱膨張率が
小さく、したがって封止材全体としての熱膨張率を低減
することができる。
【００８３】さらに、半硬化状態の熱硬化性樹脂材単体
で構成した場合に比べ、熱可塑性樹脂材が従来のセパレ
ータの働きを兼ね備えているので、取り扱い性に優れて
いる上、廃棄物の発生がないという効果がある。
【００８４】請求項３に記載の発明によれば、前記中間
材は良熱伝導層であるように形成したので、半導体装置
の電極形成面と基板との間の熱抵抗が低減し、上記効果
に加え放熱性を向上させることができる。さらに、金属
を用いれば電磁遮蔽効果も有するようにできる。
【００８５】請求項４に記載の発明によれば、前記中間
材の熱膨張率は半導体装置と回路基板の熱膨張率の間の
値になるように設定したので、熱可塑性樹脂材３２単体
により封止した場合に比べて、特に半導体装置及び回路
基板界面における残留応力を分散緩和することができ、
電極の接続信頼性さらには半導体装置の信頼性を大幅に
向上することができる。
【００８６】請求項５に記載の発明によれば、前記中間
材の熱膨張率はフリップチップ接続における接続用電極
の熱膨張率とほぼ同じ値になるように設定したので、特
に該突起電極１２周辺における残留応力に対して分散緩
和させる効果があり、電極接続部における接続信頼性を
より一層向上することができる。
【００８７】請求項６に記載の発明によれば、前記中間
材の弾性率がほぼ１〜１．５ＧＰａとなるように設定し
たので、上記熱膨張率に設定困難な場合に、弾性率をコ
ントロールすることによって同等の効果を得ることがで
きる。
【００８８】請求項７に記載の発明によれば、前記中間
材あるいは熱可塑性樹脂材のうち少なくともいずれか１
つは導電性材料、絶縁性無機材料、良熱伝導性材料等の
分散材を分散させることにより形成しているので、熱膨
張率、弾性率さらには、耐熱温度等の他の物性値を個々
に、あるいは２つ以上を同時に、所望の値にコントロー
ルすることができ、材料選択の自由度を大きく拡大する
ことができる。
【００８９】
【００９０】請求項８に記載の発明では、半導体装置と
回路基板との間の応力を緩和あるいは半導体装置の熱を
放熱する機能性材料層（例えば、熱膨張率が半導体装置
と回路基板との間に設定された材料層，熱膨張率が接続
用電極と同等の材料層，弾性率が低い材料層）または放
熱性の良い機能性材料層（良熱伝導層）を有するため、
半導体装置と回路基板との接続を良好に行える。また、
その機能性材料層が接着性の樹脂（熱可塑性樹脂，半硬
化の熱硬化性樹脂等）とともに積層された構成となって
いるため、半導体装置と回路基板との間に配する樹脂層
の厚みの制御が容易となるとともに、用途に応じて簡単
に所望の機能を有する封止材料を構成することが可能と
なる。請求項９に記載の発明では、前記機能性材料層の
熱膨張率はフリップチップ接続における突起電極の熱膨
張率とほぼ同じ値に設定されているので、特に該突起電
極１２周辺における残留応力に対して分散緩和させる効
果があり、電極接続部における接続信頼性をより一層向
上することができる。 請求項１０に記載の発明では、前
記機能性材料層あるいは樹脂層のうち少なくとものいず
れか１つは導電性材料、絶縁性無機材料、良熱伝導性材
料等の分散材を分散させることにより形成しているの
で、熱膨張率、弾性率さらには、耐熱温度等の他の物性
値を個々に、あるいは２つ以上を同時に、所望の値にコ
ントロールすることができ、材料選択の自由度を大きく
拡大することができる。
【００９１】請求項１１に記載の発明によれば、半導体
装置と回路基板とをフリップチップ接続する方法におい
て、該回路基板上の該半導体装置搭載領域もしくは該半
導体装置の電極形成面に、請求項１乃至請求項１０のい
ずれかに記載の半導体装置用封止材料を貼り付ける工程
と、該半導体装置と該回路基板との対向する電極同士を
位置合わせする工程と、該半導体装置の電極と該回路基
板の電極とを加熱加圧して、電極間の電気的接続と上記
半導体装置用封止材料による該半導体装置と該回路基板
との機械的接続と封止とを行う工程とを含む。したがっ
て、封止材料を半導体装置側に貼り付けることにおいて
は、半導体装置能動面の保護層としての役目も果たし、
封止材料を貼り付けた状態でパッケージとして扱うこと
ができ、半導体装置のハンドリング性を向上させること
ができる。
【００９２】請求項１２に記載の発明によれば、長方形
もしくは正方形の半導体装置電極形成面の４辺の内で対
向する２辺に電極が形成されている半導体装置をフリッ
プチップ実装する方法において、回路基板上の対向する
２方向の電極部より内側の領域あるいは該半導体装置の
電極形成面上で対向する電極部より内側の領域に半導体
装置用封止材料を貼り付けるようにしたので、基板側に
封止材料を貼り付ける場合は、半導体装置に貼り付ける
場合のように良品の半導体装置のみに貼り付けるという
複雑な工程を経る必要がなく、貼り付けの際の位置合わ
せにおいても画像認識などの複雑な機構を必要とせず、
さらにフレキシブル基板を利用する場合は、ＴＡＢテー
プを基板基材とし、リール・トウ・リールプロセスに組
み入れることができるため、コスト低減や生産性向上が
達成できる効果がある。
【００９３】請求項１３に記載の発明によれば、前記積
層構造型の半導体封止材料の全層厚は、フリップチップ
実装後の半導体装置電極形成面と回路基板表面とのギャ
ップ高さよりも厚くなるように形成したので、流動移動
分が突起電極１２間の空隙を充填することができて、よ
り一層接着強度を高めることができると共に、封止効果
を向上できる。
【００９４】請求項１４に記載の発明によれば、半導体
装置と回路基板との電気的接続を該半導体装置もしくは
該回路基板、あるいは双方に形成した突起状の電極を介
して行うようにしたので、電極間に封止材が入り込むこ
とにより電極の接続信頼性が低下することを防止する効
果がある。
【００９５】請求項１５に記載の発明によれば、請求項
１１乃至請求項１４のいずれかに記載のフリップチップ
接続方法によって得られた半導体パッケージであるの
で、半導体装置全体としての信頼性の向上、経時変化に
伴う特性劣化の抑制を行うことができる。
【００９６】さらに、半導体装置と基板との電気的接続
をはんだ付け方法を用いることにより、接続工程の低温
化が行え、接続時の残留応力の低減が可能であり信頼性
が向上し、また耐熱性の低い基板や半導体装置にも適応
できる効果がある。
【図面の簡単な説明】
【図１】本発明による半導体装置用封止材料の構造を示
すための図である。
【図２】本発明によるフリップチップ実装構造の一例を
示すための図である。
【図３】本発明によるフリップチップ実装構造の製造工
程を示すための斜視図である。
【図４】本発明によるフリップチップ実装構造のボンデ
ィング工程を示すための図である。
【図５】本発明による他の樹脂材の構造を示すための図
である。
【図６】図５によるフリップチップ実装構造を示すため
の図である。
【図７】図５に示したフリップチップ実装構造の製造工
程を示すための斜視図である。
【図８】図５に示したフリップチップ実装構造のボンデ
ィング工程を示すための図である。
【図９】本発明による半導体パッケージの一例を示すた
めの図である。
【図１０】本発明による半導体装置用封止材料の他の形
態を示すための図である。
【図１１】本発明による半導体装置用封止材料の他の形
態を示すための図である。
【図１２】本発明による半導体装置用封止材料の他の形
態を示すための図である。
【図１３】本発明による半導体装置用封止材料の他の形
態を示すための図である。
【図１４】従来のフリップチップ実装方法の工程の一例
を示すための図である。
【符号の説明】
１０ 半導体装置 １２、２３ 突起電極 ２０ 基板 ２１ 基板上の電極 ３ 封止材 ３１ 既硬化の熱硬化性樹脂材 ３２ 熱可塑性樹脂材 ３４ Ａｕ製薄板 ３５ 半硬化の熱硬化性樹脂材 ｈ１、ｈ２ 実装後の半導体装置１０の電極形成面と基
板２０の表面とのギャップ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/29 H01L 21/60 311 H01L 23/31

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 中間材を挟んでその両面を熱可塑性樹脂
    材により積層形成した構造からなる半導体装置用封止材
    料であって、上記中間材はフリップチップ接続のための
    加熱に対して上記熱可塑性樹脂材よりも難流動性の材料
    からなることを特徴とする半導体装置用封止材料。
  2. 【請求項２】 上記中間材は既硬化あるいは半硬化状態
    の熱硬化性樹脂材であることを特徴とする請求項１記載
    の半導体装置用封止材料。
  3. 【請求項３】 上記中間材は良熱伝導層であることを特
    徴とする請求項１乃至２のいずれかに記載の半導体装置
    用封止材料。
  4. 【請求項４】 上記中間材の熱膨張率は半導体装置と回
    路基板の熱膨張率の間の値に設定されていることを特徴
    とする請求項１乃至３のいずれかに記載の半導体装置用
    封止材料。
  5. 【請求項５】 上記中間材の熱膨張率はフリップチップ
    接続における突起電極の熱膨張率とほぼ同じ値に設定さ
    れていることを特徴とする請求項１乃至３のいずれかに
    記載の半導体装置用封止材料。
  6. 【請求項６】 上記中間材の弾性率はほぼ１〜１．５Ｇ
    Ｐａに設定されていることを特徴とする請求項１乃至３
    のいずれかに記載の半導体装置用封止材料。
  7. 【請求項７】 上記中間材あるいは熱可塑性樹脂材のう
    ち少なくともいずれか１つは導電性材料、絶縁性無機材
    料、良熱伝導性材料等の分散材を分散させた層であるこ
    とを特徴とする請求項１乃至５のいずれかに記載の半導
    体装置用封止材料。
  8. 【請求項８】 半導体装置と回路基板との間を封止する
    半導体装置用封止材料であって、上記半導体装置と上記
    回路基板との間の応力を緩和あるいは上記半導体装置の
    熱を放熱する機能性材料からなる機能性材料層と、上記半導体装置と上記機能性材料層間、上記回路基板と
    上記機能性材料層間をそれぞれ接着するために上記機能
    性材料層の両面に形成される 樹脂層と、を少なくとも有
    してなり、かつ、上記機能性材料層はフリップチップ接続時の加熱
    に対して上記樹脂層よりも形状変化しにくい材料により
    形成される ことを特徴とする半導体装置用封止材料。
  9. 【請求項９】 上記機能性材料層の熱膨張率はフリップ
    チップ接続における突起電極の熱膨張率とほぼ同じ値に
    設定されていることを特徴とする請求項８に記載の半導
    体装置用封止材料。
  10. 【請求項１０】 上記機能性材料層あるいは樹脂層のう
    ち少なくとものいずれか１つは導電性材料、絶縁性無機
    材料、良熱伝導性材料等の分散材を分散させた層である
    ことを特徴とする請求項８に記載の半導体装置用封止材
    料。
  11. 【請求項１１】 半導体装置と回路基板とをフリップチ
    ップ接続する方法において、該回路基板上の該半導体装
    置搭載領域もしくは該半導体装置の電極形成面に、前請
    求項１乃至請求項１０のいずれかに記載の半導体装置用
    封止材料を貼り付ける工程と、該半導体装置と該回路基
    板との対向する電極同士を位置合わせする工程と、該半
    導体装置の電極と該回路基板の電極とを加熱加圧して、
    電極間の電気的接続と上記半導体装置用封止材料による
    該半導体装置と該回路基板との機械的接続と封止とを行
    う工程とを含むことを特徴とするフリップチップ接続方
    法。
  12. 【請求項１２】 長方形もしくは正方形の半導体装置電
    極形成面の４辺の内で対向する２辺に電極が形成されて
    いる半導体装置をフリップチップ実装する方法におい
    て、回路基板上の対向する２方向の電極部より内側の領
    域あるいは該半導体装置の電極形成面上で対向する電極
    部より内側の領域に上記半導体装置用封止材料を貼り付
    けることを特徴とする請求項１１記載のフリップチップ
    接続方法。
  13. 【請求項１３】フリップチップ接続前の半導体装置用封
    止材料の全層厚は、フリップチップ接続後の半導体装置
    電極形成面と回路基板表面とのギャップ高さより厚く形
    成されていることを特徴とする請求項１１記載のフリッ
    プチップ接続方法。
  14. 【請求項１４】 半導体装置と回路基板との電気的接続
    を該半導体装置もしくは該回路基板、あるいは双方に形
    成した突起電極を介して行うことを特徴とする請求項１
    １記載のフリップチップ接続方法。
  15. 【請求項１５】 請求項１１乃至請求項１４のいずれか
    に記載のフリップチップ接続方法によって得られた半導
    体パッケージ。
JP07677798A 1998-03-25 1998-03-25 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ Expired - Fee Related JP3385209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07677798A JP3385209B2 (ja) 1998-03-25 1998-03-25 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07677798A JP3385209B2 (ja) 1998-03-25 1998-03-25 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH11274378A JPH11274378A (ja) 1999-10-08
JP3385209B2 true JP3385209B2 (ja) 2003-03-10

Family

ID=13615036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07677798A Expired - Fee Related JP3385209B2 (ja) 1998-03-25 1998-03-25 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3385209B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649852B2 (ja) * 2004-03-08 2011-03-16 カシオ計算機株式会社 電子部品の接合方法および電子部品の接合構造
JP4659634B2 (ja) 2006-02-08 2011-03-30 富士通株式会社 フリップチップ実装方法
JP6515047B2 (ja) * 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH11274378A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6368896B2 (en) Method of wafer level chip scale packaging
JP4078033B2 (ja) 半導体モジュールの実装方法
US6724080B1 (en) Heat sink with elevated heat spreader lid
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US6166434A (en) Die clip assembly for semiconductor package
US7459340B2 (en) Semiconductor device and manufacturing method thereof
US20050156297A1 (en) Semiconductor package including flex circuit, interconnects and dense array external contacts
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JPH1117048A (ja) 半導体チップパッケージ
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2001217340A (ja) 半導体装置及びその製造方法
JP2002359345A (ja) 半導体装置及びその製造方法
US6815830B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
KR20040086576A (ko) 반도체장치 및 그 제조방법
JP2003007921A (ja) 回路装置およびその製造方法
JP2002083903A (ja) 半導体装置およびその製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
US20020038918A1 (en) Method of manufacturing a semiconductor device
JP3385209B2 (ja) 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
JP2000164761A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees