JP3383811B2 - Semiconductor chip module and method of manufacturing the same - Google Patents
Semiconductor chip module and method of manufacturing the sameInfo
- Publication number
- JP3383811B2 JP3383811B2 JP28502696A JP28502696A JP3383811B2 JP 3383811 B2 JP3383811 B2 JP 3383811B2 JP 28502696 A JP28502696 A JP 28502696A JP 28502696 A JP28502696 A JP 28502696A JP 3383811 B2 JP3383811 B2 JP 3383811B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- electrodes
- semiconductor chip
- semiconductor chips
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、一対の半導体チッ
プを備えてなる半導体チップモジュールと、その製造方
法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip module including a pair of semiconductor chips and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の高機能化に伴って数多
くのＬＳＩが使用されるようになってきているが、電子
機器の回路規模が大きくなると、ＬＳＩの開発に要する
期間の長期化やチップサイズ及び数量の増大によるコス
ト上昇が生じるため、機能の異なる半導体チップ同士か
らなる半導体チップモジュールを構成することによって
１チップ化されたと同等のサイズメリットを得ることが
試みられている。しかしながら、この際においては、半
導体チップ同士の接続点数が増えるため、半導体チップ
それぞれの電極を微細な離間ピッチでもって形成してお
く必要がある。また、半導体チップにおける動作速度の
高速化に伴って、接続に要する配線長さを短くしておか
なければ動作不良が生じる点からも、各半導体チップに
形成された電極同士の離間ピッチを狭く設定しておくこ
とが要望されている。2. Description of the Related Art In recent years, a large number of LSIs have come to be used as electronic devices have become more sophisticated. However, as the circuit scale of electronic devices becomes larger, the period required for the development of LSIs becomes longer and Since cost increases due to an increase in chip size and quantity, it has been attempted to obtain a size advantage equivalent to that of one chip by configuring a semiconductor chip module composed of semiconductor chips having different functions. However, in this case, since the number of connecting points between the semiconductor chips increases, it is necessary to form the electrodes of the semiconductor chips with a fine pitch. Also, with the increase in operating speed of semiconductor chips, the wiring pitch required for connection must be shortened to cause defective operation. Therefore, the spacing pitch between electrodes formed on each semiconductor chip is set to be narrow. It is requested to do so.
【０００３】そこで、現状下においては、図６で示すよ
うな構成とされた半導体チップモジュール５１を使用す
ることが行われており、一対の半導体チップ５２，５３
が積層されてなる半導体チップモジュール５１は、各半
導体チップ５２，５３の能動面上の相対位置ごとに形成
された電極５４，５５同士が突起電極５６を介したうえ
で互いに接続されたものとなっている。そして、ここで
の突起電極５６としてはＳｎ−Ｐｂ系はんだのような低
融点金属を用いて形成されたものが一般的であり、これ
らの突起電極５６は、電解メッキ法やリフトオフ法、あ
るいは、無電解メッキ法を採用したうえで少なくとも一
方側の半導体チップ５２（５３）における電極５４（５
５）上に形成されていたものである。Under the present circumstances, therefore, a semiconductor chip module 51 having a structure as shown in FIG. 6 is used, and a pair of semiconductor chips 52 and 53 is used.
In the semiconductor chip module 51 in which the layers are stacked, the electrodes 54 and 55 formed at the relative positions on the active surfaces of the semiconductor chips 52 and 53 are connected to each other via the protruding electrodes 56. ing. The bump electrodes 56 here are generally formed by using a low melting point metal such as Sn-Pb-based solder, and these bump electrodes 56 are formed by an electrolytic plating method, a lift-off method, or After adopting the electroless plating method, the electrodes 54 (5) on the semiconductor chip 52 (53) on at least one side
5) It was formed above.
【０００４】なお、この際における半導体チップ５２，
５３それぞれの能動面は保護膜５７でもって被覆されて
いるので、接続前の突起電極５６は保護膜５７の開口部
内に露出した電極５４（５５）上に形成されたうえで開
口部から突出して設けられたものとなっている。そし
て、電極５４，５５のサイズは８０μｍ程度、これらの
離間ピッチは２００μｍ程度とされている一方、突起電
極５６の接続後サイズは１５０μｍ程度となるように設
定されているのが一般的である。さらにまた、半導体チ
ップ５２，５３それぞれの電極５４，５５同士を接続し
た突起電極５６を保護する必要上、各半導体チップ５
２，５３の能動面を被覆して形成された保護膜５７同士
間には絶縁樹脂５８を充填することが行われている。At this time, the semiconductor chip 52,
Since the active surface of each 53 is covered with the protective film 57, the protruding electrode 56 before connection is formed on the electrode 54 (55) exposed in the opening of the protective film 57 and protrudes from the opening. It has been provided. The size of the electrodes 54 and 55 is about 80 μm, and the separation pitch between them is about 200 μm, while the size after connection of the protruding electrodes 56 is generally set to about 150 μm. Furthermore, since it is necessary to protect the protruding electrode 56 that connects the electrodes 54 and 55 of the semiconductor chips 52 and 53, respectively,
An insulating resin 58 is filled between the protective films 57 formed by covering the active surfaces of 2, 53.
【０００５】そして、この従来形態にかかる半導体チッ
プモジュール５１を製造するに際しては、つぎのような
手順を採用するのが一般的となっている。すなわち、ま
ず、電極５４を露出させる開口部が形成された保護膜５
７でもって能動面上が被覆されており、かつ、開口部内
の電極５４上には突起電極５６が予め形成されてなる一
対の半導体チップ５２，５３を用意したうえ、保護膜５
７を介して半導体チップ５２，５３それぞれの能動面同
士を対面配置した後、突起電極５６を介したうえで各半
導体チップ５２，５３の電極５４，５５同士を互いに位
置合わせする。When manufacturing the semiconductor chip module 51 according to this conventional form, the following procedure is generally adopted. That is, first, the protective film 5 having an opening for exposing the electrode 54 is formed.
7. A pair of semiconductor chips 52 and 53, whose active surface is covered with 7 and projection electrodes 56 are previously formed on the electrodes 54 in the openings, are prepared, and the protective film 5 is formed.
After the active surfaces of the semiconductor chips 52 and 53 are arranged to face each other via the interposer 7, the electrodes 54 and 55 of the semiconductor chips 52 and 53 are aligned with each other via the protruding electrode 56.
【０００６】さらに、引き続き、半導体チップ５２，５
３同士を加圧しながら加熱することによって突起電極５
６を溶融させたうえ、溶融に伴って変形した突起電極５
６でもって電極５４，５５同士を接続した後、突起電極
５６を介して対向配置された半導体チップ５２，５３そ
れぞれの保護膜５７間に絶縁樹脂５８を注入したうえで
熱硬化させると、半導体チップモジュール５１が完成し
たことになる。なお、ここでは、半導体チップ５２，５
３の能動面上が保護膜５７でもって被覆されており、こ
れらの保護膜５７に形成された開口部内に突起電極５６
が形成されているとしているが、このような構成に限定
されることはなく、少なくとも一方側の半導体チップ５
２（５３）における電極５４（５５）上にのみ突起電極
５６が形成されていればよいことは勿論である。Further, subsequently, the semiconductor chips 52, 5
By heating the three while pressurizing them,
6 is melted, and the protruding electrode 5 is deformed by the melting.
After connecting the electrodes 54 and 55 with each other by 6, the insulating resin 58 is injected between the protective films 57 of the semiconductor chips 52 and 53, which are opposed to each other via the protruding electrode 56, and the resin is thermally cured. Module 51 is completed. Incidentally, here, the semiconductor chips 52, 5
3 is covered with a protective film 57, and the protruding electrodes 56 are formed in the openings formed in these protective films 57.
However, the present invention is not limited to such a configuration, and the semiconductor chip 5 on at least one side is formed.
It goes without saying that the protruding electrode 56 may be formed only on the electrode 54 (55) in 2 (53).
【０００７】[0007]
【発明が解決しようとする課題】ところで、従来の形態
にかかる半導体チップモジュール５１にあっては、加圧
及び加熱によって一体化される半導体チップ５２，５３
それぞれにおける電極５４，５５のサイズを８０μｍ程
度、これらの離間ピッチを２００μｍ程度とし、かつ、
突起電極５６の接続後サイズが１５０μｍ程度となるよ
う設定しておくことが行われている。すなわち、前記従
来の製造方法を採用した際には、半導体チップ５２，５
３それぞれの電極５４，５５同士を接続する突起電極５
６が加圧されることによって変形し、かつ、横拡がり状
となって変形した突起電極５６同士が相互に接触しあっ
て電気的なショート（短絡）を生じることが起こるの
で、このような不都合の発生を未然に防止する必要上、
上記のような寸法関係を採用しているのである。By the way, in the semiconductor chip module 51 according to the conventional form, the semiconductor chips 52 and 53 are integrated by pressurization and heating.
The size of each of the electrodes 54 and 55 is about 80 μm, the spacing pitch between them is about 200 μm, and
The size of the projection electrode 56 after connection is set to about 150 μm. That is, when the conventional manufacturing method is adopted, the semiconductor chips 52, 5
3. Projection electrode 5 that connects the respective electrodes 54, 55 to each other
Since the projecting electrodes 56 that are deformed by being pressed and deformed in a laterally expanded shape are in contact with each other to cause an electrical short circuit (short circuit), such inconvenience occurs. It is necessary to prevent the occurrence of
The above dimensional relationships are adopted.
【０００８】しかしながら、このような寸法関係を採用
したのでは、半導体チップモジュール５１の十分な小型
化を実現することが困難となるため、半導体チップ５
２，５３それぞれの電極５４，５５同士を３０μｍ程度
以下の微細な離間ピッチでもって接続することが要望さ
れている。そして、このような構成を実現する際には、
突起電極５６の接続後サイズを２５μｍ程度以下として
おく必要があり、その接続前サイズを１０μｍ程度以下
としておかねばならないことになる。ところが、これら
の寸法関係を採用したのでは、高い加工精度が要求され
る結果として高価な加工装置を使用しなければならない
ことになってしまう。また、接続時における突起電極５
６の変形量を微妙に制御しながらの加圧を実行する必要
がある都合上、歩留まりよく半導体チップモジュールを
製造するのに煩わしい手間を要することになり、コスト
の増大を招いてしまう。However, if such a dimensional relationship is adopted, it becomes difficult to realize a sufficient miniaturization of the semiconductor chip module 51, so that the semiconductor chip 5 is used.
It is required that the electrodes 54 and 55 of the electrodes 2 and 53 are connected to each other with a fine pitch of about 30 μm or less. And when realizing such a configuration,
It is necessary to set the post-connection size of the bump electrode 56 to about 25 μm or less, and the pre-connection size must be set to about 10 μm or less. However, if these dimensional relationships are adopted, high processing accuracy is required, and as a result, an expensive processing apparatus must be used. In addition, the protruding electrode 5 at the time of connection
Since it is necessary to perform pressurization while delicately controlling the amount of deformation of 6, the manufacturing of the semiconductor chip module with a high yield requires a troublesome labor, resulting in an increase in cost.
【０００９】本発明は、これらの不都合に鑑みて創案さ
れたものであって、高価な加工装置を使用する必要も微
妙な制御を実行する必要もないままに製造することが可
能であり、しかも、微細な寸法関係を有する半導体チッ
プモジュールと、この半導体チップモジュールの製造方
法とを提供するものである。The present invention was devised in view of these inconveniences, and can be manufactured without using an expensive processing apparatus or executing delicate control. Provided are a semiconductor chip module having a fine dimensional relationship and a method for manufacturing the semiconductor chip module.
【００１０】[0010]
【課題を解決するための手段】本発明にかかる半導体チ
ップモジュールの製造方法は、電極を露出させる開口部
が形成された保護膜でもって能動面上が被覆され、か
つ、開口部内の電極上には保護膜の膜厚よりも高さが低
い低融点金属からなる突起電極がそれぞれ形成されてい
る一対の半導体チップを用意し、保護膜を介して半導体
チップそれぞれの能動面同士を対面配置した後、各半導
体チップの電極同士を互いに位置合わせする工程と、半
導体チップそれぞれの能動面同士を保護膜でもって接合
する工程と、能動面同士を保護膜で接合した後に、各半
導体チップの低融点金属からなる電極同士を溶融によっ
て変形した突起電極でもって接続する工程とを含んでい
る。そして、この製造方法によれば、突起電極が加熱に
伴う溶融によって変形しており、変形した突起電極が保
護膜の開口部外にまで拡がったうえで互いに接触しあう
ことが起こり得ないので、電気的なショートなどの不都
合が発生しないことになる。According to the method of manufacturing a semiconductor chip module of the present invention, an active surface is covered with a protective film having an opening for exposing an electrode, and the electrode in the opening is covered with the protective film. low height than the thickness of the protective film
Prepare a pair of semiconductor chips each having a protruding electrode made of a low melting point metal, and arrange the active surfaces of the semiconductor chips face-to-face with a protective film between them, and then align the electrodes of each semiconductor chip with each other. And the step of joining the active surfaces of the semiconductor chips with a protective film, and the step of joining the active surfaces with the protective film and then deforming the electrodes made of low melting point metal of each semiconductor chip by melting And the step of connecting with. Then, according to this manufacturing method, since the protruding electrodes are deformed by melting due to heating, it is impossible for the deformed protruding electrodes to spread out of the opening of the protective film and contact each other, Inconvenience such as electrical short circuit will not occur.
【００１１】本発明にかかる半導体チップモジュールの
他の製造方法は、電極を露出させる開口部が形成された
保護膜でもって能動面上が被覆され、かつ、開口部内の
電極上には保護膜の膜厚と同等または膜厚よりも低い高
さの突起電極が形成されている半導体チップを含む一対
の半導体チップを用意し、保護膜を介して半導体チップ
それぞれの能動面同士を対面配置した後、各半導体チッ
プの電極同士を互いに位置合わせする工程と、減圧下
で、半導体チップそれぞれの能動面同士を保護膜でもっ
て接合する工程と、能動面同士を保護膜で接合した後
に、各半導体チップの電極同士を溶融によって変形した
突起電極でもって接続する工程とを含んでいる。In another method of manufacturing a semiconductor chip module according to the present invention, the active surface is covered with a protective film having an opening for exposing the electrode, and a protective film is formed on the electrode in the opening. After preparing a pair of semiconductor chips including a semiconductor chip in which a protruding electrode having a height equal to or lower than the film thickness is provided, and after arranging the active surfaces of the semiconductor chips facing each other through a protective film, The step of aligning the electrodes of each semiconductor chip with each other, the step of bonding the active surfaces of the semiconductor chips with a protective film under reduced pressure, and the step of bonding the active surfaces with the protective film, And a step of connecting the electrodes to each other with a protruding electrode deformed by melting.
【００１２】各半導体チップの電極同士を突起電極でも
って接続する工程では、半導体チップに対して超音波を
印加しながら加熱することが実行されることが好まし
い。In the step of connecting the electrodes of the respective semiconductor chips with the protruding electrodes, it is preferable to heat the semiconductor chips while applying ultrasonic waves.
【００１３】本発明に係る半導体チップモジュールは、
一対の半導体チップを備えており、各半導体チップの能
動面上の相対位置ごとに形成された電極同士が接続され
てなる半導体チップモジュールであって、半導体チップ
それぞれの能動面同士は、少なくとも一方側の半導体チ
ップの能動面上を被覆しており、かつ、電極を露出させ
る開口部が形成された保護膜を介して接合されていると
ともに、各半導体チップの電極は、保護膜よりも低い高
さとして保護膜の開口部内に存在し、各半導体チップの
電極同士は、圧着によって接続されている。The semiconductor chip module according to the present invention is
A semiconductor chip module comprising a pair of semiconductor chips, wherein electrodes formed at respective relative positions on the active surfaces of the respective semiconductor chips are connected to each other, and the active surfaces of the respective semiconductor chips have at least one side. Covers the active surface of the semiconductor chip and is bonded through a protective film in which an opening exposing the electrode is formed, and the electrode of each semiconductor chip has a height lower than that of the protective film. Exists in the opening of the protective film, and the electrodes of each semiconductor chip are connected by pressure bonding.
【００１４】上記の半導体チップモジュールを製造する
方法は、電極を露出させる開口部が形成された保護膜で
もって能動面上が被覆され、かつ、電極は保護膜よりも
低い高さとして保護膜の開口部内に存在する半導体チッ
プを含む一対の半導体チップを用意し、保護膜を介して
半導体チップそれぞれの能動面同士を対面配置した後、
各半導体チップの電極同士を互いに位置合わせする工程
と、半導体チップそれぞれの能動面同士を保護膜でもっ
て接合する工程と、能動面同士を保護膜で接合した後
に、各半導体チップの電極同士を圧着によって接続する
工程とを含んでいる。In the method of manufacturing the semiconductor chip module described above, the active surface is covered with the protective film having the opening for exposing the electrode, and the electrode has a height lower than that of the protective film. After preparing a pair of semiconductor chips including the semiconductor chip existing in the opening, after arranging the active surfaces of the semiconductor chips facing each other through the protective film,
The step of aligning the electrodes of each semiconductor chip with each other, the step of joining the active surfaces of the semiconductor chips with a protective film, and the step of joining the active surfaces with the protective film and then crimping the electrodes of each semiconductor chip And the step of connecting by.
【００１５】[0015]
【００１６】[0016]
【００１７】[0017]
【発明の実施の形態】
以下、本発明の実施の形態を図面
に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１８】（実施の形態１）図１は実施の形態１にか
かる半導体チップモジュールの構造を示す側断面図、図
２は半導体チップモジュールを構成する半導体チップ単
体の構造を示す側断面図、図３は半導体チップモジュー
ルの製造方法を示す工程断面図であり、これらの図にお
ける符号１は半導体チップモジュール、２，３のそれぞ
れは単体としての半導体チップを示している。(First Embodiment) FIG. 1 is a side sectional view showing a structure of a semiconductor chip module according to a first embodiment, and FIG. 2 is a side sectional view showing a structure of a semiconductor chip unit constituting the semiconductor chip module. 3 is a process cross-sectional view showing a method for manufacturing a semiconductor chip module. In these drawings, reference numeral 1 is a semiconductor chip module, and each of 2 and 3 is a semiconductor chip as a single body.
【００１９】本実施の形態にかかる半導体チップモジュ
ール１は、図１で示すように、一対の半導体チップ２，
３を備え、かつ、各半導体チップ２，３の能動面上の相
対位置ごとに形成されたＣｕまたはＡｌ合金からなる電
極４，５同士が互いに接続された構成を有するものであ
り、この際における電極４，５それぞれの離間ピッチは
３０μｍ程度以下となっている。そして、半導体チップ
２，３それぞれの能動面同士は、少なくとも一方側の半
導体チップ２（３）の能動面上を被覆し、電極４（５）
を露出させる開口部が形成されていた保護膜６を介して
接合されているとともに、各半導体チップ２，３の電極
４，５同士は、保護膜６の膜厚と同等または膜厚よりも
低い高さとして保護膜６の開口部内の電極４（５）上に
形成されていたうえ、溶融によって変形した突起電極７
を介して接続されている。なお、保護膜６及び突起電極
７が少なくとも一方側の半導体チップ２（３）の能動面
上にのみ設けられていれば半導体チップモジュール１を
構成しうることは勿論であるが、本実施の形態において
は、説明の都合上、半導体チップ２，３双方の能動面上
に保護膜６及び突起電極７が設けられているとしてい
る。The semiconductor chip module 1 according to the present embodiment has a pair of semiconductor chips 2 as shown in FIG.
3 and also has a configuration in which electrodes 4 and 5 made of Cu or Al alloy formed at respective relative positions on the active surfaces of the semiconductor chips 2 and 3 are connected to each other. The spacing pitch between the electrodes 4 and 5 is about 30 μm or less. The active surfaces of the semiconductor chips 2 and 3 cover at least the active surface of the semiconductor chip 2 (3) on one side, and the electrodes 4 (5)
And the electrodes 4 and 5 of the semiconductor chips 2 and 3 are equal to or thinner than the film thickness of the protective film 6. The height of the protruding electrode 7 formed on the electrode 4 (5) in the opening of the protective film 6 and deformed by melting
Connected through. Of course, the semiconductor chip module 1 can be configured as long as the protective film 6 and the protruding electrode 7 are provided only on the active surface of the semiconductor chip 2 (3) on at least one side. In the above description, the protective film 6 and the protruding electrode 7 are provided on the active surfaces of both the semiconductor chips 2 and 3 for convenience of description.
【００２０】すなわち、この半導体チップモジュール１
を構成する半導体チップ２，３のそれぞれは、図２で示
すように、能動面上がポリイミドからなる膜厚５μｍ程
度の保護膜６でもって被覆されたものであり、この保護
膜６は、感光性のポリイミドを能動面上の全面にわたっ
て塗布したうえでプリベークし、かつ、温度を維持した
ままの条件下において平坦な石英でもって表面を加圧し
ながら表面段差が０．５μｍ程度以下となるように成形
したうえ、感光及び現像することによって形成されたも
のとなっている。なお、この際における半導体チップ
２，３が半導体素子を含んだものに限定されず、配線だ
けが形成されたものであってもよいことは勿論である。That is, this semiconductor chip module 1
As shown in FIG. 2, each of the semiconductor chips 2 and 3 constituting the above is covered with a protective film 6 of polyimide having a film thickness of about 5 μm on the active surface. Of surface-active polyimide is applied over the entire active surface, pre-baked, and the surface level difference is reduced to about 0.5 μm or less while pressing the surface with flat quartz under the condition that the temperature is maintained. It is formed by molding, exposing and developing. In this case, the semiconductor chips 2 and 3 are not limited to those including the semiconductor element, and it is needless to say that only the wiring may be formed.
【００２１】ところで、通常の保護膜形成においては、
感光後に１２０℃程度の温度でもって保護膜６をキュア
することが行われるのであるが、本実施の形態ではキュ
アせずに未硬化部分を残しておくことが行われており、
キュアされていない保護膜６同士であれば１５０℃程度
での接合が可能となる。なお、平坦化された保護膜６を
キュアしたうえ、その表面上に０．５μｍ程度とされた
熱可塑性の感光性樹脂を形成しておいてもよい。また、
ここでは、ポリイミドからなる保護膜６を使用している
が、ＳiＯ2のような無機ガラスからなる保護膜６であっ
てもよく、このような場合には、研磨によって平坦化さ
れた保護膜６同士を純水中に浸漬して常温下で張り合わ
せた後、２００℃程度まで加熱することによって接合す
ることが可能である。なお、無機ガラスからなる保護膜
６の場合には、後述する突起電極７としてＰｂの含有量
が多い組成物を用いることとし、突起電極７の融点を保
護膜６の接合温度よりも高く設定することが行われる。By the way, in the usual formation of a protective film,
Although the protective film 6 is cured at a temperature of about 120 ° C. after exposure, in this embodiment, the uncured portion is left without curing.
If the protective films 6 are not cured, they can be joined at about 150 ° C. Note that the flattened protective film 6 may be cured, and a thermoplastic photosensitive resin having a thickness of about 0.5 μm may be formed on the surface thereof. Also,
Although the protective film 6 made of polyimide is used here, the protective film 6 made of inorganic glass such as SiO 2 may be used. In such a case, the protective film 6 flattened by polishing is used. It is possible to bond them by immersing them in pure water, bonding them at room temperature, and then heating them up to about 200 ° C. In the case of the protective film 6 made of inorganic glass, a composition containing a large amount of Pb is used as the protruding electrode 7 described later, and the melting point of the protruding electrode 7 is set higher than the bonding temperature of the protective film 6. Is done.
【００２２】さらに、半導体チップ２，３それぞれの能
動面上を被覆した保護膜６には、３０μｍ程度以下の離
間ピッチで形成された電極４，５を露出させる開口部が
形成されており、各開口部内に露出した電極４，５上に
はＳｎ−Ｐｂ系はんだなどの低融点金属からなる突起電
極７が形成されている。そして、これら突起電極７のそ
れぞれは保護膜６の膜厚と同等または膜厚よりも低い高
さとされたうえ、電解メッキ法やリフトオフ法、あるい
は、無電解メッキ法を採用することによって形成された
ものとなっている。なお、突起電極７の形成時に電解メ
ッキ法を採用した際には、図示省略しているが、バリヤ
メタルといわれる金属層を保護膜６上の全面にわたって
蒸着しておき、レジストを用いたうえで開口部内にのみ
電解メッキ法で突起電極７を形成することが行われる。
また、リフトオフ法を採用した場合には、保護膜６上に
塗布されたレジストを保護膜６の開口部上でのみ開口さ
せておいたうえ、蒸着やスパッタリングによって低融点
金属からなる突起電極７を形成した後、レジストを除去
することが行われる。一方、無電解メッキ法を採用して
突起電極７を形成することも可能であり、この場合に
は、レジストのフォトリソグラフィ工程を実行する必要
がないため、電極４，５上にのみ選択的に低融点金属を
析出させることができるので、コスト的に有利となる。Further, the protective film 6 covering the active surface of each of the semiconductor chips 2 and 3 is provided with openings for exposing the electrodes 4 and 5 formed at a spacing pitch of about 30 μm or less. On the electrodes 4 and 5 exposed in the openings, protruding electrodes 7 made of a low melting point metal such as Sn—Pb based solder are formed. Each of the protruding electrodes 7 has a height equal to or less than the film thickness of the protective film 6, and is formed by adopting an electrolytic plating method, a lift-off method, or an electroless plating method. It has become a thing. When the electrolytic plating method is adopted when forming the bump electrodes 7, although not shown, a metal layer called a barrier metal is vapor-deposited over the entire surface of the protective film 6, and a resist is used to open the opening. The protruding electrode 7 is formed only inside the portion by the electrolytic plating method.
When the lift-off method is adopted, the resist coated on the protective film 6 is opened only on the opening of the protective film 6, and the protruding electrode 7 made of a low melting point metal is formed by vapor deposition or sputtering. After the formation, the resist is removed. On the other hand, it is also possible to form the protruding electrodes 7 by adopting an electroless plating method. In this case, since it is not necessary to perform the photolithography process of the resist, only the electrodes 4 and 5 are selectively formed. The low melting point metal can be deposited, which is advantageous in terms of cost.
【００２３】そこで、本実施の形態にあっては、半導体
チップ２，３それぞれの電極４，５をＣｕからなるもの
としたうえ、これらの電極４，５上にＳｎ−Ｐｂ系はん
だからなり、かつ、４．５μｍ程度の高さを有する突起
電極７を無電解メッキによって形成することが行われて
いる。なお、この際、突起電極７の高さは溶融時の変形
形状に基づいて決定されることとなり、突起電極７の高
さを保護膜６の膜厚と同じにした場合における電極４，
５と溶融したＳｎ−Ｐｂとの接触角は電極４，５のサイ
ズに拘わらずほぼ一定となる。そのため、突起電極７の
接続前における高さは、溶融に伴う変形後の高さが保護
膜６の膜厚よりも大きくなるように設定されていればよ
いことになり、半導体チップ２，３の単体を加熱するこ
とによって４．５μｍ程度の高さとされていた突起電極
７を溶融させた際には、約６．５μｍの高さを有する半
球形状として変形した突起電極７が得られることにな
る。Therefore, in the present embodiment, the electrodes 4 and 5 of the semiconductor chips 2 and 3 are made of Cu, and the electrodes 4 and 5 are made of Sn-Pb based solder. Moreover, the protruding electrode 7 having a height of about 4.5 μm is formed by electroless plating. At this time, the height of the bump electrode 7 is determined based on the deformed shape at the time of melting, and the height of the bump electrode 7 is the same as the film thickness of the protective film 6.
The contact angle between 5 and molten Sn-Pb is almost constant regardless of the size of the electrodes 4 and 5. Therefore, the height before connection of the bump electrode 7 may be set so that the height after deformation due to melting is larger than the film thickness of the protective film 6, and the height of the semiconductor chips 2 and 3 is small. When the protruding electrode 7 having a height of about 4.5 μm is melted by heating the simple substance, the deformed protruding electrode 7 having a height of about 6.5 μm is obtained. .
【００２４】ところで、本実施の形態では、突起電極７
がＳｎ−Ｐｂ系はんだなどの低融点金属を用いて形成さ
れたものであるとしているが、低融点金属に限られるこ
とはなく、熱硬化性を有する導電性樹脂や金属フィラー
が混入された絶縁性樹脂、例えばＡｇ粒子が混入された
アクリル樹脂などであってもよいことは勿論である。そ
して、このような素材からなる突起電極７であっても、
保護膜６の開口部内に形成されているため、これらの突
起電極７が横拡がり状となって変形することは起こり得
ず、変形後の突起電極７同士が互いに接触しあうことに
よる電気的なショートが起こることはあり得ないことと
なる。By the way, in the present embodiment, the protruding electrode 7
Is formed using a low melting point metal such as Sn-Pb-based solder, but is not limited to the low melting point metal, and an insulation in which a conductive resin having thermosetting property or a metal filler is mixed. Needless to say, it may be a conductive resin such as an acrylic resin mixed with Ag particles. And even with the protruding electrode 7 made of such a material,
Since the protruding electrodes 7 are formed in the openings of the protective film 6, the protruding electrodes 7 cannot laterally expand and deform, and the protruding electrodes 7 after deformation contact each other electrically. A short circuit is unlikely to occur.
【００２５】つぎに、実施の形態１にかかる半導体チッ
プモジュール１を製造する際の手順を、図３で示す工程
断面図に基づいて説明する。Next, a procedure for manufacturing the semiconductor chip module 1 according to the first embodiment will be described with reference to process sectional views shown in FIG.
【００２６】まず、電極４，５を露出させる開口部が形
成された保護膜６でもって能動面上が被覆され、かつ、
開口部内の電極４，５上には保護膜６の膜厚と同等また
は膜厚よりも低い高さの突起電極７が形成されている一
対の半導体チップ２，３を用意する。なお、ここでは、
半導体チップ２，３のいずれもが能動面上に保護膜６及
び突起電極７が設けられたものであるとしているが、少
なくとも一方側の半導体チップ２（３）の能動面上にの
み保護膜６及び突起電極７が設けられていればよいこと
は勿論である。そして、図３（ａ）で示すように、一方
側の半導体チップ２を加圧・加熱用ツール９で真空吸着
することによって支持し、かつ、他方側の半導体チップ
３を載置台１０上に載置した後、図３（ｂ）で示すよう
に、保護膜６を介して半導体チップ２，３それぞれの能
動面同士を対面配置したうえ、各半導体チップ２，３の
電極４，５同士を互いに位置合わせすることを行う。First, the active surface is covered with a protective film 6 having openings for exposing the electrodes 4 and 5, and
A pair of semiconductor chips 2 and 3 in which protruding electrodes 7 having a height equal to or lower than the thickness of the protective film 6 are formed on the electrodes 4 and 5 in the openings are prepared. In addition, here
Although both the semiconductor chips 2 and 3 have the protective film 6 and the protruding electrode 7 provided on the active surface, the protective film 6 is provided only on the active surface of the semiconductor chip 2 (3) on at least one side. Needless to say, it is sufficient that the bump electrodes 7 are provided. Then, as shown in FIG. 3 (a), the semiconductor chip 2 on one side is supported by vacuum suction by the pressing / heating tool 9, and the semiconductor chip 3 on the other side is mounted on the mounting table 10. After placement, as shown in FIG. 3B, the active surfaces of the semiconductor chips 2 and 3 are placed face-to-face with the protective film 6 in between, and the electrodes 4 and 5 of the semiconductor chips 2 and 3 are placed on each other. Perform alignment.
【００２７】その後、加圧・加熱用ツール９でもって半
導体チップ２をその裏面側から１５０℃の温度で加熱し
て保護膜６を溶融させながら加圧することにより、半導
体チップ２，３の能動面同士を保護膜６でもって接合す
ることを行った。ところで、超高真空下において保護膜
６の表面を活性化したうえで半導体チップ２，３の能動
面同士を接合することも可能であり、このような際には
加熱する必要がないことになる。なお、通常のＳｎ−Ｐ
ｂ系はんだからなる突起電極７の融点は１８３℃である
から、１５０℃程度の加熱によって突起電極７が溶融す
ることは起こらない。引き続き、保護膜６を介して一体
化された半導体チップ２，３を加圧・加熱用ツール９及
び載置台１０から取り外してオーブン中に載置したう
え、２００℃程度の温度下において加熱することを行
う。After that, the semiconductor chip 2 is heated from the back surface side thereof at a temperature of 150 ° C. by the pressurizing / heating tool 9 to pressurize the protective film 6 while melting the active surface of the semiconductor chips 2 and 3. The two were joined with the protective film 6. By the way, it is also possible to activate the surface of the protective film 6 under ultrahigh vacuum and then bond the active surfaces of the semiconductor chips 2 and 3 to each other. In such a case, it is not necessary to heat. . Note that normal Sn-P
Since the melting point of the protruding electrode 7 made of b-based solder is 183 ° C., the protruding electrode 7 will not be melted by heating at about 150 ° C. Subsequently, the semiconductor chips 2 and 3 integrated via the protective film 6 are removed from the pressurizing / heating tool 9 and the mounting table 10, placed in an oven, and heated at a temperature of about 200 ° C. I do.
【００２８】すると、保護膜６の開口部内に形成されて
いた突起電極７のそれぞれは溶融して変形することにな
り、変形した突起電極７同士は互いに接触したうえで拡
散して一体となる。なお、２００℃の加熱を実行して
も、熱硬化性を有するポリイミドからなる保護膜６が溶
融してしまう恐れがないことは勿論である。その結果、
保護膜６の開口部内に露出していた半導体チップ２，３
それぞれの電極４，５同士は突起電極７でもって接続さ
れたうえで導通していることになり、図１で示した構造
の半導体チップモジュール１が完成する。そして、この
際においては、保護膜６の開口部内でのみ変形した突起
電極７が開口部外にまで拡がっていることがないので、
十分に微細な寸法関係を有する半導体チップモジュール
１が製造されたことになる。As a result, each of the protruding electrodes 7 formed in the opening of the protective film 6 is melted and deformed, and the deformed protruding electrodes 7 come into contact with each other and diffuse to be integrated. Of course, even if the heating is performed at 200 ° C., there is no possibility that the protective film 6 made of thermosetting polyimide will be melted. as a result,
The semiconductor chips 2 and 3 exposed in the opening of the protective film 6
The electrodes 4 and 5 are connected to each other by the protruding electrode 7 and are then conducted, and the semiconductor chip module 1 having the structure shown in FIG. 1 is completed. Then, at this time, since the protruding electrode 7 deformed only in the opening of the protective film 6 does not spread to the outside of the opening,
The semiconductor chip module 1 having a sufficiently fine dimensional relationship is manufactured.
【００２９】ところで、突起電極７の表面上に生成され
た酸化膜が突起電極７同士の拡散を阻害している場合に
は、突起電極７の表面にのみフラックスを塗布しておく
か、Ａｒ原子ビームの照射などによって酸化膜を除去し
たうえでの保護膜６による接合を実行することが行われ
る。あるいはまた、Ｓｎ−Ｐｂはんだのような低融点金
属は、拡散が早くて酸化膜の一部のみを破壊すれば拡散
するものであるから、突起電極７でもって電極４，５同
士を接続する工程において、５０ＫＨｚかつ１０Ｗ程度
の超音波を半導体チップ２，３に印加しながら加熱する
ことを行ってもよい。すなわち、超音波を印加すること
を行うと、突起電極７の拡散を阻害する酸化膜が破られ
て拡散が促進されることになり、突起電極７による接続
信頼性の向上が図れることになる。By the way, when the oxide film formed on the surface of the bump electrodes 7 hinders the diffusion of the bump electrodes 7 with each other, the flux is applied only to the surfaces of the bump electrodes 7 or Ar atoms are used. After the oxide film is removed by beam irradiation or the like, bonding with the protective film 6 is performed. Alternatively, since a low melting point metal such as Sn-Pb solder diffuses quickly and is diffused if only a part of the oxide film is destroyed, the step of connecting the electrodes 4 and 5 with the protruding electrode 7 In the above, heating may be performed while applying ultrasonic waves of 50 KHz and about 10 W to the semiconductor chips 2 and 3. That is, when ultrasonic waves are applied, the oxide film that inhibits the diffusion of the protruding electrodes 7 is broken and the diffusion is promoted, so that the connection reliability of the protruding electrodes 7 can be improved.
【００３０】なお、超音波の印加に伴うダメージが生じ
る恐れがある場合には、より周波数の高い１ＭＨｚ程度
の超音波が用いられることになる。さらにまた、半導体
チップ２，３それぞれの能動面同士を保護膜６でもって
接合する工程は減圧下で実行されることが望ましく、こ
のようにした場合には、保護膜６と突起電極７との間に
残る空隙部分が減圧状態のままとなるため、保護膜６及
び突起電極７による接合及び接続が半導体チップモジュ
ール１の使用温度よりも低い場合にも空隙部分の温度上
昇によって高圧となることが妨げられる結果、半導体チ
ップモジュール１の信頼性が向上するという利点が得ら
れる。If there is a risk of damage due to the application of ultrasonic waves, ultrasonic waves with a higher frequency of about 1 MHz will be used. Furthermore, it is desirable that the step of joining the active surfaces of the semiconductor chips 2 and 3 with the protective film 6 is performed under a reduced pressure. In this case, the protective film 6 and the protruding electrode 7 are joined together. Since the voids remaining in between remain in a reduced pressure state, even if the bonding and connection by the protective film 6 and the protruding electrode 7 is lower than the operating temperature of the semiconductor chip module 1, the pressure rises due to the temperature rise of the voids. As a result of being hindered, there is an advantage that the reliability of the semiconductor chip module 1 is improved.
【００３１】（実施の形態２）図４は実施の形態２にか
かる半導体チップモジュールの構造を示す側断面図、図
５は半導体チップモジュールの製造方法を示す工程断面
図であり、これらの図における符号１１は半導体チップ
モジュールを示し、１２，１３のそれぞれは単体として
の半導体チップを示している。(Second Embodiment) FIG. 4 is a side sectional view showing a structure of a semiconductor chip module according to a second embodiment, and FIG. 5 is a process sectional view showing a method of manufacturing a semiconductor chip module. Reference numeral 11 indicates a semiconductor chip module, and reference numerals 12 and 13 indicate semiconductor chips as a single body.
【００３２】本実施の形態にかかる半導体チップモジュ
ール１１は、図４で示すように、一対の半導体チップ１
２，１３を備え、かつ、各半導体チップ１２，１３の能
動面上の相対位置ごとに形成されたＡｌからなる電極１
４同士が互いに接続された構成を有しており、この際に
おける電極４，５それぞれの離間ピッチは３０μｍ程度
以下となっている。そして、これら半導体チップ１２，
１３それぞれの能動面同士は、少なくとも一方側の半導
体チップ１２（１３）の能動面上を被覆しており、電極
１４を露出させる開口部が形成されていた保護膜１５を
介して接合されているとともに、各半導体チップ１２，
１３の電極１４同士は圧着によって直接的に接続されて
いる。As shown in FIG. 4, the semiconductor chip module 11 according to this embodiment has a pair of semiconductor chips 1.
An electrode 1 made of Al, which is provided with 2 and 13 and is formed at each relative position on the active surfaces of the semiconductor chips 12 and 13.
The four electrodes are connected to each other, and the spacing pitch between the electrodes 4 and 5 at this time is about 30 μm or less. Then, these semiconductor chips 12,
Each of the active surfaces 13 covers at least the active surface of the semiconductor chip 12 (13) on one side, and is joined via the protective film 15 having the opening portion for exposing the electrode 14 formed therein. Together with each semiconductor chip 12,
The electrodes 14 of 13 are directly connected by pressure bonding.
【００３３】なお、保護膜１５が少なくとも一方側の半
導体チップ１２（１３）の能動面上に設けられていれば
半導体チップモジュール１１を構成しうることになる
が、以下においては、保護膜１５が半導体チップ１２，
１３双方の能動面上に設けられているとする。すなわ
ち、この際における半導体チップモジュール１１を構成
する半導体チップ１２，１３のそれぞれは、能動面上が
ポリイミドなどからなる保護膜１５でもって被覆され、
かつ、この保護膜１５には電極１４を露出させる開口部
が形成されたものであり、実施の形態１にかかる半導体
チップ２，３では保護膜６の開口部内に突起電極７が形
成されていたのに対し、これらの半導体チップ１２，１
３は突起電極７が形成されていないものとなっている。If the protective film 15 is provided on the active surface of the semiconductor chip 12 (13) on at least one side, the semiconductor chip module 11 can be configured. In the following, however, the protective film 15 will be omitted. Semiconductor chip 12,
It is assumed that it is provided on both 13 active surfaces. That is, in this case, each of the semiconductor chips 12 and 13 constituting the semiconductor chip module 11 is covered with the protective film 15 made of polyimide or the like on the active surface,
In addition, the protective film 15 has an opening for exposing the electrode 14, and in the semiconductor chips 2 and 3 according to the first embodiment, the protruding electrode 7 is formed in the opening of the protective film 6. On the other hand, these semiconductor chips 12, 1
No. 3 has no protruding electrode 7.
【００３４】つぎに、実施の形態２にかかる半導体チッ
プモジュール１１を製造する際の手順を、図５で示す工
程断面図に基づいて説明する。Next, a procedure for manufacturing the semiconductor chip module 11 according to the second embodiment will be described with reference to process sectional views shown in FIG.
【００３５】まず、電極１４を露出させる開口部が形成
された保護膜１５でもって能動面上が被覆された一対の
半導体チップ１２，１３を用意する。なお、この際にお
ける半導体チップ１２，１３のいずれもが能動面上に保
護膜１５が形成されたものである必然性があるわけでは
なく、少なくとも一方側の半導体チップ１２（１３）の
能動面上にのみ保護膜１５が形成されていればよい。そ
して、図５（ａ）で示すように、一方側の半導体チップ
１２を加圧・加熱用ツール９の真空吸着によって支持
し、他方側の半導体チップ１３を載置台１０上に載置し
た後、図５（ｂ）で示すように、保護膜１５を介して半
導体チップ１２，１３それぞれの能動面同士を対面配置
したうえ、各半導体チップ１２，１３の電極１４同士を
互いに位置合わせすることを行う。First, a pair of semiconductor chips 12 and 13 whose active surface is covered with a protective film 15 having an opening for exposing the electrode 14 are prepared. In this case, it is not inevitable that both the semiconductor chips 12 and 13 have the protective film 15 formed on the active surface, and at least the semiconductor chip 12 (13) on one side has an active surface. Only the protective film 15 needs to be formed. Then, as shown in FIG. 5A, the semiconductor chip 12 on one side is supported by the vacuum suction of the pressing / heating tool 9, and the semiconductor chip 13 on the other side is mounted on the mounting table 10. As shown in FIG. 5B, the active surfaces of the semiconductor chips 12 and 13 are face-to-face arranged with the protective film 15 in between, and the electrodes 14 of the semiconductor chips 12 and 13 are aligned with each other. .
【００３６】さらに、加圧・加熱用ツール９でもって半
導体チップ１２をその裏面側から１５０℃の温度で加熱
することによってポリイミドからなる保護膜１５を溶融
させながら加圧することにより、半導体チップ１２，１
３の能動面同士を保護膜１５でもって接合した後、引き
続き、加圧・加熱用ツール９を利用して半導体チップ１
２を０．３ｇ／μｍ2の加圧力でもって半導体チップ１
３に対して常温下で押圧することを行う。すると、半導
体チップ１２，１３のそれぞれに形成された電極１４同
士は機械的に圧着されたうえで接続されていることにな
り、十分に微細な寸法関係を有する半導体チップモジュ
ール１１が完成する。なお、この際においては、電極１
４を構成するＡｌが拡散するまで加熱することが好まし
いので、例えば４００℃の温度で加熱しながら０．１ｇ
／μｍ2の加圧力でもって半導体チップ１２，１３同士
を押圧しあうことを行ってもよい。また、この工程につ
いても、減圧下で行うことが望ましいことは勿論であ
る。Further, the semiconductor chip 12 is heated from the back surface side thereof at a temperature of 150 ° C. by the pressurizing / heating tool 9 to pressurize while melting the protective film 15 made of polyimide. 1
After bonding the active surfaces of 3 with the protective film 15, the pressurizing / heating tool 9 is subsequently used to form the semiconductor chip 1
2 with a pressure of 0.3 g / μm 2
3 is pressed at room temperature. Then, the electrodes 14 formed on each of the semiconductor chips 12 and 13 are mechanically pressure-bonded and then connected to each other, and the semiconductor chip module 11 having a sufficiently fine dimensional relationship is completed. At this time, the electrode 1
Since it is preferable to heat until Al constituting 4 is diffused, for example, 0.1 g while heating at a temperature of 400 ° C.
The semiconductor chips 12 and 13 may be pressed against each other with a pressing force of / μm 2 . Also, it is needless to say that this step is also desirably performed under reduced pressure.
【００３７】[0037]
【発明の効果】以上説明したように、請求項１の製造方
法によれば、突起電極を加圧することが行われておら
ず、溶融によって変形した突起電極が保護膜の開口部外
にまで拡がったうえで互いに接触しあうことが起こり得
ないので、電気的なショートなどの不都合が発生せず、
十分に微細な寸法関係を有する半導体チップモジュール
を容易に製造することができる。As described above, according to the manufacturing method of the first aspect, the protruding electrode is not pressed, and the protruding electrode deformed by melting spreads to the outside of the opening of the protective film. Since they can never touch each other, there will be no inconvenience such as electrical shorts.
A semiconductor chip module having a sufficiently fine dimensional relationship can be easily manufactured.
【００３８】また、請求項２の製造方法によれば、防振
膜と突起電極との間に残る空隙内が減圧状態となるた
め、半導体チップモジュールの使用温度が製造時温度よ
りも高い場合における信頼性向上を実現しうることにな
る。さらに、請求項３にかかる製造方法を採用した際に
は、突起電極同士の拡散を促進したうえでの接続を実行
しうるという効果が得られるさらにまた、請求項４にか
かる半導体チップモジュールによれば、電極上に突起電
極を形成しておらず、電極同士を直接的に接続している
ので、十分に微細な寸法関係を有する半導体チップモジ
ュールを得ることができる。そして、請求項５にかかる
製造方法を採用した際には、請求項４の構造を有する半
導体チップモジュールを容易に製造できるという効果が
得られる。Further, according to the manufacturing method of the second aspect, since the inside of the gap left between the vibration-proof film and the protruding electrode is in a reduced pressure state, the operating temperature of the semiconductor chip module is higher than the manufacturing temperature. The reliability can be improved. Further, when the manufacturing method according to claim 3 is adopted, there is obtained an effect that the diffusion of the protruding electrodes can be promoted before the connection is performed, and further, according to the semiconductor chip module according to claim 4, if, not forming a projecting electrode on the electrode, because the electrodes are in direct connection, it is possible to obtain a semiconductor chip module having fine dimensional relationships ten minutes. When the manufacturing method according to the fifth aspect is adopted, it is possible to obtain the effect that the semiconductor chip module having the structure according to the fourth aspect can be easily manufactured.
【図１】実施の形態１にかかる半導体チップモジュール
の構造を示す側断面図である。FIG. 1 is a side sectional view showing a structure of a semiconductor chip module according to a first embodiment.
【図２】実施の形態１にかかる半導体チップモジュール
を構成する半導体チップ単体の構造を示す側断面図であ
る。FIG. 2 is a side sectional view showing a structure of a single semiconductor chip that constitutes the semiconductor chip module according to the first embodiment.
【図３】実施の形態１にかかる半導体チップモジュール
の製造方法を示す工程断面図である。FIG. 3 is a step sectional view showing the method of manufacturing the semiconductor chip module according to the first embodiment.
【図４】実施の形態２にかかる半導体チップモジュール
の構造を示す側断面図である。FIG. 4 is a side sectional view showing a structure of a semiconductor chip module according to a second embodiment.
【図５】実施の形態２にかかる半導体チップモジュール
の製造方法を示す工程断面図である。FIG. 5 is a step sectional view showing the method of manufacturing the semiconductor chip module according to the second embodiment.
【図６】従来の形態にかかる半導体チップモジュールの
製造方法を示す工程断面図である。FIG. 6 is a process sectional view showing a method of manufacturing a semiconductor chip module according to a conventional form.
１ 半導体チップモジュール ２ 半導体チップ ３ 半導体チップ ４ 電極 ５ 電極 ６ 保護膜 ７ 突起電極 1 Semiconductor chip module 2 semiconductor chips 3 semiconductor chips 4 electrodes 5 electrodes 6 protective film 7 protruding electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−141356（ＪＰ，Ａ) 特開 平３−9555（ＪＰ，Ａ) 特開 平４−42957（ＪＰ，Ａ) 特開 昭63−142663（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04 H01L 25/18 H01L 21/60 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-63-141356 (JP, A) JP-A-3-9555 (JP, A) JP-A-4-42957 (JP, A) JP-A-63- 142663 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 25/04 H01L 25/18 H01L 21/60
Claims (5)
導体チップの能動面上の相対位置ごとに形成された電極
同士が突起電極を介して接続されてなり、半導体チップ
それぞれの能動面同士は、少なくとも一方側の半導体チ
ップの能動面上を被覆しており、かつ、電極を露出させ
る開口部が形成された保護膜を介して接合されていると
ともに、各半導体チップの電極同士は、保護膜の膜厚よ
りも低い高さとして保護膜の開口部内の電極上に形成さ
れていたうえ、溶融によって変形した突起電極を介して
接続されている半導体チップモジュールを製造する方法
であって、 電極を露出させる開口部が形成された保護膜でもって能
動面上が被覆され、かつ、開口部内の電極上には保護膜
の膜厚よりも高さが低い低融点金属からなる突起電極が
それぞれ形成されている一対の半導体チップを用意し、
保護膜を介して半導体チップそれぞれの能動面同士を対
面配置した後、各半導体チップの電極同士を互いに位置
合わせする工程と、 半導体チップそれぞれの能動面同士を保護膜でもって接
合する工程と、 能動面同士を保護膜で接合した後に、各半導体チップの
低融点金属からなる電極同士を溶融によって変形した突
起電極でもって接続する工程とを含んでいることを特徴
とする半導体チップモジュールの製造方法。1. A pair of semiconductor chips is provided, wherein electrodes formed at respective relative positions on the active surfaces of the respective semiconductor chips are connected to each other via protruding electrodes, and the active surfaces of the respective semiconductor chips are connected to each other. , The active surface of at least one side of the semiconductor chip is covered, and the electrodes of the semiconductor chips are bonded to each other through a protective film in which an opening for exposing the electrode is formed. the film after having been formed on the electrode in the opening of the protective film as a height less than the thickness, a method for producing a semiconductor chip module connected via bump electrodes deformed by melting, an electrode The active surface is covered with a protective film having an opening to be exposed, and a protective film is formed on the electrode in the opening.
Projections electrodes consisting of film a low melting point metal is lower in height than the thickness
A pair of semiconductor chips are formed is prepared,
After the active surfaces of the semiconductor chips are placed facing each other through the protective film, the steps of aligning the electrodes of the semiconductor chips with each other, and the step of joining the active surfaces of the semiconductor chips with the protective film, After joining the surfaces with a protective film,
And a step of connecting electrodes made of a low-melting metal with protruding electrodes that are deformed by melting, and a method of manufacturing a semiconductor chip module.
導体チップの能動面上の相対位置ごとに形成された電極
同士が突起電極を介して接続されてなり、半導体チップ
それぞれの能動面同士は、少なくとも一方側の半導体チ
ップの能動面上を被覆しており、かつ、電極を露出させ
る開口部が形成された保護膜を介して接合されていると
ともに、各半導体チップの電極同士は、保護膜の膜厚と
同等または膜厚よりも低い高さとして保護膜の開口部内
の電極上に形成されていたうえ、溶融によって変形した
突起電極を介して接続されている半導体チップモジュー
ルを製造する方法であって、 電極を露出させる開口部が形成された保護膜でもって能
動面上が被覆され、かつ、開口部内の電極上には保護膜
の膜厚と同等または膜厚よりも低い高さの突起電極が形
成されている半導体チップを含む一対の半導体チップを
用意し、保護膜を介して半導体チップそれぞれの能動面
同士を対面配置した後、各半導体チップの電極同士を互
いに位置合わせする工程と、 減圧下で、半導体チップそれぞれの能動面同士を保護膜
でもって接合する工程と、 能動面同士を保護膜で接合した後に、各半導体チップの
電極同士を溶融によって変形した突起電極でもって接続
する工程とを含んでいることを特徴とする半導体チップ
モジュールの製造方法。2. A pair of semiconductor chips is provided, and electrodes formed at respective relative positions on the active surfaces of the respective semiconductor chips are connected to each other via protruding electrodes, and the active surfaces of the respective semiconductor chips are connected to each other. , The active surface of at least one side of the semiconductor chip is covered, and the electrodes of the semiconductor chips are bonded to each other through a protective film in which an opening for exposing the electrode is formed. In the method of manufacturing a semiconductor chip module, which is formed on the electrode in the opening of the protective film with a height equal to or lower than the film thickness of, and is connected through the protruding electrode deformed by melting. The active surface is covered with a protective film having an opening exposing the electrode, and the electrode in the opening has a protrusion with a height equal to or lower than the thickness of the protective film. A pair of semiconductor chips including a semiconductor chip in which electrodes are formed are prepared, and after the active surfaces of the semiconductor chips are arranged face-to-face through a protective film, a step of aligning the electrodes of each semiconductor chip with each other, Under reduced pressure, the process of joining the active surfaces of the semiconductor chips with a protective film, and the process of joining the active surfaces of the semiconductor chips with a protective film and then connecting the electrodes of each semiconductor chip with the protruding electrodes deformed by melting. A method of manufacturing a semiconductor chip module, comprising:
体チップモジュールの製造方法であって、 各半導体チップの電極同士を突起電極でもって接続する
工程では、半導体チップに対して超音波を印加しながら
加熱することが実行されることを特徴とする半導体チッ
プモジュールの製造方法。3. The method of manufacturing a semiconductor chip module according to claim 1 or 2, wherein ultrasonic waves are applied to the semiconductor chips in the step of connecting the electrodes of each semiconductor chip with the projection electrodes. A method of manufacturing a semiconductor chip module, wherein heating is performed while the semiconductor chip module is being heated.
導体チップの能動面上の相対位置ごとに形成された電極
同士が接続されてなる半導体チップモジュールであっ
て、 半導体チップそれぞれの能動面同士は、少なくとも一方
側の半導体チップの能動面上を被覆しており、かつ、電
極を露出させる開口部が形成された保護膜を介して接合
されているとともに、 各半導体チップの電極は、保護膜よりも低い高さとして
保護膜の開口部内に存在し、 各半導体チップの電極同士は、圧着によって接続されて
いることを特徴とする半導体チップモジュール。4. A semiconductor chip module comprising a pair of semiconductor chips, wherein electrodes formed at relative positions on the active surfaces of the respective semiconductor chips are connected to each other, wherein the active surfaces of the respective semiconductor chips are connected to each other. Covers at least the active surface of the semiconductor chip on one side, and is bonded through a protective film having an opening for exposing the electrode, and the electrode of each semiconductor chip has a protective film. A semiconductor chip module having a height lower than that in the opening of the protective film, and the electrodes of each semiconductor chip are connected by pressure bonding.
ュールを製造する方法であって、 電極を露出させる開口部が形成された保護膜でもって能
動面上が被覆され、かつ、電極は保護膜よりも低い高さ
として保護膜の開口部内に存在する半導体チップを含む
一対の半導体チップを用意し、保護膜を介して半導体チ
ップそれぞれの能動面同士を対面配置した後、各半導体
チップの電極同士を互いに位置合わせする工程と、 半導体チップそれぞれの能動面同士を保護膜でもって接
合する工程と、 能動面同士を保護膜で接合した後に、各半導体チップの
電極同士を圧着によって接続する工程とを含んでいるこ
とを特徴とする半導体チップモジュールの製造方法。5. The method of manufacturing a semiconductor chip module according to claim 4, wherein the active surface is covered with a protective film having an opening exposing the electrode, and the electrode is a protective film. After preparing a pair of semiconductor chips including a semiconductor chip existing in the opening of the protective film as a height lower than that, and arranging the active surfaces of the semiconductor chips facing each other through the protective film, electrodes of each semiconductor chip are connected to each other. Of the semiconductor chips, the steps of bonding the active surfaces of the semiconductor chips with a protective film, and the steps of bonding the active surfaces of the semiconductor chips with a protective film and then connecting the electrodes of the semiconductor chips by pressure bonding. A method of manufacturing a semiconductor chip module, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28502696A JP3383811B2 (en) | 1996-10-28 | 1996-10-28 | Semiconductor chip module and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28502696A JP3383811B2 (en) | 1996-10-28 | 1996-10-28 | Semiconductor chip module and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135404A JPH10135404A (en) | 1998-05-22 |
| JP3383811B2 true JP3383811B2 (en) | 2003-03-10 |
Family
ID=17686201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28502696A Expired - Fee Related JP3383811B2 (en) | 1996-10-28 | 1996-10-28 | Semiconductor chip module and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383811B2 (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3503133B2 (en) | 1999-12-10 | 2004-03-02 | 日本電気株式会社 | Connection method of electronic device assembly and electronic device |
| US20050161814A1 (en) | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| US6962835B2 (en) | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
| US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
| JP5003067B2 (en) * | 2006-09-06 | 2012-08-15 | 住友ベークライト株式会社 | Semiconductor device and manufacturing method thereof |
| JP5187284B2 (en) * | 2009-06-26 | 2013-04-24 | ソニー株式会社 | Manufacturing method of semiconductor device |
| JP5304536B2 (en) | 2009-08-24 | 2013-10-02 | ソニー株式会社 | Semiconductor device |
| JP5517800B2 (en) | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | Member for solid-state imaging device and method for manufacturing solid-state imaging device |
| JP6291822B2 (en) * | 2012-12-25 | 2018-03-14 | 株式会社ニコン | Substrate and substrate bonding method |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
| JP7135401B2 (en) * | 2018-04-17 | 2022-09-13 | 株式会社デンソー | Electronic device and manufacturing method thereof |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
-
1996
- 1996-10-28 JP JP28502696A patent/JP3383811B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135404A (en) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383811B2 (en) | Semiconductor chip module and method of manufacturing the same | |
| EP0684644B1 (en) | Method for manufacturing bump leaded film carrier type semiconductor device | |
| JP2871800B2 (en) | Method of manufacturing hybrid semiconductor structure and synthetic hybrid semiconductor structure | |
| US20140262460A1 (en) | Connection Component with Posts and Pads | |
| JPH1070362A (en) | Method and structure for coupling board | |
| US7884453B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07201864A (en) | Projection electrode formation method | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| JP3490198B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4178715B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000277649A (en) | Semiconductor and manufacture of the same | |
| JPH1116949A (en) | Acf-bonding structure | |
| JP2000174050A (en) | Semiconductor chip and manufacture thereof | |
| JP3279470B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000174052A (en) | Semiconductor chip and manufacture thereof | |
| JP2002064162A (en) | Semiconductor chip | |
| JP2002231765A (en) | Semiconductor device | |
| JP3741553B2 (en) | Semiconductor device connection structure and connection method, and semiconductor device package using the same | |
| TWI292948B (en) | ||
| JP4440494B2 (en) | Manufacturing method of semiconductor device | |
| JP2002064161A (en) | Semiconductor chip and manufacturing method thereof | |
| JP2002252309A (en) | Structure and method for packaging semiconductor chip | |
| JP3277830B2 (en) | How to assemble electronic components | |
| JP3547270B2 (en) | Mounting structure and method of manufacturing the same | |
| JP3078781B2 (en) | Semiconductor device manufacturing method and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |