JP3382263B2 - 画像処理装置およびその制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置およびその
制御方法に関する。

【０００２】

【従来の技術】従来のデイジタル複写機には、読取つた
原稿の画像データを圧縮して、容量に限りのあるメモリ
へ記憶するものがあつた。これらの複写機は、メモリか
ら読出した圧縮データを伸張して、元の画像を出力す
る。

【０００３】

【発明が解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があつた。すなわち、上記
従来例において、読取つた画像サイズが読取り可能な最
大サイズより小さくて、かつ、読取つた画像データが以
前にメモリへ記憶されたデータよりも小さい場合、読取
つた画像の外側に、メモリに残つた以前の画像が出力さ
れる問題があつた。これを防ぐため、従来例は、画像を
読取る前に、一旦、メモリをクリアしていた。しかし、
画像を記憶するメモリの容量は、非常に大きいので、従
来例においては、クリアに要する時間が長くなり、画像
読取り動作のスループツトが低下する問題があつた。

【０００４】本発明は、上述の問題を解決するためのも
ので、メモリのクリアに要する時間を短縮することを目
的とする。

【０００５】

【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。本発明に
かかる画像処理装置は、入力される画像データの四つの
色成分データを面順次に記憶するメモリと、前記メモリ
に第一のメモリ制御信号を供給し、第二および第三のメ
モリ制御信号を出力するメモリ制御器と、前記第二のメ
モリ制御信号に基づき、八つのフェーズにそれぞれ対応
する複数のフェーズ信号を生成するデコーダと、前記四
つの色成分データの書込タイミング、および、各色成分
データの読出タイミングそれぞれを示すタイミング信号
と、各フェーズ信号との論理演算結果に従い、前記メモ
リへの前記第三のメモリ制御信号の供給を制御する論理
ゲートと、前記各フェーズ信号と論理演算すべきタイミ
ング信号を選択的に前記論理ゲートへ供給することで、
前記八つのフェーズのうちの二つのフェーズを利用して
前記メモリに前記四つの色成分データを書き込み、七つ
のフェーズを利用して前記メモリから前記四つの色成分
データを順次読み出し、さらに、前記八つのフェーズす
べてを利用して前記メモリに消去データを書き込んで前
記メモリに記憶された画像データを消去する制御手段と
を有することを特徴とする。また、本発明にかかる制御
方法は、入力される画像データの四つの色成分データを
面順次に記憶するメモリ、第一のメモリ制御信号を前記
メモリに供給し、第二および第三のメモリ制御信号を出
力するメモリ制御器、前記第二のメモリ制御信号に基づ
き、八つのフェーズにそれぞれ対応するフェーズ信号を
生成するデコーダ、並びに、前記四つの色成分データの
書込タイミング、および、各色成分データの読出タイミ
ングそれぞれを示すタイミング信号と、前記フェーズ信
号との論理演算の結果に従い、前記メモリへの前記第三
のメモリ制御信号の供給を制御する論理ゲートを有する
画像処理装置の制御方法であって、各フェーズ信号と論
理演算すべきタイミング信号を選択的に前記論理ゲート
に供給することで、前記八つのフェーズのうちの二つの
フェーズを利用して前記メモリに前記四つの色成分デー
タを書き込み、七つのフェーズを利用して前記メモリか
ら前記四つの色成分データを順次読み出し、さらに、前
記八つのフェーズすべてを利用して前記メモリに消去デ
ータを書き込んで前記メモリに記憶された画像データを
消去することを特徴とする。

【０００６】

【実施例】以下、本発明に係る一実施例のデイジタルカ
ラー複写機を図面を参照して詳細に説明する。図１は本
実施例のデイジタルカラー複写機の構成例を示す概観図
である。図１において、１０１はリーダ部、１０２はイ
メージスキヤナ部、１０３はプリンタ部である。

【０００７】プリンタ部１０３において、３０１はポリ
ゴンスキヤナで、ビデオ処理部１６３から出力されたレ
ーザビームを走査して、後述の画像形成部３０２〜３０
５の感光ドラムの所定位置を感光させる。３０２はＭ画
像形成部、３０３はＣ画像形成部、３０４はＹ画像形成
部、３０５はＫ画像形成部で、それぞれ対応する色の画
像を形成する。画像形成部３０２〜３０５の構成は略同
一なので、以下にＭ画像形成部３０２の詳細を説明し
て、他の画像形成部の説明は省略する。

【０００８】Ｍ画像形成部３０２において、３１８は感
光ドラムで、ポリゴンスキヤナ３０１からのレーザビー
ムによつて、その表面に潜像が形成される。３１５は１
次帯電器で、感光ドラム３１８の表面を所定の電位に帯
電させ、潜像形成の準備を施す。３１３は現像器で、感
光ドラム３１８上の潜像を現像して、トナー画像を形成
する。なお、現像器３１３には、現像バイアスを印加し
て現像の行うスリーブ３１４が含まれている。

【０００９】３１９は転写帯電器で、転写ベルト３０６
の背面から放電を行い、感光ドラム３１８上のトナー画
像を、転写ベルト３０６上の記録紙などへ転写する。転
写後の感光ドラム３１８は、クリーナ３１７でその表面
を清掃され、補助帯電器３１６で除電され、さらに、前
露光ランプ３３０で残留電荷が消去されて、再び、１次
帯電器３１５によつて良好な帯電を得られるようにす
る。

【００１０】次に、記録紙などの上へ画像を形成する手
順を説明する。３０８は給紙部で、カセツト３０９，３
１０に収納された記録紙などを、転写ベルト３０６へ供
給する。給紙部３０８から供給された記録紙は、吸着帯
電器３１１によつて帯電させられる。３１２は転写ベル
トローラで、転写ベルト３０６を回転させ、かつ、吸着
帯電器３１１と対になつて、記録紙などを吸着帯電させ
る。

【００１１】３２９は紙先端センサで、転写ベルト３０
６上の記録紙などの先端を検知する。紙先端センサ３２
９の検出信号は、プリンタ部１０３からリーダ部１０１
へ送られ、リーダ部１０１で副走査同期信号として用い
られる。この後、記録紙などは、転写ベルト３０６によ
つて搬送されて、画像形成部３０２〜３０５で、ＭＣＹ
Ｋの順にトナー画像を形成される。

【００１２】Ｋ画像形成部３０５を抜けた記録紙など
は、転写ベルト３０６からの分離を容易にするため、除
電帯電器３２４で除電された後、転写ベルト３０６から
分離される。３２５は剥離帯電器で、記録紙などが転写
ベルト３０６から分離する際の剥離放電による画像乱れ
を防止する。

【００１３】分離された記録紙などは、トナーの吸着力
を補つて画像乱れを防止するために、定着前帯電器３２
６，３２７で帯電された後、定着器３０７でトナー画像
を熱定着する。他方、記録紙などが分離された転写ベル
ト３０６は、転写ベルト除電帯電器３２２，３２３で除
電されて、静電的に初期化され、さらに、ベルトクリー
ナ３２８で汚れが除去されて、再び記録紙などを吸着す
る準備が施される。

【００１４】図２はリーダ部１０１の構成例を示すブロ
ツク図である。図２において、１５１はＣＣＤで、ＲＧ
Ｂ３色の光学フイルタを備え、読取つた原稿のＲＧＢ画
像信号を出力する。１５２はＡ／Ｄ＆Ｓ／Ｈで、ＣＣＤ
１５１から入力されたアナログＲＧＢ画像信号を、例え
ば各８ビツトのデイジタルＲＧＢ画像データへ変換す
る。

【００１５】１５３はシエーデイング部で、Ａ／Ｄ＆Ｓ
／Ｈ１５２から入力されたＲＧＢ画像データに、シエー
デイング補正を施す。１５４は入力マスキング部で、シ
エーデイング部１５３から入力されたＲＧＢ画像データ
に、マスキング補正を施す。１５５は変倍処理部で、入
力マスキング部１５５から入力されたＲＧＢ画像データ
に、変倍モードが設定されている場合は変倍処理を施
す。

【００１６】１５６は対数変換部で、変倍処理部１５５
から入力された画像の輝度を表すＲＧＢ画像データを、
画像の濃度を表す例えば各８ビツトのＭＣＹ画像データ
へ変換する。１５７は圧伸部で、その詳細は後述する
が、対数変換部１５６から入力されたＭＣＹ画像データ
を圧縮して記憶したり、記憶した圧縮データを伸張した
ＭＣＹ画像データを出力したりする。

【００１７】１６０はマスキング・ＵＣＲ部で、圧伸部
１５７から入力されたＭＣＹ画像データに、マスキング
処理およびＵＣＲ処理を施して、例えば各８ビツトのＭ
ＣＹＫ画像データを出力する。１６１はγ補正部で、マ
スキング・ＵＣＲ部１６０から入力されたＭＣＹＫ画像
データに、γ補正を施す。

【００１８】１６２はエツジ強調部で、γ補正部１６１
から入力されたＭＣＹＫ画像データに、エツジ強調処理
を施す。１６３はビデオ処理部で、エツジ強調部１６２
から入力されたＭＣＹＫ画像データに応じて、例えば、
レーザビームを変調して出力する。次に、圧伸部１５７
について説明する。

【００１９】２０１はエンコーダ部で、対数変換部１５
６から入力されたＭＣＹ画像データを圧縮する。例え
ば、図３に示す画像データの模式図の１升は１画素に相
当し、該画素は例えばＭＣＹ３色それぞれ８ビツトのデ
ータで構成される。エンコーダ部２０１は、図３に示す
画素を、それぞれ４×４画素の合計１６画素のブロツク
にして、該ブロツクをＬ^*ａ^*ｂ^*信号に変換すること
で、該ブロツクの例えば３８４ビツト（１６画素×３色
×８ビツト）のデータを、例えば１／１２の固定長に圧
縮して、例えば３２ビツトのデータに変換する。なお、
エンコーダ部２０１は、例えば、ベクトル量子化や直交
変換符号化によつて、上記のデータ圧縮を行う。

【００２０】２０２はメモリ部で、エンコーダ部２０１
から出力された圧縮データを記憶する。２０３はデコー
ダ部で、メモリ部１５８から読込んだ圧縮データを伸張
して、ＭＣＹ画像データを復元する。このように、本実
施例において、画像データの圧縮，記憶，伸張のステツ
プが必要なのは、図１に示したように、ＭＣＹＫそれぞ
れの画像形成部３０２〜３０５の位置が相互にずれてい
るためで、ある時点において、各画像形成部が必要とす
る画像データの画面上の位置が互いに異なるため、その
時間的なずれを補償するための遅延手段として、メモリ
部２０２を用いる。また、本実施例においては、画像デ
ータを圧縮してメモリ部２０２へ記憶することで、メモ
リ部２０２のメモリ容量を小さく抑えている。

【００２１】次に、メモリ部２０２について説明する。
図４はメモリ部２０２の詳細な構成例を示すブロツク図
である。図４において、１８２はＸ方向カウンタ、信号
ＲＯＴ1の状態に応じて、クロツク端子に入力された画
素クロツクＶＣＫをアツプダウンカウントして、例えば
１１ビツトのカウント値を出力する。

【００２２】１８３はＹ方向カウンタで、信号ＲＯＴ2
の状態に応じて、クロツク端子に入力された主走査同期
信号Ｈｓｙｎｃをアツプダウンカウントして、例えば１
１ビツトのカウント値を出力する。１８４はセレクタａ
で、選択端子Ｓに入力された信号ＲＯＴ0の状態に応じ
て、端子Ａに入力されたＸ方向カウンタ１８２のカウン
ト値と、端子Ｂに入力されたＹ方向カウンタ１８３のカ
ウント値との何れか一方を選択して出力する。

【００２３】１８５はセレクタｂで、選択端子Ｓに入力
された信号ＲＯＴ0の状態に応じて、端子Ａに入力され
たＹ方向カウンタ１８３のカウント値と、端子Ｂに入力
されたＸ方向カウンタ１８２のカウント値との何れか一
方を選択して出力する。１８６は座標−アドレス変換器
で、セレクタａ１８４から端子Ｘへ入力されたカウント
値と、セレクタｂ１８５から端子Ｙへ入力されたカウン
ト値とに対応する例えば１０ビツトのアドレス値を出力
する。

【００２４】１９０はメモリで、例えばＤＲＡＭなどで
構成され、端子ＡＤへ座標−アドレス変換器１８６から
アドレス値が入力される。１８７はメモリ制御器で、信
号ＣＡＳ，ＷＥなどのメモリ制御信号を出力し、該制御
信号は、メモリ１９０の対応する制御端子へそれぞれ入
力される。また、メモリ制御器１８７は、信号ＹＰＨＳ
1，ＹＰＨＳ0，ＸＰＨＳ1，ＲＡＳ0などの制御信号を出
力する。なお、メモリ制御器１８７から出力される制御
信号は、すべてローアクテイブである。

【００２５】１８９はマツピング制御器で、その詳細は
後述するが、メモリ制御器１８７から制御信号ＹＰＨＳ
1，ＹＰＨＳ0，ＸＰＨＳ1，ＲＡＳ0などが入力されて、
該制御信号に応じて制御信号ＲＡＳをの制御信号を出力
する。なお、制御信号ＲＡＳは、ローアクテイブであ
る。すなわち、メモリ制御部１７４からメモリ１９０へ
アドレス値を与える際に、信号ＲＯＴ2，ＲＯＴ1，ＲＯ
Ｔ0の、例えば３ビツトの信号を制御することによつ
て、図５に一例を示すような例えば８種類の画像処理を
行うことができる。

【００２６】次に、マツピング制御器１８９について説
明する。本実施例のような構成のプリンタにおいては、
図６に一例を示すように、各色の画像データの読出制御
信号ＭＰＥ，ＣＰＥ，ＹＰＥ，ＫＰＥは、それぞれ重な
つてもいいように制御される必要がある。なお、読出制
御信号ＭＰＥ，ＣＰＥ，ＹＰＥ，ＫＰＥは、すべてロー
アクテイブである。

【００２７】また、本実施例において、画像データの書
込制御信号ＷＰＥについても、各読出制御信号と重なつ
てもいいような構成になつているので、画像データを書
込むそばから、すぐに読出しを開始することができ、画
像読取り全体のスループツトを上げることができる。以
上の制御信号の制御を実現するのが、マツピング制御器
１８９である。

【００２８】図７はマツピング制御器１８９の詳細な構
成例を示すブロツク図である。図７において、１９１は
デコーダで、メモリ制御器１８７から入力された制御信
号ＹＰＨＳ1，ＹＰＨＳ0，ＸＰＨＳ1に応じて、例えば
８つのフエーズに対応する信号Ａ〜Ｈを出力する。１９
２はセレクタａで、端子Ｓに入力された例えば３ビツト
の制御信号Ｓａに応じて、端子Ａ〜Ｅにそれぞれ入力さ
れた制御信号ＷＰＥ，ＭＰＥ，ＣＰＥ，ＹＰＥ，ＫＰＥ
の何れか１つを選択して出力する。なお、マツピング制
御器１８９には、セレクタａ１９２の他に、例えば７つ
のセレクタｂ〜ｈがあるが、その動作はセレクタａ１８
９と略同様であり、その詳細説明を省略する。

【００２９】１９３は論理ゲート群で、デコーダ１９１
からの各出力と、対応するセレクタａ〜ｈからの出力と
を論理和した後、すべての論理和結果を論理積する。１
９４はＯＲゲートで、メモリ制御器１８７から入力され
た制御信号ＲＡＳ0と、論理ゲート群１９３の出力とを
論理和して、制御信号ＲＡＳを出力する。なお、制御信
号ＲＡＳは、ローアクテイブであり、メモリ１９０の端
子ＲＡＳへ入力される。

【００３０】次に、メモリ１９０の高速クリアについて
説明する。本実施例は、メモリ１９０を高速にクリアす
る場合、画像データとしてすべて白が書込まれるよう
に、メモリ制御器１８７を設定して、例えば８つのフエ
ーズすべてに制御信号ＷＰＥをマツピングし、通常のメ
モリ書込み時に比べて、例えば８倍の量のデータを一度
に書込むように設定する。従つて、本実施例において、
メモリ１９０のクリアに要する時間は、従来の例えば１
／８に短縮される。

【００３１】以上説明したように、本実施例によれば、
データの読み書きを略同時に行うことが可能なように構
成されたメモリ部２０２によつて、通常は読出しタイミ
ングなるようなフエーズに、書込み制御信号ＷＰＥをマ
ツピングすることによつて、メモリ１９０をクリアする
ので、従来の複写機などに比べて短時間に画像メモリを
クリアすることができる。

【００３２】

【第２実施例】以下、本発明に係る第２実施例のデイジ
タルカラー複写機について説明する。なお、第２実施例
において、第１実施例と略同様の構成については、同一
符号を付し、その詳細説明を省略する。さて、第２実施
例においては、まず電源投入直後に画像メモリの全消去
を行う。また、本実施例は、原稿検知部（不図示）をも
ち、画像読取りに先立つて、原稿サイズや位置などの測
定を行い、この際に、測定された値は次回の原稿検知直
後まで保持される。

【００３３】本実施例は、原稿検知を終了すると、今回
の画像のサイズや位置と、前回読込んだ画像のサイズや
位置とを比較して、前回読込んでメモリ１９０に記憶さ
れた前回の画像を、今回の画像が完全に覆い隠すと判断
した場合は、そのまま原稿読取り動作に入り、そうでな
い場合は、メモリ１９０全体に対して、第１実施例で述
べた高速クリア動作を行つた後に、原稿読取り動作に移
る。

【００３４】また、本実施例は、今回の画像が前回の画
像を完全に覆い隠さない場合であつても、例えば、変倍
処理部１５５などによつて設定されたメモリ１９０から
読出される範囲が、今回の画像によつて完全に覆い尽く
されると判断した場合は、メモリ１９０のクリア動作を
行わずに、原稿読取り動作に移る。以上説明したよう
に、本実施例によれば、第１実施例と同様の効果がある
ほか、さらに、読込む画像データが、前回読取つた画像
データの全てを覆い隠す場合や、メモリ１９０から読出
される範囲を完全に覆い尽くす場合は、メモリ１９０の
クリア動作を実行しないので、従来の複写機などにおい
て、画像メモリのクリアに要していた時間を短縮するこ
とがでる。

【００３５】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。また、本発明は、システムあるいは装置
にプログラムを供給することによつて達成される場合に
も適用できることはいうまでもない。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
メモリのクリアに要する時間を短縮することができる。
その結果、例えば、メモリをクリアしてから原稿画像を
読み取る画像処理装置において、画像の読み取りが開始
されるまでの時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例のデイジタルカラー複写
機の構成例を示す概観図である。

【図２】本実施例のリーダ部の構成例を示すブロツク図
である。

【図３】本実施例の画素ブロツクの一例を示す図であ
る。

【図４】本実施例のメモリ部の詳細な構成例を示すブロ
ツク図である。

【図５】本実施例の画像処理の一例を示す図である。

【図６】本実施例の動作の一例を示すタイミングチヤー
トである。

【図７】本実施例のマツピング制御器の詳細な構成例を
示すブロツク図である。

【符号の説明】

１５１ ＣＣＤ １５２ Ａ／Ｄ＆Ｓ／Ｈ １５３ シエーデイング部 １５４ 入力マスキング部 １５５ 変倍処理部 １５６ 対数変換部 １５７ 圧伸部 １６０ マスキング・ＵＣＲ部 １６１ γ補正部 １６２ エツジ強調部 １６３ ビデオ処理部 ２０１ エンコーダ部 ２０２ メモリ部 ２０３ デコーダ部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力される画像データの四つの色成分デ
   ータを面順次に記憶するメモリ(190)と、 前記メモリに第一のメモリ制御信号(CAS、WE)を供給
   し、第二および第三のメモリ制御信号を出力するメモリ
   制御器(187)と、 前記第二のメモリ制御信号(YPHS1、YPHS0、XPHS1)に基
   づき、八つのフェーズにそれぞれ対応する複数のフェー
   ズ信号(A-H)を生成するデコーダ(191)と、 前記四つの色成分データの書込タイミング、および、各
   色成分データの読出タイミングそれぞれを示すタイミン
   グ信号(WPE、MPE、CPE、YPE、KPE)と、各フェーズ信号
   との論理演算結果に従い、前記メモリへの前記第三のメ
   モリ制御信号(RAS)の供給を制御する論理ゲート(193、1
   94)と、 前記各フェーズ信号と論理演算すべきタイミング信号を
   選択的に前記論理ゲートへ供給することで、前記八つの
   フェーズのうちの二つのフェーズを利用して前記メモリ
   に前記四つの色成分データを書き込み、七つのフェーズ
   を利用して前記メモリから前記四つの色成分データを順
   次読み出し、さらに、前記八つのフェーズすべてを利用
   して前記メモリに消去データを書き込んで前記メモリに
   記憶された画像データを消去する制御手段とを有するこ
   とを特徴とする画像処理装置。
2. 【請求項２】 入力される画像データの四つの色成分デ
   ータを面順次に記憶するメモリ、第一のメモリ制御信号
   を前記メモリに供給し、第二および第三のメモリ制御信
   号を出力するメモリ制御器、前記第二のメモリ制御信号
   に基づき、八つのフェーズにそれぞれ対応するフェーズ
   信号を生成するデコーダ、並びに、前記四つの色成分デ
   ータの書込タイミング、および、各色成分データの読出
   タイミングそれぞれを示すタイミング信号と、前記フェ
   ーズ信号との論理演算の結果に従い、前記メモリへの前
   記第三のメモリ制御信号の供給を制御する論理ゲートを
   有する画像処理装置の制御方法であって、 各フェーズ信号と論理演算すべきタイミング信号を選択
   的に前記論理ゲートに供給することで、前記八つのフェ
   ーズのうちの二つのフェーズを利用して前記メモリに前
   記四つの色成分データを書き込み、七つのフェーズを利
   用して前記メモリから前記四つの色成分データを順次読
   み出し、さらに、前記八つのフェーズすべてを利用して
   前記メモリに消去データを書き込んで前記メモリに記憶
   された画像データを消去することを特徴とする制御方
   法。