JP3379906B2 - Probing card - Google Patents
Probing cardInfo
- Publication number
- JP3379906B2 JP3379906B2 JP15734498A JP15734498A JP3379906B2 JP 3379906 B2 JP3379906 B2 JP 3379906B2 JP 15734498 A JP15734498 A JP 15734498A JP 15734498 A JP15734498 A JP 15734498A JP 3379906 B2 JP3379906 B2 JP 3379906B2
- Authority
- JP
- Japan
- Prior art keywords
- probing
- terminal
- power supply
- support
- probing terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体ウェハに
形成された半導体素子の電気的特性を検査するプロービ
ングカードに関する。
【０００２】
【従来の技術】半導体ウェハに形成された多数の半導体
素子をウェハ状態のまま電気的特性検査を行うプローブ
装置には、プロービングカードが設けられている。この
プロービングカード１は、図４に示すように、半導体素
子に電源電圧を印加するための電源用プロービング端子
２と、半導体素子に検査用信号を入出力するための信号
用プロービング端子及び接地用プロービング端子（いず
れも図示しない）とを備えており、これらプロービング
端子２は絶縁部材からなる支持体４に支持されている。
【０００３】また、支持体４には電気配線を有する配線
基板５が設けられ、各プロービング端子２の基端部は配
線基板５の電気配線に電気的に接続されている。また、
各プロービング端子２の先端は半導体ウェハ６に形成さ
れた半導体素子７の電極パッドに接触して電気的特性検
査を行うようになっている。
【０００４】ところで、前述した電気的特性検査中に電
源用プロービング端子２を含む電源ラインでノイズが発
生し、このノイズが電源用プロービング端子２に接近し
て配置されている信号用プロービング端子に伝播し、信
号用プロービング端子においてノイズを発生させ、これ
が特性検査結果に悪影響を及ぼす。
【０００５】そこで、電源用プロービング端子３とグラ
ンド８との間にノイズ成分を除去するコンデンサ９を取
付けることが知られている。例えば、特開昭５９−２１
５７３７号公報のものは、プローブカードの接地面側に
コンデンサを設け、このコンデンサをプロービング端子
と接続したものである。また、特開平２−２１６４６７
号公報のものは、プロービング端子を支持するベースブ
ロックに切欠部を設け、この切欠部にコンデンサを取付
け、このコンデンサとプロービング端子とを接続したも
のである。
【０００６】また、実願平９−１０５８５号は、配線基
板の下部に導体を設け、この導体と電源用プロービング
端子とをコンデンサを介して接続したものである。さら
に、特願平９−３４４２０４号は、プロービング端子を
支持する支持体に一体的にパスコンデンサを設け、この
パスコンデンサの一端側を配線基板に接続し、他端側を
電源用プロービング端子に接続したものである。
【０００７】これらのものは、いずれも電源用プロービ
ング端子を含む電源ラインで発生するノイズを除去する
ものであり、コンデンサはプロービング端子の先端に近
い部分に接続した方がノイズ除去効果が高いことも知ら
れている。
【０００８】
【発明が解決しようとする課題】しかしながら、最近で
は半導体素子が微細化してその集積度が急激に高まるに
連れてプロービングカードの各プロービング端子間が狭
ピッチ化しているため、電源用プロービング端子にコン
デンサを接続しても、そのコンデンサより先のプロービ
ング端子からノイズが発生するという問題が残る。
【０００９】また、コンデンサをプロービング端子ので
きるだけ先端部に近い部分に接続する工夫がなされてい
るが、前述したように、プロービングカードの各プロー
ビング端子間が狭ピッチ化しているため、コンデンサの
設置スペースを確保すること及び配線スペースを確保す
ることが困難で、コンデンサを電源用プロービング端子
の先端から離れた位置に設置せざるを得ないのが実情で
ある。
【００１０】この発明は、前記事情に着目してなされた
もので、その目的とするところは、チップキャパシタン
スを電源用プロービング端子の先端に最も近い部分に取
付けてノイズの除去効果を高めることができるととも
に、客先の要望に応じて容量の異なるチップキャパシタ
ンスと容易に交換することもできるプロービングカード
を提供することにある。
【００１１】
【課題を解決するための手段】この発明は前述した目的
を達成するために、請求項１は、半導体ウェハに形成さ
れた半導体素子に電源電圧を印加するための電源用プロ
ービング端子と、前記半導体素子の電気的特性を検査す
るための信号用プロービング端子と、前記電源用プロー
ビング端子と前記信号用プロービング端子とを支持する
支持体と、この支持体が固定されかつ前記各プロービン
グ端子の一端が接続された配線を有する配線基板とを備
えたプロービングカードにおいて、前記支持体は、一端が
前記配線基板に接続され、他端先端部で前記各プロービ
ング端子を固定して支持し、このプロービング端子固定
部と前記配線基板との間の前記支持体の外側面に電源用
プロービング端子に対応した凹陥部を設け、この凹陥部
にチップキャパシタンスを埋設し、前記支持体に配置さ
れた前記チップキャパシタンスと前記電源用プロービン
グ端子とを電気的に接続したことを特徴とする。
【００１２】
【００１３】前記構成によれば、チップキャパシタンス
を電源用プロービング端子の先端部に最も近い支持体に
取付けることができるとともに、チップキャパシタンス
と電源用プロービング端子との電気的接続が容易とな
り、プロービング端子の狭ピッチ化に対応できる。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図１及び図２は第１の実施形態
を示し、図１はプロービングカードの一部を示す縦断側
面図で、図２は図１の矢印Ａ方向から見た側面図であ
る。図１及び図２に示すように、セラミックリングから
なる支持体１１には電気配線１２が施された配線基板１
３が固定されている。
【００１５】支持体１１の下面には合成樹脂からなる絶
縁体１４が一体的に固定され、この絶縁体１４には例え
ばタングステン線からなる複数本の電源用プロービング
端子１５及び信号用プロービング端子１６の中間部が斜
めに支持されている。電源用プロービング端子１５及び
信号用プロービング端子１６の基端部は配線基板１３の
電気配線１２に電気的に接続され、先端部は針先が垂直
となるように折曲されている。
【００１６】そして、電源用プロービング端子１５及び
信号用プロービング端子１６の先端は半導体ウェハ１７
に形成された半導体素子１８の電極パッドに接触し、電
源電圧を印加して電気的特性検査を行うようになってい
る。
【００１７】前記支持体１１の外側面における下端部
で、各電源用プロービング端子１５の１本１本に対応す
る部位には矩形状の凹陥部１９が設けられている。そし
て、これら凹陥部１９には電気的ノイズを除去するチッ
プキャパシタンス２０が埋設され、接着剤等で支持体１
１に固定されている。すなわち、チップキャパシタンス
２０は電源用プロービング端子１５の最も先端に近い支
持体１１の下端部に埋設されている。
【００１８】チップキャパシタンス２０の一方の端子２
０ａには銅箔２１が設けられ、この銅箔２１は半田２２
によって電源用プロービング端子１５の先端近傍に電気
的に接続されている。チップキャパシタンス２０の他方
の端子２０ｂには支持体１１の外側面に銅メッキされた
導電膜２３と電気的に接続されており、この導電膜２３
は配線基板１３に設けられた銅箔２４を介してベタグラ
ンド部２５に接続されている。
【００１９】したがって、チップキャパシタンス２０は
リード線等を介することなく、銅箔２１，２４、導電膜
２３及び半田２２によって電源用プロービング端子１５
及びベタグランド部２５と電気的に接続し、配線の簡素
化を図っている。
【００２０】次に、第１の実施形態の作用について説明
する。半導体ウェハ１７に形成された半導体素子１８の
電気的特性検査を行う場合、プロービングカードの電源
用プロービング端子１５及び信号用プロービング端子１
６が半導体素子１８の電極パッドと接触する。そして、
電源用プロービング端子１５を介して電源電圧を各半導
体素子１８に印加した後に、入力信号が信号用プロービ
ング端子１６を介して半導体素子１８へ入力すると、出
力信号は半導体素子１８から信号用プロービング端子１
６に出力される。
【００２１】このとき、電源ラインに電気ノイズが発生
しても、このノイズを電源用プロービング端子１５の先
端部近傍に接続されたチップキャパシタンス２０によっ
て吸収することができ、しかも電源用プロービング端子
１５の最も先端に近い位置のチップキャパシタンス２０
でノイズを吸収するのでノイズ吸収効果が高く、信号用
プロービング端子１６へノイズが伝播するのを防止して
高精度の検査が可能となる。
【００２２】しかも、支持体１１に凹陥部１９を形成
し、この凹陥部１９にチップキャパシタンス２０を埋設
することにより、チップキャパシタンス２０の組み付け
に際して位置決めが簡単であり、高精度に組み付けるこ
とができる。さらに、各電源用プロービング端子１５に
対応して凹陥部１９を設けることにより、客先の要望に
応じて容量の異なるチップキャパシタンス２０を各電源
用プロービング端子１５毎に付け替えることができると
いう効果がある。
【００２３】
【００２４】
【００２５】
【発明の効果】以上説明したように、この発明によれ
ば、チップキャパシタンスを電源用プロービング端子の
先端に最も近い部分に取付けてノイズの除去効果を高
め、高精度の検査が可能となる。しかも、チップキャパ
シタンスを支持体の外側面に設けた凹陥部に埋設するこ
とにより、組み付けに際しての位置決めが容易であり、
組立作業性の向上を図ることができるとともに、客先の
要望に応じて容量の異なるチップキャパシタンスと容易
に交換できるという効果がある。
【００２６】Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probing card for inspecting electrical characteristics of a semiconductor device formed on a semiconductor wafer. 2. Description of the Related Art A probing card is provided in a probe device for performing an electrical characteristic test on a large number of semiconductor elements formed on a semiconductor wafer in a wafer state. As shown in FIG. 4, the probing card 1 has a power supply probing terminal 2 for applying a power supply voltage to a semiconductor device, a signal probing terminal for inputting / outputting a test signal to / from the semiconductor device, and a grounding probing. And terminals (both not shown). The probing terminals 2 are supported by a support 4 made of an insulating member. A wiring board 5 having electric wiring is provided on the support 4, and the base end of each probing terminal 2 is electrically connected to the electric wiring of the wiring board 5. Also,
The tip of each probing terminal 2 comes into contact with an electrode pad of a semiconductor element 7 formed on a semiconductor wafer 6 to perform an electrical characteristic test. By the way, noise is generated in the power supply line including the power supply probing terminal 2 during the above-mentioned electrical characteristic inspection, and this noise propagates to the signal probing terminal arranged close to the power supply probing terminal 2. However, noise is generated at the signal probing terminal, which adversely affects the characteristic inspection result. Therefore, it is known that a capacitor 9 for removing a noise component is provided between the power supply probing terminal 3 and the ground 8. For example, JP-A-59-21
Japanese Patent No. 5737 discloses a configuration in which a capacitor is provided on the ground plane side of a probe card, and this capacitor is connected to a probing terminal. Also, JP-A-2-216467.
In the publication, a notch is provided in a base block supporting a probing terminal, a capacitor is attached to the notch, and the capacitor and the probing terminal are connected. In Japanese Patent Application No. 9-10585, a conductor is provided at the lower portion of a wiring board, and the conductor is connected to a power probing terminal via a capacitor. Further, Japanese Patent Application No. 9-344204 discloses that a pass capacitor is integrally provided on a support for supporting a probing terminal, one end of the pass capacitor is connected to a wiring board, and the other end is connected to a probing terminal for power supply. It was done. All of these devices remove noise generated in a power supply line including a power supply probing terminal, and a capacitor connected to a portion closer to the tip of the probing terminal may have a higher noise removal effect. Are known. However, recently, the pitch between the probing terminals of the probing card has been narrowed as the semiconductor elements have been miniaturized and the degree of integration has been rapidly increased. Even if a capacitor is connected to the terminal, the problem remains that noise is generated from the probing terminal before the capacitor. [0009] In addition, although a contrivance has been made to connect the capacitor to a portion of the probing terminal as close to the tip as possible, as described above, since the pitch between the probing terminals of the probing card is reduced, the installation space for the capacitor is reduced. Therefore, it is difficult to secure a space for wiring and to secure a wiring space, and in fact, a capacitor must be installed at a position away from the tip of the probing terminal for power supply. The present invention has been made in view of the above circumstances, and an object thereof is to improve the noise removing effect by attaching a chip capacitance to a portion closest to the tip of a power supply probing terminal. It is another object of the present invention to provide a probing card that can be easily replaced with a chip capacitance having a different capacity according to a customer's request. In order to achieve the above object, the present invention provides a power supply probing terminal for applying a power supply voltage to a semiconductor element formed on a semiconductor wafer. A signal probing terminal for inspecting electrical characteristics of the semiconductor element, a support for supporting the power supply probing terminal and the signal probing terminal, and a support for which the support is fixed and the probing terminals are fixed. A probing card comprising a wiring board having wiring connected to one end, wherein the support has one end connected to the wiring board, and supports and fixes the respective probing terminals at the other end. A power supply is provided on the outer surface of the support between the terminal fixing portion and the wiring board .
A recess corresponding to the probing terminal is provided.
The embedded chip capacitor, characterized in that connecting the probing terminal wherein the placed the chip capacitance to the support power supply electrically. According to the above configuration, the chip capacitance can be attached to the support closest to the tip of the power supply probing terminal, and the electrical connection between the chip capacitance and the power supply probing terminal is facilitated. It can respond to the narrow pitch of probing terminals. Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 show a first embodiment. FIG. 1 is a longitudinal sectional side view showing a part of a probing card, and FIG. 2 is a side view seen from the direction of arrow A in FIG. As shown in FIGS. 1 and 2, a wiring board 1 provided with an electric wiring 12 is provided on a support 11 made of a ceramic ring.
3 is fixed. An insulator 14 made of synthetic resin is integrally fixed to the lower surface of the support 11, and a plurality of power supply probing terminals 15 and signal probing terminals 16 made of, for example, a tungsten wire are fixed to the insulator 14. The middle part is supported diagonally. The base ends of the power supply probing terminal 15 and the signal probing terminal 16 are electrically connected to the electric wiring 12 of the wiring board 13, and the front end is bent so that the needle tip is vertical. The tips of the power supply probing terminal 15 and the signal probing terminal 16 are connected to the semiconductor wafer 17.
The power supply voltage is applied to an electrode pad of the semiconductor element 18 formed on the substrate to perform an electrical characteristic test. At the lower end of the outer surface of the support 11, a rectangular recess 19 is provided at a position corresponding to each of the power supply probing terminals 15. A chip capacitance 20 for removing electric noise is buried in these recesses 19, and the support 1 is attached with an adhesive or the like.
Fixed to 1. That is, the chip capacitance 20 is buried in the lower end of the support 11 closest to the tip of the power supply probing terminal 15. One terminal 2 of the chip capacitance 20
0a is provided with a copper foil 21, and this copper foil 21
Thus, it is electrically connected to the vicinity of the tip of the power supply probing terminal 15. The other terminal 20 b of the chip capacitance 20 is electrically connected to a conductive film 23 that is plated with copper on the outer surface of the support 11.
Is connected to a beta land portion 25 via a copper foil 24 provided on the wiring board 13. Therefore, the chip capacitance 20 is connected to the power probing terminal 15 by the copper foils 21 and 24, the conductive film 23 and the solder 22 without passing through a lead wire or the like.
In addition, it is electrically connected to the beta land portion 25 to simplify the wiring. Next, the operation of the first embodiment will be described. When an electrical characteristic test of a semiconductor element 18 formed on a semiconductor wafer 17 is performed, a power supply probing terminal 15 and a signal probing terminal 1 of a probing card are used.
6 contacts the electrode pads of the semiconductor element 18. And
After a power supply voltage is applied to each semiconductor element 18 via the power supply probing terminal 15 and an input signal is input to the semiconductor element 18 via the signal probing terminal 16, an output signal is output from the semiconductor element 18 to the signal probing terminal 1.
6 is output. At this time, even if electric noise is generated in the power supply line, this noise can be absorbed by the chip capacitance 20 connected near the front end of the power supply probing terminal 15. Chip capacitance 20 closest to the tip
Therefore, the noise can be effectively absorbed, and the noise can be prevented from propagating to the signal probing terminal 16 to perform a highly accurate inspection. Moreover, by forming the concave portion 19 in the support 11 and burying the chip capacitance 20 in the concave portion 19, the positioning of the chip capacitance 20 at the time of assembling is easy, and the chip capacitance 20 can be assembled with high precision. Further, by providing the recessed portion 19 corresponding to each power supply probing terminal 15, there is an effect that chip capacitances 20 having different capacities can be replaced for each power supply probing terminal 15 according to customer's request. . [0023] [0024] [0025] As has been described in the foregoing, according to the inventions increases the effect of removing noise is attached to the portion nearest the chip capacitance at the tip of the power supply probing terminal, High-precision inspection becomes possible . Moreover, the chip capacity
Be sure to bury the distance in the recess on the outer surface of the support.
By this, positioning at the time of assembly is easy,
As well as improving assembly workability,
Chip capacitance with different capacity on request and easy
There is an effect that can be replaced. [0026]
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示すプロービン
グカードの一部の縦断側面図。
【図２】図１の矢印Ａ方向から見た側面図。
【図３】従来のプロービングカードの縦断側面図。
【符号の説明】
１１…支持体
１３…配線基板
１５…電源用プロービング端子
１６…信号用プロービング端子
１９…凹陥部
２０…チップキャパシタンスBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a longitudinal sectional side view of a part of a probing card according to a first embodiment of the present invention. FIG. 2 is a side view as seen from the direction of arrow A in FIG. 1; FIG. 3 is a vertical side view of a conventional probing card. [Description of Signs] 11 ... Support 13 ... Wiring board 15 ... Probing terminal for power supply 16 ... Probing terminal for signal 19 ... Recess 20 ... Chip capacitance
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−216467（ＪＰ，Ａ) 特開 平９−102521（ＪＰ，Ａ) 特開 平９−218222（ＪＰ，Ａ) 実開 平５−23538（ＪＰ，Ｕ) 登録実用新案3048842（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 1/06 - 1/073 G01R 21/26 H01L 21/66 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-216467 (JP, A) JP-A-9-102521 (JP, A) JP-A-9-218222 (JP, A) 23538 (JP, U) Registered utility model 3048842 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 1/06-1/073 G01R 21/26 H01L 21/66
Claims (1)
電源電圧を印加するための電源用プロービング端子と、 前記半導体素子の電気的特性を検査するための信号用プ
ロービング端子と、 前記電源用プロービング端子と前記信号用プロービング
端子とを支持する支持体と、 この支持体が固定されかつ前記各プロービング端子の一
端が接続された配線を有する配線基板とを備えたプロー
ビングカードにおいて、 前記支持体は、一端が前記配線基板に接続され、他端先端
部で前記各プロービング端子を固定して支持し、このプ
ロービング端子固定部と前記配線基板との間の前記支持
体の外側面に電源用プロービング端子に対応した凹陥部
を設け、この凹陥部にチップキャパシタンスを埋設し、
前記支持体に配置された前記チップキャパシタンスと前
記電源用プロービング端子とを電気的に接続したことを
特徴とするプロービングカード。Claims: 1. A power supply probing terminal for applying a power supply voltage to a semiconductor element formed on a semiconductor wafer, and a signal for inspecting an electrical characteristic of the semiconductor element. Probing comprising: a probing terminal; a support for supporting the power supply probing terminal and the signal probing terminal; and a wiring board to which the support is fixed and a wiring to which one end of each of the probing terminals is connected. in the card, the support has one end connected to said wiring board, said supporting and securing each probing terminal at the other tip portion, said support between said wiring board and the probing terminal fixing portion
Indentations on the outside of the body corresponding to the power probing terminals
And bury the chip capacitance in this recess,
A probing card, wherein the chip capacitance disposed on the support and the probing terminal for power supply are electrically connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15734498A JP3379906B2 (en) | 1998-06-05 | 1998-06-05 | Probing card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15734498A JP3379906B2 (en) | 1998-06-05 | 1998-06-05 | Probing card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11352149A JPH11352149A (en) | 1999-12-24 |
| JP3379906B2 true JP3379906B2 (en) | 2003-02-24 |
Family
ID=15647642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15734498A Expired - Fee Related JP3379906B2 (en) | 1998-06-05 | 1998-06-05 | Probing card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3379906B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4509437B2 (en) * | 2000-09-11 | 2010-07-21 | Ｈｏｙａ株式会社 | Manufacturing method of multilayer wiring board |
| JP5374079B2 (en) | 2008-06-20 | 2013-12-25 | 東京エレクトロン株式会社 | Inspection contact structure |
| JP2010151560A (en) * | 2008-12-25 | 2010-07-08 | Japan Electronic Materials Corp | Probe card |
| US8838408B2 (en) | 2010-11-11 | 2014-09-16 | Optimal Plus Ltd | Misalignment indication decision system and method |
-
1998
- 1998-06-05 JP JP15734498A patent/JP3379906B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11352149A (en) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6138191Y2 (en) | ||
| KR100817083B1 (en) | Probe card | |
| JPS63316449A (en) | Method and apparatus for testing integrated circuit | |
| JP3379906B2 (en) | Probing card | |
| JPH11248748A (en) | Probe card | |
| JP2734412B2 (en) | Semiconductor device socket | |
| JPH10132855A (en) | Probe card for ic inspection | |
| JP3604233B2 (en) | Inspection head | |
| TW200306423A (en) | Probe card and method for manufacturing probe card | |
| JP3099951B2 (en) | Split probe card | |
| JP2847309B2 (en) | Probe device | |
| JP3249865B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| TW200908185A (en) | Electrical test device for testing electrical test pieces | |
| WO2000004394A1 (en) | Socket for device measurement, and method of measuring device | |
| JP3338645B2 (en) | Contactor | |
| JP3048842U (en) | Probing card | |
| JP3116326B2 (en) | Probe card | |
| JP3228785B2 (en) | Measuring method and measuring device for high frequency element | |
| JP2004085260A (en) | Probe pin and contactor | |
| JP2980952B2 (en) | Probe board | |
| JP3063974B1 (en) | IC socket and current probe array | |
| JP3039807B2 (en) | Integrated circuit probe device having capacitor bypass structure | |
| JP3055486B2 (en) | socket | |
| JP3172305B2 (en) | Method for manufacturing semiconductor device | |
| JPS6221008Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141213 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |