JP3374075B2 - 二重化計算機システム - Google Patents
二重化計算機システムInfo
- Publication number
- JP3374075B2 JP3374075B2 JP12910198A JP12910198A JP3374075B2 JP 3374075 B2 JP3374075 B2 JP 3374075B2 JP 12910198 A JP12910198 A JP 12910198A JP 12910198 A JP12910198 A JP 12910198A JP 3374075 B2 JP3374075 B2 JP 3374075B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data output
- output
- duplicated
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、プロセッサ装置と
データ出力装置等を二重化したフォールトトレラント計
算機システムに係わり、一方のデータ出力装置に障害が
発生しても他方のデータ出力装置にてデータ出力処理を
継続することが可能な二重化計算機システムに関する。
データ出力装置等を二重化したフォールトトレラント計
算機システムに係わり、一方のデータ出力装置に障害が
発生しても他方のデータ出力装置にてデータ出力処理を
継続することが可能な二重化計算機システムに関する。
【０００２】
【従来の技術】従来の複数台の処理装置から構成される
マルチコンピュータシステムでは各処理装置毎に独立し
たユーザ・プログラムが動作し、それらの間でソフトウ
ェア制御による同期動作を行い、各処理装置の出力デー
タを比較照合し、システムを構成する１台の処理装置が
故障して誤ったデータを出力しても残りの処理装置から
正しいデータを選択、出力する高信頼のデータ出力装置
を実現するシステムがある。また、例えば特開平１−５
１５４９号公報のように１台の処理装置の内部要素を各
々全て多重化しこれらをハードウェア制御により同一の
クロックに同期して動作させ、要素のいずれかが故障し
たときにはその要素のみを切り離して他の要素でデータ
出力処理を継続するような多重化計算機システムもあ
る。
マルチコンピュータシステムでは各処理装置毎に独立し
たユーザ・プログラムが動作し、それらの間でソフトウ
ェア制御による同期動作を行い、各処理装置の出力デー
タを比較照合し、システムを構成する１台の処理装置が
故障して誤ったデータを出力しても残りの処理装置から
正しいデータを選択、出力する高信頼のデータ出力装置
を実現するシステムがある。また、例えば特開平１−５
１５４９号公報のように１台の処理装置の内部要素を各
々全て多重化しこれらをハードウェア制御により同一の
クロックに同期して動作させ、要素のいずれかが故障し
たときにはその要素のみを切り離して他の要素でデータ
出力処理を継続するような多重化計算機システムもあ
る。
【０００３】
【発明が解決しようとする課題】従来技術に述べた、複
数台の処理装置から構成されるマルチコンピュータシス
テムでは、ユーザ・プログラムレベルのソフトウェア制
御による同期動作のため各処理装置の出力データの比較
照合に数百ｍ秒から数秒の可変の時間を要した。これ
は、各処理装置が各々独立してユーザ・プログラムを実
行しているためである。また、この方式では出力データ
の比較照合の制御をユーザ・プログラムで行う必要があ
る。
数台の処理装置から構成されるマルチコンピュータシス
テムでは、ユーザ・プログラムレベルのソフトウェア制
御による同期動作のため各処理装置の出力データの比較
照合に数百ｍ秒から数秒の可変の時間を要した。これ
は、各処理装置が各々独立してユーザ・プログラムを実
行しているためである。また、この方式では出力データ
の比較照合の制御をユーザ・プログラムで行う必要があ
る。
【０００４】一方、処理装置の内部要素を多重化し、多
重化した要素を全て同一のクロックに同期して動作させ
る多重化計算機システムでは、データ出力装置について
もクロックに同期して動作するため出力データの比較照
合のための時間を必要としないが、クロック同期のため
のハードウェアを付加したデータ出力装置が必要であ
る。本発明は、プロセッサ装置をクロックに同期して動
作させ、データ出力装置を含む入出力装置を制御プログ
ラムにより制御して動作させる二重化計算機システムと
データ選択装置を組み合せることによりユーザ・プログ
ラムによる制御を不要としデータ出力を数十μ秒程度の
一定時間で行い、クロック同期のためのハードウェアを
持たないデータ出力装置を使用する信頼性の高い二重化
計算機システムを提供することを課題とする。
重化した要素を全て同一のクロックに同期して動作させ
る多重化計算機システムでは、データ出力装置について
もクロックに同期して動作するため出力データの比較照
合のための時間を必要としないが、クロック同期のため
のハードウェアを付加したデータ出力装置が必要であ
る。本発明は、プロセッサ装置をクロックに同期して動
作させ、データ出力装置を含む入出力装置を制御プログ
ラムにより制御して動作させる二重化計算機システムと
データ選択装置を組み合せることによりユーザ・プログ
ラムによる制御を不要としデータ出力を数十μ秒程度の
一定時間で行い、クロック同期のためのハードウェアを
持たないデータ出力装置を使用する信頼性の高い二重化
計算機システムを提供することを課題とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、二重化したプロセッサ装置と、二重化し
たデータ出力装置と、この二重化したプロセッサ装置と
二重化したデータ出力装置とを接続するための二重化し
た入出力バスと、この入出力バスを制御する入出力バス
制御装置と、前記二重化したデータ出力装置のデータを
選択するデータ選択装置を具備し、前記二重化したプロ
セッサ装置はクロックに同期して動作し、ハードウェア
によって制御され、前記二重化した入出力バスは前記ク
ロックに非同期に動作しソフトウェアによって制御され
る二重化計算機システムにおいて、ユーザプログラムの
データ出力指示により、制御プログラムが前記二重化し
たデータ出力装置の各々に対して同一データの書き込み
を２回に分けて、１回目と２回目を前記二重化した入出
力バスの別々のバスを経由して行い、正常時においては
前記二重化したデータ出力装置の各々のデータのチェッ
ク結果により、前記データ選択装置はいずれかの系のデ
ータ出力装置のデータを選択して出力し、一方の系の入
出力バスまたはデータ出力装置に障害が発生した障害発
生時には他系の入出力バスまたはデータ出力装置がデー
タ出力を継続することを特徴とする。
め、本発明は、二重化したプロセッサ装置と、二重化し
たデータ出力装置と、この二重化したプロセッサ装置と
二重化したデータ出力装置とを接続するための二重化し
た入出力バスと、この入出力バスを制御する入出力バス
制御装置と、前記二重化したデータ出力装置のデータを
選択するデータ選択装置を具備し、前記二重化したプロ
セッサ装置はクロックに同期して動作し、ハードウェア
によって制御され、前記二重化した入出力バスは前記ク
ロックに非同期に動作しソフトウェアによって制御され
る二重化計算機システムにおいて、ユーザプログラムの
データ出力指示により、制御プログラムが前記二重化し
たデータ出力装置の各々に対して同一データの書き込み
を２回に分けて、１回目と２回目を前記二重化した入出
力バスの別々のバスを経由して行い、正常時においては
前記二重化したデータ出力装置の各々のデータのチェッ
ク結果により、前記データ選択装置はいずれかの系のデ
ータ出力装置のデータを選択して出力し、一方の系の入
出力バスまたはデータ出力装置に障害が発生した障害発
生時には他系の入出力バスまたはデータ出力装置がデー
タ出力を継続することを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明にかかる二重化計算
機システムを添付図面を参照にして詳細に説明する。図
１に、本発明の二重化計算機システムに用いられる二重
化デジタルデータ出力装置の一実施の形態の構成を示す
ブロック図である。
機システムを添付図面を参照にして詳細に説明する。図
１に、本発明の二重化計算機システムに用いられる二重
化デジタルデータ出力装置の一実施の形態の構成を示す
ブロック図である。
【０００７】この二重化デジタルデータ出力装置は同一
クロックに同期して動作するプロセッサ装置（ＣＰＵ）
１００Ａ、１００Ｂと、データ出力装置（ＤＯＡ）３０
０Ａ、３００Ｂと、これらを接続するための入出力バス
２１０Ａ、２１０Ｂと、入出力バス制御装置（ＢＡ）２
００Ａ、２００Ｂ、さらにデータ出力装置３００Ａ、３
００Ｂのデータを選択するデータ選択装置４００Ａ、４
００Ｂを有している。データ選択装置４００Ａ、４００
Ｂはデータ出力装置３００Ａ、３００Ｂの各データを受
信するためのデータ受信部（ＢＵＦ）４１０Ａ、４１０
Ｂ、受信したデータをチェックするデータチェック部
（ＣＨＫ）４２０Ａ、４２０Ｂ、出力するデータを選択
するデータ選択部（ＭＰＸ）４３０Ａ、４３０Ｂから構
成される。
クロックに同期して動作するプロセッサ装置（ＣＰＵ）
１００Ａ、１００Ｂと、データ出力装置（ＤＯＡ）３０
０Ａ、３００Ｂと、これらを接続するための入出力バス
２１０Ａ、２１０Ｂと、入出力バス制御装置（ＢＡ）２
００Ａ、２００Ｂ、さらにデータ出力装置３００Ａ、３
００Ｂのデータを選択するデータ選択装置４００Ａ、４
００Ｂを有している。データ選択装置４００Ａ、４００
Ｂはデータ出力装置３００Ａ、３００Ｂの各データを受
信するためのデータ受信部（ＢＵＦ）４１０Ａ、４１０
Ｂ、受信したデータをチェックするデータチェック部
（ＣＨＫ）４２０Ａ、４２０Ｂ、出力するデータを選択
するデータ選択部（ＭＰＸ）４３０Ａ、４３０Ｂから構
成される。
【０００８】ユーザプログラムのデータ出力指示により
制御プログラムは同一データをデータ出力装置３００Ａ
に対する書き込み（１０）と、データ出力装置３００Ｂ
に対する書き込み（１１）の２回に分けて行う。各デー
タ出力装置に書き込まれたデータはデータ選択装置４０
０Ａ、４００Ｂの両方に同時に分配される。データを受
信したデータ選択装置４００Ａ、４００Ｂはデータ出力
装置３００Ａ及びデータ出力装置３００Ｂのいずれのデ
ータも正しい場合はデータ出力装置３００Ａのデータ
（１２）を選択し出力する。
制御プログラムは同一データをデータ出力装置３００Ａ
に対する書き込み（１０）と、データ出力装置３００Ｂ
に対する書き込み（１１）の２回に分けて行う。各デー
タ出力装置に書き込まれたデータはデータ選択装置４０
０Ａ、４００Ｂの両方に同時に分配される。データを受
信したデータ選択装置４００Ａ、４００Ｂはデータ出力
装置３００Ａ及びデータ出力装置３００Ｂのいずれのデ
ータも正しい場合はデータ出力装置３００Ａのデータ
（１２）を選択し出力する。
【０００９】図２はデータ出力制御におけるユーザ・プ
ログラムと制御プログラムの処理フローチャートを示
す。ここで制御プログラムとはハードウェアに依存した
機械語等で記述され、ハードウェアを直接制御するプロ
グラムを指す。はじめにユーザ・プログラムはデータ出
力の指示を行う（ステップ１０）。これを受けてまず制
御プログラムは他のプログラムによる割り込みを禁止す
る（ステップ２０）。ここで割り込みを禁止するのはデ
ータの出力を一定時間で完了させるためである。
ログラムと制御プログラムの処理フローチャートを示
す。ここで制御プログラムとはハードウェアに依存した
機械語等で記述され、ハードウェアを直接制御するプロ
グラムを指す。はじめにユーザ・プログラムはデータ出
力の指示を行う（ステップ１０）。これを受けてまず制
御プログラムは他のプログラムによる割り込みを禁止す
る（ステップ２０）。ここで割り込みを禁止するのはデ
ータの出力を一定時間で完了させるためである。
【００１０】次にＡ系のデータ出力装置３００Ａにユー
ザ・プログラムより渡されたデータを書き込む（ステッ
プ３０）。さらに同一データをＢ系のデータ出力装置３
００Ｂに書き込む（ステップ４０）。これらが完了した
ならば制御プログラムは他のプログラムによる割り込み
を許可し（ステップ５０）、ユーザ・プログラムにデー
タの書き込み終了を報告する（ステップ６０）。
ザ・プログラムより渡されたデータを書き込む（ステッ
プ３０）。さらに同一データをＢ系のデータ出力装置３
００Ｂに書き込む（ステップ４０）。これらが完了した
ならば制御プログラムは他のプログラムによる割り込み
を許可し（ステップ５０）、ユーザ・プログラムにデー
タの書き込み終了を報告する（ステップ６０）。
【００１１】図３はＡ系のプロセッサ装置１００Ａに障
害が発生した場合の動作例を示したものである。この場
合、プロセッサ装置の出力切替えがハードウェア制御に
よって行われ、入出力バス制御装置２００Ａへの出力は
プロセッサ装置１００Ａからプロセッサ装置１００Ｂに
切り替わる。その結果、制御プログラムによる１回目の
データ書き込みはＢ系のプロセッサ装置１００Ｂから行
われるが、正常時と同様にデータ出力装置３００Ａのデ
ータ（１２）を選択し出力する。ただし、制御プログラ
ムはプロセッサ装置の出力切替えについては関知しな
い。
害が発生した場合の動作例を示したものである。この場
合、プロセッサ装置の出力切替えがハードウェア制御に
よって行われ、入出力バス制御装置２００Ａへの出力は
プロセッサ装置１００Ａからプロセッサ装置１００Ｂに
切り替わる。その結果、制御プログラムによる１回目の
データ書き込みはＢ系のプロセッサ装置１００Ｂから行
われるが、正常時と同様にデータ出力装置３００Ａのデ
ータ（１２）を選択し出力する。ただし、制御プログラ
ムはプロセッサ装置の出力切替えについては関知しな
い。
【００１２】図４は、Ａ系のデータ出力装置３００Ａに
障害が発生した場合の動作例を示したものである。この
場合、データ出力装置３００Ａのデータが送信されない
ため、データ選択装置４００Ａ、４００Ｂにてあらかじ
め設定された一定時間内にデータが来ないことを検出
し、代りにデータ出力装置３００Ｂのデータが選択され
出力される（１３）。
障害が発生した場合の動作例を示したものである。この
場合、データ出力装置３００Ａのデータが送信されない
ため、データ選択装置４００Ａ、４００Ｂにてあらかじ
め設定された一定時間内にデータが来ないことを検出
し、代りにデータ出力装置３００Ｂのデータが選択され
出力される（１３）。
【００１３】図５はデータ選択装置４００Ａのデータ受
信部４１０Ａに障害が発生した場合の動作例を示したも
のである。この場合、データ選択装置４００Ａにおいて
データチェック部４２０Ａがデータのエラーを検出し、
その結果データ選択部４３０Ａはデータ受信部４１０Ｂ
で受信されるデータ出力装置３００Ｂのデータを選択す
る（１３）。
信部４１０Ａに障害が発生した場合の動作例を示したも
のである。この場合、データ選択装置４００Ａにおいて
データチェック部４２０Ａがデータのエラーを検出し、
その結果データ選択部４３０Ａはデータ受信部４１０Ｂ
で受信されるデータ出力装置３００Ｂのデータを選択す
る（１３）。
【００１４】図６はデータ選択装置４００Ａのデータ選
択部４３０Ａに障害が発生した場合の動作例を示したも
のである。この場合、データ選択装置４００Ａにおいて
データ出力装置３００Ａ、データ出力装置３００Ｂのい
ずれのデータも出力されないが、データ選択装置４００
Ｂからはデータ出力装置３００Ａのデータが出力される
（１２）。
択部４３０Ａに障害が発生した場合の動作例を示したも
のである。この場合、データ選択装置４００Ａにおいて
データ出力装置３００Ａ、データ出力装置３００Ｂのい
ずれのデータも出力されないが、データ選択装置４００
Ｂからはデータ出力装置３００Ａのデータが出力される
（１２）。
【００１５】図７に制御プログラムから見たデータ出力
装置３００のアドレス空間の割り当てを示す。Ａ、Ｂ系
のデータ出力装置３００Ａ、３００Ｂにはそれぞれ別の
アドレスが割り当てられ、制御プログラムはそれぞれを
意識し、データの書き込みを行う。
装置３００のアドレス空間の割り当てを示す。Ａ、Ｂ系
のデータ出力装置３００Ａ、３００Ｂにはそれぞれ別の
アドレスが割り当てられ、制御プログラムはそれぞれを
意識し、データの書き込みを行う。
【００１６】図８にデータ出力装置３００の回路構成の
一実施例を示す。データ出力装置３００は入出力バス制
御装置２００から送信されるデータを受信、保持するデ
ータラッチ３０２、データ選択回路４３０に対するデー
タの送信制御を行うデータ送信制御回路３０１により構
成される。データ送信制御回路３０１は入出力バス制御
装置２００からのデータ送信要求信号２１２により、デ
ータ選択回路４３０に対してデータ送信要求信号３１２
を出力する。データラッチ３０２はデータ送信制御回路
３０１からのデータ有効信号３０１１がオンすることに
よりデータ及びそのパリティ信号２１０を保持する。デ
ータ送信要求信号３１２およびデータラッチ３０２の出
力データ３１０は二重化したデータ選択装置４００Ａ、
４００Ｂに対して同一データを分配、出力するために、
それぞれ２つのデータ出力用接続口に分配される。
一実施例を示す。データ出力装置３００は入出力バス制
御装置２００から送信されるデータを受信、保持するデ
ータラッチ３０２、データ選択回路４３０に対するデー
タの送信制御を行うデータ送信制御回路３０１により構
成される。データ送信制御回路３０１は入出力バス制御
装置２００からのデータ送信要求信号２１２により、デ
ータ選択回路４３０に対してデータ送信要求信号３１２
を出力する。データラッチ３０２はデータ送信制御回路
３０１からのデータ有効信号３０１１がオンすることに
よりデータ及びそのパリティ信号２１０を保持する。デ
ータ送信要求信号３１２およびデータラッチ３０２の出
力データ３１０は二重化したデータ選択装置４００Ａ、
４００Ｂに対して同一データを分配、出力するために、
それぞれ２つのデータ出力用接続口に分配される。
【００１７】図９にデータ出力装置３００のデータ送信
制御論理を示す。制御は３つの制御状態により行われ、
まず制御状態００で入出力バス制御装置２００からのデ
ータ送信要求信号がオンすることを待ち、オンしたなら
ば次の制御状態０１に遷移し、データ有効信号３０１１
を送信する。これが完了したならば制御状態１１に遷移
し、データ送信を行い、再び制御状態００に戻り１回の
データ送信が完了する。本論理はプログラマブルロジッ
クアレイ（ＰＬＡ）等により実現可能である。
制御論理を示す。制御は３つの制御状態により行われ、
まず制御状態００で入出力バス制御装置２００からのデ
ータ送信要求信号がオンすることを待ち、オンしたなら
ば次の制御状態０１に遷移し、データ有効信号３０１１
を送信する。これが完了したならば制御状態１１に遷移
し、データ送信を行い、再び制御状態００に戻り１回の
データ送信が完了する。本論理はプログラマブルロジッ
クアレイ（ＰＬＡ）等により実現可能である。
【００１８】図１０にデータ選択装置４００の回路構成
の一実施例を示す。データ選択装置４００はデータを受
信、保持するデータラッチ４１０、４１１、受信したデ
ータをパリティによりチェックするためのパリティチェ
ック回路４２０、４２１、データ送信要求信号を保持す
るフリップフロツプ４８０、４８１、受信したデータを
選択するデータ選択回路４３０、データの受信制御を行
うデータ受信制御回路４４０、タイムアウト監視回路４
５０より構成される。データ受信制御回路４４０はデー
タ出力装置３００Ａ、３００Ｂよりデータ送信要求信号
３１２Ａ、３１２Ｂを受け、それら要求信号をもとに判
定を行い各データ出力装置に対して送信許可信号３１３
Ａ、３１３Ｂを送信し、またデータ選択回路４３０に対
してデータ選択許可信号４４１を送信する。データ選択
回路４３０はデータ４１０１、４１１１のいずれかをエ
ラー信号４７０１、４７１１、データ選択許可信号４４
１により選択して出力する（４３１）。
の一実施例を示す。データ選択装置４００はデータを受
信、保持するデータラッチ４１０、４１１、受信したデ
ータをパリティによりチェックするためのパリティチェ
ック回路４２０、４２１、データ送信要求信号を保持す
るフリップフロツプ４８０、４８１、受信したデータを
選択するデータ選択回路４３０、データの受信制御を行
うデータ受信制御回路４４０、タイムアウト監視回路４
５０より構成される。データ受信制御回路４４０はデー
タ出力装置３００Ａ、３００Ｂよりデータ送信要求信号
３１２Ａ、３１２Ｂを受け、それら要求信号をもとに判
定を行い各データ出力装置に対して送信許可信号３１３
Ａ、３１３Ｂを送信し、またデータ選択回路４３０に対
してデータ選択許可信号４４１を送信する。データ選択
回路４３０はデータ４１０１、４１１１のいずれかをエ
ラー信号４７０１、４７１１、データ選択許可信号４４
１により選択して出力する（４３１）。
【００１９】タイムアウト監視回路４５０はどちらか一
方のデータ出力装置の送信故障によりデッドロックとな
ることを防ぐため、Ａ、Ｂ系の送信要求信号３１２Ａ、
３１２Ｂの到着時間の間隔Ｔ１を監視し、どちらかの系
の送信要求が到着してからもう一方の系の送信要求が到
着するまでに一定時間間隔Ｔ２を超えた場合にはタイム
アウトとし、送信要求タイムアウト信号４４５を出力す
る。データラッチ４１０はデータ出力装置３００より送
信されるデータ送信要求信号３１２がオンすることによ
りデータ及びそのパリティ３１０を保持する。パリティ
チェック回路４２０は同様にデータ送信要求信号３１２
がオンすることによりデータラッチ４１０が保持したデ
ータ４１０１のパリティチェックを行い、パリティが不
整合であった場合はエラー信号４２０１をオンする。デ
ータラッチ４６０はデータ受信制御回路４４０より出力
される出力データ更新信号４４１がオンすることにより
データ選択回路４３０より出力されるデータ４３１を保
持し出力する。
方のデータ出力装置の送信故障によりデッドロックとな
ることを防ぐため、Ａ、Ｂ系の送信要求信号３１２Ａ、
３１２Ｂの到着時間の間隔Ｔ１を監視し、どちらかの系
の送信要求が到着してからもう一方の系の送信要求が到
着するまでに一定時間間隔Ｔ２を超えた場合にはタイム
アウトとし、送信要求タイムアウト信号４４５を出力す
る。データラッチ４１０はデータ出力装置３００より送
信されるデータ送信要求信号３１２がオンすることによ
りデータ及びそのパリティ３１０を保持する。パリティ
チェック回路４２０は同様にデータ送信要求信号３１２
がオンすることによりデータラッチ４１０が保持したデ
ータ４１０１のパリティチェックを行い、パリティが不
整合であった場合はエラー信号４２０１をオンする。デ
ータラッチ４６０はデータ受信制御回路４４０より出力
される出力データ更新信号４４１がオンすることにより
データ選択回路４３０より出力されるデータ４３１を保
持し出力する。
【００２０】図１１にデータ選択回路４３０の出力デー
タ選択論理を示す。Ａ、Ｂ系いずれのデータもパリティ
チェックの結果が正常の場合はＡ系のデータを選択し、
Ａ、Ｂ系いずれかのデータでパリティチェックの結果が
エラーの場合は他の系のデータを選択し、いずれのデー
タもパリティチェックの結果がエラーの場合は出力を抑
止する。本論理はプログラマブルロジックアレイ（ＰＬ
Ａ）等により実現可能である。
タ選択論理を示す。Ａ、Ｂ系いずれのデータもパリティ
チェックの結果が正常の場合はＡ系のデータを選択し、
Ａ、Ｂ系いずれかのデータでパリティチェックの結果が
エラーの場合は他の系のデータを選択し、いずれのデー
タもパリティチェックの結果がエラーの場合は出力を抑
止する。本論理はプログラマブルロジックアレイ（ＰＬ
Ａ）等により実現可能である。
【００２１】図１２にデータ受信制御回路４４０のデー
タ受信制御論理を示す。制御は４つの制御状態により行
われ、まず制御状態００でＡまたはＢ系のデータ送信要
求信号がオンすること（遷移条件Ｔ１）を待ち、オンし
たならば次の制御状態０１に遷移し、ＡとＢ系の両方の
データ送信要求信号がオンするかまたは送信要求タイム
アウト信号がオンすることを待つ。前記条件のいずれか
（遷移条件Ｔ２）が成立すると制御状態１１に遷移し、
出力データ更新信号４４１を出力し、出力データを更新
する。最後に制御状態１０に遷移しデータ受信終了信号
を出力した後、再び制御状態００に戻り、受信動作を完
了する。本論理はプログラマブルロジックアレイ（ＰＬ
Ａ）等により実現可能である。
タ受信制御論理を示す。制御は４つの制御状態により行
われ、まず制御状態００でＡまたはＢ系のデータ送信要
求信号がオンすること（遷移条件Ｔ１）を待ち、オンし
たならば次の制御状態０１に遷移し、ＡとＢ系の両方の
データ送信要求信号がオンするかまたは送信要求タイム
アウト信号がオンすることを待つ。前記条件のいずれか
（遷移条件Ｔ２）が成立すると制御状態１１に遷移し、
出力データ更新信号４４１を出力し、出力データを更新
する。最後に制御状態１０に遷移しデータ受信終了信号
を出力した後、再び制御状態００に戻り、受信動作を完
了する。本論理はプログラマブルロジックアレイ（ＰＬ
Ａ）等により実現可能である。
【００２２】図１３に送信要求のタイムアウトを監視す
る回路の構成を示す。本回路はカウンタ４４０１とＡＮ
Ｄゲート４４０２、ＯＲゲート４４０３、４４０４によ
り構成される。カウンタ４４０１はＥＮＢ端子がオンす
ることにより計数動作を開始し、ＣＬＲ端子がオンする
ことにより計数動作を抑止する。ＥＮＢ端子にはＡ、Ｂ
系の送信要求信号を入力とするＯＲゲート４４０３の出
力が接続され、どちらかの系の送信要求信号がオンする
ことにより計数動作を開始する。また、ＣＬＲ端子には
Ａ、Ｂ系の送信要求信号３１２Ａ、３１２Ｂを入力とす
るＡＮＤゲート４４０２の出力とデータ受信終了信号４
４６を入力とするＯＲゲート４４０４の出力が接続さ
れ、両方の系の送信要求信号がオンすることにより計数
動作を抑止する。Ａ、Ｂ系の送信要求信号３１２Ａ、３
１２Ｂのどちらか一方がオンし、他方がカウンタ４４０
１に予め設定された一定時間経ってもオンしなかった場
合は、送信要求タイムアウト信号４４１をオンし、デー
タ受信制御回路４４０にタイムアウトを通知する。
る回路の構成を示す。本回路はカウンタ４４０１とＡＮ
Ｄゲート４４０２、ＯＲゲート４４０３、４４０４によ
り構成される。カウンタ４４０１はＥＮＢ端子がオンす
ることにより計数動作を開始し、ＣＬＲ端子がオンする
ことにより計数動作を抑止する。ＥＮＢ端子にはＡ、Ｂ
系の送信要求信号を入力とするＯＲゲート４４０３の出
力が接続され、どちらかの系の送信要求信号がオンする
ことにより計数動作を開始する。また、ＣＬＲ端子には
Ａ、Ｂ系の送信要求信号３１２Ａ、３１２Ｂを入力とす
るＡＮＤゲート４４０２の出力とデータ受信終了信号４
４６を入力とするＯＲゲート４４０４の出力が接続さ
れ、両方の系の送信要求信号がオンすることにより計数
動作を抑止する。Ａ、Ｂ系の送信要求信号３１２Ａ、３
１２Ｂのどちらか一方がオンし、他方がカウンタ４４０
１に予め設定された一定時間経ってもオンしなかった場
合は、送信要求タイムアウト信号４４１をオンし、デー
タ受信制御回路４４０にタイムアウトを通知する。
【００２３】図１４に正常時のタイムチャートを示す。
データ出力装置３００Ａからのデータ送信要求信号３１
２Ａがオンし、時間Ｔ１後にデータ出力装置３００Ｂか
らのデータ送信要求信号３１２Ｂがオンする。これを受
けてデータ選択装置４００内のデータ受信制御回路４４
０が両系のデータが揃ったことを検出し、出力データ更
新要求信号４４１をオンし、データラッチ４６０のデー
タを更新する（出力データ４６１）。
データ出力装置３００Ａからのデータ送信要求信号３１
２Ａがオンし、時間Ｔ１後にデータ出力装置３００Ｂか
らのデータ送信要求信号３１２Ｂがオンする。これを受
けてデータ選択装置４００内のデータ受信制御回路４４
０が両系のデータが揃ったことを検出し、出力データ更
新要求信号４４１をオンし、データラッチ４６０のデー
タを更新する（出力データ４６１）。
【００２４】図１５にＢ系のデータ出力装置に障害が発
生し、データ送信要求信号が出力されなかった場合のタ
イムチャートを示す。データ出力装置３００Ａからのデ
ータ送信要求信号３１２Ａがオンし、時間Ｔ１後にデー
タ出力装置３００Ｂからのデータ送信要求信号３１２Ｂ
がオンしなかったため、データ選択装置４００内のカウ
ンタ４４０１が時間Ｔ１の最大値よりも長く設定された
一定時間Ｔ２にてタイムアウトを検出する（送信要求タ
イムアウト信号４４５がオン）。これを受けて、データ
選択装置４００内のデータ選択部４３０はデータ出力装
置３００Ａからのデータを選択し、データ受信制御回路
４４０は出力データ更新要求信号４４１をオンし、デー
タラッチ４６０のデータを更新する（出力データ４６
１）。
生し、データ送信要求信号が出力されなかった場合のタ
イムチャートを示す。データ出力装置３００Ａからのデ
ータ送信要求信号３１２Ａがオンし、時間Ｔ１後にデー
タ出力装置３００Ｂからのデータ送信要求信号３１２Ｂ
がオンしなかったため、データ選択装置４００内のカウ
ンタ４４０１が時間Ｔ１の最大値よりも長く設定された
一定時間Ｔ２にてタイムアウトを検出する（送信要求タ
イムアウト信号４４５がオン）。これを受けて、データ
選択装置４００内のデータ選択部４３０はデータ出力装
置３００Ａからのデータを選択し、データ受信制御回路
４４０は出力データ更新要求信号４４１をオンし、デー
タラッチ４６０のデータを更新する（出力データ４６
１）。
【００２５】
【発明の効果】本発明によれば、ユーザ・プログラムに
よる制御を不要としデータ出力を数十μ秒程度の一定時
間で行い、クロック同期のためのハードウェアを持たな
いデータ出力装置を使用する二重化によって高信頼化さ
れた二重化計算機システムを提供することができる。
よる制御を不要としデータ出力を数十μ秒程度の一定時
間で行い、クロック同期のためのハードウェアを持たな
いデータ出力装置を使用する二重化によって高信頼化さ
れた二重化計算機システムを提供することができる。
【図１】本発明の二重化計算機システムに用いられる二
重化デジタルデータ出力装置の一実施の形態の構成を示
すブロック図である。
重化デジタルデータ出力装置の一実施の形態の構成を示
すブロック図である。
【図２】図１の実施の形態におけるユーザ・プログラム
と制御プログラムのデータ出力処理フローチャートであ
る。
と制御プログラムのデータ出力処理フローチャートであ
る。
【図３】図１の実施の形態でプロセッサ装置に障害が発
生した場合の動作を示す説明図である。
生した場合の動作を示す説明図である。
【図４】図１の実施の形態でデータ出力装置に障害が発
生した場合の動作を示す説明図である。
生した場合の動作を示す説明図である。
【図５】図１の実施の形態でデータ選択装置のデータ受
信部に障害が発生した場合の動作を示す説明図である。
信部に障害が発生した場合の動作を示す説明図である。
【図６】図１の実施の形態でデータ選択装置のデータ選
択部に障害が発生した場合の動作を示す説明図である。
択部に障害が発生した場合の動作を示す説明図である。
【図７】図１の実施の形態での入出力装置のアドレス空
間の割り当てを示す図である。
間の割り当てを示す図である。
【図８】データ出力装置の回路構成の一実施例を示すブ
ロック図である。
ロック図である。
【図９】データ出力装置のデータ送信制御論理を示す説
明図である。
明図である。
【図１０】データ選択装置の回路構成の一実施例を示す
ブロック図である。
ブロック図である。
【図１１】データ選択装置の出力データ選択論理を示す
説明図表である。
説明図表である。
【図１２】データ選択装置のデータ受信制御論理を示す
説明図である。
説明図である。
【図１３】タイムアウト監視回路の回路構成の一実施例
を示すブロック図である。
を示すブロック図である。
【図１４】図１の実施の形態の正常時のタイムチャート
である。
である。
【図１５】図１の実施の形態の障害発生時のタイムチャ
ートである。
ートである。
１００ プロセッサ装置
２００ 入出力バス制御装置
２１０ 入出力バス
３００ データ出力装置
４００ データ選択装置
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−73056（ＪＰ，Ａ)
特開 平１−51549（ＪＰ，Ａ)
特開 平９−128354（ＪＰ，Ａ)
特開 平９−34809（ＪＰ，Ａ)
特開 平９−16426（ＪＰ，Ａ)
特開 平９−190416（ＪＰ，Ａ)
山口伸一朗、他５名，オープンシステ
ム指向フォールトトレラントサーバの開
発，電子情報通信学会技術研究報告，日
本，電子情報通信学会，1996年，ＦＴＳ
−96−57，Ｖｏｌ．96，Ｎｏ．397，ｐ.
73−80
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 11/16 - 11/20
G06F 13/00
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (5)
- 【請求項１】 二重化したプロセッサ装置と、二重化し
たデータ出力装置と、この二重化したプロセッサ装置と
二重化したデータ出力装置とを接続するための二重化し
た入出力バスと、この入出力バスを制御する入出力バス
制御装置と、前記二重化したデータ出力装置のデータを
選択するデータ選択装置を具備し、 前記二重化したプロセッサ装置のそれぞれはクロックに
同期して動作し、制御プログラムによって制御され、前
記二重化した入出力バスはそれぞれ別のアドレス空間に
割り当てられる二重化計算機システムであって、 ユーザプログラムの１回のデータ出力指示により、制御
プログラムが前記二重化したデータ出力装置の各々に対
して同一データの書き込みを２回に分けて、１回目と２
回目を前記二重化した入出力バスの別々のバスを経由し
て行い、正常時においては前記二重化したデータ出力装
置の各々のデータのチェック結果により、前記データ選
択装置はいずれかの系のデータ出力装置のデータを選択
して出力し、一方の系の入出力バスまたはデータ出力装
置に障害が発生した障害発生時には他系の入出力バスま
たはデータ出力装置がデータ出力を継続することを特徴
とする二重化計算機システム。 - 【請求項２】 二重化したプロセッサ装置と、二重化し
たデータ出力装置と、この二重化したプロセッサ装置と
二重化したデータ出力装置とを接続するための二重化し
た入出力バスと、この入出力バスを制御する入出力バス
制御装置と、前記二重化したデータ出力装置のデータを
選択する二重化したデータ選択装置を具備し、 前記二重化したプロセッサ装置はクロックに同期して動
作し、制御プログラムによって制御され、前記二重化し
た入出力バスはそれぞれ別のアドレス空間に割り当てら
れる二重化計算機システムであって、 前記二重化したデータ出力装置の各々に２つのデータ出
力用接続口を設け、この２つのデータ出力用接続口から
前記二重化した各データ選択装置に対して同一データを
分配して出力することにより、 正常時には前記データ選択装置はいずれかの系のデータ
出力装置のデータを選択して出力し、一方の系の入出力
バスまたはデータ出力装置に障害が発生した障害発生時
には他系の入出力バスまたはデータ出力装置がデータ出
力を継続することを特徴とする二重化計算機システム。 - 【請求項３】 前記二重化したデータ出力装置の各々か
ら同一データを前記選択装置に出力することを特徴とす
る請求項１または請求項２に記載の二重化計算機システ
ム。 - 【請求項４】 前記二重化したデータ出力装置に対する
２回のデータの書き込みを制御プログラムにより割込禁
止状態で行う請求項１ないし請求項３のいずれかに記載
の二重化計算機システム。 - 【請求項５】上記選択装置は、制御プログラムによる２
回のデータ書き込みの時間間隔よりも大きい時間間隔に
て二重化したデータ出力装置間の送信データの到着時間
間隔を監視する手段を有し、これによって一方の系から
データが送信されなかった場合においても、他方の系の
正しいデータを選択可能にすることを特徴とする請求項
１ないし請求項４のいずれかに記載の二重化計算機シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12910198A JP3374075B2 (ja) | 1998-05-12 | 1998-05-12 | 二重化計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12910198A JP3374075B2 (ja) | 1998-05-12 | 1998-05-12 | 二重化計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327941A JPH11327941A (ja) | 1999-11-30 |
| JP3374075B2 true JP3374075B2 (ja) | 2003-02-04 |
Family
ID=15001103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12910198A Expired - Fee Related JP3374075B2 (ja) | 1998-05-12 | 1998-05-12 | 二重化計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374075B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6948503B2 (en) | 2002-11-19 | 2005-09-27 | Conmed Corporation | Electrosurgical generator and method for cross-checking output power |
-
1998
- 1998-05-12 JP JP12910198A patent/JP3374075B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 山口伸一朗、他５名，オープンシステム指向フォールトトレラントサーバの開発，電子情報通信学会技術研究報告，日本，電子情報通信学会，１９９６年，ＦＴＳ−９６−５７，Ｖｏｌ．９６，Ｎｏ．３９７，ｐ．７３−８０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11327941A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138247A (en) | Method for switching between multiple system processors | |
| US6209051B1 (en) | Method for switching between multiple system hosts | |
| US6687851B1 (en) | Method and system for upgrading fault-tolerant systems | |
| US5251299A (en) | System for switching between processors in a multiprocessor system | |
| EP0663086B1 (en) | Duplicate control and processing unit for telecommunications equipment | |
| EP0306211A2 (en) | Synchronized twin computer system | |
| EP0306252A2 (en) | Fault tolerant computer system input/output interface | |
| EP1076853B1 (en) | Controlling a bus with multiple system hosts | |
| JPH11232237A (ja) | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JP3374075B2 (ja) | 二重化計算機システム | |
| US5696983A (en) | Decentralized system connected by individual buses and bus connection method | |
| LALA | Advanced information processing system | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JP3266956B2 (ja) | システム記憶装置 | |
| EP0265366A2 (en) | An independent backup mode transfer method and mechanism for digital control computers | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| KR100228306B1 (ko) | 핫-스탠바이 이중화 장치 및 그의 구현 방법 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| JPH0916426A (ja) | ２ポートコンソールを持つフォールトトレラントコンピュータ | |
| JP3260435B2 (ja) | 情報通信システム | |
| JPH0441395Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |