JP3372270B2 - ビデオ表示装置用調整電源 - Google Patents
ビデオ表示装置用調整電源Info
- Publication number
- JP3372270B2 JP3372270B2 JP19778292A JP19778292A JP3372270B2 JP 3372270 B2 JP3372270 B2 JP 3372270B2 JP 19778292 A JP19778292 A JP 19778292A JP 19778292 A JP19778292 A JP 19778292A JP 3372270 B2 JP3372270 B2 JP 3372270B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- current
- circuit
- retrace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高電圧安定化機能を持
つテレビジョン装置用の電源に関するものである。 【０００２】 【発明の背景】テレビジョン受像機あるいはモニタにお
いて、映像管用のアルタ加速電圧即ち高電圧は、典型的
には、水平出力フライバック変成器の高電圧巻線に生成
されるリトレースパルス電圧を整流して取り出される。
このリトレースパルス電圧はフライバック変成器の１次
巻線を介して上記高電圧巻線に結合されている水平偏向
回路出力段によって生成される。水平偏向回路出力段は
水平偏向巻線と、リトレースキャパシタと、ダンパダイ
オード及び水平出力トランジスタを含むトレーススイッ
チとを含んでいる。 【０００３】代表的なテレビジョン受像機回路では、ラ
スタ寸法はアルタ加速電位の平方根に反比例する。高電
圧回路はある量のソースインピーダンスを呈するので、
アルタ端子から引き出される負荷電流を増加させると、
アルタ加速電圧が低下する。ビーム電流の変動によるア
ルタ電圧の変動は、主として、フライバック変成器の高
電圧巻線と１次巻線との間の漏洩インダクタンスによっ
て生じる。アルタ電圧の変動により動作性能が低下する
ことがある。この動作性能の低下は高ビーム電流時のラ
スタサイズの変動、ピーク輝度の低下、集束不足等の不
所望な形で現れる。 【０００４】映像管の内面及び外面のアクアダッグ皮膜
は、リトレース中、フライバック変成器の電流によって
充電され、ビーム電流によって放電されるキャパシタン
スとして作用する。ビーム電流を増加させるには、リト
レース中の充電電流を増加させる必要がある。これによ
って、偏向巻線を含む偏向リトレース回路に対する負荷
が増加し、そのために、リトレース時間幅が増加し、リ
トレース電圧パルス即ちフライバック電圧パルスの振幅
が減少してしまう。その結果、リトレース時間幅がビー
ム電流の関数として変動することによる、Ｓ字形修正の
変動が生じて、動作性能はさらに低下してしまう。 【０００５】非常に大きな映像管、特に、１６：９のア
スペクト比を持つ映像管が導入されるようになると、高
電圧回路及び偏向回路の性能を改善する必要が生じる。
例えば、１６：９アスペクト比の映像管に４：３のアス
ペクト比の画像を表示すると、左右に画像の境界部が見
える。そのような部分をマスクする過走査（オーバスキ
ャン）がなされないので、リトレース電圧の振幅及び／
またはリトレース幅の変動による表示のブリージングあ
るいは偏向の乱れが視聴者の目に見えてしまう。従っ
て、ビーム電流変動に伴う高電圧及びリトレース幅の安
定性を改善することが望ましい。 【０００６】 【発明の概要】この発明の１つの態様によれば、水平ト
レースの後半部中に開始点を持ちリトレース中に終了す
る制御可能な期間内において、フライバック変成器の巻
線に並列にエネルギ蓄積コイルが結合される。トレース
の部分でコイルに蓄積されたエネルギはリトレース中に
フライバック変成器に転送されて、高ビーム電流時にお
ける高電圧を増強する。エネルギの量は安定した高電圧
を得るように制御、即ち調整される。 【０００７】この発明の別の態様によれば、エネルギ蓄
積コイルは、エネルギ転送期間中、リトレース共振回路
に並列接続され、ビーム電流が増加するとそれにともな
って増加してしまう水平リトレース時間も安定させる。 【０００８】この発明のさらに別の態様を実施した調整
電源は偏向巻線を含むリトレース共振回路を含んでい
る。偏向サイクル中に偏向巻線に偏向電流が生成され、
リトレース期間中にフライバック変成器の第１の巻線中
に第１のパルスが生成される。パルス幅変調器が制御信
号に応答して、制御信号に応じて変調されたパルス幅変
調された信号を生成する。リトレース中、スイッチング
構成が第２の巻線中に、変調された信号に応じて変調さ
れた第２のパルスを生成する。これらの第１と第２のパ
ルスは変成器を介して負荷回路に変成器結合されて、負
荷回路に調整された負荷電圧と調整された負荷電流の一
方を発生する。 【０００９】 【実施例の説明】図１は水平偏向回路１００と、この発
明の一態様を具備した、安定化されたアルタ電圧Ｕを発
生する高電圧調整（安定化）回路１０２を示す。図１の
構成は、例えば、三菱Ａ８９ＪＫＡ８１Ｘのような３７
インチカラー映像管（図示せず）と使用できる。説明を
簡素化するために、図１においては、この発明の説明に
直接関係のない左右ラスタ補正、水平直線性補正及び素
子の値は省略されている。 【００１０】水平周波数の駆動信号に応答する偏向回路
１００のスイッチングトランジスタＱ１が水平周波数の
リトレース電圧Ｖ１を発生する。電圧Ｖ１は偏向リトレ
ース回路即ちフライバック共振回路７９中に生成され
る。電圧Ｖ１はフライバック変成器Ｔ１の１次巻線Ｗ１
を介して高電圧巻線Ｗ２に結合され、巻線Ｗ２の各巻線
部分に水平周波数のリトレース即ちフライバック高電圧
ＶＷ２を生じさせる。回路７９は偏向電流ｉｙが生成さ
れる偏向巻線ＬＨを含んでいる。巻線Ｗ２に、この巻線
を複数の巻線部分に分割する形に結合された複数の整流
ダイオードＤＨＶが、映像管（図示せず）の陽極に結合
されるアルタ電圧（負荷電圧）Ｕを発生する。 【００１１】図２ａ〜図２ｅ及び図３ａ〜図３ｆは図１
の回路の説明に供する波形を示す。図１、図２及び図３
において、同じ記号及び参照番号は同様の素子または機
能を示す。図２ａ〜図２ｅにおいて、実線は平均ビーム
電流が０．２ｍＡの場合の波形を示し、点線は平均ビー
ム電流が１．２ｍＡの場合の波形を示す。 【００１２】図２ａと図２ｂの左側に示した波形は、高
電圧調整回路１０２が非可動（ディスエーブル）状態と
された時の回路動作を説明するためのものである。回路
１０２の非可動状態時には、図１のリトレース電圧Ｖ１
が点線で示すように、高ビーム電流時に減少し、リトレ
ース時間は増加する傾向を示す。期間ｔｃはフライバッ
ク変成器Ｔ１の巻線Ｗ２に一体化された高電圧整流ダイ
オードＤＨＶの導通期間を示す。図２ａの左側の波形に
示すように、低ビーム電流時には期間ｔｃは無視しうる
程度に短いが、高ビーム電流では、図１の巻線Ｗ１とＷ
２の間の漏洩インダクタンスのために増加する。その結
果、アルタ電圧Ｕは２８．５ＫＶから２５．９ＫＶへ大
きく低下する。高電圧レベルＵは図２ａの左側の波形に
示す期間ｔｃの中央におけるリトレース電圧にほぼ等し
い。図２ｂの左側の波形の１次電流ｉ１の勾配は、巻線
Ｗ１に結合されている図１の供給電圧Ｂ＋と、巻線Ｗ１
のインダクタンスと、回路７９のリトレース共振周波数
とによって決まる。電圧Ｂ＋は図１に示す巻線Ｗ１の黒
点・を付していない側の端子に結合されている。電圧Ｂ
＋は電圧調整器６６によって供給される。 【００１３】回復されたエネルギを表す電流ｉ１の負の
部分は、電圧Ｂ＋を調整する電圧調整器６６に帰る。電
流ｉ１は高ビーム電流時には１．７Ａのピーク振幅まで
増加する。この電流ｉ１の増加は直流成分が付加された
形で現れ、それによって、電流ｉ１の負の部分が減少す
る。電流ｉ１の負のピークが０に達すると、エネルギが
回復されず、トランジスタＱ１に並列に接続されたダン
パダイオードＤＱ１が導通することができない。直流成
分が大きすぎると、偏向歪みや高電圧の低下を生じる不
適切な動作になってしまう可能性がある。 【００１４】この発明の１つの特徴によれば、高電圧調
整器回路１０２は、制御回路１０３によって制御される
スイッチングトランジスタＱ２のコレクタ−エミッタ電
流路に直列に接続されたエネルギ蓄積コイル即ちインダ
クタＬ１、ダイオードＤ１及び変成器Ｔ１の巻線Ｗ３を
含んでいる。ダイオードＤ１はトレース期間の制御可能
な部分中、導通する。コイルＬ１の両端間に接続された
キャパシタＣ７と抵抗Ｒ２０を含むスナバー回路網が、
リトレース期間中のダイオードＤ１のカットオフ時の過
剰なリンギングを防止する。 【００１５】図２ａ〜図２ｅの右側の波形は高電圧調整
器回路１０２の通常の動作を説明するためのものであ
る。図１の巻線Ｗ３は、整流器Ｄ２、電流制限抵抗Ｒ４
及びフィルタキャパシタＣ２を含むリトレース電圧電源
においても用いられてキャパシタＣ２に供給電圧を得
て、ビデオ出力増幅器（図示せず）を付勢する。 【００１６】高電圧を表す電圧が分圧器に結合されたト
ランジスタＱ３のエミッタに現れる。この分圧器は抵抗
Ｒ１とブリーダ抵抗ＢＬＥＥＤＥＲを含んでいる。制御
回路１０３が図２ｄに示す波形を持った、トランジスタ
Ｑ２のベース駆動電圧Ｖ３を発生する。トランジスタＱ
２に導通を開始させる電圧Ｖ３の前縁ＬＥが、トレース
期間中の期間ｔ１〜ｔ２に、抵抗Ｒ１の両端間の電圧に
従って位相変調される。抵抗Ｒ１の両端間の電圧はアル
タ電圧Ｕが変化すると変化する。図１のトランジスタＱ
２は図２ｄに実線で示すように、期間ｔ２〜ｔ６中に、
低ビーム電流または高アルタ電圧Ｕで導通する。ビーム
電流の増大あるいは電圧Ｕの低下により、電圧Ｖ３の前
縁ＬＥが、１．２ｍＡビーム電流時に対応する点線で示
すように、時間ｔ２から時間ｔ１に向かって進む。トラ
ンジスタＱ２は期間ｔ１〜ｔ６で導通し、巻線Ｗ３の黒
点・を付していない端子の電圧を接地電位にクランプす
る。巻線Ｗ３の黒点・を付した端子に現れる図２ｅの負
のトレース電圧Ｖ２は、接地点からインダクタＬ１、ダ
イオードＤ１、巻線Ｗ３及びトランジスタＱ２を通って
流れる、図２ｃの上向きのランプ（アップランプ）電流
ｉ２を生成する。 【００１７】電流ｉ２はリトレース期間の開始時である
時間ｔ３でピーク振幅に達する。電流ｉ２とコイルＬ１
のインピーダンスは、巻線Ｗ３とＷ１の巻線比に従っ
て、１次巻線に反射される。期間ｔ１〜ｔ３では、図２
ｂの右側に示した電流ｉ１は同図左側に示した電流ｉ１
よりも高い速度で増加するが、これは、コイルＬ１の変
成器結合されたインダクタンスが１次巻線Ｗ１のインダ
クタンスを低下させるためである。また、図２ｃの変成
器結合された電流ｉ２のために、図２ｂの右側の点線で
示した波形から分かるように、電流ｉ１は同図左側にお
ける場合よりも高いピーク値に達する。時間ｔ３におけ
る電流ｉ２のピーク振幅がコイルＬ１の蓄積エネルギを
決定する。変成器結合により、蓄積されたエネルギは、
図２ｂの左側の電流ｉ１と右側の電流ｉ１のピーク振幅
の差によっても表される。 【００１８】変成器Ｔ１、コイルＬ１及び偏向巻線ＬＨ
の各々の磁気エネルギは、リトレース期間の前半部で図
１の回路７９のキャパシタＣＲに流れ込むリトレース電
流として転送され、図２ａの右側に示したリトレース電
圧Ｖ１を生じる。巻線Ｗ３を流れる電流ｉ２は、巻線Ｗ
３の黒点・を付した端子における正のリトレース電圧Ｖ
２のために、下向きのランプ（ダウンランプ）電流とな
る。電流ｉ２は図２ｃの時間ｔ５において０レベルに達
する。次いで、図１のダイオードＤ１はリトレース電圧
Ｖ２によって逆バイアスされ、コイルＬ１を巻線Ｗ３か
ら切り離す。従って、コイルＬ１はダウンランプ電流ｉ
２が流れている間はリトレース回路７９に並列結合とな
る。 【００１９】偏向巻線ＬＨと直列に結合されているトレ
ースキャパシタＣＳの両端間に現れるトレース電圧ＶＣ
Ｓは、電圧Ｂ＋に等しい直流電圧成分を持っている。電
圧ＶＣＳのこの直流電圧成分は回路１０２のトランジス
タＱ２の導通期間の変動には実質的には影響されない。
偏向電流ｉｙは電圧Ｂ＋によって決まる電圧ＶＣＳの直
流電圧成分に従って調整される。電圧Ｂ＋は高電圧調整
回路１０２の動作とは独立して調整される。 【００２０】この発明の１つの特徴によれば、回路１０
２を含む負帰還ループが、偏向電流ｉｙに大きな影響を
与えることなく負荷電圧であるアルタ電圧（高電圧）Ｕ
を調整する。従って、ビーム電流負荷の変動による電流
ｉ２のピーク振幅の変化が、電圧Ｂ＋によって別個に調
整される電流ｉｙに影響を与えることはない。 【００２１】この発明の別の特徴によれば、図２ｃの電
流ｉ２が流れる期間ｔ３〜ｔ５にリトレース周波数が増
加して、負荷電流すなわちビーム電流ｉ BEAM の変動によ
って生じるリトレース時間の変調を補償する。従って、
図２ａの右側の電圧Ｖ１が、実線と点線の間の差によっ
て示されているように、低ビーム電流時よりも高ビーム
電流時のほうが速く増加する。図１のコイルＬ１から転
送されたこの付加的なエネルギによって、低ビーム電流
時よりも高ビーム電流時に、電圧Ｖ１のピーク振幅が高
くなる。その結果、高電圧Ｕの低下は高ビーム電流時の
ほうが小さくなり、リトレース時間は一定に維持される
という利点がある。 【００２２】高ビーム電流時には、高電圧Ｕのレベル
は、図２ａに点線で示すように、図１の整流ダイオード
ＤＨＶが導通する期間ｔｃに生じるパルス電圧Ｖ１の平
均値にほぼ等しい。期間ｔｃにおける電圧Ｖ１の平均値
は、低ビーム電流時の電圧Ｖ１のピーク値にほぼ等し
い。図２ａの右側の波形図に示す高ビーム電流時及び低
ビーム電流時の電圧Ｕの差は、図２ａの左側に示す状態
に比して遙に小さいという利点がある。 【００２３】回路１０３はトランジスタＱ２を制御する
パルス幅変調された電圧Ｖ３を生成する。回路１０３に
おいて、ブリーダ抵抗ＢＬＥＥＤＥＲの低電圧端はフィ
ルタキャパシタＣ１に結合されており、また、抵抗Ｒ１
を介してトランジスタＱ３のエミッタに結合されてい
る。抵抗Ｒ７、ダイオードＤ４、ツエナーダイオードＤ
５及び抵抗Ｒ８を含むバイアス回路網がトランジスタＱ
３の安定した基準ベース電圧とトランジスタＱ４のエミ
ッタ電圧とを提供する。 【００２４】抵抗Ｒ１を流れるブリーダ電流は、抵抗Ｒ
２、Ｒ３、Ｒ５及び変成器Ｔ１のフライバック変成器の
巻線（図示せず）からなる直列接続体を通して接地点に
流れる大きい電流部分と、トランジスタＱ３とビーム電
流サンプリング負荷抵抗Ｒ６を流れるもう一方の小さい
部分とに分割される。抵抗Ｒ２、Ｒ３及びＲ５の電流路
中のフライバック巻線が端子１０３ａに２５０Ｖｐｐの
負向きのリトレースパルスを生成する。直流に関して
は、端子１０３ａの電圧は接地電位を表す。端子１０３
ａにおけるリトレースパルスは、抵抗Ｒ５及びキャパシ
タＣ３を含む積分回路網によって積分されて、鋸歯状波
電圧Ｖ４が生成される。 【００２５】前述したように、ブリーダ電流の他方の小
さい方の部分はトランジスタＱ３とビーム電流サンプリ
ング負荷抵抗Ｒ６とを通って流れる。抵抗Ｒ６の両端間
に現れる高電圧を表す電圧Ｖ５はキャパシタＣ４によっ
て濾波される。一方、抵抗Ｒ５の両端間の電圧Ｖ４は、
トランジスタＱ３のエミッタが一定した直流電位にある
ので、高電圧の変動によって変調されることはない。電
圧Ｖ５は、図３ｂに示すように、アルタ電圧の変動とと
もに変動する。抵抗Ｒ２、Ｒ３及びＲ５を流れる電流は
電圧Ｖ５の直流レベルを低下させるので、抵抗Ｒ６とし
て高い値の抵抗を用いることが可能となる。 【００２６】電圧Ｖ４は電圧比較器Ｕ１Ａによって電圧
Ｖ５と比較され、図３ｆに示す期間ｔ１〜ｔ２で電圧Ｖ
９の後縁を変調する。図１の比較器Ｕ１ＢとＵ１Ｃは、
リトレース期間中、その出力電圧Ｖ８とＶ９を抑えるよ
うに、リトレースパルス電圧Ｖ６によって駆動される。
比較器Ｕ１Ｄは図１の抵抗Ｒ１０とキャパシタＣ５のＲ
−Ｃ回路網によって生成される図３ｄの鋸歯状電圧Ｖ７
によって駆動される。出力電圧Ｖ８は、トランジスタＱ
２がトレース期間の前半部においてターンオンされるこ
とを防止する。電圧Ｖ８とＶ９は抵抗Ｒ１６とＲ１５と
を介して加算され、トランジスタＱ５のベースを駆動す
る。トランジスタＱ５はそのコレクタに電圧Ｖ３を生成
し、この電圧Ｖ３は同じくトランジスタＱ２のベースに
も現れる。高電圧Ｕは、電圧Ｖ４とＶ５の直流レベルを
差動的に変化させる可変抵抗Ｒ３によって調整される。 【００２７】トランジスタＱ４は回路１０３とトランジ
スタＱ２を非可動状態とすることによって（ディスエー
ブルすることによって）保護を与える。ブリーダ電流が
その公称値のほぼ７０％より低下すると、トランジスタ
Ｑ３が非可動状態（ディスエーブル）とされ、即ち非導
通となり、トランジスタＱ４が導通する。抵抗Ｒ７、ダ
イオードＤ４及びトランジスタＱ４を流れる電流がキャ
パシタＣ４を電圧Ｖ４より高い電圧に充電して、トレー
ス期間中、電圧Ｖ８とＶ９の和を正にする。その結果、
トランジスタＱ２はトレース期間中は導通することがで
きず、電流ｉ２は０となる。このような、故障状態はブ
リーダ抵抗に欠陥がある場合や、断線が生じた場合に起
きる。この保護動作により、高電圧Ｕがその公称値の少
なくとも７０％に等しくなるまでは電圧調整器が非可動
状態とされているので、ソフトな起動動作が行われる。 【００２８】図４はこの発明の別の態様を実施した高電
圧調整器１０２’を示す。図１と図４において同様の記
号及び参照番号（但し、図４においてはダッシュ（’）
を付して示す）は同様の素子または機能を表す。 【００２９】図４の直列接続されたダイオードＤ１’、
インダクタＬ１’及びトランジスタＱ２’は、負方向リ
トレースパルスを供給する巻線Ｗ３’に結合されてい
る。巻線Ｗ３’はトレース整流器Ｄ２’に対する電圧源
としても用いられており、例えば、垂直偏向増幅器（図
示せず）に必要な２８Ｖの供給電圧をキャパシタＣ２’
に生成する。 【００３０】高電圧調整器回路１０２’の動作は図１に
示し説明した回路１０２と同様である。図１の回路につ
いて示した図２ａ〜図２ｅの波形は図４の回路にも適用
できる。但し、図４に示すように、図２ｅの波形は反転
される。 【００３１】図４の制御回路１０３’と図１の制御回路
１０３の違いは、図４の制御回路１０３’が、図１に示
すようなアルタ電圧Ｕによって直接制御される代わり
に、巻線Ｗ２’を流れる高電圧充電電流のサンプルによ
って直接制御される点である。図４の巻線Ｗ２’を流れ
る充電電流は図４の抵抗Ｒ２１でサンプルされる。キャ
パシタＣ８が濾波を行う。抵抗Ｒ２１を流れる充電電流
は高電圧Ｕ’に反比例する。従って、図４の構成は開ル
ープ（オープンループ）構成で適正に動作することがで
きる。この図４の回路はブリーダ抵抗を含んでいない高
電圧回路に使用することができる。 【００３２】図５に示すこの発明の別の態様を具備した
調整回路１０２”はアルタ電圧調整を行い、図１の回路
について説明したと同様の動作をする。図５の回路に
は、左右（Ｅ−Ｗ）ラスタ歪み補正機能を有する水平偏
向回路２００が含まれている。なお、図１と図５におい
て、同じ記号及び参照番号（但し、図５では符号（”）
を付して示す）は同じ素子または機能を表す。 【００３３】図５の左右スイッチングトランジスタＱ１
１は、リトレース期間の第１の部分において導通して、
偏向共振回路７９”に制御可能な量のエネルギを供給
し、左右振幅変調された偏向電流を生成させる。水平リ
トレースはトランジスタＱ１”がターンオフすると始ま
る。水平トレース期間の開始の時点から水平リトレース
の第１の部分中の制御可能な点まで、トランジスタＱ１
１は導通状態に維持される。リトレース期間のこの第１
の部分はトランジスタＱ１”が非導通状態になる時点か
ら始まる。この第１の部分の長さは垂直周波数で変化し
て左右ラスタ歪み補正を行う。リトレースの第１の部分
に続いて、トランジスタＱ１１は非導通となり、巻線Ｗ
１”とフライバックキャパシタンスＣＴとを含んでいる
フライバック共振回路２５１を共振回路７９”から分離
する。また、高電圧調整回路１０２”は、ダイオードＤ
ＨＶが導通しているリトレース期間の第２の部分に、リ
トレース回路７９”から分離される。その結果、回路１
０２”は回路７９”によってバイパスされず、従って、
回路１０２”の効率が改善される。 【００３４】回路７９”、回路２００及び回路２５１を
含む偏向回路の動作の詳細は、１９９１年６月２８日に
ハファール（Ｈａｆｅｒｌ）氏によって出願され１９９
２年５月１９日に特許された米国特許第５１１５１７１
号「ラスタ歪み補正回路」（特開平５−５６２９３号対
応）に記載されている。
つテレビジョン装置用の電源に関するものである。 【０００２】 【発明の背景】テレビジョン受像機あるいはモニタにお
いて、映像管用のアルタ加速電圧即ち高電圧は、典型的
には、水平出力フライバック変成器の高電圧巻線に生成
されるリトレースパルス電圧を整流して取り出される。
このリトレースパルス電圧はフライバック変成器の１次
巻線を介して上記高電圧巻線に結合されている水平偏向
回路出力段によって生成される。水平偏向回路出力段は
水平偏向巻線と、リトレースキャパシタと、ダンパダイ
オード及び水平出力トランジスタを含むトレーススイッ
チとを含んでいる。 【０００３】代表的なテレビジョン受像機回路では、ラ
スタ寸法はアルタ加速電位の平方根に反比例する。高電
圧回路はある量のソースインピーダンスを呈するので、
アルタ端子から引き出される負荷電流を増加させると、
アルタ加速電圧が低下する。ビーム電流の変動によるア
ルタ電圧の変動は、主として、フライバック変成器の高
電圧巻線と１次巻線との間の漏洩インダクタンスによっ
て生じる。アルタ電圧の変動により動作性能が低下する
ことがある。この動作性能の低下は高ビーム電流時のラ
スタサイズの変動、ピーク輝度の低下、集束不足等の不
所望な形で現れる。 【０００４】映像管の内面及び外面のアクアダッグ皮膜
は、リトレース中、フライバック変成器の電流によって
充電され、ビーム電流によって放電されるキャパシタン
スとして作用する。ビーム電流を増加させるには、リト
レース中の充電電流を増加させる必要がある。これによ
って、偏向巻線を含む偏向リトレース回路に対する負荷
が増加し、そのために、リトレース時間幅が増加し、リ
トレース電圧パルス即ちフライバック電圧パルスの振幅
が減少してしまう。その結果、リトレース時間幅がビー
ム電流の関数として変動することによる、Ｓ字形修正の
変動が生じて、動作性能はさらに低下してしまう。 【０００５】非常に大きな映像管、特に、１６：９のア
スペクト比を持つ映像管が導入されるようになると、高
電圧回路及び偏向回路の性能を改善する必要が生じる。
例えば、１６：９アスペクト比の映像管に４：３のアス
ペクト比の画像を表示すると、左右に画像の境界部が見
える。そのような部分をマスクする過走査（オーバスキ
ャン）がなされないので、リトレース電圧の振幅及び／
またはリトレース幅の変動による表示のブリージングあ
るいは偏向の乱れが視聴者の目に見えてしまう。従っ
て、ビーム電流変動に伴う高電圧及びリトレース幅の安
定性を改善することが望ましい。 【０００６】 【発明の概要】この発明の１つの態様によれば、水平ト
レースの後半部中に開始点を持ちリトレース中に終了す
る制御可能な期間内において、フライバック変成器の巻
線に並列にエネルギ蓄積コイルが結合される。トレース
の部分でコイルに蓄積されたエネルギはリトレース中に
フライバック変成器に転送されて、高ビーム電流時にお
ける高電圧を増強する。エネルギの量は安定した高電圧
を得るように制御、即ち調整される。 【０００７】この発明の別の態様によれば、エネルギ蓄
積コイルは、エネルギ転送期間中、リトレース共振回路
に並列接続され、ビーム電流が増加するとそれにともな
って増加してしまう水平リトレース時間も安定させる。 【０００８】この発明のさらに別の態様を実施した調整
電源は偏向巻線を含むリトレース共振回路を含んでい
る。偏向サイクル中に偏向巻線に偏向電流が生成され、
リトレース期間中にフライバック変成器の第１の巻線中
に第１のパルスが生成される。パルス幅変調器が制御信
号に応答して、制御信号に応じて変調されたパルス幅変
調された信号を生成する。リトレース中、スイッチング
構成が第２の巻線中に、変調された信号に応じて変調さ
れた第２のパルスを生成する。これらの第１と第２のパ
ルスは変成器を介して負荷回路に変成器結合されて、負
荷回路に調整された負荷電圧と調整された負荷電流の一
方を発生する。 【０００９】 【実施例の説明】図１は水平偏向回路１００と、この発
明の一態様を具備した、安定化されたアルタ電圧Ｕを発
生する高電圧調整（安定化）回路１０２を示す。図１の
構成は、例えば、三菱Ａ８９ＪＫＡ８１Ｘのような３７
インチカラー映像管（図示せず）と使用できる。説明を
簡素化するために、図１においては、この発明の説明に
直接関係のない左右ラスタ補正、水平直線性補正及び素
子の値は省略されている。 【００１０】水平周波数の駆動信号に応答する偏向回路
１００のスイッチングトランジスタＱ１が水平周波数の
リトレース電圧Ｖ１を発生する。電圧Ｖ１は偏向リトレ
ース回路即ちフライバック共振回路７９中に生成され
る。電圧Ｖ１はフライバック変成器Ｔ１の１次巻線Ｗ１
を介して高電圧巻線Ｗ２に結合され、巻線Ｗ２の各巻線
部分に水平周波数のリトレース即ちフライバック高電圧
ＶＷ２を生じさせる。回路７９は偏向電流ｉｙが生成さ
れる偏向巻線ＬＨを含んでいる。巻線Ｗ２に、この巻線
を複数の巻線部分に分割する形に結合された複数の整流
ダイオードＤＨＶが、映像管（図示せず）の陽極に結合
されるアルタ電圧（負荷電圧）Ｕを発生する。 【００１１】図２ａ〜図２ｅ及び図３ａ〜図３ｆは図１
の回路の説明に供する波形を示す。図１、図２及び図３
において、同じ記号及び参照番号は同様の素子または機
能を示す。図２ａ〜図２ｅにおいて、実線は平均ビーム
電流が０．２ｍＡの場合の波形を示し、点線は平均ビー
ム電流が１．２ｍＡの場合の波形を示す。 【００１２】図２ａと図２ｂの左側に示した波形は、高
電圧調整回路１０２が非可動（ディスエーブル）状態と
された時の回路動作を説明するためのものである。回路
１０２の非可動状態時には、図１のリトレース電圧Ｖ１
が点線で示すように、高ビーム電流時に減少し、リトレ
ース時間は増加する傾向を示す。期間ｔｃはフライバッ
ク変成器Ｔ１の巻線Ｗ２に一体化された高電圧整流ダイ
オードＤＨＶの導通期間を示す。図２ａの左側の波形に
示すように、低ビーム電流時には期間ｔｃは無視しうる
程度に短いが、高ビーム電流では、図１の巻線Ｗ１とＷ
２の間の漏洩インダクタンスのために増加する。その結
果、アルタ電圧Ｕは２８．５ＫＶから２５．９ＫＶへ大
きく低下する。高電圧レベルＵは図２ａの左側の波形に
示す期間ｔｃの中央におけるリトレース電圧にほぼ等し
い。図２ｂの左側の波形の１次電流ｉ１の勾配は、巻線
Ｗ１に結合されている図１の供給電圧Ｂ＋と、巻線Ｗ１
のインダクタンスと、回路７９のリトレース共振周波数
とによって決まる。電圧Ｂ＋は図１に示す巻線Ｗ１の黒
点・を付していない側の端子に結合されている。電圧Ｂ
＋は電圧調整器６６によって供給される。 【００１３】回復されたエネルギを表す電流ｉ１の負の
部分は、電圧Ｂ＋を調整する電圧調整器６６に帰る。電
流ｉ１は高ビーム電流時には１．７Ａのピーク振幅まで
増加する。この電流ｉ１の増加は直流成分が付加された
形で現れ、それによって、電流ｉ１の負の部分が減少す
る。電流ｉ１の負のピークが０に達すると、エネルギが
回復されず、トランジスタＱ１に並列に接続されたダン
パダイオードＤＱ１が導通することができない。直流成
分が大きすぎると、偏向歪みや高電圧の低下を生じる不
適切な動作になってしまう可能性がある。 【００１４】この発明の１つの特徴によれば、高電圧調
整器回路１０２は、制御回路１０３によって制御される
スイッチングトランジスタＱ２のコレクタ−エミッタ電
流路に直列に接続されたエネルギ蓄積コイル即ちインダ
クタＬ１、ダイオードＤ１及び変成器Ｔ１の巻線Ｗ３を
含んでいる。ダイオードＤ１はトレース期間の制御可能
な部分中、導通する。コイルＬ１の両端間に接続された
キャパシタＣ７と抵抗Ｒ２０を含むスナバー回路網が、
リトレース期間中のダイオードＤ１のカットオフ時の過
剰なリンギングを防止する。 【００１５】図２ａ〜図２ｅの右側の波形は高電圧調整
器回路１０２の通常の動作を説明するためのものであ
る。図１の巻線Ｗ３は、整流器Ｄ２、電流制限抵抗Ｒ４
及びフィルタキャパシタＣ２を含むリトレース電圧電源
においても用いられてキャパシタＣ２に供給電圧を得
て、ビデオ出力増幅器（図示せず）を付勢する。 【００１６】高電圧を表す電圧が分圧器に結合されたト
ランジスタＱ３のエミッタに現れる。この分圧器は抵抗
Ｒ１とブリーダ抵抗ＢＬＥＥＤＥＲを含んでいる。制御
回路１０３が図２ｄに示す波形を持った、トランジスタ
Ｑ２のベース駆動電圧Ｖ３を発生する。トランジスタＱ
２に導通を開始させる電圧Ｖ３の前縁ＬＥが、トレース
期間中の期間ｔ１〜ｔ２に、抵抗Ｒ１の両端間の電圧に
従って位相変調される。抵抗Ｒ１の両端間の電圧はアル
タ電圧Ｕが変化すると変化する。図１のトランジスタＱ
２は図２ｄに実線で示すように、期間ｔ２〜ｔ６中に、
低ビーム電流または高アルタ電圧Ｕで導通する。ビーム
電流の増大あるいは電圧Ｕの低下により、電圧Ｖ３の前
縁ＬＥが、１．２ｍＡビーム電流時に対応する点線で示
すように、時間ｔ２から時間ｔ１に向かって進む。トラ
ンジスタＱ２は期間ｔ１〜ｔ６で導通し、巻線Ｗ３の黒
点・を付していない端子の電圧を接地電位にクランプす
る。巻線Ｗ３の黒点・を付した端子に現れる図２ｅの負
のトレース電圧Ｖ２は、接地点からインダクタＬ１、ダ
イオードＤ１、巻線Ｗ３及びトランジスタＱ２を通って
流れる、図２ｃの上向きのランプ（アップランプ）電流
ｉ２を生成する。 【００１７】電流ｉ２はリトレース期間の開始時である
時間ｔ３でピーク振幅に達する。電流ｉ２とコイルＬ１
のインピーダンスは、巻線Ｗ３とＷ１の巻線比に従っ
て、１次巻線に反射される。期間ｔ１〜ｔ３では、図２
ｂの右側に示した電流ｉ１は同図左側に示した電流ｉ１
よりも高い速度で増加するが、これは、コイルＬ１の変
成器結合されたインダクタンスが１次巻線Ｗ１のインダ
クタンスを低下させるためである。また、図２ｃの変成
器結合された電流ｉ２のために、図２ｂの右側の点線で
示した波形から分かるように、電流ｉ１は同図左側にお
ける場合よりも高いピーク値に達する。時間ｔ３におけ
る電流ｉ２のピーク振幅がコイルＬ１の蓄積エネルギを
決定する。変成器結合により、蓄積されたエネルギは、
図２ｂの左側の電流ｉ１と右側の電流ｉ１のピーク振幅
の差によっても表される。 【００１８】変成器Ｔ１、コイルＬ１及び偏向巻線ＬＨ
の各々の磁気エネルギは、リトレース期間の前半部で図
１の回路７９のキャパシタＣＲに流れ込むリトレース電
流として転送され、図２ａの右側に示したリトレース電
圧Ｖ１を生じる。巻線Ｗ３を流れる電流ｉ２は、巻線Ｗ
３の黒点・を付した端子における正のリトレース電圧Ｖ
２のために、下向きのランプ（ダウンランプ）電流とな
る。電流ｉ２は図２ｃの時間ｔ５において０レベルに達
する。次いで、図１のダイオードＤ１はリトレース電圧
Ｖ２によって逆バイアスされ、コイルＬ１を巻線Ｗ３か
ら切り離す。従って、コイルＬ１はダウンランプ電流ｉ
２が流れている間はリトレース回路７９に並列結合とな
る。 【００１９】偏向巻線ＬＨと直列に結合されているトレ
ースキャパシタＣＳの両端間に現れるトレース電圧ＶＣ
Ｓは、電圧Ｂ＋に等しい直流電圧成分を持っている。電
圧ＶＣＳのこの直流電圧成分は回路１０２のトランジス
タＱ２の導通期間の変動には実質的には影響されない。
偏向電流ｉｙは電圧Ｂ＋によって決まる電圧ＶＣＳの直
流電圧成分に従って調整される。電圧Ｂ＋は高電圧調整
回路１０２の動作とは独立して調整される。 【００２０】この発明の１つの特徴によれば、回路１０
２を含む負帰還ループが、偏向電流ｉｙに大きな影響を
与えることなく負荷電圧であるアルタ電圧（高電圧）Ｕ
を調整する。従って、ビーム電流負荷の変動による電流
ｉ２のピーク振幅の変化が、電圧Ｂ＋によって別個に調
整される電流ｉｙに影響を与えることはない。 【００２１】この発明の別の特徴によれば、図２ｃの電
流ｉ２が流れる期間ｔ３〜ｔ５にリトレース周波数が増
加して、負荷電流すなわちビーム電流ｉ BEAM の変動によ
って生じるリトレース時間の変調を補償する。従って、
図２ａの右側の電圧Ｖ１が、実線と点線の間の差によっ
て示されているように、低ビーム電流時よりも高ビーム
電流時のほうが速く増加する。図１のコイルＬ１から転
送されたこの付加的なエネルギによって、低ビーム電流
時よりも高ビーム電流時に、電圧Ｖ１のピーク振幅が高
くなる。その結果、高電圧Ｕの低下は高ビーム電流時の
ほうが小さくなり、リトレース時間は一定に維持される
という利点がある。 【００２２】高ビーム電流時には、高電圧Ｕのレベル
は、図２ａに点線で示すように、図１の整流ダイオード
ＤＨＶが導通する期間ｔｃに生じるパルス電圧Ｖ１の平
均値にほぼ等しい。期間ｔｃにおける電圧Ｖ１の平均値
は、低ビーム電流時の電圧Ｖ１のピーク値にほぼ等し
い。図２ａの右側の波形図に示す高ビーム電流時及び低
ビーム電流時の電圧Ｕの差は、図２ａの左側に示す状態
に比して遙に小さいという利点がある。 【００２３】回路１０３はトランジスタＱ２を制御する
パルス幅変調された電圧Ｖ３を生成する。回路１０３に
おいて、ブリーダ抵抗ＢＬＥＥＤＥＲの低電圧端はフィ
ルタキャパシタＣ１に結合されており、また、抵抗Ｒ１
を介してトランジスタＱ３のエミッタに結合されてい
る。抵抗Ｒ７、ダイオードＤ４、ツエナーダイオードＤ
５及び抵抗Ｒ８を含むバイアス回路網がトランジスタＱ
３の安定した基準ベース電圧とトランジスタＱ４のエミ
ッタ電圧とを提供する。 【００２４】抵抗Ｒ１を流れるブリーダ電流は、抵抗Ｒ
２、Ｒ３、Ｒ５及び変成器Ｔ１のフライバック変成器の
巻線（図示せず）からなる直列接続体を通して接地点に
流れる大きい電流部分と、トランジスタＱ３とビーム電
流サンプリング負荷抵抗Ｒ６を流れるもう一方の小さい
部分とに分割される。抵抗Ｒ２、Ｒ３及びＲ５の電流路
中のフライバック巻線が端子１０３ａに２５０Ｖｐｐの
負向きのリトレースパルスを生成する。直流に関して
は、端子１０３ａの電圧は接地電位を表す。端子１０３
ａにおけるリトレースパルスは、抵抗Ｒ５及びキャパシ
タＣ３を含む積分回路網によって積分されて、鋸歯状波
電圧Ｖ４が生成される。 【００２５】前述したように、ブリーダ電流の他方の小
さい方の部分はトランジスタＱ３とビーム電流サンプリ
ング負荷抵抗Ｒ６とを通って流れる。抵抗Ｒ６の両端間
に現れる高電圧を表す電圧Ｖ５はキャパシタＣ４によっ
て濾波される。一方、抵抗Ｒ５の両端間の電圧Ｖ４は、
トランジスタＱ３のエミッタが一定した直流電位にある
ので、高電圧の変動によって変調されることはない。電
圧Ｖ５は、図３ｂに示すように、アルタ電圧の変動とと
もに変動する。抵抗Ｒ２、Ｒ３及びＲ５を流れる電流は
電圧Ｖ５の直流レベルを低下させるので、抵抗Ｒ６とし
て高い値の抵抗を用いることが可能となる。 【００２６】電圧Ｖ４は電圧比較器Ｕ１Ａによって電圧
Ｖ５と比較され、図３ｆに示す期間ｔ１〜ｔ２で電圧Ｖ
９の後縁を変調する。図１の比較器Ｕ１ＢとＵ１Ｃは、
リトレース期間中、その出力電圧Ｖ８とＶ９を抑えるよ
うに、リトレースパルス電圧Ｖ６によって駆動される。
比較器Ｕ１Ｄは図１の抵抗Ｒ１０とキャパシタＣ５のＲ
−Ｃ回路網によって生成される図３ｄの鋸歯状電圧Ｖ７
によって駆動される。出力電圧Ｖ８は、トランジスタＱ
２がトレース期間の前半部においてターンオンされるこ
とを防止する。電圧Ｖ８とＶ９は抵抗Ｒ１６とＲ１５と
を介して加算され、トランジスタＱ５のベースを駆動す
る。トランジスタＱ５はそのコレクタに電圧Ｖ３を生成
し、この電圧Ｖ３は同じくトランジスタＱ２のベースに
も現れる。高電圧Ｕは、電圧Ｖ４とＶ５の直流レベルを
差動的に変化させる可変抵抗Ｒ３によって調整される。 【００２７】トランジスタＱ４は回路１０３とトランジ
スタＱ２を非可動状態とすることによって（ディスエー
ブルすることによって）保護を与える。ブリーダ電流が
その公称値のほぼ７０％より低下すると、トランジスタ
Ｑ３が非可動状態（ディスエーブル）とされ、即ち非導
通となり、トランジスタＱ４が導通する。抵抗Ｒ７、ダ
イオードＤ４及びトランジスタＱ４を流れる電流がキャ
パシタＣ４を電圧Ｖ４より高い電圧に充電して、トレー
ス期間中、電圧Ｖ８とＶ９の和を正にする。その結果、
トランジスタＱ２はトレース期間中は導通することがで
きず、電流ｉ２は０となる。このような、故障状態はブ
リーダ抵抗に欠陥がある場合や、断線が生じた場合に起
きる。この保護動作により、高電圧Ｕがその公称値の少
なくとも７０％に等しくなるまでは電圧調整器が非可動
状態とされているので、ソフトな起動動作が行われる。 【００２８】図４はこの発明の別の態様を実施した高電
圧調整器１０２’を示す。図１と図４において同様の記
号及び参照番号（但し、図４においてはダッシュ（’）
を付して示す）は同様の素子または機能を表す。 【００２９】図４の直列接続されたダイオードＤ１’、
インダクタＬ１’及びトランジスタＱ２’は、負方向リ
トレースパルスを供給する巻線Ｗ３’に結合されてい
る。巻線Ｗ３’はトレース整流器Ｄ２’に対する電圧源
としても用いられており、例えば、垂直偏向増幅器（図
示せず）に必要な２８Ｖの供給電圧をキャパシタＣ２’
に生成する。 【００３０】高電圧調整器回路１０２’の動作は図１に
示し説明した回路１０２と同様である。図１の回路につ
いて示した図２ａ〜図２ｅの波形は図４の回路にも適用
できる。但し、図４に示すように、図２ｅの波形は反転
される。 【００３１】図４の制御回路１０３’と図１の制御回路
１０３の違いは、図４の制御回路１０３’が、図１に示
すようなアルタ電圧Ｕによって直接制御される代わり
に、巻線Ｗ２’を流れる高電圧充電電流のサンプルによ
って直接制御される点である。図４の巻線Ｗ２’を流れ
る充電電流は図４の抵抗Ｒ２１でサンプルされる。キャ
パシタＣ８が濾波を行う。抵抗Ｒ２１を流れる充電電流
は高電圧Ｕ’に反比例する。従って、図４の構成は開ル
ープ（オープンループ）構成で適正に動作することがで
きる。この図４の回路はブリーダ抵抗を含んでいない高
電圧回路に使用することができる。 【００３２】図５に示すこの発明の別の態様を具備した
調整回路１０２”はアルタ電圧調整を行い、図１の回路
について説明したと同様の動作をする。図５の回路に
は、左右（Ｅ−Ｗ）ラスタ歪み補正機能を有する水平偏
向回路２００が含まれている。なお、図１と図５におい
て、同じ記号及び参照番号（但し、図５では符号（”）
を付して示す）は同じ素子または機能を表す。 【００３３】図５の左右スイッチングトランジスタＱ１
１は、リトレース期間の第１の部分において導通して、
偏向共振回路７９”に制御可能な量のエネルギを供給
し、左右振幅変調された偏向電流を生成させる。水平リ
トレースはトランジスタＱ１”がターンオフすると始ま
る。水平トレース期間の開始の時点から水平リトレース
の第１の部分中の制御可能な点まで、トランジスタＱ１
１は導通状態に維持される。リトレース期間のこの第１
の部分はトランジスタＱ１”が非導通状態になる時点か
ら始まる。この第１の部分の長さは垂直周波数で変化し
て左右ラスタ歪み補正を行う。リトレースの第１の部分
に続いて、トランジスタＱ１１は非導通となり、巻線Ｗ
１”とフライバックキャパシタンスＣＴとを含んでいる
フライバック共振回路２５１を共振回路７９”から分離
する。また、高電圧調整回路１０２”は、ダイオードＤ
ＨＶが導通しているリトレース期間の第２の部分に、リ
トレース回路７９”から分離される。その結果、回路１
０２”は回路７９”によってバイパスされず、従って、
回路１０２”の効率が改善される。 【００３４】回路７９”、回路２００及び回路２５１を
含む偏向回路の動作の詳細は、１９９１年６月２８日に
ハファール（Ｈａｆｅｒｌ）氏によって出願され１９９
２年５月１９日に特許された米国特許第５１１５１７１
号「ラスタ歪み補正回路」（特開平５−５６２９３号対
応）に記載されている。
【図面の簡単な説明】
【図１】この発明の一態様を具備したアルタ電圧検出機
能を有するアルタ電圧調整回路を備えた水平偏向回路の
回路図である。 【図２】図１の回路の動作の説明に用いる波形図であ
る。 【図３】図１の回路の動作の説明に用いる波形図であ
る。 【図４】アルタ電圧調整回路が変成器電流を直接検出す
るようにした、この発明の第２の実施例を示す図であ
る。 【図５】ラスタ歪み補正回路を有するこの発明の第３の
実施例を示す図である。 【符号の説明】 ７９ リトレース共振回路 ＬＨ 偏向巻線 Ｔ１ フライバック変成器 ６６ 入力供給電圧Ｂ＋の電圧源 Ｗ１ 第１の巻線（フライバック変成器Ｔ１の１次巻
線） Ｑ１ 第１のスイッチング手段 １０３ パルス幅変調手段 Ｑ２、Ｄ１ 第２のスイッチング手段Ｖ１ 第１のパルス Ｖ２ 第２のパルス Ｖ３ パルス幅変調された信号 Ｖ４ 制御信号 Ｕ 負荷電圧（アルタ電圧） ｉ y 偏向電流 ｉ BEAM 負荷電流（ビーム電流）
能を有するアルタ電圧調整回路を備えた水平偏向回路の
回路図である。 【図２】図１の回路の動作の説明に用いる波形図であ
る。 【図３】図１の回路の動作の説明に用いる波形図であ
る。 【図４】アルタ電圧調整回路が変成器電流を直接検出す
るようにした、この発明の第２の実施例を示す図であ
る。 【図５】ラスタ歪み補正回路を有するこの発明の第３の
実施例を示す図である。 【符号の説明】 ７９ リトレース共振回路 ＬＨ 偏向巻線 Ｔ１ フライバック変成器 ６６ 入力供給電圧Ｂ＋の電圧源 Ｗ１ 第１の巻線（フライバック変成器Ｔ１の１次巻
線） Ｑ１ 第１のスイッチング手段 １０３ パルス幅変調手段 Ｑ２、Ｄ１ 第２のスイッチング手段Ｖ１ 第１のパルス Ｖ２ 第２のパルス Ｖ３ パルス幅変調された信号 Ｖ４ 制御信号 Ｕ 負荷電圧（アルタ電圧） ｉ y 偏向電流 ｉ BEAM 負荷電流（ビーム電流）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−229769（ＪＰ，Ａ)
特開 平２−71671（ＪＰ，Ａ)
特開 昭56−125164（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/50 - 5/63
H04N 3/16 - 3/40
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 偏向巻線を含むリトレース共振回路と、 フライバック変成器と、 上記フライバック変成器の第１の巻線に結合された入力
供給電圧の電圧源と、 偏向周波数に関係付けられた周波数の同期入力信号の信
号源と、 上記入力信号に応答し、上記偏向巻線と上記変成器とに
結合されており、偏向サイクル中に上記偏向巻線に偏向
電流を生成し、リトレース中に上記変成器の上記第１の
巻線に第１のパルスを発生する第１のスイッチング手段
と、負荷電圧から引き出され且つ該負荷電圧を表わす制 御信
号に応答して、この制御信号に応じて変調されたパルス
幅変調された信号を生成するパルス幅変調器と、 上記パルス幅変調された信号に応答し、上記変成器の第
２の巻線に結合されており、リトレース中、上記パルス
幅変調された信号に従って変調された第２のパルスを上
記第２の巻線に発生させる第２のスイッチング手段と、 を有し、 上記第１と第２のパルスの双方が上記変成器を介して負
荷回路に変成器結合されて、この負荷回路に調整された
上記負荷電圧と調整された負荷電流の一方を発生させる
ように構成されている、ビデオ表示装置用調整電源。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB919114168A GB9114168D0 (en) | 1991-07-01 | 1991-07-01 | High voltage regulator |
| US843341 | 1992-02-28 | ||
| US9114168.9 | 1992-02-28 | ||
| US07/843,341 US5249160A (en) | 1991-09-05 | 1992-02-28 | SRAM with an address and data multiplexer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244537A JPH05244537A (ja) | 1993-09-21 |
| JP3372270B2 true JP3372270B2 (ja) | 2003-01-27 |
Family
ID=26299162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19778292A Expired - Fee Related JP3372270B2 (ja) | 1991-07-01 | 1992-06-30 | ビデオ表示装置用調整電源 |
Country Status (5)
| Country | Link |
|---|---|
| EP (2) | EP0876054B1 (ja) |
| JP (1) | JP3372270B2 (ja) |
| DE (2) | DE69233665T2 (ja) |
| MY (1) | MY110569A (ja) |
| SG (1) | SG93770A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115085A (en) * | 1998-06-19 | 2000-09-05 | Thomson Licensing S.A. | Focus voltage tracking circuit |
| US6252361B1 (en) * | 1999-10-15 | 2001-06-26 | Thomson Licensing S.A. | High-voltage power supply disabling circuit for video display |
| CN102427345B (zh) * | 2011-10-13 | 2014-04-02 | 吉林大学 | 电流脉冲上升沿和下降沿加速装置及加速方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298829A (en) * | 1980-02-08 | 1981-11-03 | Rca Corporation | Power supply and deflection circuit with raster size compensation |
| US4318036A (en) * | 1980-11-10 | 1982-03-02 | Zenith Radio Corporation | Pulse width modulator for a television receiver |
| GB2135859B (en) * | 1983-02-21 | 1986-11-26 | Rca Corp | Picture size control circuit |
| GB8317970D0 (en) * | 1983-07-01 | 1983-08-03 | Rca Corp | Television receiver load compensation circuit |
| US4645990A (en) * | 1985-07-30 | 1987-02-24 | Rca Corporation | High voltage control circuit for video display apparatus |
| FI90174C (fi) * | 1987-10-23 | 1993-12-27 | Rca Licensing Corp | Hoegspaenningsstabiliseringskrets foer en videodisplayapparat |
| CA1300744C (en) * | 1988-03-25 | 1992-05-12 | Peter Eduard Haferl | Arrangement for reducing ringing in a flyback transformer |
| US4866525A (en) * | 1988-11-01 | 1989-09-12 | Thomson Consumer Electronics, Inc. | Television apparatus power supply |
| US5010281A (en) * | 1990-04-30 | 1991-04-23 | Rca Licensing Corporation | High voltage stabilization circuit for video display apparatus |
-
1992
- 1992-06-25 DE DE69233665T patent/DE69233665T2/de not_active Expired - Fee Related
- 1992-06-25 EP EP98113323A patent/EP0876054B1/en not_active Expired - Lifetime
- 1992-06-25 DE DE69228339T patent/DE69228339T2/de not_active Expired - Fee Related
- 1992-06-25 SG SG9602501A patent/SG93770A1/en unknown
- 1992-06-25 EP EP92305881A patent/EP0521659B1/en not_active Expired - Lifetime
- 1992-06-30 JP JP19778292A patent/JP3372270B2/ja not_active Expired - Fee Related
- 1992-06-30 MY MYPI92001096A patent/MY110569A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE69228339T2 (de) | 1999-06-17 |
| EP0521659A2 (en) | 1993-01-07 |
| MY110569A (en) | 1998-08-29 |
| DE69233665D1 (de) | 2006-12-07 |
| SG93770A1 (en) | 2003-01-21 |
| JPH05244537A (ja) | 1993-09-21 |
| DE69233665T2 (de) | 2007-03-08 |
| EP0521659B1 (en) | 1999-02-03 |
| DE69228339D1 (de) | 1999-03-18 |
| EP0521659A3 (ja) | 1994-04-27 |
| EP0876054B1 (en) | 2006-10-25 |
| EP0876054A2 (en) | 1998-11-04 |
| EP0876054A3 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868454B2 (ja) | 偏向回路 | |
| GB2063630A (en) | Side pincushion correction modulator circuit | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| US5357175A (en) | Deflection and high voltage circuit | |
| JP2989614B2 (ja) | ラスタサイズ調整回路 | |
| JP3372270B2 (ja) | ビデオ表示装置用調整電源 | |
| KR100252724B1 (ko) | 영상표시장치용고전압안정화회로장치 | |
| EP0183514A2 (en) | Dynamic focus circuit | |
| US5463290A (en) | Power supply stabilization circuit with separate AC/DC negative feedback paths | |
| US4794307A (en) | Raster distortion correction for a deflection circuit | |
| EP0313391A2 (en) | High voltage power supply for video apparatus | |
| JP3226880B2 (ja) | 電力供給変調偏向装置 | |
| GB2152337A (en) | Television deflection circuit with raster width stabilization | |
| EP0370660A2 (en) | Power supply protection circuit | |
| JP3479089B2 (ja) | テレビジョン偏向装置 | |
| JP3120850B2 (ja) | テレビジョン装置の電源 | |
| US6060846A (en) | Diode modulator generating a line S-correction | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| JP3475975B2 (ja) | 画像歪み補正装置 | |
| US4812720A (en) | High voltage stabilization circuit for video display apparatus | |
| EP0998133A1 (en) | Horizontal deflection circuit | |
| US6661188B2 (en) | Cathode ray tube filament voltage control with a multifrequency deflection scanner | |
| JPS6025177Y2 (ja) | テレビジョン受像機 | |
| JPS61140278A (ja) | 水平偏向回路 | |
| GB2273427A (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |