JP3369752B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3369752B2 JP3369752B2 JP25850294A JP25850294A JP3369752B2 JP 3369752 B2 JP3369752 B2 JP 3369752B2 JP 25850294 A JP25850294 A JP 25850294A JP 25850294 A JP25850294 A JP 25850294A JP 3369752 B2 JP3369752 B2 JP 3369752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier conduction
- input
- well layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000005684 electric field Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 230000005428 wave function Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界の印加によりキャ
リア波動関数の位相が変調する現象を利用した電子波干
渉素子などの半導体装置に係わり、特にスイッチング素
子やメモリ素子として利用可能な半導体装置に関する。
リア波動関数の位相が変調する現象を利用した電子波干
渉素子などの半導体装置に係わり、特にスイッチング素
子やメモリ素子として利用可能な半導体装置に関する。
【０００２】
【従来の技術】従来、半導体スイッチング素子として
は、ソース，ドレイン及びゲートを持つＭＯＳ電界効果
トランジスタが知られており、このトランジスタは半導
体メモリや、その他の各種の素子に広く使用されてい
る。そして、最近の半導体加工技術の進歩に伴い、ＭＯ
Ｓ電界効果トランジスタの微細化，高集積化は益々進め
られている。
は、ソース，ドレイン及びゲートを持つＭＯＳ電界効果
トランジスタが知られており、このトランジスタは半導
体メモリや、その他の各種の素子に広く使用されてい
る。そして、最近の半導体加工技術の進歩に伴い、ＭＯ
Ｓ電界効果トランジスタの微細化，高集積化は益々進め
られている。
【０００３】しかしながら、この種のスイッチング素子
においては、次のような問題があった。即ち、ＭＯＳ電
界効果トランジスタの微細化，高集積化が進むにつれ
て、短チャネル効果及び狭チャネル効果によるパンチス
ルー及びしきい値電圧の変化が発生し、また寄生トラン
ジスタの発生が問題となっている。
においては、次のような問題があった。即ち、ＭＯＳ電
界効果トランジスタの微細化，高集積化が進むにつれ
て、短チャネル効果及び狭チャネル効果によるパンチス
ルー及びしきい値電圧の変化が発生し、また寄生トラン
ジスタの発生が問題となっている。
【０００４】また、上述の問題点を解決するためには、
不純物ドーピング，ゲート絶縁膜の薄膜化及びプロセス
熱工程の低温化を考慮せねばならず、半導体スイッチン
グ素子形成プロセス工程は長く、かつ複雑になってい
た。
不純物ドーピング，ゲート絶縁膜の薄膜化及びプロセス
熱工程の低温化を考慮せねばならず、半導体スイッチン
グ素子形成プロセス工程は長く、かつ複雑になってい
た。
【０００５】
【発明が解決しようとする課題】このように従来の半導
体スイッチング素子においては、プロセス工程上の制約
から素子の微細化及び高集積化の限界が問題となってい
る。
体スイッチング素子においては、プロセス工程上の制約
から素子の微細化及び高集積化の限界が問題となってい
る。
【０００６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ＭＯＳ電界効果トラン
ジスタとは異なる原理を利用してスイッチング機能を持
たせることができ、より微細化，高集積化に適した電子
波干渉素子などの半導体装置を提供することにある。
ので、その目的とするところは、ＭＯＳ電界効果トラン
ジスタとは異なる原理を利用してスイッチング機能を持
たせることができ、より微細化，高集積化に適した電子
波干渉素子などの半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の骨子は、電場の
印加によりキャリア波動関数の位相が変調する現象をス
イッチングに利用することにある。
印加によりキャリア波動関数の位相が変調する現象をス
イッチングに利用することにある。
【０００８】即ち本発明は、電子波の変調により入力・
出力電極間におけるキャリア伝導を制御する半導体装置
において、メサタイプの基板上に電気的に分離して設け
られた入力・出力電極と、前記基板上の前記入力・出力
電極間にキャリア伝導方向に沿って複数本が形成され、
且つ各々がキャリア伝導方向と垂直な方向に形成された
量子細線に対し、少なくとも２種の電界の印加により隣
接する量子細線間の相互エネルギーレベルを変化させる
ことによって、量子細線を通過する電子波を変調する手
段とを具備してなることを特徴とする。
出力電極間におけるキャリア伝導を制御する半導体装置
において、メサタイプの基板上に電気的に分離して設け
られた入力・出力電極と、前記基板上の前記入力・出力
電極間にキャリア伝導方向に沿って複数本が形成され、
且つ各々がキャリア伝導方向と垂直な方向に形成された
量子細線に対し、少なくとも２種の電界の印加により隣
接する量子細線間の相互エネルギーレベルを変化させる
ことによって、量子細線を通過する電子波を変調する手
段とを具備してなることを特徴とする。
【０００９】
【００１０】
【作用】ＭＯＳ電界効果トランジスタを用いた従来の半
導体スイッチング素子では、著しい微細化のため素子動
作時において、短チャネル効果，狭チャネル効果及びし
きい値電圧の変化によるスイッチング動作の劣化現象が
問題となっている。この劣化現象は、上述の短チャネル
効果，狭チャネル効果によりＳｉ−ＳｉＯ2 界面に存在
する反転層が形成されなくなることによる。
導体スイッチング素子では、著しい微細化のため素子動
作時において、短チャネル効果，狭チャネル効果及びし
きい値電圧の変化によるスイッチング動作の劣化現象が
問題となっている。この劣化現象は、上述の短チャネル
効果，狭チャネル効果によりＳｉ−ＳｉＯ2 界面に存在
する反転層が形成されなくなることによる。
【００１１】これに対し、ゲート電圧により反転層を形
成することによりスイッチング動作を行うのではなく、
本発明のようにキャリア波動関数に電場を印加して波動
関数の位相を変化させ、２つの異なった位相の波動関数
を干渉させることによりスイッチング動作を行うことに
より、スイッチング動作の劣化現象を抑制することがで
きる。
成することによりスイッチング動作を行うのではなく、
本発明のようにキャリア波動関数に電場を印加して波動
関数の位相を変化させ、２つの異なった位相の波動関数
を干渉させることによりスイッチング動作を行うことに
より、スイッチング動作の劣化現象を抑制することがで
きる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１３】（実施例１）図１は本発明の第１の実施例
に係わる電子波干渉素子の概略構造を示す平面図で、図
２は図１の矢視Ａ−Ａ′断面図で、図３は図１の矢視Ｂ
−Ｂ′断面図である。
に係わる電子波干渉素子の概略構造を示す平面図で、図
２は図１の矢視Ａ−Ａ′断面図で、図３は図１の矢視Ｂ
−Ｂ′断面図である。
【００１４】ｐ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓ層
からなるキャリア伝導路３とｐ型ＧａＡｓ層１１とが交
互に複数層積層されている。この積層膜及び基板は、例
えば（３１１）面が露出するようにエッチングされてい
る。エッチングにより露出した（３１１）面の一方にゲ
ート電極２，１２が形成され、他方に第１バリア膜６，
ウェル層５，第２バリア膜８，制御電極７が形成されて
いる。そして、第２バリア膜８，制御電極７の一部がエ
ッチング除去され、ウェル層５上にソース電極（入力電
極）４とドレイン電極（出力電極）９が形成されてい
る。
からなるキャリア伝導路３とｐ型ＧａＡｓ層１１とが交
互に複数層積層されている。この積層膜及び基板は、例
えば（３１１）面が露出するようにエッチングされてい
る。エッチングにより露出した（３１１）面の一方にゲ
ート電極２，１２が形成され、他方に第１バリア膜６，
ウェル層５，第２バリア膜８，制御電極７が形成されて
いる。そして、第２バリア膜８，制御電極７の一部がエ
ッチング除去され、ウェル層５上にソース電極（入力電
極）４とドレイン電極（出力電極）９が形成されてい
る。
【００１５】このような構成において、ゲート電極２，
１２に所定の電圧を印加し、例えば制御電極７を接地す
ると、ｎ型ＧａＡｓ層３と制御電極７との間にのみ選択
的に電場が印加される。このため、ウェル層５にキャリ
ア伝導方向に対して垂直方向に複数本の１次元量子細線
（キャリア伝導路）１０が形成される。そして、ソース
・ゲート電極間に所望の電圧を印加すると、電子は各量
子細線１０をトンネルしながら、ソース電極４からドレ
イン電極９へ移動する。
１２に所定の電圧を印加し、例えば制御電極７を接地す
ると、ｎ型ＧａＡｓ層３と制御電極７との間にのみ選択
的に電場が印加される。このため、ウェル層５にキャリ
ア伝導方向に対して垂直方向に複数本の１次元量子細線
（キャリア伝導路）１０が形成される。そして、ソース
・ゲート電極間に所望の電圧を印加すると、電子は各量
子細線１０をトンネルしながら、ソース電極４からドレ
イン電極９へ移動する。
【００１６】つまり、ｎ型ＧａＡｓ層３を介して量子細
線１０に電場を印加し、量子細線１０のエネルギー準位
を変化させることにより、量子細線１０を通過する電子
波を変調させることができ、電子波の変調によりソース
・ドレイン電極間におけるキャリア伝導を制御すること
ができる。
線１０に電場を印加し、量子細線１０のエネルギー準位
を変化させることにより、量子細線１０を通過する電子
波を変調させることができ、電子波の変調によりソース
・ドレイン電極間におけるキャリア伝導を制御すること
ができる。
【００１７】このような素子構造を取った場合、入力部
の量子細線１０に存在する電子は、紙面に対し平行な２
方向に対し束縛され、紙面に対し垂直な方向に対しては
自由粒子として振る舞うため、電子の持つ固有エネルギ
ーは次式で記述することができる。
の量子細線１０に存在する電子は、紙面に対し平行な２
方向に対し束縛され、紙面に対し垂直な方向に対しては
自由粒子として振る舞うため、電子の持つ固有エネルギ
ーは次式で記述することができる。
【００１８】
【数１】
ここで、ｘ方向はｎ型ＧａＡｓ層３と平行方向で、ｙ方
向は垂直方向である。また、Ｅx ，Ｅy は次のように表
わすことができる。
向は垂直方向である。また、Ｅx ，Ｅy は次のように表
わすことができる。
【００１９】
【数２】
上記の式(1) (2) (3) より、エネルギー固有値は、ゲー
ト電極に印加される電界εx により制御されることが分
かる。電子は、同じエネルギー固有値の状態間を直接ト
ンネリングすることにより、ソース・ドレイン間を導通
させることができる。
ト電極に印加される電界εx により制御されることが分
かる。電子は、同じエネルギー固有値の状態間を直接ト
ンネリングすることにより、ソース・ドレイン間を導通
させることができる。
【００２０】それ故、第１ゲート電極２と第２ゲート電
極１２の電圧を所望の電圧に変えることにより、エネル
ギー固有値を第１ゲート領域と第２ゲート領域で変化さ
せ、エネルギー固有値間の直接トンネリングを制御する
ことにより、図４（ａ）（ｂ）に示すように、電流の
“ＯＮ”，“ＯＦＦ”を制御することができる。
極１２の電圧を所望の電圧に変えることにより、エネル
ギー固有値を第１ゲート領域と第２ゲート領域で変化さ
せ、エネルギー固有値間の直接トンネリングを制御する
ことにより、図４（ａ）（ｂ）に示すように、電流の
“ＯＮ”，“ＯＦＦ”を制御することができる。
【００２１】（実施例２）上記電子波干渉素子におい
て、第２バリア膜８をＨＥＭＴにすると、ＨＥＭＴ膜中
に２次元電子ガスが形成されるため、制御電極７に電圧
を印加することにより、この２次元電子ガスのエネルギ
ー固有値を制御することができる。さらに、量子細線１
０間とＨＥＭＴの直接トンネリングを、第１，第２ゲー
ト電極２，１２及び制御電極７に所望の電圧を印加する
ことによって制御することができる。この場合、量子細
線の一端をソースに接続し、他の量子細線の一端をドレ
インに接続することにより、ＨＥＭＴ中の２次元電子ガ
スを介した電子の伝導を用いたトランジスタを形成でき
る。
て、第２バリア膜８をＨＥＭＴにすると、ＨＥＭＴ膜中
に２次元電子ガスが形成されるため、制御電極７に電圧
を印加することにより、この２次元電子ガスのエネルギ
ー固有値を制御することができる。さらに、量子細線１
０間とＨＥＭＴの直接トンネリングを、第１，第２ゲー
ト電極２，１２及び制御電極７に所望の電圧を印加する
ことによって制御することができる。この場合、量子細
線の一端をソースに接続し、他の量子細線の一端をドレ
インに接続することにより、ＨＥＭＴ中の２次元電子ガ
スを介した電子の伝導を用いたトランジスタを形成でき
る。
【００２２】なお、本発明は上述した各実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。実施例では量子細線か
らなるキャリア伝導路を１層としたが、これに限らずキ
ャリア伝導路を多層に形成してもよい。この場合、ウェ
ル層，バリア層を複数層にして量子細線を複数層形成す
ればよい。
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。実施例では量子細線か
らなるキャリア伝導路を１層としたが、これに限らずキ
ャリア伝導路を多層に形成してもよい。この場合、ウェ
ル層，バリア層を複数層にして量子細線を複数層形成す
ればよい。
【００２３】
【発明の効果】以上詳述したように本発明によれば、電
場の印加によりキャリア波動関数の位相が変調する現象
をスイッチングに利用することにより、ＭＯＳ電界効果
トランジスタとは異なる原理を利用してスイッチング機
能を持たせることができ、より微細化，高集積化に適し
た電子波干渉素子などの半導体装置を実現することが可
能となる。
場の印加によりキャリア波動関数の位相が変調する現象
をスイッチングに利用することにより、ＭＯＳ電界効果
トランジスタとは異なる原理を利用してスイッチング機
能を持たせることができ、より微細化，高集積化に適し
た電子波干渉素子などの半導体装置を実現することが可
能となる。
【図１】第１の実施例に係わる電子波干渉素子の概略構
成を示す平面図。
成を示す平面図。
【図２】図１の矢視Ａ−Ａ′断面図。
【図３】図１の矢視Ｂ−Ｂ′断面図。
【図４】各ゲート領域のＯＮ状態とＯＦＦ状態を示す模
式図。
式図。
１…ｎ型ＧａＡｓ基板
２…第１ゲート電極
３…ｎ型ＧａＡｓ層
４…ソース電極（入力電極）
５…ウェル層
６…第１バリア膜
７…制御電極
８…第２バリア膜
９…ドレイン電極（出力電極）
１０…１次元量子細線（キャリア伝導路）
１１…ｐ型ＧａＡｓ層
１２…第２ゲート電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/812
(56)参考文献 特開 平３−129881（ＪＰ，Ａ)
英国特許出願公開2270590（ＧＢ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/68
H01L 21/338
H01L 29/06 301
H01L 29/06 601
H01L 29/778
H01L 29/812
Claims (4)
- 【請求項１】メサタイプの基板上に電気的に分離して設
けられた入力・出力電極と、 前記基板上の前記入力・出力電極間にキャリア伝導方向
に沿って複数本が形成され、且つ各々がキャリア伝導方
向と垂直な方向に形成された量子細線に対し、少なくと
も２種の電界の印加により隣接する量子細線間の相互エ
ネルギーレベルを変化させることによって、量子細線を
通過する電子波を変調する手段とを具備してなり、 前記入力・出力電極間のキャリア伝導は電子波の変調に
より制御されることを特徴とする半導体装置。 - 【請求項２】基板上に電気的に分離して設けられた入力
・出力電極と、 前記入力・出力電極間の基板内にキャリア伝導方向に沿
って複数層が形成され、且つ各々が基板表面に垂直な方
向に形成された制御電極層と、 これらの制御電極層に所定の電位を与え、前記基板上に
キャリア伝導方向に沿って複数本の量子細線をキャリア
伝導方向と垂直な方向に形成すると共に、各々の量子細
線に対して少なくとも２種の電界を印加し、隣接する量
子細線間の相互エネルギーレベルを変化させることによ
り、量子細線を通過する電子波を変調する手段とを具備
してなり、 前記入力・出力電極間のキャリア伝導は電子波の変調に
より制御されることを特徴とする半導体装置。 - 【請求項３】化合物半導体基板の上に、複数のキャリア
伝導層を積層してメサ型に加工されたメサ構造と、 このメサ構造の一方の側面上に第１バリア膜を介して形
成されたウェル層と、 このウェル層上に互いに離間して設けられた入力・出力
電極と、 これらの入力・出力電極間で前記ウェル層上に第２バリ
ア膜を介して形成され、ウェル層を挟んで対向するキャ
リア伝導層によるウェル層への電界の印加を助長するた
めの制御電極と、 前記メサ構造の他方の側面上に、前記キャリア伝導層と
接するように形成された複数のゲートとを具備してな
り、 前記ゲートに電圧を印加することにより、前記キャリア
伝導層を介して前記ウェル層の一部に電界を印加し、該
ウェル層にキャリア伝導路となる複数の量子細線を形成
すると共に、該量子細線を通過する電子波を変調させ、
電子波の変調によってキャリア伝導を制御することを特
徴とする半導体装置。 - 【請求項４】前記ゲートは、前記キャリア伝導層の下層
側と接するように形成された第１のゲートと、前記キャ
リア伝導層の上層側と接するように形成された第２のゲ
ートからなり、 前記ウェル層における量子細線のエネルギー固有値を第
１ゲートと第２ゲートで変化させ、エネルギー固有値の
直接トンネリングを制御することにより、電流のオン・
オフを制御することを特徴とする請求項３記載の半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25850294A JP3369752B2 (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
| US08/546,757 US5892247A (en) | 1994-10-24 | 1995-10-23 | Semiconductor device and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25850294A JP3369752B2 (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125161A JPH08125161A (ja) | 1996-05-17 |
| JP3369752B2 true JP3369752B2 (ja) | 2003-01-20 |
Family
ID=17321102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25850294A Expired - Fee Related JP3369752B2 (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369752B2 (ja) |
-
1994
- 1994-10-24 JP JP25850294A patent/JP3369752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125161A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546223B2 (en) | Semiconductor device and manufacturing method of the same | |
| JPH01253966A (ja) | 縦型電界効果トランジスタ | |
| JPH08330601A (ja) | 半導体装置およびその製造方法 | |
| JP3369752B2 (ja) | 半導体装置 | |
| JPS61281556A (ja) | 電気短絡部を形成する方法 | |
| JP3036146B2 (ja) | 静電誘導半導体装置 | |
| US5502322A (en) | Transistor having a nonuniform doping channel | |
| JP4024954B2 (ja) | 半導体装置及びその製造方法 | |
| US5449929A (en) | IPG transistor semiconductor integrated circuit device | |
| US11164964B2 (en) | Power semiconductor device and method of fabricating the same | |
| US3450960A (en) | Insulated-gate field effect transistor with nonplanar gate electrode structure for optimizing transconductance | |
| JPS60149169A (ja) | 電界効果型半導体装置 | |
| JPH0210873A (ja) | 薄膜トランジスタ | |
| JPH09199721A (ja) | 電界効果トランジスタ | |
| JP3189543B2 (ja) | 半導体装置 | |
| US5892247A (en) | Semiconductor device and a manufacturing method thereof | |
| JPS62209864A (ja) | 半導体装置 | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JP3159339B2 (ja) | 電子波干渉装置 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JPH06188412A (ja) | 半導体装置 | |
| JP2867420B2 (ja) | 化合物半導体装置 | |
| JPS5814576A (ja) | 電界効果トランジスタ | |
| JP3171278B2 (ja) | 量子箱半導体装置 | |
| JPH0786307A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091115 |
|
| LAPS | Cancellation because of no payment of annual fees |