JP3369549B2 - Ｄｃ／ａｃ変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、供給された直流電
力をスイッチングして一旦交流電力に変換し、該交流電
力を整流・平滑してほぼ正弦波の全波整流波形に対応し
た主脈流波信号を発生させ、その主脈流波信号を１周期
毎に交互に極性反転して交流電力を発生するＤＣ／ＡＣ
変換装置に関するものである。

【０００２】

【従来の技術】従来のリンガー回路を図１９に示す。こ
のリンガー回路は、ＤＣ／ＤＣコンバータおよび増幅部
の２要素から構成されている。ＤＣ／ＤＣコンバータの
部分は、トランスＴ２１、半導体スイッチＭ２１、整流
ダイオードＤ２２〜Ｄ２３、平滑コンデンサＣ２２〜Ｃ
２４、抵抗器Ｒ２３、電源制御回路ＰＳＣ、および入力
コンデンサＣ２１から構成されている。

【０００３】電源制御回路ＰＳＣは入力端子ＳＩに印加
される制御電圧ＶＳＩに応じたデューティ比（周期に対
するパルス幅時間の比率）の高周波パルスを出力端子Ｄ
Ｒから出力し、半導体スイッチＭ２１を駆動する。この
結果、この半導体スイッチＭ２１のドレイン端子とソー
ス端子との間は、前記高周波パルスの周期でオンとオフ
を繰り返し、且つ、入力端子ＳＩに印加される電圧ＶＳ
Ｉのレベルに対応して、オン期間と周期の比率、つまり
デューティ比が変化するスイッチとして動作する。

【０００４】ここで、トランスＴ２１の第１の巻線Ｌ２
１と半導体スイッチＭ２１は直列接続されて電源供給端
子ＩＰＮ、ＩＮＧを介して直流電源Ｅｉに接続されてい
るから、半導体スイッチＭ２１のオン／オフ動作により
トランスＴ２１の第１の巻線Ｌ２１には高周波のパルス
電圧が印加される。

【０００５】よって、第２の巻線Ｌ２２、第３の巻線Ｌ
２３、第４の巻線Ｌ２４には、その各々の巻線と第１の
巻線Ｌ２１との巻数比に対応した大きさのパルス電圧が
発生し、それぞれの巻線に生じたパルス電圧はダイオー
ドＤ２１、Ｄ２２、Ｄ２３によりそれぞれ整流され、さ
らに平滑コンデンサＣ２２、Ｃ２３、Ｃ２４にそれぞれ
充電され、正極性電圧ＶＳＰ、負極性電圧ＶＳＮ、制御
電圧ＶＳＩなる直流電圧を生じる。平滑コンデンサＣ２
４に充電された電圧ＶＳＩは、電源制御回路ＰＳＣの入
力端子ＳＩに印加される。

【０００６】直流電源Ｅｉの電圧が変化すると、各々の
電圧ＶＳＰ、ＶＳＮ、ＶＳＩも変化するが、電圧ＶＳＩ
が増加した場合には、電源制御回路ＰＳＣが半導体スイ
ッチＭ２１のデューティ比を低下させて、電圧ＶＳＩが
低下するよう制御される。逆に、電圧ＶＳＩが低下した
場合には、半導体スイッチＭ２１のデューティ比を増加
させて、電圧ＶＳＩが上昇するよう制御される。

【０００７】これらのとき、第２の巻線Ｌ２２と第３の
巻線Ｌ２３に生じたパルス電圧のデューティ比も同様の
作用を受けるから、直流電源Ｅｉの電圧変動があって
も、整流・平滑された電圧ＶＳＰ、ＶＳＮは概ね一定の
電圧に保たれる。このようにして安定化された正極性電
圧ＶＳＰは増幅器ＲＧＡの正極電源端子ＶＰに、負極性
電圧ＶＳＮは同増幅器ＲＧＡの負極電源端子ＶＮにそれ
ぞれ供給される。

【０００８】増幅部は、周波数が概ね１６Ｈｚの正弦波
信号源ＳＧ、増幅器ＲＧＡ、正弦波信号源ＳＧと増幅器
ＲＧＡの負極入力端子ＩＩとの間に接続された入力抵抗
器Ｒ２１、増幅器ＲＧＡの負極入力端子ＩＩと出力端子
ＯＵＴとの間に接続された帰還抵抗器Ｒ２２から構成さ
れている。入力抵抗器Ｒ２１および帰還抵抗器Ｒ２２
は、増幅器ＲＧＡを負帰還増幅器回路として用いるため
の素子であり、電圧利得は帰還抵抗器Ｒ２２と入力抵抗
器Ｒ２１との比率で定まるから、この電圧利得を適切に
設定することにより、正弦波信号源ＳＧの正弦波信号を
リンギング信号として実効電圧ＶＲＧが適切な概ね８０
Ｖの交流信号を形成することができる。

【０００９】この増幅器ＲＧＡは、例えば図２０に示す
ように構成されている。すなわち、定電流源ＩＢ３１、
ＰＮＰトランジスタＱ３１、Ｑ３２で形成される差動入
力回路、ＮＰＮトランジスタＱ３３、Ｑ３４で形成され
るカレントミラー回路、増幅回路を形成するＮＰＮトラ
ンジスタＱ３５、定電流源ＩＢ３２、バイアス用ダイオ
ードＤ３１、Ｄ３２、ＮＰＮトランジスタＱ３６、ＰＮ
ＰトランジスタＱ３７で形成される出力回路から構成さ
れている。

【００１０】差動入力回路とカレンミラー回路は、ＰＮ
ＰトランジスタＱ３１、Ｑ３２のベース端子、つまり負
極入力端子ＩＩ、正極入力端子ＮＩに印加された電圧の
差に応じた電圧をＮＰＮトランジスタＱ３４のコレクタ
端子から出力し、増幅器用ＮＰＮトランジスタＱ３５の
ベース端子に伝達するので、ＮＰＮトランジスタＱ３５
のコレクタ端子には、正極入力端子ＮＩと負極入力端子
ＩＩに印加された電圧の差電圧が増幅されて現れ、出力
回路に伝達される。

【００１１】この出力回路のＮＰＮトランジスタＱ３
６、ＰＮＰトランジスタＱ３７はともにエミッタホロワ
として作用し、出力インピーダンスを低下させるために
用いられる。ダイオードＤ３１、Ｄ３２は定電流源ＩＢ
３２の電流が流れることで生じた電圧降下をＮＰＮトラ
ンジスタＱ３６、ＰＮＰトランジスタＱ３７のベース端
子とエミッタ端子間に与えることで、クロスオーバ歪み
の発生を抑制する。このようにして、この増幅器ＲＧＡ
は正極入力端子ＮＩと負極性入力端子ＩＩに印加された
電圧の差電圧を増幅して、出力端子ＯＵＴに導く。

【００１２】増幅器ＲＧＡを用いた場合に形成可能な最
大振幅電圧は、増幅器ＲＧＡの電源端子ＶＰ、ＶＮに印
加された電圧ＶＳＰ、ＶＳＮと、増幅器ＲＧＡの出力回
路構成で定まる。図２０の増幅器の場合には、出力回路
の電圧降下はＮＰＮトランジスタＱ３６、ＰＮＰトラン
ジスタＱ３７のベース・エミッタ間電圧（概ね０．７
Ｖ）で定まるから、最大振幅は、（ＶＳＰ−０．７Ｖ）
〜（ＶＳＮ＋０．７Ｖ）となる。

【００１３】したがって、図２１に示したようにリンギ
ング信号の実効電圧をＶＲＧとすると、ＤＣ／ＤＣコン
バータの出力電圧ＶＳＰ、ＶＳＮ間の絶対値電圧ＶＳＡ
は、 ＶＡＳ≧１．４１４ＶＲＧ＋０．７Ｖ ・・・（１） のようになり、例えば１１４Ｖに設定される。従来で
は、このにようにして直流電源Ｅｉの電力を低周波のリ
ンギング信号としての交流電力に変換していた。

【００１４】

【発明が解決しようとする課題】しかし、従来の技術に
は、主として、（ａ）無負荷時の消費電力が多い、
（ｂ）電力変換効率が低いという問題があった。以下に
各問題について具体的に説明する。

【００１５】（ａ）について：増幅器ＲＧＡには出力信
号のクロスオーバ歪みを減ずるために、出力回路のＮＰ
ＮトランジスタＱ３６、ＰＮＰトランジスタＱ３７のベ
ース・エミッタ間に、ダイオードＤ３１、Ｄ３２を用い
て形成した電圧を印加している。このため、これらのト
ランジスタには、常に一定のバイアス電流が流れるよう
になる。このバイアス電流は、例えば１ｍＡ以上である
から、出力端子ＲＧＰ、ＲＧＧ間に負荷ＲＬが接続され
ていない状態でも、増幅部だけで常に０．２２８Ｗ（増
幅器ＲＧＡの正極電源端子ＶＰと負極性電源端子ＶＮと
の間に、例えば２２８Ｖが印加されているとき）の電力
を消費することになる。

【００１６】一方、ＤＣ／ＤＣコンバータ部の変換効率
は、定格出力時が概ね最大になるよう設計され概ね８０
％程度である。しかし、軽負荷時、例えば定格出力の１
０％程度の場合の変換効率は２０％程度と低くなる。し
たがって、従来のリンガー回路は無負荷時でも概ね１Ｗ
程度の電力を消費する。

【００１７】このようなＤＣ／ＤＣコンバータの軽負荷
時における変換効率低下の要因は、電源端子ＶＰ、ＶＮ
の電圧を一定に保つために、トランスＴ２１の巻線Ｌ２
２、Ｌ２３に発生するパルス電力の波高値が主スイッチ
Ｍ２１のデューティ比に拘らず概ね一定であることによ
る。すなわち、主スイッチＭ２１の出力静電容量を含め
てトランスＴ２１周辺の寄生容量に対する充電エネルギ
ーは概ね一定であり、これらのエネルギーの大半は主ス
イッチＭ２１がターンオンするときに主スイッチＭ２で
消費される。この電力は、電源制御回路ＰＳＣの消費電
力と共に、ＤＣ／ＤＣコンバータの固定消費電力とな
り、軽負荷時の変換効率を低下させる要因となる。

【００１８】（ｂ）について：出力端子ＲＧＰ、ＲＧＧ
間に抵抗値がＲＬなる抵抗器ＲＬが接続されると、この
抵抗器ＲＬに流れる電流は、 Ｉ＝ＥＲＧ・ｓｉｎ（ωｔ）／ＲＬ ・・・（２） となる。ここで、ＥＲＧはリンギング信号の波高値電圧
であり、 ＥＲＧ＝１．４１４・ＶＲＧ ・・・（３） である。したがって増幅器ＲＧＡの出力電力Ｐout およ
び入力電力Ｐinは次式のように導くことができる。

【数１】

【数２】 ただし、ω＝２πｆ、Ｔ１＝１／（２ｆ）、ｆはリンギ
ング信号の周波数である。

【００１９】ここで、変換効率ηは出力電力と入力電力
の比であるから、 η＝Ｐout ／Ｐin＝πＥＲＧ／４ＶＳＡ ・・・（６） のように表される。したがって、ＶＳＡがＥＲＧに等し
い理想的な状態でも、変換効率ηは、 η＝π／４＝０．７８５ ・・・（７） つまり、７８．５％である。また、ＤＣ／ＤＣコンバー
タ部の定格出力時の変換効率は前に述べたように８０％
程度であるから、このＤＣ／ＡＣ変換装置の変換効率は
約６２％以下である。

【００２０】すなわち、これは、典型的な通信端末装置
の呼び鈴の実効抵抗である約３ＫΩを鳴動させるために
必要な交流電力２ＶＡを得るには、約３．４Ｗ以上の電
力が必要になることを示している。この第２の問題点
は、線形動作のアナログ増幅器を用いた場合に原理的に
生じる現象であり、負荷時に変換効率を低下させる要因
であった。

【００２１】以上のように、従来のＤＣ／ＡＣ変換装置
における消費電力が大きい問題点の第１の要因はＤＣ／
ＤＣコンバータ部のトランス周辺寄生静電容量に対する
充電エネルギーにあり、第２の要因は増幅部に供給され
る電源電圧と出力信号電圧との差電圧による電力消費で
あった。

【００２２】本発明の目的は、ＤＣ／ＤＣコンバータ部
のトランス周辺の寄生容量を削減するとともに出力電圧
波形を脈流波にすることによって電力消費の１要因であ
るトランス周辺の寄生容量に対する充電エネルギーを低
減し、および増幅部を極性反転部に変更することによっ
て増幅部で生じていた電源電圧と出力電圧との差電圧を
極力低減し、以て電力消費を抑制し電力変換効率を向上
させることである。

【００２３】

【課題を解決するための手段】前記目的を達成するため
の第１の発明は、供給された直流電力をトランスの１次
側で主スイッチによりスイッチングして前記トランスの
２次側に交流電力を生成し、該交流電力を整流・平滑し
てほぼ正弦波の全波整流波形に対応した主脈流波信号を
発生するスイッチング増幅部と、前記主脈流波信号を１
周期毎に極性反転させて交流出力信号を生成するスイッ
チ素子を有する極性反転部と、全波整流波形の基準脈流
波信号を発生する基準脈流波信号発生手段、本装置の出
力信号を全波整流して帰還脈流波信号を発生する帰還脈
流波信号発生手段、前記基準脈流波信号と前記帰還脈流
波信号との差分に応じた差信号を生成する誤差検出手
段、および該誤差信号の信号レベルに応じたデューティ
比の高周波パルスを発生するパルス幅変換手段を有し、
該高周波パルスにより前記主スイッチをオン／オフ駆動
する制御回路部とを具備し、且つ前記パルス幅変換手段
は、前記誤差検出手段から出力する誤差信号をランプ波
信号と比較してパルス信号を得る第１のパルス幅変調手
段と、常時最大デューティ比のパルス信号を得る第２の
パルス幅変調手段と、前記第１，第２のパルス幅変調手
段の出力信号を入力してデューティ比の小さい方のパル
ス信号を取り出す主スイッチ駆動手段とを有する、こと
を特徴とするＤＣ／ＡＣ変換装置として構成した。

【００２４】第２の発明は、第１の発明において、前記
制御回路部の基準脈流波信号発生手段を、正弦波信号発
生手段と、該正弦波信号発生手段の出力信号を全波整流
する全波整流手段とから構成すると共に、前記正弦波信
号発生手段の出力信号に同期したデューティ比がほぼ５
０％のパルスを発生するパルス変換手段を設け、該パル
ス変換手段の出力信号に対応して前記極性反転部におけ
る主脈流波信号の極性反転を制御するようにした、こと
を特徴とするＤＣ／ＡＣ変換装置として構成した。

【００２５】第３の発明は、第２の発明において、前記
基準脈流波信号発生手段を、正弦波信号を全波整流して
形成される基準脈流波信号波形の半周期分のＮ個の基準
脈流波情報を格納した記憶装置と、該記憶装置に対する
読出しアドレスを該基準脈流波情報の格納アドレスの１
番目からＮ番目の順に増加させる第１の読出し手段と、
前記記憶装置に対する読出しアドレスを前記基準脈流波
情報の格納アドレスのＮ番目から１番目の順に減少させ
る第２の読出し手段と、前記第１の読出し手段による続
出し動作と前記第２の読出し手段による読出し動作を交
互に繰り返す繰返し手段と、所定の時間間隔で発生する
割込信号の発生時に前記第１又は第２の読出し手段で読
み出された前記基準脈流波情報をアナログ信号に変換し
て基準脈流波信号を生成するデジタル／アナログ変換手
段を具備する別の基準脈流波信号発生手段に置換し、前
記パルス変換手段を、前記第１の読出し手段による読出
し時および前記第２の読出し手段による読出し時に極性
情報を出力する手段と、前記第２の読出し手段による１
番目の情報読出しの後に前記極性情報が”１”であった
ときは”０”に、”０”であったときは”１”に反転す
る極性反転手段を具備する別のパルス変換手段に置換し
た、ことを特徴とするＤＣ／ＡＣ変換装置として構成し
た。

【００２６】第４の発明は、第２又は第３の発明におい
て、起動信号を起動用にセットしたとき、前記パルス変
換手段で得られるパルスのエッジがその後検出されるこ
とにより前記制御回路部を動作させてＤＣ／ＡＣ変換動
作を行わせ、前記起動信号を停止用にセットしたとき、
前記パルス変換手段で得られるパルスのエッジがその後
検出されることにより前記主スイッチを非動作に制御す
ると共に前記極性反転部のスイッチ素子の全部をオン状
態にセットする起動／停止制御手段を具備させたことを
特徴とするＤＣ／ＡＣ変換装置として構成した。

【００２７】第５の発明は、第４の発明において、前記
起動／停止制御手段が、前記起動信号を停止用にセット
したとき、前記パルス変換手段で得られるパルスのエッ
ジがその後偶数個検出されることにより前記主スイッチ
を非動作に制御すると共に前記極性反転部のスイッチ素
子の全部をオン状態にセットするよう動作することを特
徴とするＤＣ／ＡＣ変換装置として構成した。

【００２８】第６の発明は、第１乃至第５のいずれか１
つの発明において、前記極性反転部を、前記スイッチン
グ増幅部から得られる主脈流波信号をその極性の状態で
出力端子に出力する第１のスイッチ群と、該主脈流波信
号を極性を反転して該出力端子に出力する第２のスイッ
チ群とで構成し、前記パルス幅変換手段のデューテイ比
が０又は０に近いことを検出するデューテイ比検出手段
を設け、該デューテイ比検出手段によりデューテイ比が
０又は０に近いことが検出されることにより、前記第１
又は第２のスイッチ群の内の現在オフしていたスイッチ
群の少なくとも１個のスイッチをオンとオフの中間状態
に制御することを特徴とするＤＣ／ＡＣ変換装置として
構成した。

【００２９】

【発明の実施の形態】［第１の実施の形態］図１は本発
明の原理構成を説明するための第１の実施の形態のＤＣ
／ＡＣ変換装置のブロック図であり、図２はその各点に
おける信号の波形図である。図１において、ＳＷＡは供
給される直流電源から正弦波信号の全波整流波形に相当
する主脈流波電圧を発生するスイッチング増幅部、ＰＳ
Ｗはその主脈流波電圧を１周期毎（正弦波の半周期毎）
に極性反転することによってリンギング信号に相当する
正弦波電圧を形成する極性反転部、ＣＯＮＴはスイッチ
ング増幅部ＳＷＡと極性反転部ＰＳＷを制御する制御回
路部である。

【００３０】制御回路部ＣＯＮＴは、正弦波信号の全波
整流波形に相当する基準脈流波信号ＶＸ１を発生すると
共に、極性反転部ＰＳＷのスイッチＳＷ１〜ＳＷ４のオ
ン／オフを制御する基準脈流波発生／極性制御部ＳＳＣ
Ｃ、その基準脈流波信号ＶＸ１を入力して、基準脈流波
信号ＶＸ１のレベルに比例してパルス幅を大きくするよ
うパルス幅変調されたパルス信号ＶＤＲを出力するパル
ス幅変換部ＰＳＣＣを有する。基準脈流波発生／極性制
御部ＳＳＣＣで発生する基準脈流波信号ＶＸＩとして
は、例えば正弦波発生手段から発生した正弦波を全波整
流した信号を使用する。

【００３１】パルス幅変換部ＰＳＣＣにおいてパルス幅
変調波形を得るには、例えば、高周波の三角信号（又は
鋸波信号）を発生するランプ波発生回路と電圧比較器を
用いて、電圧比較器に基準脈流波信号ＶＸ１と三角波信
号を入力させ、基準脈流波信号ＶＸ１の方の電圧レベル
が高い場合には、出力信号として“１”を、低い場合に
は“０”を出力させる。これにより、基準脈流波信号Ｖ
Ｘ１のレベルに比例してパルス幅を大きくするようパル
ス幅変調したパルス信号ＶＤＲが得られる。

【００３２】スイッチング増幅部ＳＷＡは、主スイッチ
ＳＷ０、１次巻線Ｌ１、２次巻線Ｌ２を持つ２巻線構成
のトランスＴ１、整流用ダイオードＤ１、平滑用コンデ
ンサＣ２からなる。主スイッチＳＷ０は、制御回路部Ｃ
ＯＮＴから供給されるパルス幅変調信号ＶＤＲの
“１”、“０”に応じてオン、オフされる。

【００３３】直流電源Ｅｉから流れる電流がこの主スイ
ッチＳＷ０によってオン／オフされることより、トラン
スＴ１の二次側の巻線Ｌ２に、パルス波頭電圧が時間的
に変化してその電圧値の包絡線が正弦波を構成するよう
な波形の電圧ＥＬ２が発生する。この電圧ＥＬ２は、整
流ダイオードＤ１と平滑コンデンサＣ２により平滑され
るので、そのコンデンサＣ２の両端には正弦波信号の全
波整流波形に相当する主脈流波電圧ＥＣ２が現れる。な
お、直流電源Ｅｉに並列に接続されたコンデンサＣ１は
入力コンデンサである。

【００３４】極性反転部ＰＳＷでは、制御回路部ＣＯＮ
Ｔ中の基準脈流波発生／極性制御部ＳＳＣＣから発生さ
れる基準脈流波信号ＶＸＩがゼロレベルになる毎に、ス
イッチＳＷ１とＳＷ３の組、ＳＷ２とＳＷ４の組の一方
の組がオン、他方の組がオフとなるように交互に繰り返
して、スイッチング増幅部ＳＷＡで得られた主脈流波電
圧ＥＬ２を極性反転することにより、リンギング信号に
相当する正弦波信号を形成する。Ｌ３はインダクタ、Ｃ
３はコンデンサであり、低域濾波器を形成している。

【００３５】トランスＴ１の２次側の巻線Ｌ２に発生す
る電圧ＥＬ２の最大電圧（波頭電圧）がパルス毎に変化
する理由をここで説明する。主スイッチＳＷ０がオン状
態にある期間は、刻々と変化している。主スイッチＳＷ
０がオン状態になると、直流電源Ｅｉの電圧がトランス
Ｔ１の１次側の巻線Ｌ１に印加される。よく知られてい
るように、インダクタの両端に生じる電圧は、そこを流
れる電流の時間変化率に比例する。また、一定の電圧を
印加すると、そこを流れる電流は時間に比例して増加す
る。

【００３６】主スイッチＳＷ０がオン状態からオフ状態
に変化すると、巻線Ｌ１に流れていた増加傾向にあった
電流が減少傾向に転じる。したがって、巻線Ｌ１には主
スイッチＳＷ０がオン状態にあったと時とは逆極性の電
圧が生じる。また、主スイッチＳＷ０がオフ状態になっ
たことで、巻線Ｌ１に流れる電流は急激に０になるた
め、この巻線Ｌ１には非常に高い電圧が発生しようとす
る。この電圧はトランスＴ１の２次側の巻線Ｌ２にも生
じるので、この電圧がコンデンサＣ２の電圧ＥＣ２より
も高電圧になると、整流ダイオードＤ１が順方向にバイ
アスされるため、巻線Ｌ２に生じた電圧は概ね電圧ＥＣ
２に抑えられる。

【００３７】また、このとき、巻線Ｌ２から整流ダイオ
ードＤ１を介してコンデンサＣ２および負荷に電流が流
れる。このコンデンサＣ２に対する充電エネルギーは、
主スイッチＳＷ０がオン状態からオフ状態に転じたとき
流れていた電流に対応する励磁エネルギーが放出された
エネルギー量から負荷に供給されるエネルギー量の差に
概ね相当する。

【００３８】したがって、スイッチＳＷ０のデューティ
比が大きく、すなわち、オン期間が長くなれば、励磁エ
ネルギーは増加するので、その励磁エネルギーの一部は
コンデンサＣ２を充電し、そのコンデンサＣ２の電圧Ｅ
Ｃ２は増加する。また、主スイッチＳＷ０のデューティ
比が小さく、すなわち、オン期間が短くなれば、励磁エ
ネルギーは減少し、負荷にはコンデンサＣ２の充電エネ
ルギーと励磁エネルギーが供給されるため、コンデンサ
Ｃ２の電圧ＥＣ２は減少する。かくして、主スイッチＳ
Ｗ０のオン／オフのデューティ比を図２のＶＤＲに示す
ように適切に制御することによって、コンデンサＣ２に
生じる電圧ＥＣ２の波形を正弦波信号の全波整流波形に
相当した脈流波状にすることができる。

【００３９】従来では供給された直流電力を両極性の電
力に変換して増幅部に供給し、この増幅部で正弦波信号
を増幅してリンギング信号を形成していたのに対し、本
実施の形態は、スイッチング増幅部ＳＷＡにおいて供給
された直流電力から正弦波信号の全波整流波形に相当し
た脈流波を形成し、これを極性反転部ＰＳＷに移してそ
こでリンギング信号に相当する正弦波を形成する点で、
大きく異なる。

【００４０】本実施の形態のスイッチ増幅部ＳＷＡはＤ
Ｃ／ＤＣコンバータの主回路と同等であるが、前記した
ように主スイッチＳＷ０のデューティ比をトランスＴ１
の２次巻線Ｌ２に生じるパルス電圧ＥＬ２の最大値が脈
流波の包絡線を描くように制御することによって、脈流
波を形成している。このように、主回路の出力電圧が直
流と脈流波である相違点は、トランスＴ１の周辺の寄生
容量に対する充電エネルギー量に影響を及ぼす。

【００４１】すなわち、トランスＴ１の巻線に生じるパ
ルス電圧の波高値が周波数ｆなる正弦波の包絡線（最大
値Ｖｘ）を描いていて、主スイッチＳＷ０が正弦波の半
周期内にＮ回のスイッチング動作を行ったときの寄生容
量Ｃに対する充電エネルギーはＥｓは、次の式で表され
る。

【数３】

【００４２】一方、従来のＤＣ／ＤＣコンバータのよう
に出力が直流である場合には、トランスの巻線に生じる
パルス電圧の波高値がＶｘである場合の寄生容量Ｃに対
する充電エネルギーＥａは、 Ｅａ＝ Ｖｘ2 ＣＮ／２ ・・・（９） であるから、正弦波の全波整流波形に相当する脈流波波
形の方が、寄生容量Ｃに対する充電エネルギーが半分で
あることが分かる。

【００４３】また、本実施の形態では、トランスＴ１の
２次側巻線が１個であり、従来のトランスＴ２１に比べ
て巻線の線間に存在する寄生容量Ｃを少なくすることが
できる。この充電エネルギーは全て消費されるわけでは
ないが、主スイッチのターンオン時やトランスの鉄損と
して消費されるため、この充電エネルギーが小さいほ
ど、消費電力が少ないとみることができる。

【００４４】脈流波電圧を正弦波のリンギング信号に変
換する極性反転部ＰＳＷは、４個のスイッチＳＷ１〜Ｓ
Ｗ４から形成され、電流路はそのうちの２個のスイッチ
で形成されるから、例えば、ダーリントン接続のトラン
ジスタを用いたとすると、スイッチ１個当りの電圧降下
は概ね１Ｖであり、極性反転部ＰＳＷでは約２Ｖの電圧
降下を生じることになる。したがって、出力実効電圧値
が８０Ｖrms のリンギング信号を形成する場合の変換効
率は、約９８％（８０／８２）であり、例えば、スイッ
チング増幅部ＳＷＡの変換効率を８０％程度と見積もれ
ば、このＤＣ／ＡＣ変換装置の総合変換効率は約７８％
であり、従来の６２％程度に比べて、優れた性能を実現
することができる。

【００４５】［第２の実施の形態］図３は本発明の第２
の実施の形態の示すＤＣ／ＡＣ変換装置のブロック図、
図４はその各点における信号の波形図である。図３にお
いて、スイッチング増幅部ＳＷＡ、極性反転部ＰＳＷは
第１の実施の形態で説明した図１におけるものと同じで
あり、制御回路部ＣＯＮＴの内部構成が異なっている。

【００４６】ここでは、制御回路部ＣＯＮＴに、基準脈
流波発生／極性制御部ＳＳＣＣ、パルス幅変換部ＰＳＣ
Ｃの他に、極性反転部ＰＳＷから負荷ＲＬに出力する出
力電圧Ｖｏを全波整流して帰還脈流波信号ＶＤ１に変換
する全波整流部ＲＥＣ０、その帰還脈流波信号ＶＤ１を
基準脈流波信号ＶＲ１から差し引いた信号を信号ＶＡ１
としてパルス幅変換部ＰＳＣＣに入力させる誤差増幅部
ＡＭＰ０を具備させ、これにより、出力信号Ｖｏを負帰
還させるように構成している。

【００４７】このように出力信号Ｖｏを負帰還するの
は、負荷変動や電力供給源の電圧変動などによって生じ
る出力電圧Ｖｏの変化および出力信号の波形歪みを低減
するためである。

【００４８】本実施の形態におけるパルス幅変換部ＰＳ
ＣＣとしては、例えば後記する図６に示すような電源制
御回路ＰＳＣ部分を用いればよい。ただし、このとき、
負帰還とするため、誤差増幅器ＡＭＰ０の出力信号ＶＡ
Ｉを反転させる（あるいはＶＲ１とＶＤ１の接続を反対
にする）必要がある。

【００４９】かくして、この第２の実施の形態では、制
御回路部ＣＯＮＴに入力する出力電圧Ｖｏが増大したと
きはパルス幅信号のデューティが減少し、減少したとき
は増加する動作となり、出力電圧Ｖｏが安定化する。

【００５０】［第３の実施の形態］図５は本発明の第３
の実施の形態のＤＣ／ＡＣ変換装置の回路図、図６は図
５の回路における制御回路部ＣＯＮＴの具体的な回路
図、図７は各点における信号の波形図である。

【００５１】図５において、図１に示すものと同一のも
のには同一の符号を付している。スイッチング増幅部Ｓ
ＷＡは、入力コンデンサＣ１、ＭＯＳトランジスタから
なる主スイッチＭ１、巻線Ｌ１とＬ２を有するトランス
Ｔ１、整流ダイオードＤ１、平滑コンデンサＣ２から構
成される。極性反転部ＰＳＷを構成するスイッチＳＷ１
〜ＳＷ４は、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、ホトカプ
ラの受光トランジスタＰＣ１Ｔ、ＰＣ２Ｔ、ＰＣ３Ｔ、
ＰＣ４Ｔ、ＰＮＰトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４
で構成される。

【００５２】制御回路部ＣＯＮＴは、帰還入力端子ＳＰ
はリンギング信号（出力信号）の出力端子ＲＧＰに、駆
動端子ＤＲは主スイッチＭ１のゲート端子に、負極性を
出力するための極性制御端子ＰＳ１はホトカプラの発光
ダイオードＰＣ１Ｄ、ＰＣ３Ｄに接続され、正極性を出
力するための極性制御端子ＰＳ２はホトカプラの発光ダ
イオードＰＣ２Ｄ、ＰＣ４Ｄに接続されている。

【００５３】なお、発光ダイオードＰＣ１Ｄと受光トラ
ンジスタＰＣ１Ｔの組、発光ダイオードＰＣ２Ｄと受光
トランジスタＰＣ２Ｔの組、発光ダイオードＰＣ３Ｄと
受光トランジスタＰＣ３Ｔの組、発光ダイオードＰＣ４
Ｄと受光トランジスタＰＣ４Ｔの組は、各々１組のホト
カプラを形成する。また、スイッチＳＷ１〜ＳＷ４には
ＰＮＰトランジスタを用いているが、ＮＰＮトランジス
タを用いる場合には、図５の隅に示すスイッチ回路ＳＷ
Ｗに置換可能である。

【００５４】制御回路部ＣＯＮＴの端子ＳＰには、本Ｄ
Ｃ／ＡＣ変換装置の出力端子ＲＧＰに出力されるリンギ
ング信号が接続され、制御回路部ＣＯＮＴはこのリンギ
ング信号が正弦波に近付くように制御したデューティ比
の高周波パルス信号を端子ＤＲから主スイッチＭ１のゲ
ート端子に印加することで、主スイッチＭ１のオン／オ
フ動作（図７のＶＤＲ）を制御する。

【００５５】トランスＴ１の１次巻線Ｌ１には直流電源
の供給端子ＩＮＰ、ＩＮＧに供給された直流電圧Ｅｉが
主スイッチＭ１のスイッチ動作によってパルス電圧に変
換されて印加され、トランスＴ１の２次巻線にはピーク
電圧の包絡線が正弦波の全波整流波形に相当する脈流波
であるパルス電圧（図７のＥＬ２参照）が生じる。この
パルス電圧は、整流ダイオードＤ１で整流され、平滑コ
ンデンサＣ２で平滑されて、前記の脈流波状の電圧（図
７のＥＣ２参照）が端子ＧＰとＧＮの間に生成される。

【００５６】制御回路部ＣＯＮＴの極性制御端子ＰＳ１
に“０”、ＰＳ２に“１”の電圧が出力されると、発光
ダイオードＰＣ２Ｄ、ＰＣ４Ｄに電流が流れ、受光トラ
ンジスタＰＣ２Ｔ、ＰＣ４Ｔのコレクタ端子とエミッタ
端子間に電流が流れる。なおこのとき、発光ダイオード
ＰＣ１Ｄ、ＰＣ３Ｄには電流が流れない。受光トランジ
スタＰＣ２Ｔのコレクタ端子はＰＮＰトランジスタＱ２
のベース端子に接続されているから、このＰＮＰトラン
ジスタＱ２のエミッタ端子からコレクタ端子に電流が流
れるようになる。また、受光トランジスタＰＣ４Ｔのコ
レクタ端子はＰＮＰトランジスタＱ４のベース端子に接
続されているから、このＰＮＰトランジスタＱ４のエミ
ッタ端子からコレクタ端子に電流が流れるようになる。

【００５７】かくして、スイッチＳＷ２、ＳＷ４がオ
ン、ＳＷ１、ＳＷ３がオフに制御されて、端子ＧＰ→Ｐ
ＮＰトランジスタＱ２→インダクタＬ３→出力端子ＲＧ
Ｐ→負荷→出力端子ＲＧＧ→ＰＮＰトランジスタＱ４を
経由して、端子ＧＮ方向に電流路が形成され、端子ＲＧ
Ｐには端子ＧＰと同じ極性の電圧が現れる。

【００５８】次に、制御回路部ＣＯＮＴの極性制御端子
ＰＳ１に“１”、ＰＳ２に“０”の電圧が出力される
と、発光ダイオードＰＣ１Ｄ、ＰＣ３Ｄに電流が流れ、
受光トランジスタＰＣ１Ｔ、ＰＣ３Ｔのコレクタ端子と
エミッタ端子間に電流が流れる。なおこのとき、発光ダ
イオードＰＣ２Ｄ、ＰＣ４Ｄには電流が流れない。受光
トランジスタＰＣ１Ｔのコレクタ端子はＰＮＰトランジ
スタＱ１のベース端子に接続されているから、このＰＮ
ＰトランジスタＱ１のエミッタ端子からコレクタ端子に
電流が流れるようになる。また、受光トランジスタＰＣ
３Ｔのコレクタ端子はＰＮＰトランジスタＱ３のベース
端子に接続されているから、このＰＮＰトランジスタＱ
３のエミッタ端子からコレクタ端子に電流が流れるよう
になる。

【００５９】かくして、スイッチＳＷ１、ＳＷ３がオ
ン、ＳＷ２、ＳＷ４がオフに制御されて、端子ＧＰ→Ｐ
ＮＰトランジスタＱ１→端子ＲＧＧ→負荷→端子ＲＧＰ
→インダクタＬ３→ＰＮＰトランジスタＱ３を経由し
て、端子ＧＮ方向に電流路が形成され、端子ＲＧＰには
端子ＧＰと逆極性の電圧が現れる。このように、２個の
極性制御端子ＰＳ１、ＰＳ２から交互にホトカプラに電
流を流すと、出力端子ＲＧＰとＲＧＧの間に現れる電圧
の極性が反転する。

【００６０】また、スイッチＳＷ１〜ＳＷ４において、
受光トランジスタとＰＮＰトランジスタはダーリントン
接続されており、ＰＮＰトランジスタのエミッタ端子か
らコレクタ端子の間に電流が流れている状態では、受光
トランジスタは飽和動作状態にあるから、受光トランジ
スタのコレクタ端子とエミッタ端子との間の電位差（コ
レクタ飽和電圧）は、概ね０．２Ｖ程度である。

【００６１】したがって、ＰＮＰトランジスタのエミッ
タ端子とコレクタ端子との間の電位差は、ＰＮＰトラン
ジスタのエミッタ端子とベース端子との間の電位差（概
ね０．７Ｖ）と受光トランジスタのコレクタ飽和電圧の
和である概ね０．９Ｖとなって、スイッチＳＷ１〜ＳＷ
４は概ね１Ｖの電圧降下を有するスイッチとして動作す
る。

【００６２】以上から、平滑コンデンサＣ２に形成され
た脈流波状電圧ＥＣ２は、制御回路部ＣＯＮＴの極性制
御端子ＰＳ１、ＰＳ２で極性反転部ＰＳＷを制御するこ
とによって、正弦波状の交流波形に変換されて、リンギ
ング信号として端子ＲＧＰ、ＲＧＧから出力する。

【００６３】図６は制御回路部ＣＯＮＴの構成を示す図
である。この制御回路部ＣＯＮＴは、出力電圧を帰還さ
せた帰還信号と内部生成した基準信号との誤差成分を検
出する信号比較回路ＳＣＣ、スイッチＳＷ１〜ＳＷ４を
切替制御するための極性制御回路ＰＣＮ、および主スイ
ッチＭ１をオン／オフするパルス幅信号を生成する電源
制御回路（パルス幅変換部）ＰＳＣから構成される。

【００６４】信号比較回路ＳＣＣは、帰還端子ＳＰに入
力する出力交流信号を脈流信号に変換する第１の全波整
流回路ＲＥＣ１、矩形波信号ＶＰＧを発生する発振器Ｐ
Ｇ、その矩形派信号ＶＰＧを濾波して正弦波信号ＶＳＧ
を生成する濾波器ＦＩＬ、その濾波器ＦＩＬの出力正弦
波信号ＶＳＧを脈流信号に変換する第２の全波整流回路
ＲＥＣ２、および両全波整流回路ＲＥＣ１、ＲＥＣ２の
出力信号ＶＤ１、ＶＲ１の電圧を比較する誤差増幅器Ａ
ＭＰ１から構成されている。

【００６５】極性制御回路ＰＣＮは、濾波器ＦＩＬの出
力信号ＶＳＧを基準電圧Ｖoff で比較してデューティ比
がほぼ５０％のパルス信号を発生するパルス変換手段と
しての電圧比較器ＣＭＰ１、その電圧比較器ＣＭＰ１の
出力信号を反転する第１、第２のインバータＩＮＶ１、
ＩＮＶ２、およびそのインバータＩＮＶ１、ＩＮＶ２の
出力信号を極性制御端子ＰＳ１、ＰＳ２に導く抵抗器Ｒ
Ｐ１、ＲＰ２から構成されている。

【００６６】パルス幅変換部として機能する電源制御回
路ＰＳＣは、信号比較回路ＳＣＣの出力信号ＶＳＩを基
準電圧Ｖref と比較してその誤差成分を増幅する誤差増
幅器ＡＭＰ２、ランプ波発生器ＲＯＳＣ、そのランプ波
発生器ＲＯＳＣの出力信号ＶＣＴと誤差増幅器ＡＭＰ２
の出力信号ＶＥＲを比較して比較信号ＶＰＷを出力する
電圧比較器ＣＭＰ２、該ランプ波発生器ＲＯＳＣの出力
信号ＶＣＴと信号ＶＤＴを比較して比較信号ＶＤＷを出
力する電圧比較器ＣＭＰ３、両信号ＶＰＷ、ＶＤＷを入
力して主スイッチＭ１を駆動するパルス幅変調信号ＶＤ
Ｒを出力する主スイッチ駆動回路ＤＲＶから形成され
る。

【００６７】以下に、制御回路部ＣＯＮＴの作用を図７
に示す動作波形を用いて説明する。信号比較回路ＳＣＣ
において、矩形波発振器ＰＧで発生する矩形波信号ＶＰ
Ｇの周波数は概ね１６Ｈｚであって、リンギング信号の
周波数に等しい。この矩形波信号ＶＰＧを濾波器ＦＩＬ
に印加すると、濾波器ＦＩＬは概ね正弦波状の信号ＶＳ
Ｇを出力する。この濾波器ＦＩＬは入力された矩形波信
号の高調波成分を除去するために用いるから、低域通過
型濾波器あるいは帯域通過型濾波器のいずれでも適用で
きる。

【００６８】極性制御回路ＰＣＮにおいて、前記正弦波
状信号ＶＳＧは電圧比較器ＣＭＰ１に印加される。この
電圧比較器ＣＭＰ１は正極入力端子に印加された信号Ｖ
ＳＧの電圧が負極入力端子に印加された電圧Ｖoff より
も高電圧である場合に論理信号“１”を出力し、低電圧
である場合に“０”を出力するから、電圧Ｖoff として
正弦波状信号ＶＳＧの概ね平均電圧を設定しておくと、
それをインバータＩＮＶ１で反転した信号はＶＰＳ１の
ような矩形波信号となり、これをさらにインバータＩＮ
Ｖ２で反転した信号はＶＰＳ２のような極性の矩形波信
号となる。これらの矩形波信号ＶＰＳ１、ＶＰＳ２は逆
相関係にあり、それぞれ抵抗器ＲＰ１、ＲＰ２を介して
極性制御端子ＰＳ１、ＰＳ２に導かれる。

【００６９】信号比較回路ＳＣＣにおいて、前記した正
弦波状信号ＶＳＧは全波整流器ＲＥＣ２にも印加され、
ここで基準脈流波信号ＶＲ１が形成され、誤差増幅器Ａ
ＭＰ１の負極入力端子に印加される。一方、帰還端子Ｓ
Ｐには、本ＤＣ／ＡＣ変換装置の端子ＲＧＰとＲＧＧと
の間に出力される交流信号ＶＲＧ（Ｖｏ）が印加され
る。この信号ＶＲＧは、全波整流器ＲＥＣ１で全波整流
され信号ＶＤ１となって、誤差増幅器ＡＭＰ１の正極入
力端子に印加される。誤差増幅器ＡＭＰ１は正極入力端
子と負極入力端子に印加された電圧の差電圧を増幅し、
電源制御回路ＰＳＣの入力端子ＳＩに信号ＶＳＩとして
印加する。

【００７０】したがって、誤差増幅器ＡＭＰ１の出力信
号ＶＳＩは、ＤＣ／ＡＣ変換装置の出力信号ＶＲＧと基
準脈流波信号ＶＲ１の誤差を表す信号となる。

【００７１】電源制御回路ＰＳＣの入力端子ＳＩに入力
された信号ＶＳＩは、誤差増幅器ＡＭＰ２の負極入力端
子に入力される。この誤差増幅器ＡＭＰ２の正極入力端
子には、基準電圧発生器で発生され基準電圧Ｖref が印
加されており、この基準電圧Ｖerf は温度や電源電圧な
どが変動しても概ね一定な直流電圧であるから、誤差増
幅器ＡＭＰ２の出力電圧ＶＥＲは、入力端子ＳＩの信号
ＶＳＩを反転増幅し、電圧比較器ＣＭＰ２の正極入力端
子に導く。なお、電圧比較器ＣＭＰ３の正極入力端子に
は直流電圧ＶＤＴが印加されている。

【００７２】両電圧比較器ＣＭＰ２、ＣＭＰ３の負極入
力端子にはランプ波発生器ＲＯＳＣの出力信号（高周波
の三角信号又は鋸波信号）ＶＣＴが印加されているの
で、一方の電圧比較器ＣＭＰ２出力は正極入力端子の入
力電圧ＶＥＲが三角波信号ＶＣＴよりも低いときは論理
信号“０”（デューティ比０％）を、高い場合は“１”
（デューティ比１００％）を、三角波信号ＶＣＴの振幅
範囲内にある場合は正極入力端子の入力電圧ＶＥＲのレ
ベルに対応したデューティ比で、ランプ波発生器ＲＯＳ
Ｃの三角波信号又は鋸波状と同じ周波数のパルス信号を
出力する。他方の電圧比較器ＣＭＰ３についても固定の
入力電圧ＶＤＴに対応して同様に動作する。

【００７３】これら２個の電圧比較器ＣＭＰ２、ＣＭＰ
３の出力信号ＶＰＷ、ＶＤＷは、駆動回路ＤＲＶに入力
され、論理積を行って電力増幅し、駆動出力端子ＤＲに
出力される。したがって、駆動出力端子ＤＲには、出力
信号ＶＰＷ、ＶＤＷのいずれかデューティ比が小さいパ
ルス信号ＶＤＲが出力される。

【００７４】ここで、電圧比較器ＣＭＰ３の正極入力端
子には、固定電圧ＶＤＴが印加されているから、この電
圧ＶＤＴは駆動出力端子ＤＲに出力されるパルス信号の
最大デューティ比を設定する。

【００７５】以上から明らかなように、電源制御回路Ｐ
ＳＣは端子ＳＩの信号ＶＳＩを反転増幅しているから、
その信号ＶＳＩが低いほどデューティ比が大きく、かつ
最大デューティ比が制限されたパルス信号ＶＤＲを形成
し、駆動出力端子ＤＲから出力する。この駆動出力端子
ＤＲは、図５に示した主スイッチＭ１のゲート端子に印
加されており、主スイッチＭ１のデューティ比は入力端
子ＳＩの印加電圧が低い場合には増加し、高い場合には
減少するように制御される。

【００７６】なお、この実施の形態では、電源制御回路
ＰＳＣの誤差増幅器ＡＭＰ２の正極入力端子に基準電圧
Ｖref が印加されているが、この接続を切り放すことが
できる場合には、信号比較回路ＳＣＣの全波整流器ＲＥ
Ｃ１の出力信号ＶＤ１を誤差増幅器ＡＭＰ２の負極入力
端子に、全波整流器ＲＥＣ２の出力信号ＶＲ１を同誤差
増幅器ＡＭＰ２の正極入力端子に接続することで、誤差
増幅器ＡＭＰ１を省略することが可能である。

【００７７】以上のように構成されているから、図５に
示した主スイッチＭ１は、そのゲート端子にパルス電圧
ＶＤＲが印加されてスイッチング動作を行い、これによ
ってトランスＴ１の巻線Ｌ２に生じたパルス電圧ＥＬ２
は、ダイオードＤ１で整流され平滑コンデンサＣ２で平
滑されて、そのコンデンサＣ２に脈流波信号ＥＣ２とし
て現れ、極性反転部ＰＳＷでその脈流波信号ＥＣ２が１
周期毎に極性反転されて、正弦波状のリンギング信号と
して端子ＲＧＰ、ＲＧＧから負荷に向けて出力する。こ
の正弦波状のリンギング信号は負荷変動、電源変動等に
拘らず、一定の電圧となる。

【００７８】［第４の実施の形態］図８は本発明の参考
例としての第４の実施の形態の制御回路部ＣＯＮＴの構
成を示す図、図９はその動作のタイムチャートである。
ここでは、特に信号比較回路ＳＣＣに特徴をもってい
る。この信号比較器ＳＣＣは、誤差増幅器ＡＭＰ３、反
転増幅器ＩＮＶＡ、マルチプレクサ（信号切替手段）Ｍ
ＰＸで形成されている。極性制御回路ＰＣＮと電源制御
回路ＰＳＣは、前記図６に示したものと同じ構成で同じ
作用を呈する。

【００７９】以下に、図９に示したタイムチャートとと
もに、この動作を説明する。ＤＣ／ＡＣ変換装置の出力
端子ＲＧＰから出力されたリンギング信号は、帰還入力
端子ＳＰに印加され、誤差増幅器ＡＭＰ３の正極入力端
子に導入される。濾波器ＦＩＬの出力信号ＶＳＧは前記
したように概ね１６Ｈｚの基準正弦波信号であり、この
信号は誤差増幅器ＡＭＰ３の負極入力端子に印加され
る。

【００８０】この結果、誤差増幅器ＡＭＰ３では、リン
ギング信号と基準正弦波信号の差電圧が検出・増幅さ
れ、信号ＶＤＰが形成される。反転増幅器ＩＮＶＡは電
圧利得が１で、位相差１８０度の線形増幅器である。信
号ＶＤＰと反転増幅器ＩＮＶＡの出力信号ＶＤＮは、マ
ルチプレクサＭＰＸに入力される。

【００８１】このマルチプレクサＭＰＸには、極性制御
回路ＰＣＮから信号ＶＰＳ２が制御信号として入力され
ており、この信号ＶＰＳ２が“１”である場合には信号
ＶＤＰが、また“０”である場合には信号ＶＤＮが、お
のおの選択されて電源制御回路ＰＳＣの入力端子ＳＩに
伝達される。つまり、この反転増幅器ＩＮＶＡとマルチ
プレクサＭＰＸは、誤差増幅器ＡＭＰ３の出力信号ＶＤ
Ｐを全波整流する。したがって、電源制御回路ＰＳＣの
帰還入力端子ＳＩには、信号ＶＤＰを全波整流した脈流
波信号ＶＳＩが入力する。

【００８２】電源制御回路ＰＳＣの入力端子ＳＩに入力
された脈流波信号ＶＳＩは、第３の実施の形態の場合と
同様に、主スイッチＭ１を駆動し、これによって、トラ
ンスＴ１の２次巻線Ｌ２にパルス電圧ＥＬ２が発生し、
これがダイオードＤ１で整流され、平滑コンデンサＣ２
に脈流波信号ＥＣ２が形成され、極性反転部ＰＳＷで正
弦波状のリンギング信号に形成される。

【００８３】このようにリンギング信号と基準正弦波信
号との差電圧を増幅した後で、脈流波信号ＶＳＩを形成
し、電源制御回路ＰＳＣの入力端子ＳＩに伝達する点が
第３の実施の形態と異なり、機能構成上では、濾波器Ｒ
ＥＣ１、ＲＥＣ２が不要となり、構成部品の点数を少な
くすることができる。

【００８４】［第５の実施の形態］図１０は本発明の第
５の実施の形態の制御回路部ＣＯＮＴの構成を示す図、
図１１はその動作のタイムチャートである。前記した第
３、第４の実施の形態では、連続してリンギング信号を
発生するＤＣ／ＡＣ変換装置であった。負荷となる抵抗
ＲＬはスイッチＳＷ１〜ＳＷ４を介して接続されるか
ら、リンギング信号が低電圧である期間にそのスイッチ
ＳＷ１〜ＳＷ４がオン状態になれば問題はないが、高電
圧が出力されている状態でスイッチがオンになると、Ｄ
Ｃ／ＡＣ変換装置の入力電流が急増し、電池のような内
部抵抗が高い電源を直流電源Ｅｉとしている場合には、
電源電圧が一時的に低下して、周辺回路に悪影響を与え
る問題がある。

【００８５】本発明の第５の実施の形態は、このような
現象を防止するようにしたものである。本実施の形態
は、極性制御回路ＰＣＮの構成に関して、外部起動信号
によりリンギング信号の出力を制御する構成であり、ス
イッチング増幅部ＳＷＡ、極性反転部ＰＳＷ、信号比較
回路ＳＣＣの構成は、前記した第３、第４の実施の形態
と同じである。

【００８６】図１０において、極性制御回路ＰＣＮは、
信号比較回路ＳＣＣの正弦波信号ＶＳＧと基準電圧Ｖof
f を比較する電圧比較器ＣＭＰ１、その電圧比較器ＣＭ
Ｐ１の出力信号ＣＫＡをクロックとして入力する第１の
フリップフロップ回路ＦＦ１、ナンドゲートＧ１、Ｇ
２、抵抗ＲＰ１、ＲＰ２からなる。

【００８７】電源制御回路ＰＳＣは機能構成上は第３、
第４の実施の形態のものと同じであるが、主スイッチ駆
動回路ＤＲＶには新たな制御端子ＥＮが設けられ、この
端子ＥＮに“１”が印加されたときは、電圧比較器ＣＭ
Ｐ２、ＣＭＰ３の出力信号ＶＰＷ、ＶＤＷの論理積に対
応して、主スイッチＭ１を駆動するためのパルス信号Ｖ
ＤＲを出力端子ＤＲから出力するが、“０”が印加され
たときは、出力端子ＤＲへの出力する信号ＶＤＲは常に
“０”となり、主スイッチＭ１はスイッチング動作を行
わない。

【００８８】第１のフリップフロップ回路ＦＦ１は、エ
ッジトリガー形式のフリップフロップ回路であって、リ
セット端子Ｒおよびプリセット端子ＰＲを“１”に設定
した状態で、クロック端子ＣＫの信号を“０”から
“１”に変化させると、データ端子ＤＴに与えられてい
たデータ“ＤＴ”を取り込み、出力端子ＱＮにはそのデ
ータ“ＤＴ”を出力し、反転出力端子ＱＩにはそのデー
タ“ＤＴ”を反転したデータを出力する。また、プリセ
ット端子ＰＲに“０”を与えると、出力端子ＱＮは
“１”に、反転出力端子ＱＩは“０”になり、リセット
端子Ｒに“０”与えると、出力端子ＱＮは“０”に、反
転出力端子ＱＩは“１”になり、このときクロック端子
ＣＫに入力する信号の作用は無視されるように機能す
る。

【００８９】極性制御回路ＰＣＮの端子ＲＳＴは、本発
明のＤＣ／ＡＣ変換装置の直流電力供給端子ＩＮＰ、Ｉ
ＮＧに直流電力が供給されたときに、本装置を初期化す
るための起動信号入力端子であり、この端子ＲＳＴに
“０”を、起動端子ＲＮＧに“１”を印加することによ
り、第１のフリップフロップ回路ＦＦ１の出力端子ＱＮ
は“１”に、反転出力端子ＱＩは“０”に設定される。
この後に端子ＲＳＴに“１”を印加する。

【００９０】この第１のフリップフロップ回路ＦＦ１の
反転出力端子ＱＩはナンドゲートＧ１、Ｇ２の一方の入
力端子および出力端子ＰＳＥに接続されている。また、
このナンドゲートＧ１の出力はナンドゲートＧ２の他方
の入力端子に接続されるとともに抵抗ＰＲ１を介して極
性制御端子ＰＳ１に、ナンドゲートＧ２の出力端子は抵
抗ＰＲ２を介して極性制御端子ＰＳ２に、各々接続され
ている。

【００９１】上記した初期化（ＲＳＴ＝“０”、ＲＮＧ
＝“１”）によって、出力端子ＰＳＥは“０”に、極性
出力端子ＰＳ１、ＰＳ２はともに“１”を出力するよう
になる。したがって、この初期化状態では、電源制御回
路ＰＳＣの端子ＥＮの信号が“０”となるから、主スイ
ッチ駆動回路ＤＲＶは駆動せず、主スイッチＭ１はオフ
状態に、極性反転部ＰＳＷの４個のスイッチＳＷ１〜Ｓ
Ｗ４はオン状態となり、出力端子ＲＰＧとＲＧＮ間の電
圧ＶＲＧは、概ね０Ｖとなり、リンギング信号が出力さ
れない状態となる。

【００９２】電圧比較器ＣＭＰ１では、正極入力端子に
印加された正弦波状信号ＶＳＧが負極入力端子に印加さ
れた基準電圧Ｖoff よりも高電圧である場合に論理信号
“１”を、低電圧である場合に論理信号“０”を、クロ
ック信号ＣＫＡとして出力するので、基準電圧Ｖoff と
して概ね正弦波状信号ＶＳＧの平均電圧を設定しておく
と、クロック信号ＣＫＡは矩形波信号となる。このクロ
ック信号ＣＫＡは、フリップフロップ回路ＦＦ１の端子
ＣＫ、第１のナンドゲートＧ１の他方の入力端子に印加
される。

【００９３】いま、起動端子ＲＮＧが“１”→“０”に
変化すると、起動端子ＲＮＧが“０”になった後で信号
ＣＫＡが“０”→“１”に変化したとき、フリップフロ
ップＦＦ１の反転出力端子ＱＩが“１”に変化する。し
たがって、ナンドゲートＧ１の出力ＶＳＰ１は“０”
に、ナンドゲートＧ２の出力ＶＰＳ２は“１”になり、
極性制御端子ＰＳ１、ＰＳ２はそれぞれ“０”、“１”
に、出力端子ＰＳＥは“１”に変化する。このため、極
性反転部ＰＳＷのスイッチＳＷ２、ＳＷ４がオン状態
に、スイッチＳＷ１、ＳＷ３がオフ状態になり、また電
源制御回路ＰＳＣの主スッチ駆動回路ＤＲＶは、端子Ｅ
Ｎが“１”になるから、主スイッチＭ１がスイッチング
を開始して、出力端子ＲＧＰ、ＲＧＧ間に正極性の半周
期分の信号が出力される。

【００９４】次に、信号ＣＫＡが“１”→“０”に変化
すると、ナンドゲーＧ１の出力信号ＶＰＳ１は“１”
に、ナンドゲートＧ２の出力ＶＰＳ２は“０”に変化
し、極性制御端子ＰＳ１、ＰＳ２はそれぞれ“１”、
“０”に反転し、極性反転部ＰＳＷのスイッチＳＷ１、
ＳＷ３がオン状態に、スイッチＳＷ２、ＳＷ４がオフ状
態になるから、出力端子ＲＧＰ、ＲＧＧ間には負極性の
半周期分の信号が出力される。このようにして、正弦波
状のリンギング信号の出力が開始される。

【００９５】このリンギング信号が出力されているとき
に、起動信号ＲＮＧが“０”→“１”に変化すると、そ
の後で信号ＣＫＡが“０”→“１”に変化したときに、
フリップフロップ回路ＦＦ１の出力端子ＱＩが“０”に
変化する。したがって、ナンドゲートＧ１、Ｇ２の出力
信号ＶＳＰ１、ＶＳＰ２はともに“１”になるから、極
性制御端子ＰＳ１、ＰＳ２もともに“１”となり、極性
反転部ＰＳＷのスイッチＳＷ１〜ＳＷ４はオン状態とな
る。また、同時に出力端子ＰＳＥは“０”となり、電源
制御回路ＰＳＣの主スイッチ駆動回路ＤＲＶは動作を停
止して端子ＤＲの信号ＶＤＲは“０”となり、主スイッ
チＭ１はスイッチング動作を休止し、リンギング信号の
出力は停止される。

【００９６】この極性制御回路ＰＣＮは、リンギング信
号を起動信号で制御可能とするとともに、リンギング信
号を概ね０Ｖから出力を開始し、概ね０Ｖで停止するよ
う作用するから、負荷に対して急激に高電圧を印加する
ことがなく、したがって、リンギング信号の起動ととも
に、入力電流が急増するような現象が生じることはな
い。

【００９７】［第６の実施の形態］図１２は本発明の第
６の実施の形態の制御回路部ＣＯＮＴの構成を示す図、
図１３はその動作のタイムチャートである。負荷ＲＬを
駆動するスイッチＳＷ１〜ＳＷ４に、サイリタやトライ
アック等のＰＮＰＮ構造の半導体スイッチが用いられた
場合に、これらのスイッチに直流電流がリンギング信号
に重畳されて流れていると、これらのスイッチ素子に対
する駆動信号を除去しても、スイッチオフの状態になら
ない場合がでてくる。

【００９８】そこで、これらＰＮＰＮ素子をオフ状態に
するための条件として、素子電流を保持電流と呼ばれる
電流値以下にする必要がある。素子電流を保持電流以下
に減少させるべき状態は、これらＰＮＰＮ素子に対する
制御信号を停止した後に必要になるから、リンギング信
号をさらに継続して出力し、ＰＮＰＮ素子に印加される
電圧が概ね０Ｖになる状態を形成する必要がある。

【００９９】この第６の実施の形態は、リンギング信号
を制御する起動信号が停止した後であっても、さらに１
周期のリンギング信号を継続して出力させる構成に関す
るものである。

【０１００】本実施の形態は、制御回路部ＣＯＮＴの極
性制御回路ＰＣＮの構成に係り、制御回路部ＣＯＮＴの
なかで、信号比較回路ＳＣＣの構成は前記した第３〜第
５の実施の形態と同じであり、電源制御回路ＰＳＣは第
５の実施の形態と同じである。また、極性制御回路ＰＣ
Ｎのうちで、図１０に示したものと同一のものには同一
の符号を付した。ここでは、図１０に示した極性制御回
路ＰＣＮに対して、第２のフリップフロップ回路ＦＦ２
を追加している。

【０１０１】この第２のフリップフロップ回路ＦＦ２
は、そのＣＫ端子にクロック信号ＣＫＡが印加し、端子
Ｒがリセット端子ＲＳＴに、端子ＤＴがフリップフロッ
プ回路ＦＦ１の反転出力端子ＱＩに、端子ＰＲがフリッ
プフロップ回路ＦＦ１の出力端子ＱＮに、出力端子ＱＮ
がナンドゲートＧ１、Ｇ２の一方の入力端子に接続され
ている。またナンドゲートＧ１の他方の入力端子にはク
ロック信号ＣＫＡが印加している。

【０１０２】極性制御回路ＰＣＮの端子ＲＳＴは、前記
第５の実施の形態と同様に、本装置の直流電力供給端子
ＩＮＰ、ＯＮＧに直流電力が供給されたときに本装置を
初期化するための起動信号入力端子であり、この端子Ｒ
ＳＴに“０”を、起動端子ＲＮＧに“１”を印加する
と、フリップフロップ回路ＦＦ１の出力端子ＱＮ、ＱＩ
はそれぞれ“１”、“０”に、フリップフロップ回路Ｆ
Ｆ２の出力端子ＱＮは“０”に設定される。この後で端
子ＲＳＴに“１”を印加する。

【０１０３】この初期化によって、出力端子ＰＳＥは
“０”に、極性出力端子ＰＳ１、ＰＳ２はともに“１”
を出力するようになる。したがって、この初期化状態で
は、主スイッチＭ１はオフ状態に、極性反転部ＰＳＷの
スイッチＳＷ１〜ＳＷ４はオン状態になり、出力端ＲＧ
Ｐ、ＲＧＧは概ね０Ｖとなり、リンギング信号が出力さ
れない状態となる。

【０１０４】電圧比較器ＣＭＰ１の出力側には、前記し
たように矩形波信号ＣＫＡを生成する。この信号ＣＫＡ
は、両フリップフロップ回路ＦＦ１、ＦＦ２の端子Ｃ
Ｋ、ナンドゲートＧ１の他方の入力端子に印加されてい
る。

【０１０５】いま、起動端子ＲＮＧが“１”→“０”に
変化すると、その起動端子ＲＮＧが“０”になった後で
信号ＣＫＡが“０”→“１”に変化した時に、フリップ
フロップ回路ＦＦ１の出力端子ＱＮ、ＱＩはそれぞれ
“０”、“１”に変化する。このフリップフロップ回路
Ｆ１１の出力端子ＱＮ、ＱＩはそれぞれ第２のフリップ
フロップ回路ＦＦ１２のＰＲ端子、ＤＴ端子に接続され
ているので、第１のフリップフロップ回路ＦＦ１１の端
子ＱＮが“０”になったことにより、第２のフリップフ
ロップ回路ＦＦ１２はプリセットされ、その端子ＱＮが
“１”、端子ＱＩが“０”に変化する。

【０１０６】したがって、極性制御端子ＰＳ１、ＰＳ２
は“０”、“１”に、出力端子ＰＳＥは“１”に変化す
るから、極性反転部ＰＳＷのスイッチＳＷ２、ＳＷ４が
オン状態に、スイッチＳＷ１、ＳＷ３はオフ状態にな
る。また、電源制御回路ＰＳＣの主スイッチ駆動回路Ｄ
ＲＶは端子ＥＮが“１”になるから、主スイッチＭ１は
スイッチング動作を開始し、本装置の出力端子ＲＧＰ、
ＲＧＧ間には正極性の半周期分が出力される。

【０１０７】次に、クロック信号ＣＫＡが“１”→
“０”に変化すると、極性制御端子ＰＳ１、ＰＳ２は
“１”、“０”にそれぞれ反転し、極性反転部ＰＳＷの
スイッチＳＷ１、ＳＷ３がオン状態に、スイッチＳＷ
２、ＳＷ４がオフ状態になるから、本装置の出力端子Ｒ
ＰＧ、ＲＧＧ間には負極性の半周期分が出力される。こ
のようにして、正弦波状のリンギング信号の出力が開始
される。

【０１０８】リンギング信号が出力されているときに、
端子ＲＮＧの信号が“０”→“１”に変化すると、その
後で信号ＣＫＡが“０”→“１”に変化したときに、フ
リップフロップＦＦ１の出力端子ＱＮ、ＱＩはそれぞれ
“１”、“０”に変化する。ここで、第２のフリップフ
ロップＦＦ２は、その端子ＰＲが“０”→“１”に変化
したためプリセット状態は終了するが、端子ＣＫは既に
“１”に変化しているため、出力端子ＱＮ、ＱＩは変化
しない。したがって、リンギング信号の出力は継続され
る。

【０１０９】次に、クロック信号ＣＫＡが再度“０”→
“１”に変化すると、フリップフロップ回路ＦＦ２の出
力端子ＱＮ、ＱＩは、このとき入力端子ＤＴが“０”で
あるから“０”、“１”に変化する。したがって、出力
端子ＰＳＥは“０”に、極性制御端子ＰＳ１、ＰＳ２は
ともに“１”になって、スイッチＳＷ１〜ＳＷ４がオン
状態となり、電源制御回路ＰＳＣの主スイッチ駆動回路
ＤＲＶは動作を停止して端子ＤＲの信号ＶＤＲは“０”
となり、主スイッチＭ１はスイッチング動作を休止し、
リンギング信号の出力は停止される。

【０１１０】すなわち、この第６の実施の形態の極性制
御回路ＰＣＮは、起動端子ＲＮＧの起動信号を“０”に
することで、リンギング信号の出力を開始し、その起動
信号を“１”にすることで、少なくとも１周期分のリン
ギング信号を継続して出力する。

【０１１１】このように動作するから、起動時には、リ
ンギング信号が０Ｖから出力を開始し、停止時には出力
電圧が０Ｖになった状態で出力を停止する。さらに、リ
ンギング信号はスイッチＳＷ１〜ＳＷ４の駆動信号を除
去した後で、１周期分は継続して出力されるから、その
間にスイッチＳＷ１〜ＳＷ４に印加される電圧が概ね０
Ｖとなり、スイッチ素子電流が概ね０となる状態が存在
することになり、スイッチＳＷ１〜ＳＷ４にＰＮＰＮ素
子を使用しても、それを確実にオフ状態にすることがで
きる。

【０１１２】［第７の実施の形態］図１４は本発明の第
７の実施の形態の制御回路部ＣＯＮＴの構成を示す図で
ある。ここでは、制御回路部ＣＯＮＴの機能を一部をマ
イクロコントローラＭＣＵを用いて実現した。ここで、
電源制御回路部ＰＳＣは前記した第５、第６の実施の形
態で説明したものと同様である。信号比較回路ＳＣＣ
は、１個の全波整流回路ＲＥＣ１と、誤差増幅器ＡＭＰ
１で構成される。極性制御回路ＰＣＮは、中央処理部Ｃ
ＰＵ、記憶部ＭＥＭ、入出力部ＰＯＲＴ、タイマ部ＴＩ
Ｍ、Ｄ／Ａ変換部ＤＡＣから構成された既知のマイロク
コントローラＭＣＵ、および抵抗ＰＲ１１、ＰＲ１２で
構成されている。

【０１１３】入出力部ＰＯＲＴの端子Ａ０は、起動信号
ＲＮＧの入力用である。端子Ａ１、Ａ２は極性制御信号
出力用でそれぞれ抵抗器ＰＲ１、ＰＲ２を介して極性制
御端子ＰＳ１、ＰＳ２に接続されている。端子Ａ３は端
子ＰＳＥを介して電源制御回路ＰＳＣの端子ＥＮに接続
されている。また、Ｄ／Ａ変換部ＤＡＣは、デジタル情
報をアナログ信号に変換する回路であり、デジタル情報
を出力ポートに出力し、例えば、梯子型抵抗網（ラダー
・ネットワーク）を用いてアナログ信号に変換する。本
実施の形態では、このＤ／Ａ変換部ＤＡＣを基準脈流波
信号ＶＲ１の形成に用いる。

【０１１４】マイクロコントローラＭＣＵの動作は、記
憶部ＭＥＭに記録されたプログラムで制御される。ま
た、この記憶部ＭＥＭには、基準脈流波の情報が記憶さ
れている。さらに、動作制御用のカウンタ（ＤＡＤＲ、
ＤＣＮＴ）およびフラグ（ＵＤＦＬＧ、ＰＦＬＧ、ＳＦ
ＬＧ、ＨＦＬＧ、ＤＦＬＧ、ＯＦＬＧ）を記憶部ＭＥＭ
に設定してある。

【０１１５】ＤＡＤＲは脈流波情報読出し用のアドレス
カウンタ、ＤＣＮＴは継続動作用カウンタ、ＵＤＬＦＧ
はアドレスカウンタＤＡＤＲのアップカンウト、ダウン
カウント制御用フラグ、ＰＦＬＧは極性フラグ、ＳＦＬ
Ｇはリンギング要求フラグ、、ＨＦＬＧは最大値、最小
値ホールドフラグ、ＤＦＬＧは情報読出しフラグ、ＯＦ
ＬＧはデータ読出し中を示すフラグである。

【０１１６】マイクロコントローラＭＣＵに電力が供給
されて起動したときには、タイマー部ＴＩＭの割込時間
間隔Ｔ０を設定し、入出力部ＰＯＲＴの端子Ａ１、Ａ２
を各々“１”に、端子Ａ３を“０”に設定し、動作制御
用のカウンタやフラグを初期化（０および“０”を設
定）する。これにより、極性制御回路ＰＣＮの極性制御
端子ＰＳ１、ＰＳ２にはともに“１”が、出力端子ＰＳ
Ｅには“０”が出力されるので、電源制御回路ＰＳＣの
動作は停止状態になる。

【０１１７】割込信号ＩＮＴ０が発生したときに、ＯＦ
ＬＧが“１”であったら処理（１）を実施し、ＨＦＬＧ
が“１”、ＤＡＤＲが０であった場合は（２）を実施す
る。次に、処理（３）を実施して、割込１回当りの処理
を終了する。

【０１１８】処理（１） ＤＡＤＲの内容が０であったら、ＰＦＬＧが“０”の場
合には端子Ａ１、Ａ２にそれぞれ“０”、“１”を、Ｐ
ＦＬＧが“１”の場合は端子Ａ１、Ａ２にそれぞれ
“１”、“０”を設定する。次に、端子Ａ３を“１”に
設定し、ＰＦＬＧを反転する。ここで、電源制御回路Ｐ
ＳＣは動作を開始する。

【０１１９】次に、記憶部ＭＥＭの波形データＷＡＶＥ
からＤＡＤＲの内容番目の内容を読み出し、Ｄ／Ａ変換
部ＤＡＣに設定する。さらに、ＨＦＬＧが“０”でＵＤ
ＦＬＧが“０”であった場合は、ＤＡＤＲの内容に１を
加算・格納し、内容がＮＲ−１（最大値）であった場合
はＨＦＬＧおよびＵＤＦＬＧに“１”を設定する。

【０１２０】ＨＦＬＧが“０”でＵＤＦＬＧが“１”で
あった場合には、ＤＡＤＲの内容から１を減算・格納
し、内容が０であった場合にはＨＦＬＧを“１”に、Ｕ
ＤＦＬＧを“０”に設定し、ＰＦＬＧの内容を反転す
る。ＨＦＬＧが“１”である場合には、ＨＦＬＧを
“０”に設定する。すわなち、ＨＦＬＧはＤＡＤＲの内
容が０またはＮＲ−１であったときに、ＤＡＤＲの内容
を保持し、波形データが正確に出力されるために用いら
れる。

【０１２１】処理（２） ＳＦＬＧが“０”、ＤＦＬＧが“０”であったら、ＤＦ
ＬＧを“１”に設定し、ＳＦＬＧが“０”、ＤＦＬＧが
“１”であったら、入出力部ＰＯＲＴの端子Ａ１、Ａ２
に“１”を、端子Ａ３に“０”を設定し、動作制御用の
カウンタとフラグを初期化（０および“０”を設定）す
る。これにより、極性制御回路ＰＣＮの極性制御端子Ｐ
Ｓ１、ＰＳ２には、ともに“１”が出力され、初期状態
に戻り、リンギング信号の出力が停止される。

【０１２２】処理（３） 入出力部ＰＯＲＴの端子Ａ０に接続された起動端子ＲＮ
Ｇの状態を調べ、前の状態と異なるときはＤＣＮＴに値
Ｎｃｈａｔを設定し、状態が変化しない場合は、ＤＣＮ
Ｔの内容から１を減算・格納し、ＤＣＮＴの内容が０で
あった場合にはＳＦＬＧにその状態を反転して設定す
る。このとき、ＳＦＬＧが“１”（リンギング信号の出
力開始要求）であったら、ＯＦＬＧを“１”に、ＤＦＬ
Ｇを“０”に設定する。

【０１２３】したがって、この第７の実施の形態では、
タイマ装置ＴＩＭで割込信号が発生するたびに、記憶装
置ＭＥＭに対する読出しアドレスをＤＡＤＲによって基
準脈流波情報の格納アドレスの１番目（０番地）からＮ
番目（ＮＲ−１番地）の順に増加させる動作、又は、Ｎ
番目から１番目の順に減少させる動作を行い、これが交
互に繰り返されるので、記憶装置ＭＥＭから読み出した
基準脈流波情報がＤＡＣでアナログ信号に変換され基準
脈流波信号ＶＲ１として生成される。また、ＤＡＤＲに
よる読み出し時には端子Ａ１、Ａ２から極性を表す信号
が出力され、端子ＳＰ１、ＳＰ２に印加されることで、
スイッチＳＷ１〜ＳＷ４が切替制御される。

【０１２４】また、ＤＣＮＴは起動端子ＲＮＧの状態が
Ｎｃｈａｔ回だけ連続した場合にリンギング信号の起動
・停止を認識するように構成されるから、信号に含まれ
る雑音による誤動作を防止することができる。ＤＡＤＲ
の内容は、０からＮＲ−１の範囲で１づつ増加、減少す
るから、波形データは正弦波の１／４周期分だけ準備す
れば良く、記憶部ＭＥＭの情報量が少なくて済む。

【０１２５】出力期間Ｔ１は割込信号ＩＮＴ０の周期Ｔ
０と波形データの個数ＮＲで定まり、Ｔ１＝４×ＮＲ１
×Ｔ０の関係にあるから、例えば、ＮＲが６４である場
合には、Ｔ０を約０．２４５ｍｓに設定することによっ
て、出力信号周波数を１６Ｈｚにすることができる。

【０１２６】このように構成されているから、起動端子
ＲＮＧが“１”である場合には、出力端子ＰＳＥは
“０”で、スイッチング増幅部ＳＷＡの主スイッチＭ１
０はスイッチング動作を停止し、極性制御端子ＰＳ１、
ＰＳ２はともに“１”であるから、極性反転部ＰＳＷの
４つのスイッチＳＷ１〜ＳＷ４はオン状態にあり、出力
信号（リンギング信号）は０ある。

【０１２７】また、起動端子ＲＮＧが“０”になると、
出力端子ＰＳＥは“１”になり、スイッング増幅部ＳＷ
Ａの主スイッチＭ１はスイッチング動作を開始し、基準
脈流波信号ＶＲ１が出力されるから、スッチング増幅部
ＳＷＡから脈流波信号が出力され、極性制御端子ＰＳ
１、ＰＳ２の一方は“１”に、他方は“０”を正弦波の
半周期毎に出力するから、極性反転部ＰＳＷの４個のス
イッチＳＷ１〜ＳＷ４はオン／オフ状態に制御され、正
弦波状の出力信号（リンギング信号）が出力される。

【０１２８】さらに、この後に起動端子ＲＮＧが“０”
に変化すると、変化した後で少なくとも１周期分は出力
が継続され、第５の実施の形態で述べたことと同様な作
用を行うことができる。

【０１２９】本実施の形態の制御回路部ＣＯＮＴでは、
マイクロコントローラＭＣＵを用いたことで、部品点数
を削減することができる利点がある。

【０１３０】［第８の実施の形態］図１５は第８の実施
の形態のＤＣ／ＡＣ変換装置を示す図であり、特に制御
回路部ＣＯＮＴに、発光ダイオードＰＣ１ＤとＰＣ３Ｄ
の共通接続点に接続する端子ＲＳ１と、発光ダイオード
ＰＣ２ＤとＰＣ４Ｄの共通接続点に接続する端子ＲＳ２
を設けたものである。図１６にその制御回路部ＣＯＮＴ
の具体的な回路を示す。

【０１３１】前記した各実施の形態のＤＣ／ＡＣ変換装
置では、出力端子ＲＧＰとＲＧＧとの間に負荷ＲＬが接
続されていない無負荷状態あるいは軽負荷状態で動作さ
せた場合に、出力信号の歪みが増加する現象がある。こ
のため、これら無負荷状態や軽負荷状態で使用される場
合には、出力端子ＲＧＰとＲＧＧの間には疑似的な負荷
抵抗を接続する必要があり、消費電力増加の問題点があ
った。本実施の形態は、疑似的な負荷抵抗を必要としな
い構成を提案するものである。

【０１３２】出力信号に波形歪みが生じる原因は、トラ
ンスＴ１の２次巻線Ｌ２に生じたパルス電圧をダイオー
ドＤ１で整流し、平滑コンデンサＣ２で平滑して脈流波
信号を形成するとき、その平滑コンデンサＣ２に対する
ダイオードＤ１経由の充電量が負荷ＲＬに対する放電量
よりも大きいと、平滑コンデンサＣ２の電圧が増加のみ
の傾向を示すためであり、この結果、電源制御回路ＰＳ
Ｃが主スイッチＭ１のデューティ比を０に設定しても、
正常な脈流波形にならない場合が生じることがある。こ
れは、無負荷の場合に顕著に現れる。したがって、無負
荷状態でリンギング信号を出力する場合には、予め抵抗
器を出力端子ＲＧＰとＲＧＧの間に接続する必要がある
ことが分かる。

【０１３３】図１６において、ＤＬＣは新たに設けた疑
似負荷制御回路である。信号比較回路ＳＣＣ、極性制御
回路ＰＣＮは第３〜第６の実施の形態で説明したものと
同じである。電源制御回路ＰＳＣも回路構成は前記第３
〜第６の実施の形態で説明したものと同等であるが、誤
差増幅器ＡＭＰ２の出力信号ＶＥＲを新たに設けた端子
ＥＲに導いている。

【０１３４】疑似負荷制御回路ＤＬＣは、直列に接続さ
れたダイオードＤＤ１と抵抗器ＲＤ２が差動増幅器ＡＭ
Ｐ４の出力端子と負極入力端子との間に接続され、端子
ＥＲの誤差信号ＶＥＲは抵抗ＲＤ１を介してその負極入
力端子に導かれ、正極入力端子には電圧ＶＬが印加され
ている。差動増幅器ＡＭＰ４の出力は、抵抗器ＲＤ３を
経由して、ダイオードＤＤ２、ＤＤ３を介して、端子Ｒ
Ｓ１、ＲＳ２に接続されている。ダイオードＤＤ１は、
ダイオードＤＤ２、ＤＤ３で低下する電圧を、予め差動
増幅器ＡＭＰ４の出力電圧に加算するための素子であ
る。

【０１３５】誤差信号ＶＥＲと電源制御回路ＰＳＣの電
圧比較器ＣＭＰ２の出力ＶＰＷの関係を図１７に示す。
電源制御回路ＰＳＣのランプ波発生器ＲＯＳＣの出力Ｖ
ＣＴは、三角波信号又は鋸波信号のように時間に比例し
て電圧が変化する波形の信号が用いられる。ここでは、
三角波信号を例として説明する。ランプ波信号ＶＣＴお
よび誤差信号ＶＥＲは、それぞれ電圧比較器ＣＭＰ２の
正極入力端子、負極入力端子に接続されているから、こ
の電圧比較器ＣＭＰ２の出力は、ＶＥＲ＞ＶＣＴの状態
のとき“１”、ＶＥＲ＜ＶＣＴの状態のとき“０”であ
る。

【０１３６】したがって、図１７の信号ＶＰＷのよう
に、誤差信号ＶＥＲが低いときはパルス幅が狭く、高い
ときは広くなるように動作する。そのデューティ比は出
力信号ＶＰＷのパルス幅と周期の比である。誤差信号Ｖ
ＥＲの大きさとデューテ比の関係を図１８に示す。デュ
ーティ比は誤差信号ＶＥＲが電圧ＶＬよりも高く、電圧
ＶＨよりも低い範囲では誤差信号ＶＥＲの電圧に比例す
るが、ＶＬよりも低いと０％、ＶＨよりも高いと１００
％であることが分かる。この電圧ＶＨとＶＬは、図１７
に示したランプ波信号ＶＣＴの最大電圧と最小電圧に対
応している。

【０１３７】こごで、誤差信号ＶＥＲは、信号比較回路
ＳＣＣの誤差増幅器ＡＭＰ１で形成したリンギング信号
ＶＳＧと基準脈流波信号ＶＲ１の差電圧ＶＳＩを増幅
し、反転した信号である。したがって、誤差信号ＶＥＲ
が高電圧であることは、リンギング信号ＶＲＧが基準脈
流波信号ＶＲ１よりも低いことを意味し、出力電圧を増
加させるためにデューティ比を増加させるように作用し
ている。また、誤差信号ＶＥＲが低電圧であることは、
リンギング信号ＶＲＧが基準脈流派信号ＶＲ１よりも高
いことを意味し、出力電圧を低下させるためにデューテ
ィ比を減少させるように作用している。

【０１３８】特に、誤差信号ＶＥＲの電圧が電圧ＶＬよ
りも低い場合には、デューティ比が０であり、主スイッ
チＭ１のスイッチング動作が停止している状態であるか
ら、出力端子ＲＰＧ、ＲＧＧ間に疑似負荷抵抗を接続し
ても、ＤＣ／ＡＣ変換装置が新たに電力を消費すること
はない。また、誤差信号ＶＥＲが電圧ＶＬよりも低いほ
ど、リンギング信号ＶＲＧの電圧が高いことを意味して
おり、電圧ＶＬと誤差信号ＶＥＲとの差電圧に比例した
負荷を接続すれば良いことが分かる。

【０１３９】図１６の疑似負荷制御回路ＤＬＣは、以上
のような電圧ＶＬと誤差信号ＶＥＲとの差電圧に相当す
る電圧を検出・増幅する回路である。誤差信号ＶＥＲは
差動増幅器ＡＭＰ４の負極入力端子に導かれているか
ら、誤差信号ＶＥＲの電圧が低いほど、差動増幅器ＡＭ
Ｐ４の出力は高電圧になり、抵抗器ＲＤ３を介して出力
される疑似負荷電流が大きくなるように動作する。一
方、誤差信号ＶＥＲが電圧ＶＬよりも高い場合には、差
動増幅器ＡＭＰ３の出力は概ね０Ｖとなり、抵抗器ＲＤ
３を介して出力する疑似負荷電流は概ね０となる。

【０１４０】端子ＲＳ１、ＲＳ２を介して出力される疑
似負荷電流は、極性反転部ＰＳＷのホトカプラに供給さ
れるが、リンギング信号ＶＲＧを出力している状態で
は、スイッチＳＷ１とＳＷ３、またはＳＷ２とＳＷ４の
いずれかの組がオン状態にあり、それぞれのスイッチを
オンするための発光ダイオードには、制御回路部ＣＯＮ
Ｔの極性制御端子ＰＳ１、ＰＳ２のいずれかから電流が
供給されている。

【０１４１】いま、スイッチＳＷ２、ＳＷ４がオン状態
であるとすると、発光ダイオードＰＣ１Ｄ、ＰＣ３Ｄに
流れる電流は０であるから、端子ＲＳ１に供給される疑
似負荷電流は発光ダイオードＰＣ３Ｄに流れる。発光ダ
イオードＰＣ１Ｄには逆方向で流れない。したがって、
平滑コンデンサＣ２の一端ＧＰ→スイッチＳＷ２→スイ
ッチＳＷ３→平滑コンデンサＣ２の他端ＧＮの経路で電
流が流れ、平滑コンデンサＣ２の電圧ＥＣ２を低下させ
るように作用する。

【０１４２】この経路に流れる電流の大きさは、前に述
べた誤差信号ＶＥＲに対応した電流であり、リンギング
信号ＶＲＧの電圧が低下するが、低下しすぎる前に端子
ＲＳ１から供給される疑似負荷電流は減少し０になる。

【０１４３】このように構成され動作するから、出力端
子ＲＧＰ、ＲＧＧ間に充分な大きさの負荷が接続された
場合には、極性反転部ＰＳＷは極性反転のみに作用し、
軽負荷および無負荷である場合には、制御回路部ＣＯＮ
Ｔの疑似負荷電流によって、極性反転部ＰＳＷのオフ状
態にあるスイッチに電流が流れる（当該スイッチがオン
とオフの中間状態に制御される）よう作用するから、定
常の負荷が接続された状態での消費電力の増加が少な
く、軽負荷および無負荷状態での出力波形歪みを少なく
することができる。

【０１４４】

【発明の効果】以上から本発明によれば、スイッチング
増幅部において正弦波信号を全波整流した波形に相当す
る主脈流波信号を生成するので、電力消費の１要因であ
るトランス周辺の寄生容量に対する充電エネルギーを低
減することができ、またトランスも２個の巻線のものを
使用することができ、さらに極性反転部はスイッチ素子
で構成できる。このため、損失が少なくなり、消費電力
削減を実施でき、電力変換効率を高くすることができ
る。

【０１４５】また、起動信号が起動用にセットされたと
きは交流出力信号の出力開始を０Ｖから始め、停止用に
セットされたときは０Ｖで出力が停止するので、負荷に
対して急に高電圧を印加することがない。また、停止用
にセットされたとき、交流出力信号を１周期以上継続さ
せることもでき、このときはスイッチ素子にＰＮＰＮ素
子を使用した場合に、それを確実にオフさせることがで
きる。

【０１４６】また、パルス幅変換手段のデューティが０
又は０に近く、無負荷あるいは軽負荷の場合は、極性反
転部のオフしているスイッチがオンして、疑似負荷が装
加されるので、出力歪みを少なくすることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態のＤＣ／ＡＣ変換
装置のブロック図である。

【図２】 図１の装置の動作波形図である。

【図３】 第２の実施の形態のＤＣ／ＡＣ変換装置のブ
ロック図である。

【図４】 図３の装置の動作波形図である。

【図５】 第３の実施の形態のＤＣ／ＡＣ変換装置の回
路図である。

【図６】 図５の装置の制御回路部のブロック図であ
る。

【図７】 図５、図６による装置の動作波形図である。

【図８】 第４の実施の形態のＤＣ／ＡＣ変換装置の制
御回路部のブロック図である。

【図９】 図８による装置の動作波形図である。

【図１０】 第５の実施の形態のＤＣ／ＡＣ変換装置の
制御回路部のブロック図である。

【図１１】 図１０による装置の動作波形図である。

【図１２】 第６の実施の形態のＤＣ／ＡＣ変換装置の
制御回路部のブロック図である。

【図１３】 図１２による装置の動作波形図である。

【図１４】 第７の実施の形態のＤＣ／ＡＣ変換装置の
制御回路部のブロック図である。

【図１５】 第８の実施の形態のＤＣ／ＡＣ変換装置の
回路図である。

【図１６】 図１５の装置の制御回路部のブロック図で
ある。

【図１７】 パルス幅変換動作の説明図である。

【図１８】 誤差信号とデューティ比との関係を示す特
性図である。

【図１９】 従来のＤＣ／ＡＣ変換装置の回路図であ
る。

【図２０】 図１９の装置の増幅器の回路図である。

【図２１】 図１９の装置の出力電圧の波形図である。

【符号の説明】

ＰＳＣ：電源制御回路、ＲＧＡ：増幅器、ＳＷＡ：スイ
ッチング増幅部、ＰＳＷ：極性反転部、ＣＯＮＴ：制御
回路部、ＳＣＣ：信号比較回路、ＰＣＮ：極性制御回
路、ＰＳＣ：電源制御回路（パルス幅変換回路）、ＤＬ
Ｃ：疑似負荷制御回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−32263（ＪＰ，Ａ) 特開 平５−76179（ＪＰ，Ａ) 特開 平８−33355（ＪＰ，Ａ) 特開 平８−331855（ＪＰ，Ａ) 特開 平７−143756（ＪＰ，Ａ) 特開 平８−214554（ＪＰ，Ａ) 実開 平６−9384（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/5387 H02M 7/48

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】供給された直流電力をトランスの１次側で
   主スイッチによりスイッチングして前記トランスの２次
   側に交流電力を生成し、該交流電力を整流・平滑してほ
   ぼ正弦波の全波整流波形に対応した主脈流波信号を発生
   するスイッチング増幅部と、 前記主脈流波信号を１周期毎に極性反転させて交流出力
   信号を生成するスイッチ素子を有する極性反転部と、 全波整流波形の基準脈流波信号を発生する基準脈流波信
   号発生手段、本装置の出力信号を全波整流して帰還脈流
   波信号を発生する帰還脈流波信号発生手段、前記基準脈
   流波信号と前記帰還脈流波信号との差分に応じた差信号
   を生成する誤差検出手段、および該誤差信号の信号レベ
   ルに応じたデューティ比の高周波パルスを発生するパル
   ス幅変換手段を有し、該高周波パルスにより前記主スイ
   ッチをオン／オフ駆動する制御回路部とを具備し、 且つ前記パルス幅変換手段は、前記誤差検出手段から出
   力する誤差信号をランプ波信号と比較してパルス信号を
   得る第１のパルス幅変調手段と、常時最大デューティ比
   のパルス信号を得る第２のパルス幅変調手段と、前記第
   １，第２のパルス幅変調手段の出力信号を入力してデュ
   ーティ比の小さい方のパルス信号を取り出す主スイッチ
   駆動手段とを有する、 ことを特徴とするＤＣ／ＡＣ変換装置。
2. 【請求項２】請求項１に記載のＤＣ／ＡＣ変換装置にお
   いて、 前記制御回路部の基準脈流波信号発生手段を、正弦波信
   号発生手段と、該正弦波信号発生手段の出力信号を全波
   整流する全波整流手段とから構成すると共に、 前記正弦波信号発生手段の出力信号に同期したデューテ
   ィ比がほぼ５０％のパルスを発生するパルス変換手段を
   設け、 該パルス変換手段の出力信号に対応して前記極性反転部
   における主脈流波信号の極性反転を制御するようにし
   た、 ことを特徴とするＤＣ／ＡＣ変換装置。
3. 【請求項３】請求項２に記載のＤＣ／ＡＣ変換装置にお
   いて、 前記基準脈流波信号発生手段を、 正弦波信号を全波整
   流して形成される基準脈流波信号波形の半周期分のＮ個
   の基準脈流波情報を格納した記憶装置と、該記憶装置に
   対する読出しアドレスを該基準脈流波情報の格納アドレ
   スの１番目からＮ番目の順に増加させる第１の読出し手
   段と、前記記憶装置に対する読出しアドレスを前記基準
   脈流波情報の格納アドレスのＮ番目から１番目の順に減
   少させる第２の読出し手段と、前記第１の読出し手段に
   よる続出し動作と前記第２の読出し手段による読出し動
   作を交互に繰り返す繰返し手段と、所定の時間間隔で発
   生する割込信号の発生時に前記第１又は第２の読出し手
   段で読み出された前記基準脈流波情報をアナログ信号に
   変換して基準脈流波信号を生成するデジタル／アナログ
   変換手段を具備する別の基準脈流波信号発生手段に置換
   し、 前記パルス変換手段を、 前記第１の読出し手段による読出し時および前記第２の
   読出し手段による読出し時に極性情報を出力する手段
   と、前記第２の読出し手段による１番目の情報読出しの
   後に前記極性情報が”１”であったときは”０”に、”
   ０”であったときは”１”に反転する極性反転手段を具
   備する別のパルス変換手段に置換した、ことを特徴とす
   るＤＣ／ＡＣ変換装置。
4. 【請求項４】請求項２又は３のＤＣ／ＡＣ変換装置にお
   いて、 起動信号を起動用にセットしたとき、前記パルス変換手
   段で得られるパルスのエッジがその後検出されることに
   より前記制御回路部を動作させてＤＣ／ＡＣ変換動作を
   行わせ、前記起動信号を停止用にセットしたとき、前記
   パルス変換手段で得られるパルスのエッジがその後検出
   されることにより前記主スイッチを非動作に制御すると
   共に前記極性反転部のスイッチ素子の全部をオン状態に
   セットする起動／停止制御手段を具備させたことを特徴
   とするＤＣ／ＡＣ変換装置。
5. 【請求項５】請求項４のＤＣ／ＡＣ変換装置において、 前記起動／停止制御手段が、前記起動信号を停止用にセ
   ットしたとき、前記パルス変換手段で得られるパルスの
   エッジがその後偶数個検出されることにより前記主スイ
   ッチを非動作に制御すると共に前記極性反転部のスイッ
   チ素子の全部をオン状態にセットするよう動作すること
   を特徴とするＤＣ／ＡＣ変換装置。
6. 【請求項６】請求項１乃至５のいずれか１つのＤＣ／Ａ
   Ｃ変換装置において、 前記極性反転部を、前記スイッチング増幅部から得られ
   る主脈流波信号をその極性の状態で出力端子に出力する
   第１のスイッチ群と、該主脈流波信号を極性を反転して
   該出力端子に出力する第２のスイッチ群とで構成し、 前記パルス幅変換手段のデューテイ比が０又は０に近い
   ことを検出するデューテイ比検出手段を設け、 該デューテイ比検出手段によりデューテイ比が０又は０
   に近いことが検出されることにより、前記第１又は第２
   のスイッチ群の内の現在オフしていたスイッチ群の少な
   くとも１個のスイッチをオンとオフの中間状態に制御す
   ることを特徴とするＤＣ／ＡＣ変換装置。