JP3367237B2 - 表示素子ユニット - Google Patents

表示素子ユニット

Info

Publication number
JP3367237B2
JP3367237B2 JP29414094A JP29414094A JP3367237B2 JP 3367237 B2 JP3367237 B2 JP 3367237B2 JP 29414094 A JP29414094 A JP 29414094A JP 29414094 A JP29414094 A JP 29414094A JP 3367237 B2 JP3367237 B2 JP 3367237B2
Authority
JP
Japan
Prior art keywords
display element
housing
display
cover body
element unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29414094A
Other languages
English (en)
Other versions
JPH08153895A (ja
Inventor
淳一 水谷
祐次 高橋
秀之 長縄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP29414094A priority Critical patent/JP3367237B2/ja
Publication of JPH08153895A publication Critical patent/JPH08153895A/ja
Application granted granted Critical
Publication of JP3367237B2 publication Critical patent/JP3367237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示装置に用いられる
LED等の発光体からなる単色の表示素子の構造及び単
色の表示素子を複数集合させてなる表示素子ユニットに
関するものであり、特に、赤、青、緑の三色の表示素子
を用いてフルカラーを表すのに好適な表示装置に用いら
れるものである。
【0002】
【従来の技術】従来の赤、青、緑の三色の表示素子を内
蔵した三色発光可能なLEDを用いた表示装置において
は、各表示素子のリードピンを実装基板に対して貫通さ
せ、実装基板の裏面に対しリードピンをはんだ付けを行
うことによって実装を行っている。また、1個の表示素
子の中に各色の発光体を内蔵したものもある。また表示
素子としては表面実装型のものも公知である。
【0003】
【発明が解決しようとする課題】しかしながら、この種
の各表示素子は同一装置によるウエハーの製造であって
も、均一な明るさ及び順電圧(順方向電圧)のものを製
造することができず、製品に特性のばらつきがあった。
このため、この表示素子を多数個用いて表示装置とした
場合、輝度むらや色むらとなっていた。技術的には。
赤、青、緑の三色の明るさ及び順電圧の比較的似た表示
素子を組合せれば改善されるが、工程が複雑になり、製
品段階で選択するのは困難である。
【0004】また、表示素子を製品の段階になってか
ら、その特性の近似したものを見出し、所望のバランス
の取れた明るさ及び順電圧等の均一な表示素子を得るに
は無駄があった。
【0005】そこで、本発明は、特性の近似した表示素
子の組合せが容易であり、フルカラーの表現が各表示素
子のリードピンを実装基板にはんだ付けを行うことなく
確認できる表示素子及び表示素子ユニットの提供を課題
とするものである。
【0006】
【課題を解決するための手段】請求項1にかかる表示素
子ユニットは、内部に単色の発光体を有し、外形を略直
方体としたハウジングと、前記ハウジング内に一部をモ
ールドし、前記ハウジングの隣接する面に対して露出し
て設けたリードピンと、前記ハウジングの各々を区劃さ
れた領域に挿着し、複数のハウジングを一体化するカバ
ー体とを具備するものである。
【0007】請求項にかかる表示素子ユニットは、前
記カバー体とリードピンを、前記カバー体に前記ハウジ
ングを挿着したとき、両者が係合状態とするものであ
る。
【0008】請求項にかかる表示素子ユニットは、前
記ハウジングの隣接する面に対して露出して設けたリー
ドピンを、両面が形成する角部からの距離を互いに異に
したものである。
【0009】請求項にかかる表示素子ユニットは、前
記カバー体の区劃を黒色としたものである。
【0010】請求項にかかる表示素子ユニットの前記
カバー体は、前記ハウジングの表示面側に光拡散透過部
材を有するものである。
【0011】
【作用】請求項1においては、内部に単色の発光体を有
し、外形を略直方体としたハウジングの各々をカバー体
の区劃された領域に挿着し、それによって複数のハウジ
ングを一体化し、ハウジングの隣接する面からリードピ
ンを露出させる。そのリードピンをはんだ付けすること
なく配置できる。また、一体化前に明るさ及び順電圧を
容易に選別可能で特性のそろった発光体にできる。
【0012】請求項においては、前記カバー体に前記
ハウジングを挿着したとき、両者が係合状態となるか
ら、組付けが容易で、各素子の配置寸法精度が良く、良
好な見栄えが確保できる。
【0013】請求項にかかる表示素子は、前記ハウジ
ングの隣接する面に対して露出して設けたリードピン
を、両面が形成する角部からの距離を互いに異にするこ
とにより、例えば、4個の単色の発光体を一体とした表
示素子としたとき、隣接する表示素子との間のリードピ
ンの位置が合致しないから、リードピンの占めるスペー
スを少なくすることができる。
【0014】請求項においては、前記カバー体の区劃
を黒色としたものであるから、その輪郭を明確にするこ
とができる。
【0015】請求項においては、前記カバー体をハウ
ジングの表示面側に光拡散透過部材を配設したものであ
るから、光を混合させる効率が良くなる。
【0016】
【実施例】以下、本発明の表示素子及び表示素子ユニッ
トの具体的な実施例に基づいて説明する。
【0017】図1は本発明の第一実施例の表示素子の平
面図(a)及び正面図(b)であり、図2は本発明の第
一実施例の表示素子ユニットで使用するカバー体の底面
図(a)と正面図(b)である。また、図3は本発明の
第一実施例の表示素子及び表示素子ユニットの斜視図
で、図4は本発明の第一実施例の表示素子ユニットの平
面図(a)及び正面図(b)であり、図5は本発明の第
一実施例の表示素子ユニットの切断線X−Xによる拡大
断面図である。
【0018】図1において、全体の上面が略正方形の直
方体からなる表示素子10は、全体が透明の合成樹脂か
らなるハウジング16、及びそのハウジング中に埋設さ
れたリードピン11と、内部でPN接合した発行体を有
し、かつ、発光を効率良く反射させるリフレクタとなる
一方の電極13と電気的及び機械的に接続され、また、
ハウジング16中に埋設されたリードピン12と細いワ
イヤ15を介して電気的に、前記PN接合する他方の電
極14に接続されて構成されている。
【0019】リードピン11及びリードピン12は、上
面が略正方形の直方体からなる透明の合成樹脂からなる
ハウジング16に、その一部が埋設され、堅固に一体化
されて隣接する2面から引出されている。ハウジング1
6から引出されたリードピン11及びリードピン12は
下方に折曲されクランク状を呈している。ハウジング1
6から引出されたリードピン11とリードピン12の引
出位置は、隣接する2面が接合する稜線、即ち、隣接す
る2面が接合する角部17から距離Aだけ離れた位置に
リードピン11が配設され、角部17から距離Bだけ離
れた位置にリードピン12が配設され、前記距離Aと距
離Bは等しくなっていない。通常、ハウジング16の上
面が縦幅及び横幅がLであるとき、A=L/3、B=2
L/3程度に配設するのが好適である。なお、この引出
されたリードピン11とリードピン12の位置は、複数
の表示素子10を組付けて表示装置を形成する場合、互
いの干渉を防止するものである。
【0020】なお、表示示素子10は、赤色(R)の表
示素子10R、青色(B)の表示素子10B、緑色
(G)の表示素子10Gというように3原色発光を行う
ものが使用されるが、電極13と電極14の材料が相違
するものであって、それらは基本的に構造が相違するも
のではない。
【0021】爾後、表示素子10は、特定の、例えば、
赤色(R)の表示素子のみを意味するときには10R、
青色(B)の表示素子のみを意味するときには10B、
緑色(G)の表示素子のみを意味するときには10Gと
記すこととする。
【0022】図2において、カバー体20は、黒色の合
成樹脂または黒色の合成ゴムからなるもので、全体が上
面が略正方形の枠からなる外枠部21及び全体が略十字
状の枠からなる内枠部22から構成され、本実施例にお
いては、20A,20B,20C,20Dの4区劃を形
成している。
【0023】カバー体20の外枠部21の上面側には、
内側に突出したストッパ23及び内枠部22の上面側に
は両側に突出したストッパ23が形成されており、表示
素子10が表示面側に抜け出るのを防止している。この
カバー体20の外枠部21のストッパ23及び内枠部2
2のストッパ23は、外枠部21及び内枠部22とを一
体に成形してもよいし、別部材を接合して形成してもよ
い。特に、ストッパ23を形成する金型をストッパ23
側に型抜きする場合において、外枠部21及び内枠部2
2とを一体に成形するときは、金型を割型とすることな
く型抜きできる程度の突出であればよい。勿論、ストッ
パ23を形成する金型をストッパ23の反対側から型抜
きする場合には、その必要はない。
【0024】また、カバー体20の外枠部21の下面側
には、内側に突出した係合片25及び内枠部22の下面
側にも両側に突出した係合片25が形成されており、カ
バー体20の4区劃20A,20B,20C,20Dに
挿着した表示素子10が離脱するのを防止している。ま
た、外枠部21の4面の各面の下部には、リードピン1
1とリードピン12の2個の挿着溝24が形成されてい
る。即ち、カバー体20の外枠部21の下部には、1面
に2個の挿着溝24がその周囲の4面に形成されてい
る。
【0025】前記カバー体20の外枠部21の内側に突
出した係合片25及び内枠部22の両側から突出した係
合片25についても、外枠部21及び内枠部22とを一
体に成形する場合において、係合片25を形成する金型
を係合片25側から型抜きするときには、金型を割型と
することなく型抜きできる程度の突出であればよい。
【0026】なお、カバー体20の切欠29は、2個の
緑色(G)の表示素子10Gと各1個の赤色(R)の表
示素子10Rと青色(B)の表示素子10Bの位置判別
用のマークである。
【0027】このように構成されている本実施例の表示
素子及び表示素子ユニットは、次のように使用される。
【0028】まず、発光源としてのLEDの製造工程に
おいて、ウエハーのカッティングを行ってチップを作
り、ワイヤボンディングを行い、それを所定の型内で透
明の合成樹脂によってモールドしてハウジング16を形
成する。この時点で各表示素子10のリードピン11と
リードピン12を使用して、明るさ及び順方向インピー
ダンス、順方向電圧降下等の特性を判断する。勿論、L
EDの製造工程の工程中、例えば、ウエハーの仕上り時
点からランク付けを行ってもよいし、或いは、カッティ
ングを行ったチップにおいてウエハーのカッティング位
置によるランク付けを行ってもよい。そして、各表示素
子10を所定数のグループに分け、特性の近似したグル
ープとし、そのグループ毎に表示素子10の特性を近似
させておく。
【0029】カバー体20の4区劃20A,20B,2
0C,20Dに対して、あらかじめ、順電圧は明るさに
ついて選別された各1個の赤色(R)の表示素子10
R、青色(B)の表示素子10Bと、2個の緑色(G)
の表示素子10Gの発光面が内側に突出したストッパ2
3側に位置するように、順次、1個づつ表示素子10
(10R,10B,10G)を挿入する。当然、このと
き、グループ毎に分けた表示素子10の1個または2個
を使用する。そして、2個の緑色(G)の表示素子10
Gを対角線配置とし、各1個の赤色(R)の表示素子1
0Rと青色(B)の表示素子10Bを他の対角線配置と
する。なお、この2個の緑色(G)の表示素子10Gと
各1個の赤色(R)の表示素子10Rと青色(B)の表
示素子10Bの対角線配置は、各発光素子の明るさ及び
白色を表現する場合の色の混り具合から決定したもので
ある。現在のLEDの製造技術では、2個の緑色(G)
の表示素子10Gを直列接続し、1個の赤色(R)の表
示素子10R及び青色(B)の表示素子10Bと共に並
列接続し、それらを対角線配置したものが明るさのバラ
ンス及び色の混り具合が最も良好であった。したがっ
て、本実施例においても、このような表示素子20の配
置とする。
【0030】そして、各1個の赤色(R)の表示素子1
0R、青色(B)の表示素子10Bと、2個の緑色
(G)の表示素子10Gの挿入は、外枠部21の内側に
係合片25及び内枠部22に係合片25が突出している
ことから、外枠部21の弾性力に抗して挿入することに
なる。
【0031】ここで、カバー体20の4区劃20A,2
0B,20C,20Dの表示側のストッパ23に2個の
緑色(G)の表示素子10Gと各1個の赤色(R)の表
示素子10Rと青色(B)の表示素子10Bを当接させ
ると同時に、外枠部21の係合片25及び内枠部22の
係合片25が各表示素子20の下面と係合し、その離脱
を防止する。この状態で表示素子20のリードピン11
とリードピン12は、2個の挿着溝24に挿着され表示
素子ユニット30が形成される。
【0032】ここで、リードピン11とリードピン12
を用いて、2個の緑色(G)の表示素子20Gを直列接
続し、そして、1個の赤色(R)の表示素子20R及び
青色(B)の表示素子20Bと共に並列接続し、その特
性を確認する。このとき、特性の異なる表示素子20が
混入していた場合には、それのみを取替えることで特性
の均一な表示素子20を用いた表示素子ユニット30を
形成することができ、これをもって画素単位の映像を表
示したり、特定のキャラクタまたは文字、記号を表現す
ることができる。
【0033】図6は本発明の第一実施例の表示素子ユニ
ットを使用した表示装置の一部分の平面図である。
【0034】図6に示すように、表示素子ユニット30
は、隣接するリードピン11とリードピン12の位置
が、互いに接触することなく、所定の間隔を隔てて配設
できるから、表示素子ユニット30の配設密度を高くす
ることができる。
【0035】図7は本発明の第二実施例の表示素子ユニ
ットの断面図、図8は本発明の第三実施例の表示素子ユ
ニットの断面図である。なお、図中、第一実施例と同一
符号及び記号は第一実施例の構成部分と同一または相当
する構成部分を示すものであり、特に、ここでは、第一
実施例との相違点のみ説明する。
【0036】図7の実施例においては、第一実施例にお
けるカバー体20の外枠部21の内側に突出したストッ
パ23及び内枠部22の両側に突出したストッパ23を
有しないもので、表示素子10が表示面側に抜け出るの
を防止するのは、リードピン11とリードピン12の嵌
合状態及びカバー体20と表示素子10との密着性によ
って得られている。
【0037】また、図8の実施例においては、第一実施
例のカバー体20の外枠部21の内側に突出したストッ
パ23及び内枠部22の両側に突出したストッパ23を
有しないものであり、そのカバー体20の表示側開口は
カバー体20の外枠部21及び内枠部22の表面に乳白
色で透光性の光拡散板31が接合されている。この光拡
散板31は、表示素子10の離脱を防止し、更に、2個
の緑色(G)の表示素子10Gと各1個の赤色(R)の
表示素子10Rと青色(B)の表示素子10Bとの混色
により、白色が綺麗に表現できる。
【0038】そして、本実施例においては、リードピン
11とリードピン12をコ字状にカバー体20の内側に
折曲したものであり、差込むだけで機械的電気的接続状
態を得て表示装置を構成する場合に好適となる。
【0039】なお、光拡散板31、コ字状にカバー体2
0の内側に折曲したリードピン11とリードピン12
は、第三実施例の実施形態に限定されるものではなく、
第一実施例または第二実施例と組合せることもできる。
【0040】このように、上記実施例の表示素子10
は、内部に単色の発光体を有し、外形を略直方体とした
ハウジング16と、ハウジング16内に一部をモールド
し、前記ハウジング16の隣接する面に対して露出して
設けたリードピン11とリードピン12とを具備するも
である。
【0041】この種の実施例においては、特に、角部を
挟む2面に各リードピン11とリードピン12が位置す
るから、そのリードピン11とリードピン12と表示素
子10との関係が明確である。
【0042】また、表示素子10の製造工程中に特性の
ばらつき範囲を指定し、その特性に合致する表示素子1
0の群を設定するタイミングが、表示素子10の製造工
程から表示素子10の完成、更に、表示素子ユニット3
0の完成に至るまで得られるから、複数の表示素子10
からなる表示素子ユニット30を製造する場合、特性が
均一化した複数の表示素子10によって表示素子ユニッ
ト30を構成できる。
【0043】特に、ハウジング16の隣接する面に対し
て露出して設けたリードピン11とリードピン12は、
各リードピン11とリードピン12を配設した両面が形
成する角部17からの距離を互いに異にした請求項3
対応する実施例の場合には、複数の表示素子ユニット3
0を組込んで表示装置を構成する場合に、隣接する表示
素子ユニット30のリードピン11とリードピン12
が、互いに位置が干渉し合うことなく離れているから、
表示素子ユニット30相互間のスペースを狭く設定する
ことができる。
【0044】そして、上記実施例の表示素子ユニット3
0は、内部に単色の発光体を有し、外形を略直方体とし
たハウジング16と、前記ハウジング16内にその一部
をモールドし、前記ハウジング16の隣接する面に対し
て露出して設けたリードピン11とリードピン12と、
前記ハウジング16の各々をその区劃された領域に挿着
し、複数のハウジング16を一体化するカバー体20と
を具備するものであり、これは請求項1に対応する実施
例に相当する。
【0045】したがって、カバー体20の区劃された領
域に、複数の表示素子10のハウジング16を挿着する
ことにより一体化するものであるから、複数の表示素子
10の何れかが他の表示素子10の特性と合致しないも
のがあれば、それを取替えることができ、特性の乱れを
少なくすることができる。
【0046】前記カバー体20とリードピン11とリー
ドピン12は、前記カバー体20に前記ハウジング16
を挿着したとき、両者が係合状態となる請求項2に記載
した第一実施例乃至第三実施例の構造のものでは、前記
カバー体20から表示素子10が容易に離脱しないよう
に保持することができるから、安定した表示状態が維持
できる。
【0047】更に、上記実施例はカバー体20の区劃を
黒色としたものであり、これは請求項3に対応する実施
例に相当する。したがって、表示素子ユニット30を画
素単位として設定したとき、コントラストが明確になる
から、画素単位の境界線が明確になる。
【0048】更にまた、上記実施例のカバー体20は、
ハウジング16の表示面側に乳白色で透光性の光拡散板
31からなる光拡散透過部材を有するものでは、光の混
合される度合が高くなり、中間色の表現が自由になる。
【0049】ところで、上記実施例の発光体をLEDと
した事例で説明したが、本発明を実施する場合には、L
EDに限定されるものではなく、EL等の光を発光する
ものであればよい。
【0050】また、上記実施例では、カバー体20の区
劃を黒色としているが、本発明を実施する場合には、上
面が略正方形の枠からなる外枠部21のみとすることが
できる。この種の実施例では、混色性がよくなり、か
つ、画素単位の外部との境界線も明瞭になる。上面が略
正方形の枠からなる外枠部21及び略十字状の枠からな
る内枠部22の上表面のみを黒色とすることもできる。
特に、この種の実施例の場合で全体を黒色で形成したも
のと色彩的な特性に優劣はない。しかし、着色の手間が
加わりコスト的に不利である。
【0051】
【発明の効果】以上のように、請求項1の表示素子にお
いては、内部に単色の発光体を有し、外形を略直方体と
したハウジングの各々をカバー体の区劃された領域に挿
着し、それによって複数のハウジングを一体化し、ハウ
ジングの隣接する面からリードピンを露出させる。その
リードピンをはんだ付けすることなく配置でき、4個の
単色の発光体を一体とするとき、まとまりがいい表示素
子が得られる。また、複数の表示素子を組込む際に、特
性の近似した表示素子の組合せが容易であり、フルカラ
ーの表現が各表示素子のリードピンを実装基板にはんだ
付けを行うことなく確認でき、色の明るさのバランスの
良いものとなる。
【0052】請求項の表示素子ユニットにおいては、
請求項の効果に加えて、前記カバー体に前記ハウジン
グを挿着したとき、両者が係合状態となるから、組付け
が容易になる効果がある。
【0053】請求項の表示素子ユニットにおいては、
請求項または請求項の効果に加えて、前記ハウジン
グの隣接する面に対して露出して設けたリードピンを、
両面が形成する角部からの距離を互いに異にすることに
より、例えば、4個の単色の発光体を一体とした表示素
子としたとき、隣接する表示素子との間のリードピンの
位置が合致しないから、リードピンの占めるスペースを
少なくすることができる効果がある。
【0054】請求項の表示素子ユニットにおいては、
請求項乃至請求項の効果に加えて、前記カバー体の
区劃を黒色としたものであるから、その輪郭を明確にす
ることができる。
【0055】請求項の表示素子ユニットにおいては、
請求項乃至請求項の効果に加えて、前記カバー体を
ハウジングの表示面側に光拡散透過部材を配設したもの
であるから、光を混合させる効率が良くなる。
【図面の簡単な説明】
【図1】 図1は本発明の第一実施例の表示素子の平面
図(a)及び正面図(b)である。
【図2】 図2は本発明の第一実施例の表示素子ユニッ
トで使用するカバー体の底面図(a)と正面図(b)で
ある。
【図3】 図3は本発明の第一実施例の表示素子及び表
示素子ユニットの斜視図である。
【図4】 図4は本発明の第一実施例の表示素子ユニッ
トの平面図(a)及び正面図(b)である。
【図5】 図5は本発明の第一実施例の表示素子ユニッ
トの切断線X−Xによる拡大断面図である。
【図6】 図6は本発明の第一実施例の表示素子ユニッ
トを使用した表示装置の一部分の平面図である。
【図7】 図7は本発明の第二実施例の表示素子ユニッ
トの断面図である。
【図8】 図8は本発明の第三実施例の表示素子ユニッ
トの断面図である。
【符号の説明】
10 表示素子 11,12 リードピン 16 ハウジング 20 カバー体 30 表示素子ユニット 31 光拡散板(光拡散透過部材)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−315653(JP,A) 実開 昭61−189505(JP,U) 実開 昭62−58060(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 内部に単色の発光体を有し、外形を略直
    方体としたハウジングと、 前記ハウジング内にその一部をモールドし、前記ハウジ
    ングの隣接する面に対して露出して設けたリードピン
    と、 前記ハウジングの各々をその区劃された領域に挿着し、
    複数のハウジングを一体化するカバー体とを具備するこ
    とを特徴とする表示素子ユニット。
  2. 【請求項2】 前記カバー体とリードピンは、前記カバ
    ー体に前記ハウジングを挿着したとき、両者が係合状態
    となることを特徴とした請求項に記載の表示素子ユニ
    ット。
  3. 【請求項3】 前記ハウジングの隣接する面に対して露
    出して設けたリードピンは、各リードピンを配設した両
    面が形成する角部からの距離を互いに異にしたことを特
    徴とした請求項または請求項に記載の表示素子ユニ
    ット。
  4. 【請求項4】 前記カバー体の区劃は、黒色としたこと
    を特徴とした請求項乃至請求項の何れか1つに記載
    の表示素子ユニット。
  5. 【請求項5】 前記カバー体は、前記ハウジングの表示
    面側に光拡散透過部材を有することを特徴とする請求項
    乃至請求項の何れか1つに記載の表示素子ユニッ
    ト。
JP29414094A 1994-11-29 1994-11-29 表示素子ユニット Expired - Fee Related JP3367237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29414094A JP3367237B2 (ja) 1994-11-29 1994-11-29 表示素子ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29414094A JP3367237B2 (ja) 1994-11-29 1994-11-29 表示素子ユニット

Publications (2)

Publication Number Publication Date
JPH08153895A JPH08153895A (ja) 1996-06-11
JP3367237B2 true JP3367237B2 (ja) 2003-01-14

Family

ID=17803834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29414094A Expired - Fee Related JP3367237B2 (ja) 1994-11-29 1994-11-29 表示素子ユニット

Country Status (1)

Country Link
JP (1) JP3367237B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187393B1 (en) * 1999-03-24 2007-03-06 Avix Inc. Method and device for displaying bit-map multi-colored image data on dot matrix type display screen on which three-primary-color lamps are dispersedly arrayed
JP4846087B2 (ja) * 1999-11-01 2011-12-28 ローム株式会社 発光表示装置およびその製造方法
JP4535928B2 (ja) 2005-04-28 2010-09-01 シャープ株式会社 半導体発光装置
JP2008288412A (ja) * 2007-05-18 2008-11-27 Citizen Electronics Co Ltd Led発光装置
JP5263788B2 (ja) * 2009-10-22 2013-08-14 シャープ株式会社 表示装置
JP2012099728A (ja) * 2010-11-04 2012-05-24 Nikon Corp 発光素子パッケージ及び表示装置
KR101977280B1 (ko) * 2013-01-14 2019-05-10 엘지이노텍 주식회사 발광 소자 패키지
JP5550754B2 (ja) * 2013-02-18 2014-07-16 ルネサスエレクトロニクス株式会社 Led光源及び液晶表示装置

Also Published As

Publication number Publication date
JPH08153895A (ja) 1996-06-11

Similar Documents

Publication Publication Date Title
US7261454B2 (en) System and method for forming a back-lighted array using an omni-directional light source
JP3716252B2 (ja) 発光装置及び照明装置
US4152624A (en) Molded LED indicator
TWI387122B (zh) 發光二極體裝置
KR102008097B1 (ko) 디지털 숫자 표시장치 형성 방법
EP2431654A2 (en) Lighting module and lighting apparatus including the same
US20130032844A1 (en) Light emitting package
JP3942371B2 (ja) 白色表示器
JPH1098215A (ja) 発光ダイオード装置
JP3367237B2 (ja) 表示素子ユニット
JP2001177156A (ja) 側面発光型ledランプ
KR20060027791A (ko) 백색발광의 발광다이오드 소자를 제조하는 방법
JP2002093202A (ja) 面発光バックライト装置の製造方法及び面発光バックライト装置
JP2000133006A (ja) 面光源
US4058750A (en) Light emitting semiconductor indicating structure with light conductors
US20060220052A1 (en) LED lamp apparatus and manufacturing method thereof
JP3649748B2 (ja) 発光ダイオードランプ
JP2015035532A (ja) Led集合プレート及びこれを用いた発光装置
JP3598776B2 (ja) 発光ダイオードを用いた光源
JPH10173242A (ja) 全色発光型発光ダイオードランプ
TWI798473B (zh) 發光裝置
JP2007080862A (ja) 発光装置
JP2582096Y2 (ja) 発光ダイオードランプ
JPS59226401A (ja) 発光表示装置
JPH034049Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees